JPH02304914A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02304914A
JPH02304914A JP1124186A JP12418689A JPH02304914A JP H02304914 A JPH02304914 A JP H02304914A JP 1124186 A JP1124186 A JP 1124186A JP 12418689 A JP12418689 A JP 12418689A JP H02304914 A JPH02304914 A JP H02304914A
Authority
JP
Japan
Prior art keywords
foaming agent
resist
polymer
substrate
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1124186A
Other languages
English (en)
Inventor
Keiko Yano
矢野 恵子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1124186A priority Critical patent/JPH02304914A/ja
Publication of JPH02304914A publication Critical patent/JPH02304914A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法、特にウェハの位置合わせマーク
の形成方法に関し、 基板に形成された位置合わせ段差マーク上にレジストが
厚く塗布されることを防ぎ、位置合わせ段差マークの検
出が正確に行われる半導体装置の製造方法を提供するこ
とを目的とし、 電子ビーム露光における位置合わせに用いるマークの形
成において、 (イ)基板に位置合わせ用の段差マーク
を形成する工程、 (ロ)段差マークの凹部内に発泡剤
を混入したポリマーを埋め込む工程、(ハ)発泡剤が分
解し気体を発泡して膨張するに足る温度で基板をベータ
する工程、および(ニ)基板全面にパターニングのため
のレジストを塗布する工程を含むことを特徴とする半導
体装置の製造方法を含み構成する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法、特にウェハの位置合わ
せマークの形成方法に関する。
半導体の製造工程、例えばウェハ上に塗布されたレジス
トのパターニングプロセスにおけるウェハの位置合わせ
の精度は、日を追って精度の高いものが要求されている
〔従来の技術〕
例えば電子ビーム露光では、位置合わせ方法として、第
8図(a)に模式的に示すように、半導体ウェハ(以下
単に基板という。)31に1μm程度の段差として形成
された位置合わせのための段差マーク32の上にレジス
ト33が塗布されている場合、電子ビーム34を矢印1
方向に走査し、反射電子35を検知器36で検出し、同
図(b)に示される反射電子波形を得ることによって位
置合わせを行っている。
位置合わせ段差マークとしては、第9図の平面図(a)
のバーコード型、(b)の十字型、(C)の矩形型およ
び(d)の矩形組合わせ型があり、これらのバー、十字
などが段差をもって基板31に設けられるのである。電
子ビームでこれらの位置合わせ段差マーりを前記したよ
うに走査し、マークの段差部における反射電子を検出し
、位置合わせ段差マークを確認する。
〔発明が解決しようとする課題〕
前記したレジストは1μm程度の膜厚で塗布されるが、
最近のウェハプロセスにおいては、レジストの十分な耐
性を得るためにレジストが厚く形成される傾向にあり、
膜厚の大なるレジストが塗布されると、レジストにより
電子ビームおよび反射電子がともに敗乱し吸収され、反
射電子の検出される量が少なくなる傾向にある。その状
態は模式的に第10図(a)の断面図に示され、電子ビ
ーム34は基板31に到達する前に散乱しまたはレジス
トに吸収され、反射電子35についても同様であるので
、得られる反射電子波形は同図(b)に示されるような
ものになって位置合わせ段差マーク33を反映しないの
で、それをlII認することができなくなる。
そこで本発明は、基板に形成された位置合わせ段差マー
ク上にレジストが厚く塗布されることを防ぎ、位置合わ
せ段差マークの検出が正確に行われる半導体装置の製造
方法を提供することを目的とする。
〔課題を解決するための手段〕
上記課題は、電子ビーム露光における位置合わせに用い
るマークの形成において、(イ)基板に位置合わせ用の
段差マークを形成する工程、(ロ)段差マークの凹部内
に発泡剤を混入したポリマーを埋め込む工程、(ハ)発
泡剤が分解し気体を発泡して膨張するに足る温度で基板
をベータする工程、および(ニ)基板全面にパターニン
グのためのレジストを塗布する工程を含むことを特徴と
する半導体装置の製造方法によって解決される。
〔作用〕
本発明の第1の実施例によると、位置合わせ段差マーク
の凹部に、発泡剤で膨張させた、すなわち、ふくらませ
てすかすかになったきわめて比重の小さいポリマーを形
成し、その後通常のレジストを塗布した。この原理を第
4図を参照して説明すると、同図(a)に示されるよう
に基板11に位置合わせ段差マーク12(以下単に段差
マークという。)が形成されている。
次に、同図ら)に示されるように、発泡剤を混入したポ
リマー(以下発泡剤混入ポリマーという。)13を段差
マークの凹部内に埋め、次に、ベーク等の加熱処理で発
泡剤を作用させ、発泡剤混入ポリマーを第4図(C)に
膨張ポリマー14として示すように膨張させ、続いて通
常のレジスト15を塗布する。
本発明の第2実施例は段差マークの凹部に発泡剤混入ポ
リマーを塗布し、続いて通常のレジストを塗布し、レジ
ストのプレベータの前か後またはプレベークと同時に発
泡剤が分解しポリマーが膨張する温度でベータする。
第2実施例の原理は第5図に示される。同図(a)に示
される段差マーク12の凹部に同図(b)に示される如
くに発泡剤混入ポリマー13を塗布し、レジスト15を
塗布しく同図(C))、ベータすると、同図(d)に示
されるように、通常のレジスト塗布ではレジストで埋ま
ってしまう段差マークが比重の小なる膨張したポリマー
14でカバーされ、それに対応して電子の散乱や吸収が
抑えられる。第5図(d)の左の図はレジスト15がポ
リマー14によって破られた状態を、また右の図はポリ
マー14がレジスト15でおおわれたままの状態を示す
本発明の第3実施例では、その原理を示す第6図を参照
すると、同図(a)に示されるように段差マーク12が
形成された基板11上に発泡剤混入ポリマー13を基板
11の全面に塗布して段差マーク12を埋め(第6図(
b)Lベータなどの処理で発泡剤を作用させてポリマー
を同図(C)に示されるように膨張させ、次に、同図(
d)に示される如(段差マークおよびその周辺にのみ膨
張したポリマー14が残るようにパターニングし、しか
る後に通常のレジスト15を塗布する(同図(d))。
上記したように段差マークの凹部を、発泡剤の作用によ
って膨張しすかすかになったポリマーで埋めることによ
って、従来技術でみられたレジストによる電子ビームと
反射電子の散乱、吸収が大幅に減少され、段差マークを
反映する反射電子波形が得られるのである。
〔実施例〕
以下、本発明を図示の実施例により詳細に説明する。
本発明の第1実施例は第1図に示される。先ず、同図(
a)に示されるように、ウェハ(基板)11に段差1−
の位置合わせのための段差マーク12を形成する。この
工程は通常のリングラフィ技術を用いるエツチングでな
される。
次に、同図(b)に示されるように、電子ビーム(EB
)用のレジストPMMAに、アゾ系発泡剤(アゾジカル
ボンアミド)を10%混入した発泡側混入ポリマー13
を基板11の全面に0.8μmの厚さに塗布する。
次いで、酸素(0□)を用いる反応性イオンエツチング
(RIE)を行う。その条件は、 0□流量−1003CCM パワ ・・−200に 圧力 −0,02Torr とし、6分間のRIEを行うと、基板11の平坦な表面
上の発泡剤混入ポリマーはすべて除去され、段差マーク
12の凹部内にのみ発泡剤混入ポリマー13が残る。
次に、基板11を、180°C1200秒ホットプレー
ト上でベータすると、発泡剤が働き、発泡剤混入ポリマ
ー13は膨張して膨張ポリマー14となって段差マーク
12の凹部のほとんどを第1図(d)に示されるように
埋める。
次に、同図(e)に示されるように通常のパターニング
のためのレジスト15を塗布する。このレジストは、例
えば市販の0EBR−1000(PMMA)、EBR−
9、CMS、、0FPR,AZなど(7)L/シストや
多層レジストでもよく、または最近注目されているシリ
ル化2層レジスト法によるものでもよい。このシリル化
2層レジスト法によると、凹凸のある基板上にポリイミ
ドなどの材料からなる下層レジストを塗布し、その上に
通常のレジストを塗布し、そのレジストをパターニング
した後に、クロロアルキルシランガス雰囲気中で遠紫外
線を照射し、シリル化し、シリル化したパターンを用い
て下層レジストをエツチングし、シリル化されたパター
ンとその下の下層レジストをマスクにエツチングを行う
ものであるが、本発明の方法にはこのシリル化法も適用
可能であることが確認された。引き続き、電子ビーム装
置を用いて電子ビームで段差マークを走査し、反射電子
を検出した。
その結果は第7図を参照して後述する。
本発明の第2実施例は第2図に示される。第1実施例の
場合と同様に基板11に段差マーク12を1.0−の深
さに形成しく第2図(a))、次いで、EBレジストP
MMAにニトロン系発泡剤(アゾビスイソブチルニトリ
ルド)を8%混入した発泡剤混入ポリマー13を基板1
1の全面に0.8−の厚さに塗布し、段差マークの凹部
を埋める(第2図(b))。
次に、 02流量−100SCCM パワ ・−・200W 圧力 ・−0,02Torr の条件でO,RrEを6分間行い、発泡剤混入ポリマー
13を第2図(C)に示されるように段差マーク12の
凹部内を残して除去する。第1実施例とは異なり、発泡
剤混入ポリマー13は段差マーク12の凹部のほとんど
すべてを埋める。
次いで、同図(d)に示されるように、通常のパターニ
ングのためのレジスト15を塗布する。このレジストは
第1実施例のレジスト15と同じものとすることができ
る。続いて、基板を、120″C1200秒ホットプレ
ート上でベータすると、発泡剤が働き、発泡剤混入ポリ
マー13が膨張して膨張ポリマー14となり、この膨張
によってレジスト15は第2図(e)に示されるように
膨張ポリマー14の上方で破れた。しかし第5図(d)
の右の図に示されるように、膨張ポリマー14の上のレ
ジスト15が盛り上がるだけで破れない例も発生した。
続いて電子ビーム露光装置を用い電子ビームで段差マー
クを走査し、反射電子を検出した。その結果は第7図を
参照して後述する。
本発明の第3実施例は第3図に示され、先ず同図(a)
に示されるように基板11に段差1,0如の位置合わせ
用の段差マーク12を第1実施例の場合と同様に形成す
る。
レジスト0FPRに発泡剤として4.4′オキシビスを
10%混入した発泡剤混入ポリマー13を、基板11全
面に1.0−の厚さに塗布する(第3図(b))。
次に、基板11を、120°C,200秒ホットプレー
ト上で加熱し、発泡剤混入ポリマーを膨張させ(第3図
(C))、膨張ポリマーで基板11全而をおおう。
基板11上の段差マークとその約101Jnの周辺を除
く領域を、第3図(d)に示す如くフォトアライナ−1
6で露光し、アルカリ現像液で現像すると、露光された
ポリマー13は剥離し、他方発泡剤が働いてポリマー1
3は膨張して膨張ポリマー14が段差マーク12とその
10−の周辺部が膨張ポリマー14でおおわれる。
続いて、第1実施例の場合と同様に通常のパターニング
のためのレジストを塗布しく第3図(f))、電子ビー
ム露光装置を用い電子ビームで段差マーク12を走査し
、反射電子を検出した。その結果は第7図を参照して後
述する。
本発明の第4実施例においては、基板11に段差マーク
1.Oj!mで位置合わせ用の段差マーク12を形成し
〔第3図(a)参照〕、レジスト0FPRにアゾ系発泡
剤(アゾジカルボンアミド)を10%混入して発泡剤混
入ポリマー13を作り、このポリマーを基板11に塗布
する〔第3図ら)参照〕。ここまでの工程は第3実施例
の場合と同様である。
次に、基板11上の段差マーク12とその周辺10μm
を除く領域をフォトアライナ−16で露光し、アルカリ
現像液で現像し、露光された発泡剤混入ポリマーを剥離
する。続いて、基板11を、160’C1200秒ホッ
トプレート上で加熱すると、発泡剤が働き発泡剤混入ポ
リマーが膨張する。従って、露光と現像が第3実施例の
場合とは逆になる。続いて、通常のパターニングのため
のレジストを塗布しく第1実施例の場合と同じ)、電子
ビームで段差マークを走査し、反射電子を検出した。
ここで第7図を参照すると、その(a)〜(e)におい
て、それぞれの上方には段差マークとそれを埋めるレジ
ストが断面図で示され、それぞれの図の下方にはこの段
差マークを電子ビームで走査したときに得られる反射電
子波形が示される。
同図(a)は第10図を参照して説明した従来例の場合
で比重の大なるレジストで段差マークの凹部がすべて埋
められ、電子ビームの散乱、吸収によって反射電子波形
は段差を明確に示さなかった。
同図(b)は本発明の第1実施例の場合で、段差マーク
12の凹部は比重の小さい膨張ポリマー14ですかすか
の状態で埋められているので、従来例にみられた電子ビ
ームの散乱、吸収が抑えられ、反射電子波形は同図の下
に示される如きもので段差マークを正確に反映した。
同図(C)は本発明第2実施例、同図(d)は通常のレ
ジスト15が破れない場合を示し、また同図(e)は本
発明第3実施例の場合を示し、これらの例における反射
電子波形は、第1実施例の場合と同じ原理によって段差
マークの針状を正確に反映したことを示す。
〔発明の効果] 以上のように本発明によれば、基板に段差として形成さ
れた位置合わせ用の段差マークは、レジスト膜厚が大き
なプロセスにおいても、検出が容易になされ、正確な位
置合わせができ、信頼性の高い半導体製品を得るに効果
がある。なお、本発明の適用範囲は、例示したレジスト
、発泡剤を用いる場合に限定されるものでなく、類似の
他の製品を用いる場合にも及ぶものである。
【図面の簡単な説明】
第1図(a)〜(e)は本発明第1実施例断面図、第2
図(a)〜(e)は本発明第2実施例断面図、第3図(
a)〜(f)は本発明第3実施例断面図、第4図(a)
〜(d)は本発明第1実施例の原理を説明するための断
面図、 第5図(a)〜(d)は本発明第2実施例の原理を説明
するための断面図、 第6図(a)〜(e)は本発明第3実施例の原理を説明
するための断面図、 第7図(a)〜(e)は位置合わせ用の段差マークのレ
ジストのカバー形状と反射電子波形の図、第8図は電子
ビームによる段差マーク検出ヲ示す図で、その(a)は
断面図、(b)は波形図、第9図(a)〜(d)は位置
合わせ用の段差マークの平面図、 第10図は従来例の問題点を示す図で、その(a)は断
面図、(b)は波形図である。 図中、 11は基板、 12は段差マーク、 13は発泡剤混入ポリマー、 14は膨張ポリマー、 15はレジスト、 16はフォトアライナ− を示す。 本発明第1叉池伊1町面図 第1図 本掩η、12 叉ズを至乙イク11すnti 図第2図 本うイ≦ロIA制53プεh行とイク11tfflcT
)Iffi参掩唱第2x歳伊1の肩θ里襲孔朗丁ゐ1=
r’、の由T面図 第5図 第6図 11 羞」反 12 段差マーク 13  %’i芭伸1シ駄ポリマー 14 ル映張本゛リマ− 15レジ゛スト (0)      (b)      (C)第7図 11 基板 12 あし番マーク 13  、≧4に輛ン122.青弓3でL入Aてリマ−
14八に、5次男でリマー I5  しiスト (d)             (e)第7図 イな置台ねと用の段層マークの平面図 第9図

Claims (2)

    【特許請求の範囲】
  1. (1)電子ビーム露光における位置合わせに用いるマー
    クの形成において、 (イ)基板(11)に位置合わせ用の段差マーク(12
    )を形成する工程、 (ロ)段差マーク(12)の凹部内に発泡剤を混入した
    ポリマー(13)を埋め込む工程、 (ハ)発泡剤が分解し気体を発泡して膨張するに足る温
    度で基板(11)をベークする工程、および (ニ)基板(11)全面にパターニングのためのレジス
    ト(15)を塗布する工程を含むことを特徴とする半導
    体装置の製造方法。
  2. (2)前記(ハ)と(ニ)の工程を逆にした請求項1記
    載の方法。
JP1124186A 1989-05-19 1989-05-19 半導体装置の製造方法 Pending JPH02304914A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1124186A JPH02304914A (ja) 1989-05-19 1989-05-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1124186A JPH02304914A (ja) 1989-05-19 1989-05-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02304914A true JPH02304914A (ja) 1990-12-18

Family

ID=14879114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1124186A Pending JPH02304914A (ja) 1989-05-19 1989-05-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02304914A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278434A (ja) * 2009-05-29 2010-12-09 Asml Netherlands Bv ダブルパターニングリソグラフィプロセスでレジストアライメントマークを形成する装置および方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278434A (ja) * 2009-05-29 2010-12-09 Asml Netherlands Bv ダブルパターニングリソグラフィプロセスでレジストアライメントマークを形成する装置および方法

Similar Documents

Publication Publication Date Title
US10606176B2 (en) Method for patterning a substrate using extreme ultraviolet lithography
JP2012208350A (ja) レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法
JP3081655B2 (ja) レジストパターンの形成方法
JPH02304914A (ja) 半導体装置の製造方法
US6872513B2 (en) Photoresist edge correction
TW200300962A (en) Improved lithography process for transparent substrates
JPH01292829A (ja) 半導体装置の製造方法
JP3119021B2 (ja) 半導体装置のコンタクトホール形成方法
JPH025522A (ja) パターン形成方法
JPH06105678B2 (ja) 半導体装置の製造方法
JPH02181910A (ja) レジストパターン形成方法
JPH05107769A (ja) 多層レジストのパターニング方法
JPS6053022A (ja) 半導体装置の製造方法
KR0179339B1 (ko) 감광막패턴 형성방법
JPH1069096A (ja) シリレーション用レジストパターン形成方法
JPS59155930A (ja) 微細パタ−ンの形成方法
JPH11274043A (ja) レジストパタンの形成方法
TW202314793A (zh) 經由使用雙層系統之增強無凍結反間隔形成移除材料覆蓋層的方法
JPS6341024A (ja) X線リソグラフイ用マスクの製造方法
KR20050059820A (ko) 반도체 소자의 미세패턴 형성방법
JPH0191422A (ja) 微細パターン形成方法
JP3185933B2 (ja) 加工用レジスト層形成法
KR100207448B1 (ko) 산의 확산방지막이 구비된 3중층 감광막
JP2010034551A (ja) 半導体素子のパターンの形成方法
JPS6351637A (ja) マスク形成方法