JPH0191422A - 微細パターン形成方法 - Google Patents

微細パターン形成方法

Info

Publication number
JPH0191422A
JPH0191422A JP25012187A JP25012187A JPH0191422A JP H0191422 A JPH0191422 A JP H0191422A JP 25012187 A JP25012187 A JP 25012187A JP 25012187 A JP25012187 A JP 25012187A JP H0191422 A JPH0191422 A JP H0191422A
Authority
JP
Japan
Prior art keywords
resist
layer
electron beam
pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25012187A
Other languages
English (en)
Inventor
Kazuhiko Hashimoto
和彦 橋本
Taichi Koizumi
太一 小泉
Kenji Kawakita
川北 憲司
Noboru Nomura
登 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP25012187A priority Critical patent/JPH0191422A/ja
Publication of JPH0191422A publication Critical patent/JPH0191422A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は微細パターン形成方法に関するものであり、特
に、近接効果を抑えた電子ビーム露光方法に関するもの
である。
従来の技術 電子ビーム露光方法は、微細なパターンを比較的容易に
形成できる技術として広く使われているが、高密度なパ
ターンを形成する場合、電子ビームの基板からの反射に
よる、いわゆる近接効果により隣シ同じのパターンが解
像しないという問題点があった。
第4図a −bは近接効果の現像を説明する図である。
第4図aに示すようにシリコン基板101上に電子ビー
ムレジスト102を塗布し、電子ビーム103を照射す
ると、シリコン基板101からの反射によシリコン基板
と接するレジスト102の底部がオーバ露光になυ、現
像を行うとりに露光領域があると、基板からの電子の反
射が重なり、隣り同じのパターンが解像しなくなる、い
わゆる近接効果が起こる。
従来、この近接効果を補正するいくつかの技術があった
。1つはゴースト法と呼ばれるもので、予めレジスト全
体にレジスト感度よりも少ない露光量で感光しておき、
その後、解像に必要な露光量だけ電子ビームを照射する
方法である。この方法によれば、電子ビームの露光量が
少なくてすむので基板からの反射も少なく、近接効果を
抑えられるが、−括露光に別の装置、例えば紫外線照射
装置が必要となる。
また、所定の露光領域の周辺だけ電子ビームの露光量を
小さくし、露光領域の内側は通常の露光量で照射するが
方法があるが、電子ビームの露光量の振分けに応じて露
光領域のパターンを適当に分割する必要があシ、また電
子ビームの照射も複雑になる。
また、5IEL法と呼ばれるものもある。
(T、 l5hii、et al、 シ:yボジウム 
オy VLSIテクノロジ(Symp、 on VLS
I  Techno、5.)1985、P2O)  第
5図a Neがその概念図である。まず第6図aのよう
に露光するが、この時ドーズ量はアンダードーズにしで
ある。その後第5図すのようにレジストの上部だけが現
像できる時間で現像を行う。
これは、後方散乱及び下地からの反射の影響がレジスト
の上部では少ないことを利用している。そして第6図C
のように第2の薄膜16を形成し、表面を平担化する。
次に第5図dのように、現像された部分にだけ第2の薄
膜16が残るように第2の薄膜16をエツチングする。
最後に第6図eのように、上記の第2の薄膜16をマス
クに電子ビーム感光体12をエツチングし、近接効果の
少ないパターンを形成するというものである。
発明が解決しようとする問題点 しかしながら、この方法では電子ビームのエネルギーが
高いためアンダードーズであっても、電子ビーム感光体
の中間部及び下部も露光されている。よって現像時間に
対して、電子ビーム感光体のパターンの深さ形状が変化
しやすいという問題点を有している。
本発明は従来の欠点を解決すべく、容易に近接効果を低
減する電子ビーム露光方法を提供するものである。
問題点を解決するための手段 本発明は、半導体基板上にポジレジスト、ネガレジスト
の二層構造の電子ビームレジストを形成し、電子ビーム
kfiA光後上層レジストパターンを形成し、このパタ
ーンをマスクとして下層レジストパターンを形成する。
このとき望ましくは、下層レジストに達した電子ビーム
が吸収される、あるいは半導体基板からの反射電子が、
上層レジストにまで達しない程度の露光量で電子ビーム
を露光する。
作  用 上層レジストを通過した電子ビームは下層レジストに達
し、基板から反射されるが、下層レジストが電子ビーム
をよシ吸収すると、基板からの電子の反射がおさえられ
る。また、上層レジストの感度が良く、露光量が少なく
てすむと、基板からの電子の反射も減り、上層レジスト
は基板からの反射によるオーバー露光を防ぐことができ
、近接効果を抑えることができる。
実施例 第1図は本発明の第1の実施例を示す工程断面図である
半導体基板1上に下層レジスト2としてネガレジストで
あるCMS及び上層レジスト3としてポジレジストであ
るPMMAナシリコーンを塗布する。
な2、基板1上には絶縁膜、導電膜等が形成されていで
もよい。上層レジストに対して最適な露光量で電子ビー
ム4を露光する。(第1図&)露光された電子ビーム4
は上層レジスト3を感光してエネルギーを失ないながら
下層レジスト2に達する。下層レジスト2のCMSが、
電子を吸収するので、半導体基板1に達する電子を減ら
す。従って、基板からの反射電子も減り、上層レジスト
3に達して近接効果をおこす電子をおさえることができ
、現像すると近接効果のないラインアンドスペース0.
5μmパターンが、上層レジスト3に形成できた(第1
図b)。
上層レジスト3のパターンをマスクとして、下層レジス
ト2をドライエツチングしてパターン転写を行い、垂直
形状のパターンを形成することができた(第」図C)。
第2図は本発明の第2の実施例を示す工程断面図である
半導体基板1上に下層レジストとしてポジレジスト3で
あるAZ2400及び上層レジストとしてネガレジスト
2でちるCMS  を塗布する。上層レジストに対して
最適な露光量で露光する(第2図a)。上層レジストは
ネガレジストであるので感度が良く、少量の電子ビーム
4で感光される。従って、上層レジストを通過する電子
は少なく、また通過した電子は下層レジストに吸収され
、半導体基板1からの反射電子はほとんどなく、上層レ
ジストには近接効果はあられれず、現像すると解像した
0、5μmパターンが上層レジストに形成できた(第2
図b)。
上層レジストパターンをマスクとして、全面光露光を行
い、下層レジスト3を露光し現像を行い、垂直形状のパ
ターンを形成することができた(第2図C)。
第3図は本発明の第3の実施例を示す工程断面図である
半導体基板1上に下層レジストとしてネガレジスト2で
あるCMS及び上層レジストとしてポジレジスト3であ
るPMMAを塗布する。上層レジストに対して最適な露
光量で露光する(第3図a)。
露光された電子ビーム4は、下層レジストのCMSで吸
収されるので半導体基板からの反射電子を減らすことが
できる。従って、反射電子が上層レジストに達し近接効
果をおこす電子を抑えることができ、現像すると近接効
果のない0.5μmが上層レジストに形成できた(第3
図b)。次にSoGを塗布し、SOG を溝パターンに
うめこむ(第3図c)。SOG をエツチングして、溝
パターンにうめこんだSOG  をマスクとして上層、
下層レジストを02  ガスでエツチングをして、パタ
ーン転写を行い、垂直形状のパターンを形成することが
できた(第3図d)。
以上のように、本実施例によればポジレジスト、ネガレ
ジストの二層レジストにすることによシ、近接効果のな
い微細パターンを形成することができる。
発明の効果 以上のように、本発明によればポジレジスト、ネガレジ
ストの二層レジスI・構造にすることにより、電子ビー
ムの基板からの反射電子を抑え、近接効果の少ない高密
度な微細パターンを形成することができ、その実用的効
果は大きい。
【図面の簡単な説明】
第1図は本発明の一実施例方法の工程断面図、第2図は
同他の実施例の工程断面図、第3図は同さらに他の実施
例の工程断面図、第4図は従来の近接効果を説明する断
面図、第5図は従来の近接効果低減法を示す工程断面図
である。 1・・・・・・半導体基板、2・・・・・・ネガレジス
ト、3・・・・・・ポジレジスト、4・・・・・・電子
ビーム。 代理人■氏名 弁理士 中 尾 敏 男 ほか1名2−
−一羊がレリスト 第3図      イー手4体基碌 5−一−δOG 第4図

Claims (4)

    【特許請求の範囲】
  1. (1)半導体基板上に、下層レジストとしてネガレジス
    トを、上層レジストとしてポジレジストを塗布し、電子
    ビーム二層レジストを形成する工程と、電子ビームを前
    記上層レジストに露光後、現像して上層レジストのパタ
    ーンを形成する工程と、前記パターンをマスクとして下
    層レジストのネガレジストへパターンを転写する工程と
    を備えてなる微細パターン形成方法。
  2. (2)電子ビームを、上層レジストを感光するのに十分
    で、半導体基板からの反射電子が前記上層レジストにま
    で達しない程度の露光量で露光する特許請求の範囲第1
    項記載の微細パターン形成方法。
  3. (3)半導体基板上に、下層レジストとしてポジレジス
    トを、上層レジストとしてネガレジストを塗布し、電子
    ビーム二層レジストを形成する工程と電子ビームを前記
    上層レジストに露光後、現像して上層レジストのパター
    ンを形成する工程と、前記パターンをマスクとして下層
    レジストのポジレジストへパターンを転写する工程とを
    備えてなる微細パターン形成方法。
  4. (4)電子ビームを上層レジストを感光するのに十分で
    、半導体基板からの反射電子が前記上層レジストにまで
    達しない程度の露光量で露光することを特徴とする特許
    請求の範囲第2項記載の微細パターン形成方法。
JP25012187A 1987-10-02 1987-10-02 微細パターン形成方法 Pending JPH0191422A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25012187A JPH0191422A (ja) 1987-10-02 1987-10-02 微細パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25012187A JPH0191422A (ja) 1987-10-02 1987-10-02 微細パターン形成方法

Publications (1)

Publication Number Publication Date
JPH0191422A true JPH0191422A (ja) 1989-04-11

Family

ID=17203135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25012187A Pending JPH0191422A (ja) 1987-10-02 1987-10-02 微細パターン形成方法

Country Status (1)

Country Link
JP (1) JPH0191422A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1152415A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 液晶表示素子
US7038204B2 (en) 2004-05-26 2006-05-02 International Business Machines Corporation Method for reducing proximity effects in electron beam lithography
JP2007331135A (ja) * 2006-06-12 2007-12-27 Konica Minolta Holdings Inc 電極形成方法及びインクジェットヘッドの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1152415A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 液晶表示素子
US7038204B2 (en) 2004-05-26 2006-05-02 International Business Machines Corporation Method for reducing proximity effects in electron beam lithography
JP2007331135A (ja) * 2006-06-12 2007-12-27 Konica Minolta Holdings Inc 電極形成方法及びインクジェットヘッドの製造方法

Similar Documents

Publication Publication Date Title
JPH04115515A (ja) パターン形成方法
JP3512945B2 (ja) パターン形成方法及びパターン形成装置
JPS6077440A (ja) 細線パタ−ンの形成方法
JPH0191422A (ja) 微細パターン形成方法
JPH0219970B2 (ja)
JP3612533B2 (ja) 半導体装置の製造方法
JP2001297997A (ja) 半導体装置の製造方法
US5186788A (en) Fine pattern forming method
JPH01292829A (ja) 半導体装置の製造方法
JPS62245251A (ja) レジストパタ−ン形成方法
KR100214063B1 (ko) 위상반전마스크 제조방법
JPS6142852B2 (ja)
JP2666420B2 (ja) 半導体装置の製造方法
JPS58101427A (ja) 半導体装置の製造方法
JPH0312452B2 (ja)
KR100239436B1 (ko) 반도체 소자의 제조 방법
JPS6351637A (ja) マスク形成方法
JPS5984427A (ja) パタ−ン形成方法
JPH02237105A (ja) 半導体装置の製造方法
JPS6053022A (ja) 半導体装置の製造方法
JPS61294821A (ja) 微細パタン形成法
JPS5854631A (ja) 半導体装置の製造方法
JPS5877228A (ja) フオトエツチング方法
JPH021916A (ja) 分離酸化膜の形成方法
JPS63271929A (ja) パタ−ン形成方法