JP2003115509A - はんだジョイント及びその製造方法 - Google Patents

はんだジョイント及びその製造方法

Info

Publication number
JP2003115509A
JP2003115509A JP2002181162A JP2002181162A JP2003115509A JP 2003115509 A JP2003115509 A JP 2003115509A JP 2002181162 A JP2002181162 A JP 2002181162A JP 2002181162 A JP2002181162 A JP 2002181162A JP 2003115509 A JP2003115509 A JP 2003115509A
Authority
JP
Japan
Prior art keywords
solder
metal contact
planar element
annular
volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002181162A
Other languages
English (en)
Other versions
JP3958125B2 (ja
Inventor
Sang-Young Kim
相榮 金
Ho-Jeong Moon
豪正 文
Dong-Kil Shin
東吉 申
Shokon Boku
承坤 睦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003115509A publication Critical patent/JP2003115509A/ja
Application granted granted Critical
Publication of JP3958125B2 publication Critical patent/JP3958125B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10257—Hollow pieces of metal, e.g. used in connection between component and PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12222—Shaped configuration for melting [e.g., package, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 チップと印刷回路基板間の接続信頼性を向上
させることができるはんだジョイント及びその製造方法
を提供する。 【解決手段】 平面要素１４の導電パッド３０を平面要
素１８の導電パッド３２に電気的且つ機械的に接続する
はんだジョイントにおいて、第１体積を形成する屈曲し
た外部表面を有するはんだ付け手段と、第２体積を有す
るキャビティ２８とを含む。はんだ構造２６は、円柱状
外壁と、前記円柱状外壁を導電パッド３０に連結する上
部胴体と、前記円柱状外壁を導電パッド３２に連結する
下部胴体とを含む。キャビティ２８の第２体積は、はん
だジョイントの総体積である第１体積の1％から90％の
範囲にある。コンパウンドは、はんだ、銀、錫及びフラ
ックスよりなる群から選ばれた１種以上の物質の混合物
を含む。フラックスは、ロジン、レジン、活性剤、チキ
ソトロープ剤及び高沸点溶媒よりなる群から選ばれた１
種以上の物質を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、外部接続端子とし
てはんだボールを有する半導体装置に関し、さらに詳し
くは、ボールグリッドアレイ(Ball Grid Array;BGA、以
下ボールグリッドアレイを「BGA」という)半導体装置に
設けられる信頼性が高いはんだジョイント及びその製造
方法に関する。
【０００２】
【従来の技術】半導体集積回路に通常的に使われる実装
及び電気的接続メカニズムは、ボールグリッドアレイ(B
all Grid Array;BGA)方式であって、はんだボールが集
積回路の複数の接触パッドに各々形成され、はんだボー
ルと対向する金属接触パッドを有する実装基板とはんだ
接合する。熱が加えられると、はんだボールは液化し、
はんだコンパウンドに含まれたフラックス剤(fluxing a
gent)によって、接触パッドの露出した金属面に流れる
ことになり、各実装パッドと信頼性ある電気的接続をな
す。冷却後に硬化したはんだは、集積回路を基板に機械
的に支持する堅固な実装構造を形成する。
【０００３】一般に、集積回路を実装するパッケージの
サイズは、半導体チップサイズ程度に縮小することがで
きるが、これをチップサイズパッケージ(Chip Size Pac
kage;CSP)、またはチップスケールパッケージ(Chip Sca
le Package;CSP、以下チップサイズパッケージまたはチ
ップスケールパッケージを「CSP」という)と呼ぶ。従来
のワイヤーボンディングされた末端リードを有するパッ
ケージとは異なって、CSPでは、外部端子アレイとBGAは
んだボールとが集積回路の表面全体にわたって配設され
ており、パッケージを印刷回路基板に直接接続させる。
その後、完成されたはんだ構造は、非弾性的(inelasti
c)であるので、アセンブリーに一層堅固な実装メカニズ
ムを付与する。
【０００４】しかしながら、チップの組成物と、対向す
る従来の印刷回路基板のエポキシ-ガラス物質(epoxy-gl
ass material)とは、熱膨張係数(Coefficient of Therm
alExpansion;CTE)が互いに異なるため、関連回路のオン
及びオフ動作と関連した熱サイクリング効果(thermal c
ycling effect)により、対向している二つの平面要素が
異なる膨脹運動をする。このため、はんだジョイント部
位に水平剪断応力(lateral shearing stress)が生じ、
この応力ははんだボール、より具体的には、はんだボー
ルと金属接触パッドとの接合部分により吸収される。熱
サイクリングが繰り返されると、この接合部での金属の
疲労破壊(metal fatigue)ははんだ構造の破壊を招く可
能性があり、ひいては回路基板が作動できなくなる。言
い換えれば、チップが使用中に過熱されれば、チップと
基板が膨脹し、熱が除去されれば、チップと基板が収縮
することになる。熱膨張係数の差異によってチップと基
板が異なる割合で膨脹し収縮するので、チップと基板を
接続する接続部またははんだボールに応力が加えられ
る。
【０００５】図１は、複数のはんだボール１２を有する
従来のボールグリッドアレイ(BGA)インタフェース構造
１０の断面図である。図１に示されたように、BGAイン
タフェース構造１０は、上部平面要素１４及び下部平面
要素１８で構成される。上部平面要素１４は、はんだボ
ール１２を介して下部平面要素１８に連結される第１金
属導電パッド１６を含み、下部平面要素１８は第２金属
導電パッド２０を含み、平面要素それぞれの電子回路の
間を電気的且つ機械的に連結する。導電体は、隣り合う
導電体との間に隔離空間２２をもって各平面要素の上部
面に適切に配置されている。二つの平面要素１４、１８
は、各々互いに異なる熱膨張係数(CTE)を有する。熱膨
張係数(CTE)間の過度な不均衡に起因して、前述したよ
うにはんだジョイント部位の破壊により熱サイクリング
不良が生ずる。
【０００６】時に、気化したフラックスは、工程過程及
びはんだコンパウンドの不充分な濡れ性等の要因のた
め、完璧に気体除去(out-gassing)がなされず、導電体-
はんだ界面に微細な気泡(voids)を発生させる。このよ
うな気泡は、完成された接合構造において疲労破壊強度
を弱化させる。
【０００７】図２は、不充分な濡れ(wetting)によって
導電パッド１６とはんだボール１２間の接合部位で微細
気泡２４が発生した状態を示し、従来のBGA構造の断面
図である。このような微細気泡２４は、溶融されたはん
だボール１２が各々導電パッド１６に流れる時に形成さ
れ、はんだペーストコンパウンドにおけるフラックス
は、導電パッド１６の中心から外部に向かって流れる。
はんだコンパウンドの温度が上昇すれば、フラックスは
気化し、フラックス蒸気の大部分は大気中に蒸発する。
しかし、蒸気の一部は、はんだボールが冷却された後に
もはんだボール１２に閉じ込められ、はんだボール１２
内部に微細気泡２４を形成させる。
【０００８】図１及び図２に示された構造は、互いに反
対の応力が適用され、２つの平面要素１４、１８におい
て導電パッド１６及びはんだボール１２を連結する各ジ
ョイント部位での破壊(cracking)を発生させ易い。この
ような電気的接続及び機械的実装メカニズムにおける不
良は、信頼性ある基板材質としてのエポキシ-ガラス(ep
oxy-glass)の使用を排除し、チップの熱膨張係数に一層
近い熱膨張係数を有する高価なセラミック材質の使用を
助長する。従来のBGAタイプ半導体装置実装構造に用い
られるはんだボールのジョイント界面に関する説明は、
米国特許第6,122,177号及び日本国特開平9-209591号に
詳細に記載されている。また、International Busines
s Machines Corporationの製造アセンブリー技術報告
書である"Doubled-Sided 4Mb SRAM Coupled Cap P
BGA Card Assembly Guide"及びTaxas Instrument
Corporationの報告書"MicroStar BGA Packaging Ref
erence Guide"にも記載されている。
【０００９】従来技術によるはんだボール内部のこのよ
うな微細気泡の存在、ならびにそれによるジョイント部
位の脆化は、重要な問題点である。このような気体物質
が冷却されたはんだ構造内部に残存することになるの
で、この微細気泡は、低温はんだフラックス溶媒の熱膨
張によるはんだボールの内部での気体容積変位(gaseous
volumetric displacement)として定義される。一般に、
従来のはんだ工程は、このような溶媒のガス除去(de-ga
ssing)のための時間であるウォームアップ期間(warm-up
period)を含むので、そのような気泡は最小化され、は
んだ構造全体の容積の0.1％未満の総気体容積を有する
ことになる。しかしながら、このようなウォームアップ
期間のヒーティングは、はんだボールに含まれたはんだ
ペーストを早期に乾燥させる可能性があり、それによる
電気的接続の低下を招く。このため、従来のBGA構造
は、特にエポキシ-ガラス基板が使われる場合、はんだ
ボール接続の破壊または破裂を防止するには不充分であ
る。
【００１０】
【発明が解決しようとする課題】従って、本発明の目的
は、はんだボール構造にキャビティを形成したり、環状
の金属パターンのボードランド構造での気泡を除去する
ことで、チップと印刷回路基板間の接続信頼性を向上さ
せることができるはんだジョイント及びその製造方法を
提供することにある。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、第１平面要素の第１金属接触パッドを第
２平面要素の第２金属接触パッドに電気的且つ機械的に
接続するはんだジョイントにおいて、第１体積を形成し
ている屈曲した外部表面を有するはんだ付け手段と、第
２体積を有する内部キャビティとを備えることを特徴と
するはんだジョイントを提供する。また、はんだジョイ
ントは、空洞の円柱状または空洞の円形はんだ構造を有
する。空洞の円柱状はんだ構造は、円柱状外壁と、前記
円柱状外壁を前記第１金属接触パッドに連結する上部胴
体と、前記円柱状外壁を前記第２金属接触パッドに連結
する下部胴体とを含む。前記空洞の円形はんだ構造は、
ほぼ円形の外壁と、前記円形外壁を前記第１金属接触パ
ッドに連結する上部胴体と、前記円形外壁を前記第２金
属接触パッドに連結する下部胴体とを含む。内部キャビ
ティの第２体積は、はんだジョイントの総体積である第
１体積の1％から90％の範囲にある。はんだ構造を維持
するために用いられるはんだコンパウンドは、はんだ(s
older)、銀(silver)、錫(tin)及びフラックスよりなる
群から選ばれた１種以上の物質の混合物を含む。この
際、フラックスは、ロジン(rosin)、レジン(resin)、活
性剤(activator)、チキソトロープ剤(thixotropic age
nt)及び高沸点溶媒(high temperature boiling solven
t)よりなる群から選ばれた１種以上の物質を含む。
【００１２】本発明の他の様態によれば、本発明は、加
熱(heating)及び冷却(cooling)工程によりはんだボール
にキャビティを形成するための触媒手段の構造を提供す
る。触媒手段は、平面要素表面上に形成された環状の金
属ランドパターンと、はんだ物質及びフラックス物質を
含み、前記環状のランドパターンに接触するように配置
されたはんだボールとを含む。環状の金属ランドパター
ンは、内部孔により定義される内径及び外径を有し、前
記内径は前記環状の金属ランドパターンの外径の90％以
下である。はんだボールの直径は、前記環状の金属ラン
ドパターンの外径より大きい。はんだ物質の質量は、前
記フラックス物質の質量より小さいか、またははんだ物
質の重量比がフラックス物質の重量比より小さい。
【００１３】本発明のさらに他の様態によれば、本発明
は、第１平面要素の第１金属接触部を第２平面要素の第
２金属接触部に電気的且つ機械的に接続するための空洞
のはんだジョイントの製造方法を提供し、この製造方法
は、(a)環状のランドパターンを有する第１金属接触部
をエッチングする段階と、(b)円形のランドパターンを
有する第２金属接触部をエッチングする段階と、(c)前
記環状のランドパターンと接触するはんだ付け手段を配
列する段階と、(d)前記第１平面要素に平行するよう
に、前記はんだ付け手段と接触する前記第２金属接触部
を有する第２平面要素を配置する段階と、(e)前記はん
だ付け手段を溶融状態に変化させるために熱を加える段
階と、(f)溶融されたはんだが前記第１金属接触部及び
前記第２金属接触部表面上にリフローされるように、所
定の時間温度を制御する段階と、(g)前記はんだ付け手
段を固体状態に戻すために、熱を除去する段階とを含
む。
【００１４】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施例を詳細に説明する。図３は、本発明の一実施
例によるはんだジョイントにおいて、キャビティ２８を
有するバレル型(barrel-shaped)はんだ構造２６の断面
図である。上部平面要素１４に円形(circular)の導電パ
ッドでない環状(annular)の導電パッド３０を形成する
ことによって、非導電性/非濡れ性(non-conductive/non
-wetting)を有する環状の中心部位に気化したフラック
スを蓄積するための第１根源点(seedingpoint)が形成さ
れる。はんだの加熱及び液化工程のあいだ、蒸気が膨脹
しながら、溶融されたはんだの表面張力及び粘度によっ
て第１内部キャビティが形成される。対向する下部平面
要素１８も環状の導電パッド３２及び第２根源点を含む
ので、第２内部キャビティが第１内部キャビティと結合
し始め、キャビティ２８を形成する。表面張力特性は、
液化した構造において外部凸型の形状を形成させ、冷却
すれば、図３に示されたようなバレル型の形状に凝固さ
せる。これは、内部の気化したフラックスが収縮する前
に、外壁がまず凝固されるからである。
【００１５】ヒーティングされる間、エポキシ樹脂(ま
たはポリイミドテープ)とはんだボール２６との接触角
が180゜であるので、はんだコンパウンドは、エポキシ
樹脂(またはポリイミドテープ)下部の環状の導電パッド
３０、３２のランド孔３４、３６に流れない。ランド孔
３４、３６の直径は、約0.1mmである。ランド孔３４、
３６を囲む微細気泡は、併合され中心部分に集中し、巨
大な気泡、すなわちキャビティ２８が中心部分に形成さ
れる。このキャビティの総体積は、はんだ構造の総体積
の1％から90％の範囲である。キャビティの体積は、は
んだのヒーティング期間中の温度及び時間を制御するこ
とによって調節できる。はんだの組成は、はんだと、は
んだ合金と、フラックス蒸気とからなる。すなわち、は
んだコンパウンドは、はんだ(solder)、銀(silver)及び
錫(tin)のような一般的なはんだ付け物質のいずれか一
つと、ロジン(rosin)、レジン(resin)、活性剤(activat
or)、チキソトロープ剤(thixotropic agent)及び高温沸
点を有する溶媒(high temperature boiling solvent)よ
りなる群から選ばれた１種以上の物質を選択してなるフ
ラックス剤とで構成される。
【００１６】図４は、図３の分解組立図である。ランド
孔３４を有する環状の導電パッド３０は、エッチングさ
れて上部平面要素１４に塗布され、ランド孔３６を有す
る環状の導電パッド３２は、エッチングされて下部平面
要素１８に塗布される。フレキシブルバレル型(flexibl
e barrel-shaped)のはんだ構造２６及びキャビティ２８
は、二つの平面要素１４、１８を連結する。図４に示さ
れた構造の相対的サイズをよく理解するために、例示的
寸法を挙げると、環状の孔の直径は約0.1mm、環状のリ
ングの外径は約0.4mm、はんだボールの最初の直径は約
0.45mmである。このような数値は、ただ例示的なものに
過ぎず、本発明の範囲を制限するものではない。粘着力
(cohesive force)及び接着力(adhesive force)だけでな
く、表面実装によってはんだが孔の中心から流れ出すよ
うに、孔直径は十分に大きい必要がある。また、溶融は
んだが環状のリングの露出した金属のあらゆる部分と接
触してリフローし、金属疲労破壊の開始点になり得る非
連続部分や断絶部分がない連続的な外壁を形成するよう
に、はんだボールは環状のリングの外径より十分に大き
い必要がある。
【００１７】図５は、図３に示されたはんだ構造におい
て、２つの平面要素１４、１８が互いに反対方向に動く
ように側方応力(lateral stress force)が加えられた場
合の断面図である。バレル型のはんだ構造２６の傾き
は、はんだ構造２６のフレキシブル外壁の屈曲運動を示
すものであり、これにより、潜在的破壊応力が中和さ
れ、あるいは減少し、または接合部分３８、４０から除
去される。
【００１８】図６は、本発明の他の実施例によるはんだ
ジョイント４２において、上部平面要素１４が円形の導
電パッド４４を含み、下部平面要素１８が環状の導電パ
ッド４６を有する場合の断面図である。このような配列
は、円形の、または涙滴型(tear-drop shape)のはんだ
構造４８を形成し、このようなはんだ構造４８は、薄膜
のフレキシブル外壁５０を保持する。環状の導電パッド
は、上部平面要素１４または下部平面要素１８の一方に
位置することができ、キャビティが環状の孔に対応して
位置するように、対向する平面要素に円形の導電パッド
を配置する。
【００１９】図７は、図５に示されたものと類似な側方
応力に反応する図６のはんだ構造の屈曲動作を示す断面
図である。図５に示された構造と同様に、潜在的な破壊
応力がはんだ構造のフレキシブル外壁により吸収または
中和され、はんだ構造４８と平面要素１４、１８間の接
合部４４により減少または除去される。図７に示された
はんだ構造は厚い外壁を有するように見えるが、はんだ
組成の操作、ならびに温度と時間のバラツキを含む熱的
変数によって所望の数値の厚みを有する外壁を形成する
ことができる。
【００２０】キャビティ２８のサイズは、いくつかの物
理的及び化学的要因によるが、その要因として、はんだ
コンパウンドを構成するフラックス-はんだの重量比
率、はんだコンパウンドに含まれたはんだ成分のタイプ
及び特性、使われたフラックスのタイプと蒸発または沸
点、環状の導電パッド３０、３２の直径に対するランド
孔３４、３６の中心孔の相対的サイズ、球状のはんだ構
造２６、４８の最初の直径に対する環状の導電パッド３
０、３２の相対的サイズ、球状のはんだ構造２６、４８
の直径に対する平面要素１４、１８の相対的隔離距離、
ならびにアセンブリーでの温度変化率、温度変化量及び
温度変化のドウェルタイム(dwell time)などを挙げるこ
とができる。そして、多様な定性測定法(qualitative m
easurements)が用いられることができる。例えば、はん
だコンパウンドを重量比で混合することが各要素の量を
決定するための便利な測定方法であるとしても、体積測
定法(volumetric measure)も使うことができる。はんだ
構造の測定は、はんだ体積に対する気体の比率、はんだ
構造の幅の総直径に対する外壁厚み、または平面要素の
隔離距離に対するキャビティ直径としてアドレスされる
ことができ、これも本発明の範囲に属するものである。
【００２１】図８は、固相表面上で濡れ平衡状態(wetti
ng equilibrium)に置かれている液滴を示す。図６の球
状キャビティの形状、ならびに図３のバレル型キャビテ
ィの形状は、液状はんだの表面張力及び濡れ性により決
定される。例えば、図３のバレル型のキャビティ２８
は、ランド孔３４、３６の端部から所定の接触角で成長
が始まる濡れ性を用いて容易に製造することができる。
固相表面での濡れ平衡に対する詳細な内容は、Kinloch,
A. J.のAdhesion and Adhesives: Science andTechnol
ogy, Chapman and Hall, 1987及びKitano, M. and Hond
a, M.の"Shape prediction of solder bump joint by s
urface tension analysis and fatigue strength evalu
ation, "Advanced in Electronic Packaging, ASME, 19
97, pp 1407-1412に記載されている。
【００２２】表面張力を平衡接触角θと関連させたヤン
グ（Young）の式(１)は、３相(液状はんだ、銅ランド及
び気泡)の接触点での濡れ平衡を示し、これは、次の通
りである。 ΓSV=ΓSL+ΓLVCOSθ…………(１)
【００２３】ここで、ΓSLとΓLVは、各々固体(銅ラン
ド)/液体(はんだ)及び液体(はんだ)/気体(気泡)での表
面張力を示す。ΓSVは、液体から蒸気の吸収の結果から
生じる固体基板の表面自由エネルギー(surface free en
ergy)を意味し、真空での固体の表面自由エネルギーΓS
より非常に低い値を有する。
【００２４】例えば、はんだと空気との間、または水と
油との間のように、密度が不連続的な場合、表面張力は
常に存在することになる。図３及び図６に示されたはん
だ構造の内部及び外部表面の形状は、ラプラス（Laplac
e）方程式(２)とベルヌーイ（Bernoulli）方程式(３)に
よって数学的に説明することができる。圧力差ΔPと表
面張力Γの関係を示すラプラス（Laplace）方程式は、
次の通りである。
【００２５】ΔP=Γ(1/R1+1/R2)…………(２) ここで、R1とR2は、表面の曲線の半径である。ベルヌー
イ（Bernoulli）方程式(３)は、重力の効果を考慮して
おり、次の通りである。 P=P0-ρgh…………(３)
【００２６】ここで、液状はんだ内部の圧力Pは、基準
圧力P0と、はんだ密度ρ、重力加速度g及び基準点から
の高さhの積とで表される。図９及び図１０は、完成さ
れたはんだ構造の代表的な熱分析(thermal analysis)結
果を示す。図９は、傾斜によるバレル型はんだ構造２６
において異なる地点A、B、Cでの等価焼成変形を示すダ
イヤグラムである。
【００２７】
【表１】
【００２８】表１は、図９に示されたダイヤグラムに対
応する数値を示す。例えば、バレル型はんだ構造の0.35
mm直径を有するランドは、0.30mmまたは0.40mm直径と比
べて、より良好な変形抵抗特性(strain resistance cha
racteristics)を有する。図１０は、図１から図６に示
された異なる構造に対する蓄積等価焼成変形(accumulat
ed equivalent plastic strain)を示すダイヤグラムで
ある。
【００２９】
【表２】
【００３０】表２は、図１０に示されたダイヤグラムに
対応する数値を示す。図３に示されたバレル型はんだ構
造２６は、図１に示された従来のはんだボール１２(表
２の"普通形状")、または図６に示された涙滴型はんだ
ジョイント４２(表２の上部及び下部ボイド)に比べて極
めて高い変形吸収特性(strain absorption characteris
tics)を有する。涙滴型はんだ構造がバレル型はんだ構
造２６程度の明確な弾性許容力(resiliency)をもたない
としても、図１の従来技術に示された従来のはんだボー
ル１２より向上した構造を示す。したがって、本発明の
望ましい実施例を使用することによって、多様なジョイ
ントに加えられる応力を低減させたり、除去することが
できる。したがって、本発明によれば、接続信頼性を大
きく向上することができる。
【００３１】前記した通り、２種類の平面要素の機械的
結合のための、弾性許容を有するはんだジョイントの望
ましい製造方法は、(１)第１平面要素に少なくとも１つ
の円形金属接触パッドを形成する段階と、(２)第２平面
要素に少なくとも１つの環状金属接触パッドを形成する
段階と、(３)環状金属パッドの中心部分に球形はんだ要
素を配置する段階と、(４)各平面要素の金属接触パッド
が水平に整列され、互いに接触するように、第２平面要
素に対して第１平面要素を水平に配置する段階と、(５)
はんだコンパウンドが溶融するように、所定の温度で結
合アセンブリーを加熱する段階と、(６)平面要素が互い
に整列され、２つの平面要素が良好なはんだ結合を維持
するように、結合アセンブリーの溶融／リフロー温度を
所定の時間維持させる段階と、(７)内部キャビティを有
するはんだが固形化するように、温度を低くする段階と
を含む。
【００３２】はんだ要素は、はんだコンパウンドを形成
するために、所定の割合で混合されたはんだ剤及びフラ
ックス剤を含む。はんだコンパウンドは、溶融及び再固
形化した後、完成されたはんだ構造が次のような基準中
の少なくとも一つを満足させる内部気泡を有することを
特徴とする。
【００３３】(a)内部キャビティの体積がはんだジョイ
ントの総体積の少なくとも1％であること。 (b)内部気泡と外部表面の間が最も薄い地点でのはんだ
外壁の厚みが、２つの平面要素間の中間地点でのはんだ
構造を通過して切断された断面の最大横方向距離の10％
未満であること。
【００３４】上部及び下部導電パッドの異なる構造及び
相対的なサイズによって異なる多様な形状のはんだ構造
が形成され、これは、本発明の範囲に属する。本発明
は、本発明の技術的思想から逸脱することなく、他の種
々の形態で実施することができる。前述の実施例は、あ
くまでも、本発明の技術内容を明らかにするものであっ
て、そのような具体例のみに限定して狭義に解釈される
べきものではなく、本発明の精神と特許請求の範囲内
で、いろいろと変更して実施することができるものであ
る。
【００３５】
【発明の効果】本発明によれば、はんだボール構造内部
に一つの巨大キャビティを形成することによって、BGA
半導体装置でのはんだボール接続の信頼性を高めること
ができる。このようなキャビティは、揮発性フラックス
剤を有するはんだボールと接触する環状リングの形態の
接触パッドを用いて形成することができる。はんだボー
ルが溶融される間、気化したフラックス剤は、環状リン
グの非導電性孔の周囲に蓄積され、效果的にはんだボー
ルを膨脹させ、冷却されると、フレキシブルな薄膜の外
壁を有する空洞のはんだ構造を形成させる。このような
フレキシブルな薄膜の外壁を有する空洞のはんだ構造
は、対向する平面要素の水平運動を吸収して、はんだジ
ョイント部位での不良発生を防止する。したがって、空
洞のはんだボールと下部構造間のジョイントは、破壊さ
れたり弱化することなく、熱サイクリングが繰り返され
る間に形成される熱応力(thermal stress)が效果的に吸
収され放出される。
【００３６】したがって、本発明のはんだ構造は、はん
だ構造の内部に一つのキャビティを形成するため、全体
的なはんだボンドに弾性(resiliency)を付与与する。こ
のようなキャビティは、水平応力(lateral stress)が加
えられたはんだボンドに、充分な弾性を有するフレキシ
ブル薄膜の外壁を有するバレル型はんだ構造を提供し、
導電パッドとはんだボール間のジョイントに発生する応
力を除去する。
【００３７】すなわち、半導体集積回路を基板表面に電
気的且つ機械的に連結するために、空洞のはんだボール
構造を利用するので、このようなはんだボール構造の焼
成及び弾性特性によって２つの平面要素間の潜在的破壊
応力が吸収され、はんだジョイント部位での破裂などの
ような不良を防止し、チップと印刷回路基板間の接続信
頼性を向上させることができる。
【図面の簡単な説明】
【図１】複数のはんだボールを有する従来のボールグリ
ッドアレイ(BGA)インタフェース構造を示す断面図であ
る。
【図２】従来のボールグリッドアレイ(BGA)構造におい
て、不充分な濡れ性(wetting)によって導電パッドとは
んだボール間の接合部分で微細気泡が発生する状態を示
す断面図である。
【図３】本発明の一実施例による巨大気泡を有するバレ
ル型(barrel-shaped)はんだジョイントを示す断面図で
ある。
【図４】本発明の一実施例によるはんだジョイントを示
す分解斜視図である。
【図５】本発明の一実施例によるはんだジョイントにお
いて、平面要素が互いに反対方向に動くように側方応力
(lateral stress force)が加えられた場合を示す断面図
である。
【図６】本発明の他の実施例によるはんだジョイントに
おいて、一方の平面要素が環状の導電パッドを含み、他
方の平面要素が円形の導電パッドを有する場合を示す断
面図である。
【図７】本発明の他の実施例によるはんだジョイントが
図５と類似な側方応力に反応して屈曲動作を行う状態を
示す断面図である。
【図８】固相表面上で濡れ平衡状態(wetting equilibri
um)に置かれている液滴を示す模式図である。
【図９】本発明の実施例によるバレル型はんだジョイン
トの異なる地点での等価焼成変形(equivalent plastic
strain)を示す図である。
【図１０】図１から図６に示された異なる構造での蓄積
等価焼成変形(accumulated equivalent plastic strai
n)を示す図である。
【符号の説明】
１４、１８ 平面要素 ２６ はんだ構造 ２８ キャビティ ３０、３２ 導電パッド ３４、３６ ランド孔
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１５年１月２０日（２００３．１．２
０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項４】 前記はんだ付け手段は、はんだ、銀、錫
及びはんだフラックス剤よりなる群から選ばれた１種以
上の物質の混合物を含むことを特徴とする請求項１に記
載のはんだジョイント。
【請求項５】 前記はんだフラックス剤は、ロジン、レ
ジン、活性剤、チキソトロープ剤及び高沸点溶媒よりな
る群から選ばれた１種以上の物質を含むことを特徴とす
る請求項４に記載のはんだジョイント。
【請求項６】 加熱及び冷却工程によりはんだボールに
キャビティを形成するための触媒手段において、 平面要素の表面上に形成された環状の金属ランドパター
ンと、 はんだ物質及びフラックス物質を含み、前記環状のラン
ドパターンに接触するように配置されたはんだボール
と、 を備えることを特徴とする触媒手段。
【請求項７】 前記環状の金属ランドパターンは、内部
孔により定義される内径及び外径を有し、前記内径は前
記環状の金属ランドパターンの外径の90％以下であるこ
とを特徴とする請求項６に記載の触媒手段。
【請求項８】 前記はんだボールの直径は、前記環状の
金属ランドパターンの外径より大きいことを特徴とする
請求項６に記載の触媒手段。
【請求項９】 前記はんだ物質の質量は、前記フラック
ス物質の質量より小さいことを特徴とする請求項６に記
載の触媒手段。
【請求項１０】 前記はんだ物質の重量比は、前記フラ
ックス物質の重量比より小さいことを特徴とする請求項
６に記載の触媒手段。
【請求項１１】 第１平面要素の第１金属接触部を第２
平面要素の第２金属接触部に電気的且つ機械的に接続す
るための空洞のはんだジョイントの製造方法において、 (a)環状のランドパターンを有する第１金属接触部をエ
ッチングする段階と、 (b)円形のランドパターンを有する第２金属接触部をエ
ッチングする段階と、 (c)前記環状のランドパターンと接触するはんだ付け手
段を配列する段階と、 (d)前記第１平面要素に平行するように、前記はんだ付
け手段と接触する前記第２金属接触部を有する第２平面
要素を配置する段階と、 (e)前記はんだ付け手段を溶融状態に変化させるために
熱を加える段階と、 (f)溶融されたはんだが前記第１金属接触部及び前記第
２金属接触部の表面上にリフローするように、所定の時
間温度を制御する段階と、 (g)前記はんだ付け手段を固体状態に戻すために熱を除
去する段階と、 を含むことを特徴とする製造方法。
【請求項１２】 前記はんだ付け手段は、はんだ、銀、
錫及びはんだフラックス剤よりなる群から選ばれた１種
以上の物質の混合物で形成されたはんだボールであるこ
とを特徴とする請求項１１に記載の製造方法。
【請求項１３】 前記はんだフラックスは、ロジン、レ
ジン、活性剤、チキソトロープ剤及び高沸点溶媒よりな
る群から選ばれた１種以上の物質を含むことを特徴とす
る請求項１２に記載の製造方法。
【請求項１４】 前記段階(b)は、前記第２金属接触部
が環状リングを構成するようにエッチングする段階を含
むことを特徴とする請求項１１に記載の製造方法。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/34 ５０３ Ｈ０５Ｋ 3/34 ５０５Ａ ５０５ Ｈ０１Ｌ 21/92 ６０２Ｊ ６０２Ｇ (72)発明者 申 東吉 大韓民国大田広域市儒城区魚隠洞ハンビッ トアパート121棟803号 (72)発明者 睦 承坤 大韓民国京畿道水原市八達区霊通洞住公ア パート151棟1403号 Ｆターム(参考） 5E319 AA03 AB05 AC01 AC12 BB04 CC33 CD04 GG03 GG11 5F044 KK01 KK17 KK19 LL04

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 第１平面要素の第１金属接触パッドを第
    ２平面要素の第２金属接触パッドに電気的且つ機械的に
    接続するはんだジョイントにおいて、 第１体積を形成している屈曲した外部表面を有するはん
    だ付け手段と、 第２体積を有する内部キャビティと、 を備えることを特徴とするはんだジョイント。
  2. 【請求項２】 前記はんだ付け手段は、空洞の円柱状は
    んだ構造を有し、 前記空洞の円柱状はんだ構造は、円柱状外壁と、前記円
    柱状外壁を前記第１金属接触パッドに連結する上部胴体
    と、前記円柱状外壁を前記第２金属接触パッドに連結す
    る下部胴体とを有することを特徴とする請求項１に記載
    のはんだジョイント。
  3. 【請求項３】 前記はんだ付け手段は、空洞の円形はん
    だ構造を有し、 前記空洞の円形はんだ構造は、ほぼ円形の外壁と、前記
    円形の外壁を前記第１金属接触パッドに連結する上部胴
    体と、前記円形の外壁を前記第２金属接触パッドに連結
    する下部胴体とを有することを特徴とする請求項１に記
    載のはんだジョイント。
  4. 【請求項４】 前記第２体積は、前記第１体積の1％以
    上であることを特徴とする請求項１に記載のはんだジョ
    イント。
  5. 【請求項５】 前記第２体積は、前記第１体積の90％以
    下であることを特徴とする請求項１に記載のはんだジョ
    イント。
  6. 【請求項６】 前記はんだ付け手段は、はんだ、銀、錫
    及びはんだフラックスよりなる群から選ばれた１種以上
    の物質の混合物を含むことを特徴とする請求項１に記載
    のはんだジョイント。
  7. 【請求項７】 前記はんだフラックスは、ロジン、レジ
    ン、活性剤、チキソトロープ剤及び高沸点溶媒よりなる
    群から選ばれた１種以上の物質を含むことを特徴とする
    請求項６に記載のはんだジョイント。
  8. 【請求項８】 加熱及び冷却工程によりはんだボールに
    キャビティを形成するための触媒手段において、 平面要素の表面上に形成された環状の金属ランドパター
    ンと、 はんだ物質及びフラックス物質を含み、前記環状のラン
    ドパターンに接触するように配置されたはんだボール
    と、 を備えることを特徴とする触媒手段。
  9. 【請求項９】 前記環状の金属ランドパターンは、内部
    孔により定義される内径及び外径を有し、前記内径は前
    記環状の金属ランドパターンの外径の90％以下であるこ
    とを特徴とする請求項８に記載の触媒手段。
  10. 【請求項１０】 前記はんだボールの直径は、前記環状
    の金属ランドパターンの外径より大きいことを特徴とす
    る請求項８に記載の触媒手段。
  11. 【請求項１１】 前記はんだ物質の質量は、前記フラッ
    クス物質の質量より小さいことを特徴とする請求項８に
    記載の触媒手段。
  12. 【請求項１２】 前記はんだ物質の重量比は、前記フラ
    ックス物質の重量比より小さいことを特徴とする請求項
    ８に記載の触媒手段。
  13. 【請求項１３】 第１平面要素の第１金属接触部を第２
    平面要素の第２金属接触部に電気的且つ機械的に接続す
    るための空洞のはんだジョイントの製造方法において、 (a)環状のランドパターンを有する第１金属接触部をエ
    ッチングする段階と、 (b)円形のランドパターンを有する第２金属接触部をエ
    ッチングする段階と、 (c)前記環状のランドパターンと接触するはんだ付け手
    段を配列する段階と、 (d)前記第１平面要素に平行するように、前記はんだ付
    け手段と接触する前記第２金属接触部を有する第２平面
    要素を配置する段階と、 (e)前記はんだ付け手段を溶融状態に変化させるために
    熱を加える段階と、 (f)溶融されたはんだが前記第１金属接触部及び前記第
    ２金属接触部の表面上にリフローするように、所定の時
    間温度を制御する段階と、 (g)前記はんだ付け手段を固体状態に戻すために熱を除
    去する段階と、を含むことを特徴とする製造方法。
  14. 【請求項１４】 前記はんだ付け手段は、はんだ、銀、
    錫及びはんだフラックスよりなる群から選ばれた１種以
    上の物質の混合物で形成されたはんだボールであること
    を特徴とする請求項１３に記載の製造方法。
  15. 【請求項１５】 前記はんだフラックスは、ロジン、レ
    ジン、活性剤、チキソトロープ剤及び高沸点溶媒よりな
    る群から選ばれた１種以上の物質を含むことを特徴とす
    る請求項１４に記載の製造方法。
  16. 【請求項１６】 前記段階(b)は、前記第２金属接触部
    が環状リングを構成するようにエッチングする段階を含
    むことを特徴とする請求項１３に記載の製造方法。
JP2002181162A 2001-09-18 2002-06-21 はんだジョイント及びその製造方法 Expired - Fee Related JP3958125B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/954,026 2001-09-18
US09/954,026 US6638638B2 (en) 2001-09-18 2001-09-18 Hollow solder structure having improved reliability and method of manufacturing same

Publications (2)

Publication Number Publication Date
JP2003115509A true JP2003115509A (ja) 2003-04-18
JP3958125B2 JP3958125B2 (ja) 2007-08-15

Family

ID=25494842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002181162A Expired - Fee Related JP3958125B2 (ja) 2001-09-18 2002-06-21 はんだジョイント及びその製造方法

Country Status (6)

Country Link
US (2) US6638638B2 (ja)
JP (1) JP3958125B2 (ja)
KR (1) KR100426607B1 (ja)
DE (1) DE10228509B4 (ja)
GB (1) GB2379630B (ja)
TW (1) TW546693B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140462B1 (ko) * 2010-07-02 2012-04-30 김성균 알루미늄용 솔더 페이스트 및 플럭스
JP2018518544A (ja) * 2015-04-01 2018-07-12 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドＡｌｐｈａ Ａｓｓｅｍｂｌｙ Ｓｏｌｕｔｉｏｎｓ Ｉｎｃ． エンジニアードポリマー系電子材料
JP2023052124A (ja) * 2017-11-27 2023-04-11 ソウル バイオシス カンパニー リミテッド ディスプレイ装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958446B2 (en) * 2002-04-17 2005-10-25 Agilent Technologies, Inc. Compliant and hermetic solder seal
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US7059865B2 (en) * 2004-01-16 2006-06-13 K & S Interconnect, Inc. See-saw interconnect assembly with dielectric carrier grid providing spring suspension
US7892903B2 (en) * 2004-02-23 2011-02-22 Asml Netherlands B.V. Device manufacturing method and substrate comprising multiple resist layers
US7238551B2 (en) * 2004-11-23 2007-07-03 Siliconix Incorporated Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys
US7394150B2 (en) * 2004-11-23 2008-07-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US7353480B1 (en) 2004-12-07 2008-04-01 Nvidia Corporation Apparatus, system, and method for designing via pads having extended contours
KR100596452B1 (ko) * 2005-03-22 2006-07-04 삼성전자주식회사 볼 랜드와 솔더 볼 사이에 에어 갭을 갖는 웨이퍼 레벨 칩스케일 패키지와 그 제조 방법
US20060275947A1 (en) * 2005-06-03 2006-12-07 Jian Wang Process for forming an electronic device including reflowing a conductive member
KR100833209B1 (ko) 2006-11-28 2008-05-28 삼성전자주식회사 열팽창에 의한 미스매치를 해결할 수 있는 원주형 회전결합체 및 이를 포함하는 반도체 소자
US20080142964A1 (en) * 2006-12-13 2008-06-19 Haixiao Sun Tubular-shaped bumps for integrated circuit devices and methods of fabrication
KR100791009B1 (ko) * 2007-01-10 2008-01-04 삼성전자주식회사 솔더볼 연결시 발생하는 보이드 제어가 가능한인쇄회로기판
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
US8487428B2 (en) * 2007-11-20 2013-07-16 Fujitsu Limited Method and system for providing a reliable semiconductor assembly
US8963323B2 (en) * 2008-06-20 2015-02-24 Alcatel Lucent Heat-transfer structure
US20110186899A1 (en) * 2010-02-03 2011-08-04 Polymer Vision Limited Semiconductor device with a variable integrated circuit chip bump pitch
US8563365B2 (en) * 2011-03-09 2013-10-22 Georgia Tech Research Corporation Air-gap C4 fluidic I/O interconnects and methods of fabricating same
US20120298406A1 (en) * 2011-05-23 2012-11-29 International Business Machines Corporation Reduced stress gull wing solder joints for printed wiring board connections
US9105533B2 (en) 2011-07-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure having a single side recess
US10833033B2 (en) 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
EP2854170B1 (en) * 2013-09-27 2022-01-26 Alcatel Lucent A structure for a heat transfer interface and method of manufacturing the same
TWI556332B (zh) * 2014-03-17 2016-11-01 矽品精密工業股份有限公司 封裝堆疊結構及其製法
US9368461B2 (en) * 2014-05-16 2016-06-14 Intel Corporation Contact pads for integrated circuit packages
KR20160040988A (ko) 2014-10-06 2016-04-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 단일 측부 리세스를 갖는 범프 구조물
CN107924881B (zh) * 2015-08-18 2020-07-31 三菱电机株式会社 半导体装置
KR101725107B1 (ko) * 2016-06-10 2017-04-11 인하대학교 산학협력단 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 링 패드 설치 구조
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
JP6686876B2 (ja) * 2016-12-28 2020-04-22 豊田合成株式会社 半導体構造体および半導体素子
CN110312363B (zh) * 2019-06-24 2020-10-16 维沃移动通信有限公司 一种印刷电路板组件及终端
US10777483B1 (en) 2020-02-28 2020-09-15 Arieca Inc. Method, apparatus, and assembly for thermally connecting layers
CN111375929B (zh) * 2020-03-31 2021-08-13 北京瑞投安信科技有限公司 一种树脂溶解型焊锡膏及其制备方法
US11876074B2 (en) * 2021-12-23 2024-01-16 Nanya Technology Corporation Semiconductor device with hollow interconnectors
US20230207438A1 (en) * 2021-12-23 2023-06-29 Nanya Technology Corporation Semiconductor device with interconnectors of different density
US11876075B2 (en) * 2021-12-23 2024-01-16 Nanya Technology Corporation Semiconductor device with composite bottom interconnectors

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338208A (en) 1992-02-04 1994-08-16 International Business Machines Corporation High density electronic connector and method of assembly
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5477086A (en) * 1993-04-30 1995-12-19 Lsi Logic Corporation Shaped, self-aligning micro-bump structures
US5767580A (en) 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
US5468995A (en) 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
JP3575859B2 (ja) 1995-03-10 2004-10-13 株式会社東芝 半導体基板の表面処理方法及び表面処理装置
US5971253A (en) 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
DE69628018D1 (de) 1996-10-30 2003-06-12 St Microelectronics Sa Halbleiterpackung mit mechanisch und elektrisch verbundenen Trägerelementen
US5796590A (en) * 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
JP3553300B2 (ja) * 1996-12-02 2004-08-11 富士通株式会社 半導体装置の製造方法及び半導体装置の実装方法
JPH10209591A (ja) 1997-01-20 1998-08-07 Ngk Spark Plug Co Ltd 配線基板
JP3848723B2 (ja) * 1997-03-31 2006-11-22 株式会社日立製作所 半導体装置の実装構造体及びその検査方法
JPH11214447A (ja) * 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置の実装構造及びその実装方法
US6303408B1 (en) 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
US6010340A (en) * 1998-03-04 2000-01-04 Internatinal Business Machines Corporation Solder column tip compliancy modification for use in a BGA socket connector
US6337445B1 (en) 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US6310301B1 (en) 1999-04-08 2001-10-30 Randy T. Heinrich Inter-substrate conductive mount for a circuit board, circuit board and power magnetic device employing the same
JP3303849B2 (ja) * 1999-06-10 2002-07-22 日本電気株式会社 バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140462B1 (ko) * 2010-07-02 2012-04-30 김성균 알루미늄용 솔더 페이스트 및 플럭스
JP2018518544A (ja) * 2015-04-01 2018-07-12 アルファ・アセンブリー・ソリューションズ・インコーポレイテッドＡｌｐｈａ Ａｓｓｅｍｂｌｙ Ｓｏｌｕｔｉｏｎｓ Ｉｎｃ． エンジニアードポリマー系電子材料
JP2023052124A (ja) * 2017-11-27 2023-04-11 ソウル バイオシス カンパニー リミテッド ディスプレイ装置
US11935912B2 (en) 2017-11-27 2024-03-19 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US12021111B2 (en) 2017-11-27 2024-06-25 Seoul Viosys Co., Ltd. Light emitting diode stack including hydrophilic material layer
US12040351B2 (en) 2017-11-27 2024-07-16 Seoul Viosys Co., Ltd. Light emitting diode stack including organic and inorganic layers

Also Published As

Publication number Publication date
GB2379630A (en) 2003-03-19
DE10228509A1 (de) 2003-04-10
TW546693B (en) 2003-08-11
GB0212781D0 (en) 2002-07-10
DE10228509B4 (de) 2007-05-24
US20030051909A1 (en) 2003-03-20
US6963033B2 (en) 2005-11-08
US6638638B2 (en) 2003-10-28
KR20030024533A (ko) 2003-03-26
KR100426607B1 (ko) 2004-04-08
US20030052156A1 (en) 2003-03-20
JP3958125B2 (ja) 2007-08-15
GB2379630B (en) 2005-05-18

Similar Documents

Publication Publication Date Title
JP2003115509A (ja) はんだジョイント及びその製造方法
US6543674B2 (en) Multilayer interconnection and method
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
KR100321837B1 (ko) 피로내성강화를위한길다란납-인듐-주석제어된붕괴형칩접속기
US8120166B2 (en) Semiconductor package and method of manufacturing the same, and semiconductor device and method of manufacturing the same
US6158644A (en) Method for enhancing fatigue life of ball grid arrays
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US20110095431A1 (en) Thermo-compression bonded electrical interconnect structure
US6844052B2 (en) Method for underfilling semiconductor components
JP6492768B2 (ja) 電子装置及びはんだ実装方法
US6037657A (en) Carrier, semiconductor device, and method of their mounting
JP4835406B2 (ja) 実装構造体とその製造方法および半導体装置とその製造方法
JP3180041B2 (ja) 接続端子及びその形成方法
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法
EP1714319A2 (en) Semiconductor chip package
JP3450838B2 (ja) 電子部品の実装体の製造方法
JP2001044319A (ja) 配線基板およびその実装構造
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
US20100038123A1 (en) Board unit and manufacturing method for the same
JP2004134821A (ja) 半導体装置
JP2007027337A (ja) 中継基板付き基板及びその製造方法
EP0970521A1 (en) Improved solder joint reliability
JP2001102492A (ja) 配線基板およびその実装構造
JP5609204B2 (ja) 半導体装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070312

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees