JP2003100926A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置Info
- Publication number
- JP2003100926A JP2003100926A JP2001289018A JP2001289018A JP2003100926A JP 2003100926 A JP2003100926 A JP 2003100926A JP 2001289018 A JP2001289018 A JP 2001289018A JP 2001289018 A JP2001289018 A JP 2001289018A JP 2003100926 A JP2003100926 A JP 2003100926A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor element
- line conductor
- line
- coaxial connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
ージを提供すること。 【解決手段】 枠体2内面の貫通孔2bの下方の部位に
半導体素子5と同軸コネクタ3の中心導体3bとを電気
的に接続する線路導体6aが上面に形成された回路基板
6を上面に設置した棚部2aが設けられており、中心導
体3bは、線路導体6aとの接続部で線路導体6a側の
先端からその先端と線路導体6aの端との間までの部位
に厚みがその残部の10〜50%とされた薄肉部3dが
形成されている。
Description
軸コネクタを用いた半導体素子収納用パッケージおよび
半導体装置に関する。
子や、マイクロ波帯,ミリ波帯等の高周波信号で駆動さ
れる各種半導体素子を収納する半導体素子収納用パッケ
ージ(以下、半導体パッケージという)には、半導体素
子と外部電気回路基板とを電気的に接続するための入出
力端子として同軸コネクタが用いられている。この同軸
コネクタを具備した半導体パッケージを図6に断面図で
示す。同図において、21は基体、22は枠体、23は
同軸コネクタ、24は蓋体、26は回路基板である。
−コバルト(Co)合金や銅(Cu)−タングステン
(W)等の金属から成る略四角形の板状体であり、その
上側主面の略中央部には、IC,LSI,半導体レーザ
(LD),フォトダイオード(PD)等の半導体素子2
5を搭載して成る回路基板26を載置する載置部21a
が形成されている。載置部21aには、半導体素子25
が、例えばアルミナ(Al2O3)質セラミックス等から
成る回路基板26に搭載された状態で載置固定される。
子25は、その電極が、回路基板26に被着形成されて
いる線路導体26aにボンディングワイヤ27等を介し
て電気的に接続されている。
1aを囲繞するようにして枠体22が立設されており、
枠体22は基体21とともにその内側に半導体素子25
を収容する空所を形成する。この枠体22は基体21と
同様にFe−Ni−Co合金やCu−Wの焼結材等から
成り、基体21と一体成形される、または基体21に銀
ろう等のろう材を介してろう付けされる、またはシーム
溶接法等の溶接法により接合されることによって基体2
1の上側主面の外周部に立設される。
着される貫通孔22aが形成されており、貫通孔22a
内に同軸コネクタ23を嵌め込むとともに半田等の封着
材28を貫通孔22a内の隙間に挿入し、しかる後、加
熱して封着材28を溶融させ、溶融した封着材28を毛
細管現象により同軸コネクタ23と貫通孔22aの内面
との隙間に充填させることによって、同軸コネクタ23
が貫通孔22a内に封着材28を介して嵌着接合され
る。
金等の金属から成る円筒状の外周導体23aの中心軸部
分に、信号線路としてFe−Ni−Co合金等の金属か
ら成る棒状の中心導体23bが絶縁体23cを介して固
定されて成る。そして、接地導体としての外周導体23
aが封着材28を介して枠体22に電気的に接続されて
おり、特性インピーダンスに整合された同軸線路モード
の信号線路を形成している。また、中心導体23bが半
田等から成る導電性接着材26bを介して回路基板26
の線路導体26aに電気的に接続される。線路導体26
aは、所定の特性インピーダンスに整合されたマイクロ
ストリップ線路となっている。
付け法やシームウエルド法等の溶接法によって接合し、
基体21、枠体22および蓋体24から成る容器内部に
半導体素子25を収容し気密に封止することによって製
品としての半導体装置となる。
外部電気回路基板等にネジ止めするための貫通孔、22
bは同軸コネクタプラグ29を嵌め込むための貫通孔、
29は同軸コネクタプラグ、30は外部電気回路に接続
された同軸ケーブルである。
従来の半導体パッケージでは、同軸コネクタ23の中心
導体23bと回路基板26の線路導体26aとの接続部
において、中心導体23bと線路導体26aとを導電性
接着材26bで接続することによって、線路導体26a
の表面に中心導体23bが載置されることから、接続部
の電気的な容量成分が付加されて容量成分が増加し、接
続部において信号線路のインピーダンスが低下してい
た。即ち、容量成分は線路導体26aと回路基板26下
面の接地導体との間で発生しているが、中心導体23b
と線路導体26aとの接続部ではほぼ中心導体23bの
表面積の分だけ容量成分を発生させる対向電極の面積が
増大することになり、そのため容量成分が増加すること
となる。
がとれなくなり、半導体パッケージ内の中心導体および
線路導体等から成る信号線路の接続部で高周波信号の反
射損失が大きくなり、高周波信号を効率よく伝送するの
が困難になるという問題があった。
れたものであり、その目的は、高周波信号の伝送効率に
優れた半導体パッケージを提供することである。
ージは、上側主面に半導体素子を載置するための載置部
を有する基体と、該基体の前記上側主面に前記載置部を
囲繞するように接合され、側部に貫通孔が形成された枠
体と、筒状の外周導体およびその中心軸に設置された中
心導体ならびにそれらの間に介在させた絶縁体から成る
とともに前記貫通孔に嵌着された同軸コネクタとを具備
した半導体素子収納用パッケージにおいて、前記枠体内
面の前記貫通孔の下方の部位に前記半導体素子と前記中
心導体とを電気的に接続する線路導体が上面に形成され
た回路基板を上面に設置した棚部が設けられており、前
記中心導体は、前記線路導体との接続部で前記線路導体
側の先端から該先端と前記線路導体の端との間までの部
位に厚みがその残部の10〜50%とされた薄肉部が形
成されていることを特徴とする。
ジは、上側主面に半導体素子を載置するための載置部を
有する基体と、該基体の前記上側主面に前記載置部を囲
繞するように接合され、側部に貫通孔または切欠き部か
ら成る同軸コネクタの保持部材の取付部が設けられた枠
体と、筒状の外周導体およびその中心軸に設置された中
心導体ならびにそれらの間に介在させた絶縁体から成る
とともに前記取付部に取り付けられた前記保持部材に保
持された同軸コネクタとを具備した半導体素子収納用パ
ッケージにおいて、前記保持部材は、前記枠体外側より
前記同軸コネクタが挿着されるように前記枠体内側にか
けて貫通孔が形成され、前記枠体内側の前記貫通孔の下
方の部位に棚部が設けられ、かつ該棚部の上面に前記半
導体素子と前記中心導体とを電気的に接続する線路導体
が上面に形成された回路基板が設置されており、前記中
心導体は、前記線路導体との接続部で前記線路導体側の
先端から該先端と前記線路導体の端との間までの部位に
厚みがその残部の10〜50%とされた薄肉部が形成さ
れていることを特徴とする。
導体は、線路導体との接続部に厚みがその残部の10〜
50%とされた薄肉部が形成されていることから、線路
導体の表面に中心導体が載置固定されても、接続部の容
量成分の増加が最小限に抑えられ、接続部における信号
線路のインピーダンスの低下を最小限に抑えることがで
きる。その結果、接続部でのインピーダンスが特性イン
ピーダンスに近い値となり、半導体パッケージ内の信号
線路の接続部で高周波信号の反射損失を低減させ、高周
波信号を効率よく伝送することができる。
着部と回路基板設置用の棚部を同軸コネクタの保持部材
に設けて保持部材を枠体に嵌着した場合、保持部材の厚
みを枠体に比べ厚くするなどして保持部材の体積を大き
くすることによって、半導体パッケージをネジ止め等に
より外部回路基板等に装着する際に枠体に加わる歪み
が、保持部材で分散および吸収される。その結果、同軸
コネクタと回路基板に不要な応力および歪みが伝わるこ
とを防止できる。
体は前記中心導体との接続部が前記中心導体の幅の0.
7〜0.9倍の幅狭部とされ、残部が前記中心導体と略
同じ幅とされていることを特徴とする。
ンピーダンスを特性インピーダンスに略整合させ、半導
体パッケージ内の信号線路の接続部で高周波信号の反射
損失をより低減させ、高周波信号を効率よく伝送するこ
とができる。
の半導体素子収納用パッケージと、前記載置部に載置固
定されるとともに前記同軸コネクタに前記線路導体を介
して電気的に接続された半導体素子と、前記枠体の上面
に接合された蓋体とを具備したことを特徴とする。
の半導体パッケージを用いた信頼性の高い半導体装置を
提供できる。
下に詳細に説明する。図1は本発明の半導体パッケージ
について実施の形態の一例を示す断面図であり、1は基
体、2は枠体、3は同軸コネクタ、4は蓋体、6は回路
基板である。
の金属やCu−Wの焼結材等から成り、そのインゴット
に圧延加工や打ち抜き加工等の従来周知の金属加工法、
または射出成形と切削加工等を施すことによって、所定
の形状に製作される。基体1の上側主面の略中央部に
は、IC,LSI,半導体レーザ(LD),フォトダイ
オード(PD)等の半導体素子5を載置するための載置
部1aが設けられており、載置部1aには半導体素子5
が載置固定される。半導体素子5は、その電極が、回路
基板6の上面に被着形成されている線路導体6aにボン
ディングワイヤ7等を介して電気的に接続されている。
つまり、線路導体6aは、その一端側が中心導体3bに
他端側が半導体素子5にそれぞれ電気的に接続されてい
る。
部1aを囲繞するようにして枠体2が立設されており、
枠体2は基体1とともにその内側に半導体素子5を収容
する空所を形成する。この枠体2は、基体1と同様にF
e−Ni−Co合金やCu−Wの焼結材等から成り、基
体1と一体成形される、または基体1に銀ろう等のろう
材を介してろう付けされる、またはシーム溶接法等の溶
接法により接合されることによって基体1の上側主面の
外周部に立設される。
れる貫通孔2bが形成されている。貫通孔2b内に同軸
コネクタ3を嵌め込むとともに半田等の封着材8を貫通
孔2bとの隙間に挿入する。しかる後、加熱して封着材
8を溶融させ、溶融した封着材8は毛細管現象により同
軸コネクタ3と貫通孔2bの内面との隙間に充填される
ことによって、同軸コネクタ3が貫通孔2b内に封着材
8を介して嵌着接合される。
棚部2aが設けられ、棚部2a上面に回路基板6が設置
される。回路基板6は半導体素子5と中心導体3bとを
電気的に接続する線路導体6aがその上面に形成されて
おり、下面には接地導体層6cが形成されている。棚部
2aには半田等の接合材6eを載置し、接合材6eの上
に回路基板6を接地導体層6c側の面(下面)が接合材
6e側になるようにして載置する。しかる後、加熱して
接合材6eを溶融させ、棚部2a上面に回路基板6が固
定される。
素子5を外部の同軸ケーブル10に電気的に接続するも
のであり、Fe−Ni−Co合金等の金属から成る円筒
状の外周導体3aの中心軸に同じくFe−Ni−Co合
金等の金属から成る中心導体3bが絶縁体3cを介して
固定された構造をしている。
は、貫通孔2b,2c部において貫通孔2b,2cの中
心軸を同軸線路のモードで伝送し、特性インピーダンス
値に整合されている。中心導体3bが枠体2の内面から
突出して線路導体6aと半田等の導電性接着材6bによ
り接続された部分以降では、高周波信号は回路基板6の
上面に被着形成された線路導体6a上で伝送される。
との接続部(以下、単に「接続部」といえば線路導体6
aと中心導体3bとの接続部をいうこととする)におい
て、図2の線路方向に対し垂直な面での部分断面図に示
すように、中心導体3bの厚みがその残部の10〜50
%とされた薄肉部3dとなっている。これにより、線路
導体6aの表面に中心導体3bが載置固定されても、接
続部の容量成分の増加が最小限に抑えられ、接続部にお
ける信号線路のインピーダンスの低下を最小限に抑える
ことができる。その結果、接続部でのインピーダンスが
特性インピーダンスに近い値となり、半導体パッケージ
内の信号線路の接続部で高周波信号の反射損失を低減さ
せ、高周波信号を効率よく伝送させることができる。
6aと回路基板6下面の接地導体との間で発生してお
り、接続部ではほぼ中心導体3bの表面積の分だけ容量
成分を発生させる対向電極の面積が増大することになる
が、本発明のように接続部で中心導体3bを薄肉化する
ことにより中心導体3bの表面積が小さくなり、容量成
分を発生させる対向電極の面積が減少して容量成分が小
さくなる。
その残部の厚みの10%未満では、薄肉部3dが薄すぎ
て折れ等の破損が生じ、中心導体3bで高周波信号を伝
送できなくなる可能性があり、50%を超える場合は、
薄肉部3dが接続部での容量成分の増加が大きくなり、
接続部における信号線路のインピーダンスが大きく低下
して、接続部における信号線路のインピーダンスが特性
インピーダンスに比べ大幅に小さい値となり反射損失が
大きくなる。
aとの接続部における線路方向に平行な面での部分断面
図であり、薄肉部3dの長さをL1、線路導体6aの端
から薄肉部3dの端面までの長さをL2とする。
m≦L1≦1mmとするのがよい。L1<0.1mmの
場合、薄肉部3dの長さが短かすぎて接続部での信号線
路のインピーダンスを特性インピーダンスに近い値とす
ることができず、接続部での高周波信号の反射損失が増
大する。L1>1mmの場合、薄肉部3dの長さが長す
ぎて薄肉部で折れ等の破損が生じやすくなり、また薄肉
部3dと線路導体6aとを金(Au)−錫(Sn)半田
等の導電性接着材6bで接合した後に導電性接着材6b
との熱膨張差により薄肉部3dが破損し、高周波信号を
伝送できなくなる場合がある。
のが好ましい。L2<0mmの場合、即ち薄肉部3dが
線路導体6aの端からはみ出す場合、接続部以外の中心
導体3bの厚さが変化することとなり、接続部以外の中
心導体3bの厚さが変化している部位で高周波信号の大
きな反射損失が発生し、信号線路全体における反射損失
が大きくなってしまい、高周波信号を効率よく伝送でき
なくなりやすい。L2>1mmの場合、中心導体3bの
薄肉部3d以外の部分で線路導体6aと接合される部分
の長さが長くなり、信号線路の容量成分が増大し、接続
部において高周波信号の反射損失が大きくなり、高周波
信号を効率よく伝送できなくなりやすい。
しており、その段差は、図3(a)のように薄肉部3d
に略垂直な平面である構成、図3(b)のように円弧状
のなだらかなくぼんだ曲面である構成、図3(c)のよ
うに傾斜面である構成等の種々の構成とすることができ
る。図3(b),図3(c)のように、段差をなだらか
な形状とすることが好ましく、表皮効果によって信号線
路の表面近くを伝送する高周波信号の反射損失を抑える
ことができる。
傾斜角が30〜60°であるのが好ましく、信号線路の
表面近くを伝送する高周波信号の反射損失を最小限に抑
え、高周波信号を効率よく伝送させることが可能とな
る。
成は、図3(a)〜(c)に示すような中心導体3bの
先端部の上側を切り欠いて形成した薄肉部3dが線路導
体6aに接続される構成、図3(d)に示すような中心
導体3bの先端部の下側を切り欠いて形成した薄肉部3
dが線路導体6aに接続される構成、図3(e)に示す
ような中心導体3bの先端部の上側と下側とを切り欠い
て形成した薄肉部3dが線路導体6aに接続される構成
とし得る。
おける断面形状は、図2のような半円形状のみならず、
四角形等様々な形状とし得る。
下面に略平行な平坦面であることが好ましい。この場
合、薄肉部3dの上面から出た電気力線は上方に延びる
のみで回路基板6下面の接地導体に結合することがない
ため、薄肉部3d上面が容量成分を生じる対向電極とは
ならない。即ち、薄肉部3d上面は容量成分の増加に全
く寄与することがなくなるため、容量成分の低減に有効
な構成となる。
軸コネクタプラグ9は、外部電気回路に接続された同軸
ケーブル10と枠体2に嵌着された同軸コネクタ3とを
接続するためのプラグである。
導体素子5の電極と回路基板6の上面に形成された線路
導体6aとを電気的に接続し、線路導体6aと中心導体
3bとを半田等の導電性接着材6bを介して電気的に接
続し、しかる後、枠体2の上面にFe−Ni−Co合金
等の金属から成る蓋体4を半田付け法やシームウエルド
法により接合することにより製品としての半導体装置と
なる。
に設けられた貫通孔1bを通してネジ止めすることで外
部電気回路基板に実装され、同軸コネクタプラグ9と外
部電気回路に接続された同軸ケーブル10とを接続する
ことにより、内部に収容する半導体素子5が外部電気回
路に電気的に接続され、半導体素子5が高周波信号で作
動することとなる。
について実施の形態の他の例を示す断面図であり、1は
基体、2は枠体、3は同軸コネクタ、4は蓋体、6は回
路基板、11は保持部材である。図4のように、保持部
材11に設けられた、枠体2内外を貫通する貫通孔11
bに、同軸コネクタ3を外側より挿着し、保持部材11
を枠体2に嵌着させる。
る取付部2dが形成されている。取付部2dは、枠体2
内外を貫通する貫通孔であったり、枠体2の基体1との
接合面側から逆U字型に切り欠いて枠体2内外を貫通す
る切欠き部であったり、枠体2の蓋体4との接合面側か
らU字型に切り欠いて枠体2内外を貫通する切欠き部で
あれば良い。
置するための棚部11aと、同軸コネクタ3を挿着する
ための貫通孔11bが設けられている。棚部11aには
半田等の接合材6eを載置し、接合材6eの上に線路導
体6aと接地導体層6cと内層接地導体層とを具備した
回路基板6を、接地導体層6c側の面(下面)が接合材
6e側になるようにして設置する。貫通孔11bは枠体
2外側より同軸コネクタ3が挿着されるように枠体2内
側にかけて形成され、貫通孔11b内には同軸コネクタ
3を嵌め込むとともに半田等の封着材8を貫通孔11b
との隙間に挿入する。中心導体3bの先端部は、回路基
板6の上面に突出させ、中心導体3bの先端部と線路導
体6aの上面の端部との間に半田等の導電性接着材6b
を載置する。
および導電性接着材6bを溶融させ、接合材6eにより
回路基板6が棚部11aに強固に固定され、溶融した封
着材8は毛細管現象により外周導体3aと貫通孔11b
の内面との隙間に充填されることによって、外周導体3
aが貫通孔11b内に半田等の封着材8を介して挿着さ
れ、導電性接着材6bにより中心導体3bと線路導体6
aとが接続される。
通孔11b,11c部において貫通孔11b,11cの
中心軸によって伝送されることにより同軸線路を伝送さ
れ、保持部材11の枠体2内側の面から出て線路導体6
aおよび導電性接着材6bに達した後は、マイクロスト
リップ線路となっている線路導体6a上を伝送される。
この同軸線路とマイクロストリップ線路は、所定の特性
インピーダンス値に整合されている。導電性接着材6b
による接続部において、中心導体3bの先端部の位置、
線路導体6aの位置、および導電性接着材6bの量によ
り、信号線路のインピーダンスが所定の値に設定されて
いる。このようにして、半導体パッケージ内において、
反射損失や透過損失等の伝送損失のない良好な信号線路
が形成される。
される同軸コネクタプラグ9は、外部電気回路に接続さ
れた同軸ケーブル10と保持部材11に挿着された同軸
コネクタ3とを接続するためのプラグであり、その外周
面はネジ状となっており、内周面にネジ切りを有する貫
通孔11cにネジ止めされる。
導体素子5の電極と回路基板6の上面に被着された線路
導体6aとをボンディングワイヤ7により電気的に接続
し、しかる後、枠体2の上面に鉄−ニッケル−コバルト
合金等の金属から成る蓋体4を半田付け法やシームウエ
ルド法により接合することにより製品としての半導体装
置となる。
に設けられた貫通孔1bをネジ止めすることで外部電気
回路基板に実装され、同軸コネクタプラグ9と外部電気
回路に接続された同軸ケーブル10とを接続することに
より、内部に収容する半導体素子5が外部電気回路に電
気的に接続され、半導体素子5が高周波信号で作動する
こととなる。
回路基板6が保持部材11に保持されて、その保持部材
11が枠体2に嵌着されて取り付けられる。基体1の端
部を貫通孔1bを通してネジ止め等することによって半
導体パッケージを外部回路基板等に装着する際、枠体2
に歪みが発生した場合においても、枠体2から同軸コネ
クタ3および回路基板6に伝わろうとする歪みは、保持
部材11において分散および吸収される。従って、同軸
コネクタ3および回路基板6に加わる応力や歪みを小さ
くすることができ、絶縁体3cと回路基板6にクラック
が発生するのを防止できる。保持部材11で歪みを有効
に分散させるためには、つまり単位体積当たりの変形を
小さくさせかつ歪みを吸収させるためには、保持部材1
1の体積が大きいのがよく、保持部材11の厚みを枠体
2より肉厚にするなどして体積を大きくする。
しくは同図に示すように、線路導体6aは中心導体3b
との接続部が中心導体3bの幅の0.7〜0.9倍の幅
狭部6fとされ、残部が中心導体3bと略同じ幅とされ
ているのがよい。
幅をW1、幅狭部6fの幅をW2、中心導体3bの幅を
dとしたとき、0.7d≦W2≦0.9d,W1>W2
となっている。なお、W1とdについては、0.9d≦
W1≦1.1dといった程度の範囲内で同じ幅であれば
よい。この構成により、幅狭部6fを除く部分の線路導
体6aを特性インピーダンス値に整合させ、幅狭部6f
部においては特性インピーダンス値よりも高いインピー
ダンス値とすることができる。幅狭部6fと線路導体6
aの残部との間で線路幅に段差が生じるが、この段差部
については、幅狭部6fから幅の広い線路導体6aへ変
化している傾斜部の線路導体6aに対する傾斜角度θは
30〜60°として連続的に線路幅を変化させるのがよ
く、この場合反射損失による高周波信号の減衰を抑制さ
せることができる。
体3bとを接続することにより、接続部では信号線路が
中心導体3b,線路導体6aおよび導電性接着材6bと
なっている。線路導体6aのみが信号線路である場合と
比して、信号線路の容量成分が増加し、接続部のインピ
ーダンスが低下することとなる。従って、接続部におけ
る線路導体6aを幅狭部6fとして、幅狭部6f単体の
インピーダンス値は特性インピーダンスより高い値と
し、接続部における中心導体3bの厚みを接続部以外の
残部における厚みの10〜50%とした薄肉部3dと
し、接続部における信号線路の容量成分の増加を最小限
に抑える。これにより、中心導体3bを接続して接続部
のインピーダンスが低下しても、接続部を特性インピー
ダンスに略整合させることができる。また接続部は、導
電性接着材6bの量を適宜調整して、信号線路のインピ
ーダンスを整合している。このようにして、半導体パッ
ケージ内において、反射損失や透過損失等の伝送損失の
小さい良好な伝送特性の信号線路が形成される。
数は5〜100GHz程度であり、この場合に高周波信
号の伝送特性を良好なものとすることができる。
るものではなく、本発明の要旨を逸脱しない範囲内であ
れば種々の変更は可能である。
位に半導体素子と中心導体とを電気的に接続する線路導
体が上面に形成された回路基板を上面に設置した棚部が
設けられており、中心導体は、線路導体との接続部で線
路導体側の先端からその先端と線路導体の端との間まで
の部位に厚みがその残部の10〜50%とされた薄肉部
が形成されていることから、線路導体の表面に中心導体
が載置固定されても、接続部の容量成分の増加が最小限
に抑えられ、接続部における信号線路のインピーダンス
の低下を最小限に抑えることができる。その結果、接続
部でのインピーダンスが特性インピーダンスに近い値と
なり、半導体パッケージ内の信号線路の接続部で高周波
信号の反射損失を低減させ、高周波信号を効率よく伝送
することができる。
されるため、半導体パッケージが大幅に小型化されると
いう効果も有する。
は、枠体外側より同軸コネクタが挿着されるように枠体
内側にかけて貫通孔が形成され、枠体内側の貫通孔の下
方の部位に棚部が設けられ、かつ棚部の上面に半導体素
子と中心導体とを電気的に接続する線路導体が上面に形
成された回路基板が設置されており、基体をネジ止め等
によって外部回路基板等に固定する際、枠体に歪みが発
生した場合においても、枠体から同軸コネクタおよび回
路基板に伝わろうとする歪みは、保持部材において分散
および吸収され、同軸コネクタの絶縁体と回路基板にク
ラックが発生するのを防止できる。その結果、同軸コネ
クタの絶縁体にクラックが発生するのを防止して半導体
パッケージの気密の信頼性を向上するとともに、同軸コ
ネクタの中心導体を伝送する高周波信号の伝送特性を向
上することができ、回路基板にクラックが発生するのを
防止して線路導体の断線を防止し高周波信号の伝送特性
を向上させ得る。
棚部に設置されるため、半導体パッケージが大幅に小型
化されるという効果も有する。
体との接続部が中心導体の幅の0.7〜0.9倍の幅狭
部とされ、残部が中心導体と略同じ幅とされることによ
り、接続部のインピーダンスを特性インピーダンスに略
整合させ、半導体パッケージ内の信号線路の接続部で高
周波信号の反射損失をより低減させ、高周波信号を効率
よく伝送することができる。
子収納用パッケージと、載置部に載置固定されるととも
に同軸コネクタに線路導体を介して電気的に接続された
半導体素子と、枠体の上面に接合された蓋体とを具備し
たことにより、上記本発明の作用効果を有する半導体パ
ッケージを用いた信頼性の高い半導体装置となる。
の例を示す断面図である。
基板の線路方向の垂直な面における部分断面図である。
ついて実施の形態の各種例を示し、半導体パッケージ内
に収容された回路基板の線路方向に平行な面における部
分断面図である。
の他の例を示す断面図である。
の他の例を示し、半導体パッケージ内に収容された回路
基板の平面図である。
Claims (4)
- 【請求項1】 上側主面に半導体素子を載置するための
載置部を有する基体と、該基体の前記上側主面に前記載
置部を囲繞するように接合され、側部に貫通孔が形成さ
れた枠体と、筒状の外周導体およびその中心軸に設置さ
れた中心導体ならびにそれらの間に介在させた絶縁体か
ら成るとともに前記貫通孔に嵌着された同軸コネクタと
を具備した半導体素子収納用パッケージにおいて、前記
枠体内面の前記貫通孔の下方の部位に前記半導体素子と
前記中心導体とを電気的に接続する線路導体が上面に形
成された回路基板を上面に設置した棚部が設けられてお
り、前記中心導体は、前記線路導体との接続部で前記線
路導体側の先端から該先端と前記線路導体の端との間ま
での部位に厚みがその残部の10〜50%とされた薄肉
部が形成されていることを特徴とする半導体素子収納用
パッケージ。 - 【請求項2】 上側主面に半導体素子を載置するための
載置部を有する基体と、該基体の前記上側主面に前記載
置部を囲繞するように接合され、側部に貫通孔または切
欠き部から成る同軸コネクタの保持部材の取付部が設け
られた枠体と、筒状の外周導体およびその中心軸に設置
された中心導体ならびにそれらの間に介在させた絶縁体
から成るとともに前記取付部に取り付けられた前記保持
部材に保持された同軸コネクタとを具備した半導体素子
収納用パッケージにおいて、前記保持部材は、前記枠体
外側より前記同軸コネクタが挿着されるように前記枠体
内側にかけて貫通孔が形成され、前記枠体内側の前記貫
通孔の下方の部位に棚部が設けられ、かつ該棚部の上面
に前記半導体素子と前記中心導体とを電気的に接続する
線路導体が上面に形成された回路基板が設置されてお
り、前記中心導体は、前記線路導体との接続部で前記線
路導体側の先端から該先端と前記線路導体の端との間ま
での部位に厚みがその残部の10〜50%とされた薄肉
部が形成されていることを特徴とする半導体素子収納用
パッケージ。 - 【請求項3】 前記線路導体は、前記中心導体との接続
部が前記中心導体の幅の0.7〜0.9倍の幅狭部とさ
れ、残部が前記中心導体と略同じ幅とされていることを
特徴とする請求項1または請求項2記載の半導体素子収
納用パッケージ。 - 【請求項4】 請求項1〜3のいずれかに記載の半導体
素子収納用パッケージと、前記載置部に載置固定される
とともに前記同軸コネクタに前記線路導体を介して電気
的に接続された半導体素子と、前記枠体の上面に接合さ
れた蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001289018A JP3652287B2 (ja) | 2001-09-21 | 2001-09-21 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001289018A JP3652287B2 (ja) | 2001-09-21 | 2001-09-21 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003100926A true JP2003100926A (ja) | 2003-04-04 |
JP3652287B2 JP3652287B2 (ja) | 2005-05-25 |
Family
ID=19111575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001289018A Expired - Fee Related JP3652287B2 (ja) | 2001-09-21 | 2001-09-21 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3652287B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015103687A (ja) * | 2013-11-26 | 2015-06-04 | 京セラ株式会社 | 素子収納用パッケージおよびこれを備えた実装構造体 |
-
2001
- 2001-09-21 JP JP2001289018A patent/JP3652287B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015103687A (ja) * | 2013-11-26 | 2015-06-04 | 京セラ株式会社 | 素子収納用パッケージおよびこれを備えた実装構造体 |
Also Published As
Publication number | Publication date |
---|---|
JP3652287B2 (ja) | 2005-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3652287B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3619479B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3752473B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3619473B2 (ja) | 半導体素子収納用パッケージ | |
JP3686853B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3663349B2 (ja) | 半導体素子収納用パッケージ | |
JP3682010B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
JP3682012B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3574798B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3716199B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2002164453A (ja) | 半導体素子収納用パッケージ | |
JP3659328B2 (ja) | 半導体素子収納用パッケージ | |
JP2001237482A (ja) | 光半導体素子収納用パッケージ | |
JP3619478B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3686858B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3686854B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3825343B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3716173B2 (ja) | 回路基板およびそれを用いた半導体素子収納用パッケージ | |
JP2004146406A (ja) | 半導体素子収納用パッケージ | |
JP2003124368A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2002026618A (ja) | 半導体素子収納用パッケージ | |
JP3619445B2 (ja) | 半導体素子収納用パッケージ | |
JP2003163301A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004146407A (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041109 |
|
A131 | Notification of reasons for refusal |
Effective date: 20041116 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050208 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050222 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090304 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090304 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110304 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |