JP2003098236A - ダイナミック・バーンイン装置 - Google Patents
ダイナミック・バーンイン装置Info
- Publication number
- JP2003098236A JP2003098236A JP2001294159A JP2001294159A JP2003098236A JP 2003098236 A JP2003098236 A JP 2003098236A JP 2001294159 A JP2001294159 A JP 2001294159A JP 2001294159 A JP2001294159 A JP 2001294159A JP 2003098236 A JP2003098236 A JP 2003098236A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- signal
- converter
- semiconductor device
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
Abstract
(57)【要約】
【課題】 バーンイン装置に変換器を付加することによ
り、上記高速、高機能な半導体装置を短時間でバーンイ
ンできるようにすること。 【解決手段】 信号発生器１が出力する信号をバーンイ
ン槽２内に収納された被試験対象の半導体装置に入力
し、半導体装置のバーンインを行うダイナミック・バー
ンイン装置において、上記信号発生器の出力側に変換器
３を設ける。そして、変換器３により、上記信号発生器
１が出力する信号の周波数をＮ倍にし、変換器３が出力
するバーンイン信号をバーンイン槽２内に収納された被
試験対象の半導体装置に入力して高速ダイナミック・バ
ーンインを行う。信号発生器１が出力するバーンイン信
号の周波数を変換器３により変換し、周波数が高いバー
ンイン信号を、バーンイン槽内の半導体装置に供給して
いるので、高速、高機能な半導体装置に対しても、短時
間でダイナミック・バーンインを行うことができる。
り、上記高速、高機能な半導体装置を短時間でバーンイ
ンできるようにすること。 【解決手段】 信号発生器１が出力する信号をバーンイ
ン槽２内に収納された被試験対象の半導体装置に入力
し、半導体装置のバーンインを行うダイナミック・バー
ンイン装置において、上記信号発生器の出力側に変換器
３を設ける。そして、変換器３により、上記信号発生器
１が出力する信号の周波数をＮ倍にし、変換器３が出力
するバーンイン信号をバーンイン槽２内に収納された被
試験対象の半導体装置に入力して高速ダイナミック・バ
ーンインを行う。信号発生器１が出力するバーンイン信
号の周波数を変換器３により変換し、周波数が高いバー
ンイン信号を、バーンイン槽内の半導体装置に供給して
いるので、高速、高機能な半導体装置に対しても、短時
間でダイナミック・バーンインを行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は不良な半導体をスク
リーニングするためのバーンイン装置に関し、特に高速
にダイナミック・バーンインを行うことができるバーン
イン装置に関するものである。
リーニングするためのバーンイン装置に関し、特に高速
にダイナミック・バーンインを行うことができるバーン
イン装置に関するものである。
【０００２】
【従来の技術】従来から、半導体装置の受け入れ等に際
し、バーンイン槽内に半導体装置を収納し、半導体装置
に信号発生器からバーンイン信号を入力し、ダイナミッ
ク・バーンインを行うことにより、不良品をスクリーニ
ングすることが行われている。図５に上記バーンイン装
置の概略構成を示す。同図に示すように、バーンイン装
置は信号発生器１とバーンイン槽２から構成され、プリ
ント基板ＰＢに被試験対象となるＬＳＩ等の半導体を取
り付けてバーンイン槽２内に収納し、信号発生器ＳＧか
ら半導体装置にバーンイン信号を所定時間入力しバーン
インを行う。図２に、ＤＲＡＭ、ＳＲＡＭ等の汎用メモ
リをバーンインする際のバーンイン信号の一例を示す。
同図に示すように、バーンイン信号は、クロックＣＬ
Ｋ、行アドレスストローブＲＡＳ（以下単にＲＡＳとい
う）、列アドレスストローブＣＡＳ（以下単にＣＡＳと
いう）、ライトイネーブルＷＥと、データＤＩＮ、行ア
ドレスＡＤ（Ｒ），列アドレスＡＤ（Ｃ）からなり、ア
ドレスはインクリメントされ、メモリの各セルにデータ
が書き込む処理を行う。
し、バーンイン槽内に半導体装置を収納し、半導体装置
に信号発生器からバーンイン信号を入力し、ダイナミッ
ク・バーンインを行うことにより、不良品をスクリーニ
ングすることが行われている。図５に上記バーンイン装
置の概略構成を示す。同図に示すように、バーンイン装
置は信号発生器１とバーンイン槽２から構成され、プリ
ント基板ＰＢに被試験対象となるＬＳＩ等の半導体を取
り付けてバーンイン槽２内に収納し、信号発生器ＳＧか
ら半導体装置にバーンイン信号を所定時間入力しバーン
インを行う。図２に、ＤＲＡＭ、ＳＲＡＭ等の汎用メモ
リをバーンインする際のバーンイン信号の一例を示す。
同図に示すように、バーンイン信号は、クロックＣＬ
Ｋ、行アドレスストローブＲＡＳ（以下単にＲＡＳとい
う）、列アドレスストローブＣＡＳ（以下単にＣＡＳと
いう）、ライトイネーブルＷＥと、データＤＩＮ、行ア
ドレスＡＤ（Ｒ），列アドレスＡＤ（Ｃ）からなり、ア
ドレスはインクリメントされ、メモリの各セルにデータ
が書き込む処理を行う。
【０００３】また、カスタムＬＳＩ等においては、バー
ンイン信号を発生する回路をＬＳＩ内に内蔵させ、外部
からクロック信号、制御信号等を入力してＬＳＩ内部で
バーンイン信号を生成してダイナミック・バーンインを
行うことも行われている（例えば特開平１０−２２１４
１１号公報等参照）。しかし、バーンイン信号を発生す
る回路をＬＳＩ内に内蔵させると、それに応じて半導体
装置のコストがアップする。このため、比較的廉価な汎
用メモリ等においてはバーンイン信号を発生する回路を
ＬＳＩ内に内蔵させずに、通常図２に示すようなバーン
イン信号を被試験対象となる半導体装置に入力してダイ
ナミック・バーンインを行っている。
ンイン信号を発生する回路をＬＳＩ内に内蔵させ、外部
からクロック信号、制御信号等を入力してＬＳＩ内部で
バーンイン信号を生成してダイナミック・バーンインを
行うことも行われている（例えば特開平１０−２２１４
１１号公報等参照）。しかし、バーンイン信号を発生す
る回路をＬＳＩ内に内蔵させると、それに応じて半導体
装置のコストがアップする。このため、比較的廉価な汎
用メモリ等においてはバーンイン信号を発生する回路を
ＬＳＩ内に内蔵させずに、通常図２に示すようなバーン
イン信号を被試験対象となる半導体装置に入力してダイ
ナミック・バーンインを行っている。
【０００４】
【発明が解決しようとする課題】近年、汎用メモリ等の
高速、高機能化が増加しており、これに対応できるバー
ンイン装置の実現が望まれている。しかし、現状のバー
ンイン装置の信号発生器のクロック周波数の上限は、１
０ＭＨｚ程度であり、現状のバーンイン装置による通常
のバーンインでは、例えばクロック周波数が１００ＭＨ
ｚ以上の高速な汎用メモリに対しバーンイン効果が期待
できない。そこで、このような高速な汎用メモリに対し
てバーンインの加速効果を得るため、バーンイン時間を
長くしているのが現状である。本発明は上記事情を考慮
してなされたものであって、本発明の目的は、従来のバ
ーンイン装置に比較的簡単な構成の変換器を付加するこ
とにより、上記高速、高機能な半導体装置を短時間でバ
ーンインすることができるダイナミック・バーンイン装
置を提供することである。
高速、高機能化が増加しており、これに対応できるバー
ンイン装置の実現が望まれている。しかし、現状のバー
ンイン装置の信号発生器のクロック周波数の上限は、１
０ＭＨｚ程度であり、現状のバーンイン装置による通常
のバーンインでは、例えばクロック周波数が１００ＭＨ
ｚ以上の高速な汎用メモリに対しバーンイン効果が期待
できない。そこで、このような高速な汎用メモリに対し
てバーンインの加速効果を得るため、バーンイン時間を
長くしているのが現状である。本発明は上記事情を考慮
してなされたものであって、本発明の目的は、従来のバ
ーンイン装置に比較的簡単な構成の変換器を付加するこ
とにより、上記高速、高機能な半導体装置を短時間でバ
ーンインすることができるダイナミック・バーンイン装
置を提供することである。
【０００５】
【課題を解決するための手段】図１は本発明の概要を示
す図である。本発明は同図（ａ）に示すように、信号発
生器１が出力する信号をバーンイン槽２内に収納された
被試験対象の半導体装置に入力し、半導体装置のバーン
インを行うダイナミック・バーンイン装置において、上
記信号発生器の出力側に変換器３を設ける。そして、変
換器３により、上記信号発生器１が出力する信号の周波
数をＮ倍（Ｎ＝１，２，３，…）にし、変換器３が出力
するバーンイン信号をバーンイン槽２内に収納された被
試験対象の半導体装置に入力してダイナミック・バーン
インを行う。例えば、汎用メモリのバーンインを行う場
合、図１（ｂ−１）に示す信号変換器１の出力ＣＬＫ
１，ＲＡＳ１，ＣＡＳ１，ＷＥ１等を、変換器３により
同図（ｂ−２）（ｂ−３）に示すように、クロック信号
ＣＬＫ１に同期した周期が２０ｎｓのクロック信号ＣＬ
Ｋ２に変換するとともに、ローレベルの時の幅が２０ｎ
ｓのＲＡＳ２、ＣＡＳ２、ＷＥ２等の信号に変換し、バ
ーンイン槽内に収納された半導体装置に供給し、ダイナ
ミック・バーンインを行う。上記のように、信号発生器
１が出力するバーンイン信号の周波数を変換器３により
変換し、周波数が高いバーンイン信号を、バーンイン槽
内の半導体装置に供給しているので、高速、高機能な半
導体装置に対しても、短時間でダイナミック・バーンイ
ンを行うことができる。また、従来のバーンイン装置に
変換器を付加するだけで、バーンインを加速し、バーン
イン時間を短縮することができるので、高速、高機能な
半導体装置に対応したバーンイン装置を新規に導入する
場合に比べ、大幅にコストダウンを図ることができる。
す図である。本発明は同図（ａ）に示すように、信号発
生器１が出力する信号をバーンイン槽２内に収納された
被試験対象の半導体装置に入力し、半導体装置のバーン
インを行うダイナミック・バーンイン装置において、上
記信号発生器の出力側に変換器３を設ける。そして、変
換器３により、上記信号発生器１が出力する信号の周波
数をＮ倍（Ｎ＝１，２，３，…）にし、変換器３が出力
するバーンイン信号をバーンイン槽２内に収納された被
試験対象の半導体装置に入力してダイナミック・バーン
インを行う。例えば、汎用メモリのバーンインを行う場
合、図１（ｂ−１）に示す信号変換器１の出力ＣＬＫ
１，ＲＡＳ１，ＣＡＳ１，ＷＥ１等を、変換器３により
同図（ｂ−２）（ｂ−３）に示すように、クロック信号
ＣＬＫ１に同期した周期が２０ｎｓのクロック信号ＣＬ
Ｋ２に変換するとともに、ローレベルの時の幅が２０ｎ
ｓのＲＡＳ２、ＣＡＳ２、ＷＥ２等の信号に変換し、バ
ーンイン槽内に収納された半導体装置に供給し、ダイナ
ミック・バーンインを行う。上記のように、信号発生器
１が出力するバーンイン信号の周波数を変換器３により
変換し、周波数が高いバーンイン信号を、バーンイン槽
内の半導体装置に供給しているので、高速、高機能な半
導体装置に対しても、短時間でダイナミック・バーンイ
ンを行うことができる。また、従来のバーンイン装置に
変換器を付加するだけで、バーンインを加速し、バーン
イン時間を短縮することができるので、高速、高機能な
半導体装置に対応したバーンイン装置を新規に導入する
場合に比べ、大幅にコストダウンを図ることができる。
【０００６】
【発明の実施の形態】以下、本発明の実施例について説
明する。なお、以下の説明では、汎用メモリを対象とし
たバーンイン装置について説明するが、本発明の対象は
汎用メモリに限定されるものではなく、その他の各種の
半導体装置に適用することができる。図２は本発明の実
施例のバーンイン装置の概略構成を示す図である。本実
施例は、前記図５に示したバーンイン装置において、信
号発生器１の出力側に変換器３を設け、信号発生器１が
出力するバーンイン信号の周波数を変換器３により高く
し、バーンイン槽に収納された汎用メモリに供給するこ
とにより、バーンインを加速する実施例を示している。
明する。なお、以下の説明では、汎用メモリを対象とし
たバーンイン装置について説明するが、本発明の対象は
汎用メモリに限定されるものではなく、その他の各種の
半導体装置に適用することができる。図２は本発明の実
施例のバーンイン装置の概略構成を示す図である。本実
施例は、前記図５に示したバーンイン装置において、信
号発生器１の出力側に変換器３を設け、信号発生器１が
出力するバーンイン信号の周波数を変換器３により高く
し、バーンイン槽に収納された汎用メモリに供給するこ
とにより、バーンインを加速する実施例を示している。
【０００７】図３に本実施例の変換器３の構成例を示
す。同図は変換器３により、信号発生器１が出力する周
期が６０ｎｓのクロック信号ＣＬＫ１のバーンイン信号
を、周期が２０ｎｓのクロック信号ＣＫＬ２のバーンイ
ン信号に変換する場合の回路構成例を示している。同図
において、３１は同期発振器であり、信号発生器１が出
力する周期が６０ｎｓのクロック信号ＣＬＫ１の周波数
を３倍し、該クロック信号ＣＬＫ１に同期し、周期が２
０ｎｓのクロック信号ＣＬＫ２を発生する。３２は波形
成形回路であり、波形成形回路３２は、反転回路ＩＮＶ
１と、フリップフロップＦＦ１〜ＦＦ６と、遅延回路Ｄ
１〜Ｄ６を備えている。
す。同図は変換器３により、信号発生器１が出力する周
期が６０ｎｓのクロック信号ＣＬＫ１のバーンイン信号
を、周期が２０ｎｓのクロック信号ＣＫＬ２のバーンイ
ン信号に変換する場合の回路構成例を示している。同図
において、３１は同期発振器であり、信号発生器１が出
力する周期が６０ｎｓのクロック信号ＣＬＫ１の周波数
を３倍し、該クロック信号ＣＬＫ１に同期し、周期が２
０ｎｓのクロック信号ＣＬＫ２を発生する。３２は波形
成形回路であり、波形成形回路３２は、反転回路ＩＮＶ
１と、フリップフロップＦＦ１〜ＦＦ６と、遅延回路Ｄ
１〜Ｄ６を備えている。
【０００８】反転回路ＩＮＶ１は、同期発振器３ａが出
力するクロック信号ＣＬＫ２を反転させる。反転回路Ｉ
ＮＶ１の出力は、フリップフロップＦＦ１〜ＦＦ６のク
ロック入力端子ＣＬＫに供給される。また、前記信号発
生器１が出力するＲＡＳ、ＣＡＳ、ライトイネーブルＷ
Ｅ、データＤＩＮ、行アドレスＡＤ（Ｒ）、列アドレス
ＡＤ（Ｃ）が上記フリップフロップＦＦ１〜ＦＦ６のデ
ータ入力端子Ｄに供給される。また、遅延回路Ｄ１〜Ｄ
６はアンドゲートＧ１〜Ｇ６の出力を所定時間遅延させ
る。
力するクロック信号ＣＬＫ２を反転させる。反転回路Ｉ
ＮＶ１の出力は、フリップフロップＦＦ１〜ＦＦ６のク
ロック入力端子ＣＬＫに供給される。また、前記信号発
生器１が出力するＲＡＳ、ＣＡＳ、ライトイネーブルＷ
Ｅ、データＤＩＮ、行アドレスＡＤ（Ｒ）、列アドレス
ＡＤ（Ｃ）が上記フリップフロップＦＦ１〜ＦＦ６のデ
ータ入力端子Ｄに供給される。また、遅延回路Ｄ１〜Ｄ
６はアンドゲートＧ１〜Ｇ６の出力を所定時間遅延させ
る。
【０００９】図４は本実施例の変換器の動作を説明する
図であり、図３、図４を参照しながら、本実施例の動作
について説明する。図４において、ＣＬＫ１、ＲＡＳ
１、ＣＡＳ１は信号発生器の出力を示し、ＣＬＫ２、Ｒ
ＡＳ２、ＣＡＳ２、ＷＥ２、ＤＩＮ２、ＡＤ（Ｒ）２、
ＡＤ（Ｃ）２は変換器３の出力を示している。なお、同
図では、信号発生器１の出力としてＣＬＫ１、ＲＡＳ、
ＣＡＳのみを示しているが、前記図６に示したタイミン
グでＷＥ１、ＤＩＮ１、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２の
信号も同様に変換器３に入力される。信号発生器１が出
力するクロック信号ＣＬＫ１は図３に示す同期発振器３
１に供給され、同期発振器３１は、図４に示すようにク
ロック信号ＣＬＫ１に同期したｎ倍の周波数のクロック
信号ＣＬＫ２を発生する。このクロック信号ＣＬＫ２は
前記したバーンイン槽２に収納された半導体装置に供給
されるとともに、波形成形回路３２に供給される。
図であり、図３、図４を参照しながら、本実施例の動作
について説明する。図４において、ＣＬＫ１、ＲＡＳ
１、ＣＡＳ１は信号発生器の出力を示し、ＣＬＫ２、Ｒ
ＡＳ２、ＣＡＳ２、ＷＥ２、ＤＩＮ２、ＡＤ（Ｒ）２、
ＡＤ（Ｃ）２は変換器３の出力を示している。なお、同
図では、信号発生器１の出力としてＣＬＫ１、ＲＡＳ、
ＣＡＳのみを示しているが、前記図６に示したタイミン
グでＷＥ１、ＤＩＮ１、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２の
信号も同様に変換器３に入力される。信号発生器１が出
力するクロック信号ＣＬＫ１は図３に示す同期発振器３
１に供給され、同期発振器３１は、図４に示すようにク
ロック信号ＣＬＫ１に同期したｎ倍の周波数のクロック
信号ＣＬＫ２を発生する。このクロック信号ＣＬＫ２は
前記したバーンイン槽２に収納された半導体装置に供給
されるとともに、波形成形回路３２に供給される。
【００１０】波形成形回路３２に設けられた反転回路Ｉ
ＮＶ１は、このクロック信号ＣＬＫ２を反転し、この反
転されたクロック信号ＣＬＫ２は、フリップフロップＦ
Ｆ１〜ＦＦ６のクロック端子ＣＬＫに入力される。フリ
ップフロップＦＦ１〜ＦＦ６は、上記反転回路ＩＮＶ１
の出力が立ち下がるタイミングで、信号発生器１が出力
するＷＥ１、ＤＩＮ１、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２の
値に取り込み、その値を保持する。このため、フリップ
フロップＦＦ１からＦＦ６の出力Ｑは、図４に示すよう
に、ＲＡＳ１、ＣＡＳ１、ＷＥ１，ＤＩＮ１、アドレス
１（Ｒ）、アドレス１（Ｃ）が入力される毎に２０ｎｓ
の幅でローレベルとなる。フリップフロップＦＦ１〜Ｆ
Ｆ６の出力Ｑは、遅延回路Ｄに供給されて所定時間遅延
され、図４に示すようにＲＡＳ２、ＣＡＳ２、ＷＥ２、
ＤＩＮ２、アドレス２（Ｒ）、アドレス２（Ｃ）として
出力される。この信号はバーンイン信号として、前記図
２に示したようにバーンイン槽に収納された半導体に供
給される。
ＮＶ１は、このクロック信号ＣＬＫ２を反転し、この反
転されたクロック信号ＣＬＫ２は、フリップフロップＦ
Ｆ１〜ＦＦ６のクロック端子ＣＬＫに入力される。フリ
ップフロップＦＦ１〜ＦＦ６は、上記反転回路ＩＮＶ１
の出力が立ち下がるタイミングで、信号発生器１が出力
するＷＥ１、ＤＩＮ１、ＡＤ（Ｒ）２、ＡＤ（Ｃ）２の
値に取り込み、その値を保持する。このため、フリップ
フロップＦＦ１からＦＦ６の出力Ｑは、図４に示すよう
に、ＲＡＳ１、ＣＡＳ１、ＷＥ１，ＤＩＮ１、アドレス
１（Ｒ）、アドレス１（Ｃ）が入力される毎に２０ｎｓ
の幅でローレベルとなる。フリップフロップＦＦ１〜Ｆ
Ｆ６の出力Ｑは、遅延回路Ｄに供給されて所定時間遅延
され、図４に示すようにＲＡＳ２、ＣＡＳ２、ＷＥ２、
ＤＩＮ２、アドレス２（Ｒ）、アドレス２（Ｃ）として
出力される。この信号はバーンイン信号として、前記図
２に示したようにバーンイン槽に収納された半導体に供
給される。
【００１１】本実施例においては、上記のように、変換
器３を設け、信号発生器１が出力するバーンイン信号の
周波数を変換器３により高くして、バーンイン槽内の半
導体装置に供給しているので、高速、高機能な半導体装
置に対しても、短時間でバーンインを行うことができ
る。また、従来の信号発生器に比較的簡単な構成の変換
器を設けるだけで、バーンインを加速することができ、
クロック周波数が高い信号発生器を設ける場合に比べ、
安価に構成することができる。
器３を設け、信号発生器１が出力するバーンイン信号の
周波数を変換器３により高くして、バーンイン槽内の半
導体装置に供給しているので、高速、高機能な半導体装
置に対しても、短時間でバーンインを行うことができ
る。また、従来の信号発生器に比較的簡単な構成の変換
器を設けるだけで、バーンインを加速することができ、
クロック周波数が高い信号発生器を設ける場合に比べ、
安価に構成することができる。
【００１２】なお、上記実施例では、クロック信号の周
期を６０ｎｓ→２０ｎｓに変換し、ＲＡＳ２、ＣＡＳ
２、ＷＥ２等がローレベルのときの幅を３０ｎｓ→２０
ｎｓに変換する場合について説明したが、ＲＡＳ２、Ｃ
ＡＳ２、ＷＥ２等がローレベルのときの幅を３０ｎｓ→
１０ｎｓになるように変換しても、同様にバーンインの
加速効果を得ることができる。さらに、上記実施例で
は、クロック信号の周期を６０ｎｓから２０ｎｓに変換
する場合について説明したが、本発明は上記実施例に限
定されるものではなく、変換する周波数は、バーンイン
の対象となる半導体装置に合わせて適宜、選択すること
ができる。
期を６０ｎｓ→２０ｎｓに変換し、ＲＡＳ２、ＣＡＳ
２、ＷＥ２等がローレベルのときの幅を３０ｎｓ→２０
ｎｓに変換する場合について説明したが、ＲＡＳ２、Ｃ
ＡＳ２、ＷＥ２等がローレベルのときの幅を３０ｎｓ→
１０ｎｓになるように変換しても、同様にバーンインの
加速効果を得ることができる。さらに、上記実施例で
は、クロック信号の周期を６０ｎｓから２０ｎｓに変換
する場合について説明したが、本発明は上記実施例に限
定されるものではなく、変換する周波数は、バーンイン
の対象となる半導体装置に合わせて適宜、選択すること
ができる。
【００１３】
【発明の効果】以上説明したように、本発明において
は、以下の効果を得ることができる。 （１）高速のダイナミック・バーンインを行うことが可
能となったので、半導体装置における初期劣化性不良の
検出出力を数倍にアップすることが可能となる。 （２）ダイナミック・バーンインに際して、半導体装置
へのストレス回数をＮ倍にすることができるので、バー
ンイン時間を１／Ｎに短縮することができる。 （３）従来のバーンイン装置に変換器を付加するだけで
よいので、高速な半導体装置に対応したバーンイン装置
を新規に導入することなく、高速なバーンインを実施す
ることが可能となる。
は、以下の効果を得ることができる。 （１）高速のダイナミック・バーンインを行うことが可
能となったので、半導体装置における初期劣化性不良の
検出出力を数倍にアップすることが可能となる。 （２）ダイナミック・バーンインに際して、半導体装置
へのストレス回数をＮ倍にすることができるので、バー
ンイン時間を１／Ｎに短縮することができる。 （３）従来のバーンイン装置に変換器を付加するだけで
よいので、高速な半導体装置に対応したバーンイン装置
を新規に導入することなく、高速なバーンインを実施す
ることが可能となる。
【図１】本発明の概要を説明する図である。
【図２】本発明の実施例のバーンイン装置の概略構成を
示す図である。
示す図である。
【図３】本発明の実施例の変換器の構成例を示す図であ
る。
る。
【図４】図３に示す変換器の動作を示すタイムチャート
である。
である。
【図５】バーンイン装置の概略構成を示す図である。
【図６】汎用メモリのダイナミック・バーンインを行う
際のバーンイン信号の一例を示す図である。
際のバーンイン信号の一例を示す図である。
１ 信号発生器
２ バーンイン槽
３ 変換器
３１ 同期発振器
３２ 波形成形回路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2G003 AA08 AB09 AC01 AD02 AE06
AG08 AH04
2G132 AA08 AB03 AG01 AG04 AG08
AL09
Claims (2)
- 【請求項１】 信号発生器が出力する信号をバーンイン
槽内に収納された被試験対象の半導体装置に入力し、半
導体装置のバーンインを行うダイナミック・バーンイン
装置であって、 上記信号発生器の出力側に変換器を設け、該変換器によ
り、上記信号発生器が出力する信号の周波数を高くし、 上記変換器が出力する信号を被試験対象の半導体装置に
入力してダイナミック・バーンインを行うことを特徴と
するダイナミック・バーンイン装置。 - 【請求項２】 上記被試験対象の半導体装置は汎用メモ
リであり、 上記変換器は、上記信号発生器が出力するクロック信号
に同期し、該クロック周波数より高い周波数のクロック
信号を発生する同期発振器と、 上記信号発生器が出力する制御信号、データ信号、アド
レス信号を、上記同期発振器が出力するクロック信号に
応じた幅の信号に成形する波形成形回路とを備え、 上記同期発振器が出力するクロック信号と、上記波形成
形回路が出力する制御信号、データ信号、アドレス信号
を被試験対象の半導体装置に入力することを特徴とする
請求項１のダイナミック・バーンイン装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294159A JP4056236B2 (ja) | 2001-09-26 | 2001-09-26 | ダイナミック・バーンイン装置 |
| US10/796,035 US7023228B2 (en) | 2001-09-26 | 2004-03-10 | Dynamic burn-in method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294159A JP4056236B2 (ja) | 2001-09-26 | 2001-09-26 | ダイナミック・バーンイン装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003098236A true JP2003098236A (ja) | 2003-04-03 |
| JP4056236B2 JP4056236B2 (ja) | 2008-03-05 |
Family
ID=19115815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001294159A Expired - Fee Related JP4056236B2 (ja) | 2001-09-26 | 2001-09-26 | ダイナミック・バーンイン装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7023228B2 (ja) |
| JP (1) | JP4056236B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005006343B4 (de) * | 2005-02-11 | 2010-01-14 | Qimonda Ag | Integrierter Halbleiterspeicher mit taktsynchroner Zugriffssteuerung |
| US7915902B2 (en) * | 2006-10-18 | 2011-03-29 | Mongtage Technology Group Limited | Dynamic burn-in systems and apparatuses |
| KR102245131B1 (ko) | 2014-10-23 | 2021-04-28 | 삼성전자 주식회사 | 프로그램 가능한 신뢰성 에이징 타이머를 이용하는 장치 및 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05258599A (ja) | 1991-11-12 | 1993-10-08 | Nec Corp | 半導体記憶装置 |
| JP3301874B2 (ja) * | 1994-12-19 | 2002-07-15 | 松下電器産業株式会社 | 半導体装置及びその検査方法 |
| US5798653A (en) * | 1995-04-20 | 1998-08-25 | Sun Microsystems, Inc. | Burn-in system for reliable integrated circuit manufacturing |
| JPH10221411A (ja) | 1997-02-12 | 1998-08-21 | Hitachi Ltd | Ｌｓｉ付加回路 |
| US6518779B1 (en) * | 1997-10-20 | 2003-02-11 | Matsushita Electrical Industrial Do., Ltd. | Probe card |
| JP4183854B2 (ja) | 1998-08-14 | 2008-11-19 | 株式会社アドバンテスト | メモリ試験装置 |
-
2001
- 2001-09-26 JP JP2001294159A patent/JP4056236B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-10 US US10/796,035 patent/US7023228B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040169524A1 (en) | 2004-09-02 |
| JP4056236B2 (ja) | 2008-03-05 |
| US7023228B2 (en) | 2006-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100805004B1 (ko) | 조절 가능한 프리앰블 값에 기초하여 데이터 스트로브신호를 발생하는 데이터 스트로브 신호 발생기 및 이를포함하는 반도체 메모리 장치 | |
| KR100657830B1 (ko) | 반도체 메모리 장치의 테스트 장치 및 방법 | |
| JP3618524B2 (ja) | 二重エッジクロックを使用した集積回路素子の検査方法 | |
| JP3898609B2 (ja) | 半導体集積回路 | |
| JP2004185691A (ja) | 半導体記憶装置のテスト方法、半導体記憶装置のテスト回路、半導体記憶装置及び半導体装置 | |
| KR100558557B1 (ko) | 반도체 메모리 장치에서의 데이터 샘플링 방법 및 그에따른 데이터 샘플링 회로 | |
| JPH11297097A (ja) | 半導体記憶装置 | |
| JP2003098236A (ja) | ダイナミック・バーンイン装置 | |
| US20040260975A1 (en) | Semiconductor integrated circuit | |
| JPH11312400A (ja) | 半導体集積回路 | |
| JP2008249481A (ja) | Ｐｌｌ回路を備える半導体装置 | |
| US7948912B2 (en) | Semiconductor integrated circuit with test mode | |
| JP4215443B2 (ja) | ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 | |
| JP2001291400A (ja) | 半導体メモリ用のテスト回路 | |
| JP2012234605A (ja) | 半導体試験装置及びそのテスト方法 | |
| JP2008152870A (ja) | メモリ試験装置 | |
| JP3629019B2 (ja) | 半導体集積回路 | |
| JP2012033241A (ja) | 半導体装置、及び半導体試験方法 | |
| KR100889323B1 (ko) | 지연 고정 루프 회로용 입력 버퍼 | |
| JP5240135B2 (ja) | 半導体記憶装置の試験方法及び半導体記憶装置 | |
| KR100656444B1 (ko) | 반도체 메모리 장치의 데이터 출력 회로 | |
| JPH0368878A (ja) | 半導体集積回路装置 | |
| JP3869387B2 (ja) | 半導体集積回路 | |
| JP2004111029A (ja) | 半導体集積回路およびメモリのテスト方法 | |
| JP4416339B2 (ja) | メモリ試験装置及びメモリ試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071211 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |