KR102245131B1

KR102245131B1 - 프로그램 가능한 신뢰성 에이징 타이머를 이용하는 장치 및 방법

Info

Publication number: KR102245131B1
Application number: KR1020140144283A
Authority: KR
Inventors: 조용상; 유창욱; 최재원
Original assignee: 삼성전자 주식회사
Priority date: 2014-10-23
Filing date: 2014-10-23
Publication date: 2021-04-28
Also published as: KR20160047840A; US10145891B2; US20160116529A1

Abstract

본 발명은 프로그램 가능한 신뢰성 에이징 타이머를 이용하는 장치 및 방법에 대하여 개시된다. 장치는 집적 회로(IC)의 기능을 수행하는 성능 회로, IC의 라이프 타임을 저장하는 메모리부, 메모리부에 저장된 라이프 타임에 따라 에이징 타겟 조건을 셋팅하는 제어부, 그리고 에이징 타겟 조건에 따라 테스트 패턴에 스트레스를 인가하고 스트레스의 결과를 감지하여 IC의 열화를 판단하는 신뢰성 에이징 타이머(RAT)를 포함한다. RAT는 스트레스 결과로서 라이프 타임 이전에 IC가 열화되었다고 판단되면 성능 회로의 동작을 리프레쉬한다.

Description

프로그램 가능한 신뢰성 에이징 타이머를 이용하는 장치 및 방법 {Apparatus and method using programmable reliability aging timer}

본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 고객 요구 라이프 타임에 따라 신뢰성 에이징 타이머를 제어하여 집적 회로의 신뢰성을 보증하는 장치 및 방법에 관한 것이다.

반도체 제조 기술의 발달로 인하여, 모스(MOS) 트랜지스터와 같은 다양한 회로 소자들이 반도체 집적 회로(Integrated Circuit: IC)에 형성되고 있다. IC는 소비자 전자 제품(customer electronics)에 사용되고 다양한 응용 이용(application use)에서 최적의 동작 성능을 발휘할 것이 요구된다. IC의 신뢰성은 최소한의 일정 기간 동안 동작 성능을 보증하도록 하는 신뢰성 최소(reliability minimum) 요건을 만족해야 한다. 신뢰성 최소 요건을 만족하지 못하는 IC는 생산 단계의 테스트 과정에서 불량 처리되고, 신뢰성 마진 부족인 IC는 저가 판매되어 생산성(yield)을 감소시킬 수 있다. 고객에 따라 IC의 라이프 타임이 다양하게 요구될 수 있다. IC 라이프 타임에 따라 신뢰성 최소 요건 및/또는 신뢰성 마진을 변경할 수 있다면, IC 생산성을 향상시킬 수 있을 것이다.

본 발명이 해결하고자 하는 기술적 과제는, 고객 요구 라이프 타임에 따라 신뢰성 에이징 타이머를 제어하여 IC의 신뢰성을 보증하는 장치 및 방법을 제공하는 데 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 일면에 따른 신뢰성 에이징 타이머(RAT)를 이용하는 방법은, 집적 회로(IC)의 라이프 타임을 입력하는 단계, IC의 라이프 타임에 따라 RAT의 에이징 타겟 조건을 셋팅하는 단계, 에이징 타겟 조건에 따라 RAT의 테스트 패턴에 스트레스를 인가하고 스트레스의 결과를 모니터링하고 감지하는 단계, 그리고 스트레스의 결과로서 라이프 타임 이전에 IC가 열화되었다고 판단되면 IC의 동작을 리프레쉬하는 단계를 포함한다.

본 발명의 실시예들에 따라, IC의 라이프 타임을 입력하는 단계는 IC를 이용하는 고객이 요구하는 라이프 타임을 입력할 수 있다.

본 발명의 실시예들에 따라, 스트레스의 결과로서 IC가 열화되지 않은 것으로 판단되면, IC의 동작을 계속하는 단계를 더 포함할 수 있다.

본 발명의 실시예들에 따라, 스트레스의 결과로서 라이프 타임에 맞추어 IC가 열화되었다고 판단되면, IC의 동작을 중단하는 단계를 더 포함할 수 있다.

본 발명의 실시예들에 따라, 스트레스의 결과로서 라이프 타임 이전에 IC에 포함된 IP(Intellectual Property) 블락이 결함 또는 고장으로 판단되면, 해당 IP 블락을 리던던시 IP 블락으로 교체하는 단계를 더 포함할 수 있다.

본 발명의 실시예들에 따라, RAT의 테스트 패턴에 스트레스를 인가하고 감지하는 단계는, IC의 NMOS 트랜지스터의 특성 평가를 위한 HCI(Hot Carrier Injection) 테스트 패턴에 NMOS 트랜지스터의 드레인 전압을 인가하고 드레인-소스 전류를 감지하는 것으로 수행될 수 있다.

본 발명의 실시예들에 따라, RAT의 테스트 패턴에 스트레스를 인가하고 감지하는 단계는, IC의 PMOS 트랜지스터의 특성 평가를 위한 NBTI(Negative Biased Temperature Instability) 테스트 패턴에 PMOS 트랜지스터의 게이트 전압을 인가하고 드레인-소스 전류를 감지하는 것으로 수행될 수 있다.

본 발명의 실시예들에 따라, RAT의 테스트 패턴에 스트레스를 인가하고 감지하는 단계는, IC의 트랜지스터 게이트 유전체층의 특성 평가를 위한 TDDB(Time Dependent Dielectric Breakdown) 테스트 패턴에 트랜지스터 게이트 유전체층의 게이트 전압을 인가하고 게이트 전류를 감지하는 것으로 수행될 수 있다.

본 발명의 실시예들에 따라, RAT의 테스트 패턴에 스트레스를 인가하고 감지하는 단계는, IC의 배선막 및 비아의 특성 평가를 위한 SM(Stress Migration) 테스트 패턴 또는 EM(Electro-Migration) 테스트 패턴에 전류를 인가하고 감지하는 것으로 수행될 수 있다.

본 발명의 실시예들에 따라, RAT의 테스트 패턴에 스트레스를 인가하는 단계는, 테스트 패턴의 온드를 측정하는 온도 조절기에 의해 라이프 타임에 맞는 온도를 스트레스에 따른 에이징 환경으로 유지하도록 수행될 수 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 면에 따른 장치는, 집적 회로(IC)의 기능을 수행하는 성능 회로, IC의 라이프 타임을 저장하는 메모리부, 메모리부에 저장된 라이프 타임에 따라 에이징 타겟 조건을 셋팅하는 제어부, 에이징 타겟 조건에 따라 테스트 패턴에 스트레스를 인가하고 스트레스의 결과를 감지하여 IC의 열화를 판단하는 신뢰성 에이징 타이머(RAT)를 포함한다. RAT는 스트레스의 결과로서 라이프 타임 이전에 IC가 열화되었다고 판단되면 성능 회로의 동작을 리프레쉬한다.

본 발명의 실시예들에 따라, RAT는 스트레스의 결과로서 IC가 열화되지 않은 것으로 판단되면 성능 회로를 계속 동작시킬 수 있다.

본 발명의 실시예들에 따라, RAT는 스트레스의 결과로서 라이프 타임에 맞추어 IC가 열화되었다고 판단되면 성능 회로의 동작을 중단할 수 있다.

본 발명의 실시예들에 따라, RAT는 스트레스의 결과로서 라이프 타임 이전에 IC에 포함된 IP 블락이 결함 또는 고장으로 판단되면, 해당 IP 블락을 리던던시 IP 블락으로 교체할 수 있다.

본 발명의 실시예들에 따라, IC의 라이프 타임은 IC를 이용하는 고객의 요구에 따라 메모리부로 제공될 수 있다.

본 발명의 실시예들에 따라, RAT의 테스트 패턴은 HCI(Hot Carrier Injection) 테스트 패턴, NBTI(Negative Biased Temperature Instability) 테스트 패턴, TDDB(Time Dependent Dielectric Breakdown) 테스트 패턴, SM(Stress Migration) 테스트 패턴 및 EM(Electro-Migration) 테스트 패턴 중 적어도 하나를 포함할 수 있다.

본 발명의 실시예들에 따라, RAT의 테스트 패턴은 테스트 패턴의 온드를 측정하고 라이프 타임에 맞는 온도를 스트레스에 따른 에이징 환경으로 유지하는 온도 조절기와 연결될 수 있다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 또다른 면에 따른 시스템은 다수개의 IP 블락들과, IP 블락들과 연결되고 IP 블락들의 동작을 제어하는 IP 제어부를 포함한다. IP 제어부는 시스템의 라이프 타임을 저장하는 메모리, 메모리부에 저장된 상기 라이프 타임에 따라 에이징 타겟 조건을 셋팅하는 제어부; 및 에이징 타겟 조건에 따라 테스트 패턴에 스트레스를 인가하고 스트레스의 결과를 감지하여 IP 블락들의 열화 여부를 판단하는 신뢰성 에이징 타이머(RAT)를 포함한다. RAT는 스트레스 결과로서 라이프 타임 이전에 IC가 열화되었다고 판단되면 IP 블락들의 동작을 리프레쉬한다.

상술한 본 발명은, 고객 요구에 따른 IC 라이프 타임에 따라 프로그램 가능한 신뢰성 에이징 타이머(RAT)를 구비하여, IC 라이프 타임에 따라 RAT의 테스트 패턴들에 에이징 스트레스를 인가할 수 있다. 에이징 스트레스 결과, 라이프 타임 이전에 IC 특성이 열화되면 IC 동작을 리프레쉬하여 IC 성능이 열화되는 것을 방지함으로써 IC의 생산성을 향상시킬수 있다. 에이징 스트레스 결과, 라이프 타임에 맞게 IC 특성이 열화되면 IC 동작을 중단시킴으로써 IC의 신규 수요를 창출할 수 있다. RAT는 다수개의 IP 블락들에 공유되므로 IC 칩 면적을 줄일 수 있다. 또한, RAT는 라이프 타임 이전에 IP 블락들 중 결함 또는 고장으로 판단되는 IP 블락이 있으면, 해당 IP 블락을 리던던시 IP 블락으로 교체함으로써 IC 생산성을 향상시킬 수 있다.

도 1은 본 발명의 실시예들에 따른 프로그램 가능한 신뢰성 에이징 타이머(Reliability Aging Timer: RAT)를 포함하는 장치를 설명하는 도면이다.
도 2는 도 1의 RAT를 설명하는 도면이다.
도 3은 도 1의 장치 동작을 설명하는 플로우챠트이다.
도 4는 본 발명의 실시예들에 따른 신뢰성 에이징 타이머(RAT)를 포함하는 전력 관리 집적 회로를 설명하는 도면이다.
도 5는 본 발명의 실시예들에 따른 신뢰성 에이징 타이머(RAT)를 포함하는 시스템의 제1 예를 설명하는 도면이다.
도 6은 본 발명의 실시예들에 따른 신뢰성 에이징 타이머(RAT)를 포함하는 시스템의 제2 예를 설명하는 도면이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 실시예들에 따른 프로그램 가능한 신뢰성 에이징 타이머(Reliability Aging Timer: RAT)를 포함하는 장치를 설명하는 도면이다. 장치는 고객 요구에 의한 라이프 타임에 따라 적응적으로 IC의 신뢰성을 보장할 수 있다. 장치는 반도체 IP(Intellectual Property)를 포함하는 SoC(System on Chip)로 구현될 수 있다. 설명의 편의를 위하여, 장치는 IC라고 불리어질 수 있다.

도 1을 참조하면, 장치(100)는 메모리부(110), RAT 제어부(120), RAT(130), 매칭 회로(140), 그리고 성능 회로(150)를 포함한다.

메모리부(110)는 IC의 라이프 타임을 저장할 수 있다. IC 라이프 타임은 고객이 요구하는 라이프 타임과 IC 제조업체에서 제공하는 라이프 타임 중 어느 하나일 수 있다. 메모리부(110)는 외부 소스(102)로부터 고객이 요구하는 라이프 타임을 입력할 수 있다. 실시예에 따라, 외부 소스(102)로부터 입력되는 고객 요구 라이프 타임은 IP 블락들(152, 154, 156, 158)을 포함하는 성능 회로(150)에도 저장될 수 있다. IP 블락들(152, 154, 156, 158)은 고객 요구 라이프 타임을 고려하여 IP 블락들의 동작을 선택적으로 리프레쉬 또는 중단하거나 리던던시 IP 블락(160)으로 교체되도록 할 수 있다.

메모리부(110)에 저장되는 IC의 라이프 타임은, IC가 장착된 시스템이 작동하는 필드에서 IC 출하시와 같은 성능으로 작동될 것이라고 보증하는 시간이다. 예시적으로, IC 제조업체가 디폴트로 제공하는 라이프 타임은 10년으로 설정하고, 고객이 요구하는 라이프 타임은 2년으로 설정한다고 가정하자.

IC 라이프 타임을 보증하기 위하여, IC의 노화에 따른 성능 열화(performane degradation)을 시험하는 에이징 테스트가 수행될 수 있다. 에이징 테스트시, 2년 라이프 타임의 IC는 10년 라이프 타임의 IC 보다 신뢰성 최소 요건 및/또는 신뢰성 마진을 만족시키기에 상대적으로 엄격하지 않을 수 있다. 2년 라이프 타임에 따른 신뢰성 최소 요건 및/또는 신뢰성 마진을 만족시키기 위한 에이징 타겟 조건들이 IC의 성능 변화에 영향을 덜 미칠 수 있다. 이에 따라, 2년 라이프 타임의 IC는 에이징 시험 과정에서 불량으로 처리되지 않을 확률이 높아 생산성을 증가시킬 수 있다.

실시예에 따라, 메모리부(110)는 레이저-프로그래머블 퓨즈 어레이, 안티-퓨즈 어레이, 전기적 프로그래머블 퓨즈 어레이 등과 같은 원-타임 프로그래머블 메모리로 구현되거나, MRAM (Magnetic Ramdom Access Memory), RRAM (Resistance Random Access memory), PRAM (Phase Change Ramdom Access Memory), 플래쉬 메모리(Flash memory)와 같은 비휘발성 메모리 소자로 구현될 수 있다.

RAT 제어부(120)는 메모리부(110)에서 출력되는 IC 라이프 타임(LT)에 따라 RAT(130)의 에이징 타겟 조건들(ATC)을 설정할 수 있다. RAT(130)의 에이징 타겟 조건들(ATC)은 IC의 동작 환경을 테스트 내용에 맞게 제어할 수 있다. 에이징 타겟 조건들(ATC)은 전압, 전류 및/또는 온도 등을 스트레스 조건으로 이용할 수 있다. 에이징 타겟 조건들(ATC)에 의해 기인되는 전기적 특성 열화들이 감지되어 IC의 동작 성능이 판단될 수 있다. RAT 제어부(120)는 IC 라이프 타임(LT)과 에이징 타겟 조건들(ATC)을 RAT(130)로 제공할 수 있다.

RAT(130)는 IC의 에이징 현상들을 관찰하기 위한 테스트 블록(132)과 에이징 타겟 조건들(ATC)에 따라 테스트 블록(132)을 제어하는 스트레스 및 센싱 로직부(134)를 포함할 수 있다.

테스트 블록(132)에는 다수개의 TEG(Test Element Group)들을 포함할 수 있다. 테스트 블록(132)은, 도 2에 도시된 바와 같이, HCI(Hot Carrier Injection) 테스트 패턴(210), NBTI(Negative Biased Temperature Instability) 테스트 패턴(220), TDDB(Time Dependent Dielectric Breakdown) 테스트 패턴(230), SM(Stress Migration) 테스트 패턴(240), EM(Electro-Migration) 테스트 패턴(250) 등을 포함할 수 있다.

HCI 테스트 패턴(210)은 NMOS 트랜지스터의 특성 평가를 위하여 제공될 수 있다. 반도체 공정 스케일링(scaling)이 계속됨에 따라 NMOS 트랜지스터의 크기가 감소하여, 동일한 동작 전압에서도 소스와 드레인 사이의 전기장이 증가하여 HCI에 의한 특성 저하가 발생하고 있다. HCI 테스트 패턴(210)은 MOS 트랜지스터, 특히 NMOS 트랜지스터의 드레인 전압(Vd)을 에이징 타겟 조건(ATC)으로서 설정할 수 있다.

HCI 테스트 패턴(210)으로 인가되는 드레인 전압(Vd)은 여러개로 분할(split)되고, 분할된 드레인 전압(Vd)에 따라 NMOS 트랜지스터의 에이징을 행할 수 있다. HCI 테스트 패턴(210)은 NMOS 트랜지스터의 에이징 환경을 유지하기 위하여 온도 조절부(212)와 연결될 수 있다. 온도 조절부(212)는 HCI 테스트 패턴(210)의 온도를 측정하고, 설정된 라이프 타임(LT)에 맞는 온도를 NMOS 트랜지스터의 에이징 요소로 제공할 수 있다.

NBTI 테스트 패턴(220)은 PMOS 트랜지스터의 특성 평가를 위하여 제공될 수 있다. 반도체 공정 스케일링(scaling)이 계속됨에 따라, PMOS 트랜지스터의 크기가 감소하여 PMOS 트랜지스터의 문턱 전압(Vth)가 감소되고 있다. PMOS 트랜지스터의 크기 및 문턱 전압(Vth)의 감소 결과로 NBTI에 의한 PMOS 트랜지스터의 문턱 전압(Vth) 시프트는 성능 열화 및 전압 민감의 문제점을 발생시킨다. NBTI에 의한 문턱 전압(Vth) 시프트는 PMOS 트랜지스터의 소스 및 드레인 전압에 대하여 게이트 전압의 함수로 나타낼 수 있다. NBTI 테스트 패턴(220)은 PMOS 트랜지스터의 게이트 전압(Vg)을 에이징 타겟 조건(ATC)으로서 설정할 수 있다.

NBTI 테스트 패턴(220)으로 인가되는 게이트 전압(Vg)은 여러개로 분할되고, 분할된 게이트 전압(Vg)에 따라 PMOS 트랜지스터의 에이징을 행할 수 있다. NBTI 테스트 패턴(220)은 PMOS 트랜지스터의 에이징 환경을 유지하기 위하여 온도 조절부(222)와 연결될 수 있다. 온도 조절부(222)는 NBTI 테스트 패턴(220)의 온도를 측정하고, 설정된 라이프 타임(LT)에 맞는 온도를 PMOS 트랜지스터의 에이징 요소로 제공할 수 있다.

TDDB 테스트 패턴(230)은 유전체 층의 특성 평가를 위하여 제공될 수 있다. TDDB 테스트는 유전체층, 예컨대 게이트 유전체층이나 커패시터 유전체층의 브레이크다운 전압을 전기적으로 측정하여 평가하고, 유전체층이 파손될 수 있는 시간을 측정하고 평가할 수 있다. TDDB 테스트 패턴(230)은 게이트 유전체의 게이트 전압(Vg)을 에이징 타겟 조건(ATC)으로서 설정할 수 있다.

TDDB 테스트 패턴(230)으로 제공되는 게이트 전압(Vg)은 여러개로 분할되고, 분할된 게이트 전압(Vg)에 따라 게이트 유전체층의 에이징을 행할 수 있다. TDDB 테스트 패턴(230)은 게이트 유전층의 에이징 환경을 유지하기 위하여 온도 조절부(232)와 연결될 수 있다. 온도 조절부(232)는 TDDB 테스트 패턴(230)의 온도를 측정하고, 설정된 라이프 타임(LT)에 맞는 온도를 게이트 유전층의 에이징 요소로 제공할 수 있다.

SM 테스트 패턴(240)은 구리 라인과 같은 배선막 및 비아의 특성 평가를 위하여 제공될 수 있다. 스트레스 마이그레이션은 배선에서의 스트레스로 기인한 또는 그와 관련된 보이드(void)나 힐록(hillock)의 생성, 슬라이딩에 의한 계면 분리, 배선 변형에 의한 크랙(crack) 등의 현상들을 지칭하는 말이다. SM 테스트 패턴(240)은 배선막이 여러 물질과 적층되도록 다양하게 구성할 수 있다. SM 테스트 패턴(240)은 다양한 구성들과 온도를 에이징 타겟 조건(ATC)으로서 설정할 수 있다.

SM 테스트 패턴(240)은 배선막의 에이징 환경을 유지하기 위하여 온도 조절부(242)와 연결될 수 있다. 온도 조절부(242)는 SM 테스트 패턴(240)으로 고온을 인가하여 구성 물질들 간의 열팽창 계수 차이에 기인하여 배선 변형을 유발하여 배선막의 에이징을 행할 수 있다.

EM 테스트 패턴(250)은 메탈 라인과 같은 배선막 및 비아의 특성 평가를 위하여 제공될 수 있다. EM 테스트 패턴(250)에 다양한 전류들을 인가하면 전자의 흐름에 의하여 메탈 라인 자체에서 알루미늄 입자가 이동하게 되고, 그 이동한 부분에 보이드가 발생되면서 배선 불량이 발생될 수 있다. EM 테스트 패턴(250)은 배선막의 에이징 환경을 유지하기 위하여 온도 조절부(252)와 연결될 수 있다. 온도 조절부(252)는 EM 테스트 패턴(240)으로 고온을 인가하여 배선막의 에이징을 행할 수 있다.

실시예에 따라, 테스트 블록(132)은 HCI 테스트 패턴(210), NBTI 테스트 패턴(220), TDDB 테스트 패턴(230), SM 테스트 패턴(240), 그리고 EM 테스트 패턴(250) 각각과 해당 온도 조절부(212, 222, 232, 242, 252)가 연결되지 않도록 구성될 수 있다. 즉, 테스트 블록(132)은 온도 조절부들(212, 222, 232, 242, 252)을 선택적으로 포함하지 않을 수 있다. 이에 따라, 테스트 블록(132)이 차지하는 면적을 줄일 수 있어 장치(100)의 IC 면적을 줄일 수 있다.

스트레스 및 센싱 로직부(134)는 RAT 제어부(120)에서 출력되는 에이징 타겟 조건들(ATC)에 따라 테스트 블록(132) 내 TEG들에 스트레스를 제공할 수 있다. 스트레스 및 센싱 로직부(134)는 테스트 블록(132) 내 HCI 테스트 패턴(210)에 드레인 전압(Vd)을 인가하고, NBTI 테스트 패턴(220)에 게이트 전압(Vg)을 인가하고, TDDB 테스트 패턴(230)에 게이트 전압(Vg)을 인가하고, SM 테스트 패턴(240) 및 EM 테스트 패턴(250)에 전류(I)를 인가할 수 있다.

스트레스 및 센싱 로직부(134)는 에이징 타겟 조건들(ATC)에 따라 인가된 스트레스로 기인하는 테스트 블록(132) 내 TEG들의 특성을 모니터링하고 감지할 수 있다. 스트레스 및 센싱 로직부(134)는 감지된 TEG들의 특성을 기초로하여 열화 여부를 판단할 수 있다.

스트레스 및 센싱 로직부(134)는 HCI 테스트 패턴(210)에서 인가된 드레인 전압(Vd)에 따른 드레인-소스 전류(Ids)를 감지하여 NMOS 트랜지스터의 열화 여부를 판단할 수 있다. 스트레스 및 센싱 로직부(134)는 NBTI 테스트 패턴(220)에서 인가된 게이트 전압(Vg)에 따른 드레인-소스 전류(Ids)를 감지하여 PMOS 트랜지스터의 열화 여부를 판단할 수 있다. 스트레스 및 센싱 로직부(134)는 TDDB 테스트 패턴(230)에서 인가된 게이트 전압(Vg)에 따른 게이트 전류(Ig)를 감지하여 게이트 유전체층의 열화 여부를 판단할 수 있다. 스트레스 및 센싱 로직부(134)는 SM 테스트 패턴(240)과 EM 테스트 패턴(250)에서 인가되는 전류(I)에 따른 단락 여부를 감지하여 배선막 및 비아의 열화 여부를 판단할 수 있다.

스트레스 및 센싱 로직부(134)는 테스트 블록(132) 내 TEG들 각각의 열화 특성에 대하여 플래그 신호(FLG)를 발생할 수 있다. 즉, HCI 테스트 패턴(210), NBTI 테스트 패턴(220), TDDB 테스트 패턴(230), SM 테스트 패턴(240), 그리고 EM 테스트 패턴(250) 각각의 스트레스 결과에 대하여 열화 여부를 판단하여 개별적으로 플래그 신호(FLG)를 발생할 수 있다. 플래그 신호(FLG)는 특성 열화를 나타내는 로직 `1`로 발생될 수 있고, 그 반대인 로직 `0` 으로 발생될 수도 있다.

실시예에 따라, 스트레스 및 센싱 로직부(134)는 TEG들의 특성 열화를 선택적으로 앤드(AND) 조합하거나 오아(OR) 조합하여 플래그 신호(FLG)를 출력할 수 있다. 다른 실시예에 따라, 플래그 신호(FLG)는 다양한 멀티 레벨들로 발생될 수 있다. 멀티 레벨들을 갖는 플래그 신호(FLG)는 도 1의 성능 회로(150) 내 레벨 트리밍을 필요로하는 IP 블락을 제어할 수 있다. 플래그 신호(FLG)는 도 1의 RAT 제어부(120)를 통하여 매칭 회로(140)로 제공될 수 있다.

도 1에서, 매칭 회로(140)는 RAT 제어부(120)로부터 플래그 신호(FLG)를 수신하고, 플래그 신호(FLG)의 로직 레벨에 따라 성능 회로(150)의 IP 블락들(152, 154, 156, 158)을 제어하는 제1 및 제2 제어 신호들(CNTL0, CNTL1)을 발생할 수 있다. 매칭 회로(140)는 플래그 신호(FLG)의 로직 레벨이 로직 `0` 인지 판별하는 제1 비교부(142)와 로직 `1` 인지 판별하는 제2 비교부(144)를 포함할 수 있다.

제1 비교부(142)는 플래그 신호(FLG)가 로직 `0`인 경우 제1 제어 신호(CNTL0)를 발생할 수 있다. 예시적으로, 플래그 신호(FLG)의 로직 `0`은 테스트 블록(132) 내 TEG들이 스트레스 인가 후 열화되지 않았음을 의미하므로, 성능 회로(150) 내 IP 블락들(152, 154, 156, 158)은 성능 열화가 예상되지 않는다. 이에 따라, 제1 제어 신호(CNTL0)는 성능 회로(150)로 제공되고, IP 블락들(152, 154, 156, 158)이 계속 동작하도록 제어할 수 있다. 본 실시예에서는 제1 IP 블락(152)이 계속 동작하는 것으로 설명된다.

제2 비교부(144)는 플래그 신호(FLG)가 로직 `1`인 경우 제2 제어 신호(CNTL1)를 발생할 수 있다. 예시적으로, 플래그 신호(FLG)의 로직 `1`은 테스트 블록(132) 내 TEG들이 스트레스 인가 후 열화되었음을 의미하므로, 성능 회로(150) 내 IP 블락들(152, 154, 156, 158)은 성능 열화가 예상될 수 있다. 이에 따라, 제2 제어 신호(CNTL1)는 성능 회로(150)로 제공되고, IP 블락들(152, 154, 156, 158)의 동작을 리프레쉬하도록, 중단하도록 또는 다른 IP 블락으로 교체하도록 선택적으로 제어할 수 있다. 본 실시예에서는 제2 IP 블락(154)의 동작을 리프레쉬하고, 제3 IP 블락(156)의 동작을 중단하고, 제4 IP 블락(158)은 리던던시 IP 블락으로 교체하는 것으로 설명된다.

제2 IP 블락(154)은, 테스트 블록(132) 내 TEG들이 열화되었음을 나타내는 제2 제어 신호(CNTL1)에 응답하여 제2 IP 블락(154)의 에이징 상태를 제거하기 위하여 리프레쉬될 수 있다. 이는 메모리부(110) 또는 성능 회로(150)에 저장된 라이프 타임(LT) 이전에 제2 IP 블락(154)이 성능 열화되는 것을 방지하기 위하여, 제2 IP 블락(154)의 동작을 리프레쉬하기 위함이다. 이에 따라, IC의 생산성을 향상시킬 수 있다. 제2 IP 블락(154)의 동작 리프레쉬는, 제2 IP 블락(154)으로 공급되는 전원 레벨을 조정하거나 제2 IP블락(154)으로 입력되는 신호의 전압 레벨을 조정하는 등 신뢰성 마진 확보를 위한 조정을 의미한다.

제3 IP 블락(156)은 제2 제어 신호(CNTL1)에 응답하여 동작 중단될 수 있다. 이는 메모리부(110) 또는 성능 회로(150)에 저장된 라이프 타임(LT)에 맞추어 제3 IP 블락(156)의 동작을 중단하는 것을 의미한다. 제3 IP 블락(156)의 동작 중단을 위해, 제3 IP 블락(156)으로 공급되는 전원이 차단될 수 있다. 이에 따라, IC의 신규 수요를 창출할 수 있다.

제4 IP 블락(158)은 제2 제어 신호(CNTL1)에 응답하여 리던던시 IP 블락(160)으로 교체될 수 있다. 리던던시 IP 블락(160)은 IP 블락들(152, 154, 156, 158) 중 IC 동작 중에 결함 또는 고장으로 판별되는 IP 블락을 구제하기 위하여 여분으로 제공되는 IP 블락이다. 제4 IP 블락(158)이 메모리부(110) 또는 성능 회로(150)에 저장된 라이프 타임(LT) 이전에 결함이 있거나 고장나는 경우, 제4 IP 블락(158)은 리던던시 IP 블락(160)으로 교체될 수 있다. 이 때. 리던던시 IP 블락(160)은 제4 IP 블락(158)과 동일한 기능과 성능을 갖는 IP 블락인 것이 바람직하다.

도 3은 도 1의 장치 동작을 설명하는 플로우챠트이다.

도 1과 연계하여 도 3을 참조하면, 장치(100)는 IC의 라이프 타임(LT)을 입력할 수 있다(S310). IC의 라이프 타임(LT)은 고객이 요구하는 라이프 타임 또는 IC 제조업체가 디폴트로 제공하는 라이프 타임일 수 있다. IC의 라이프 타임(LT)은 메모리부(110) 및/또는 성능 회로(150)에 저장될 수 있다.

장치(100)는 IC 라이프 타임(LT)에 따라 RAT(130)의 에이징 타겟 조건들(ATC)을 제어하고, 에이징 타겟 조건들(ATC)에 따라 RAT(130)의 TEG들에 스트레스를 인가할 수 있다(S320). TEG들의 에이징 내용에 맞게 에이징 타겟 조건들(ATC)이 인가될 수 있다. HCI 테스트 패턴에 드레인 전압(Vd)이 인가되고, NBTI 테스트 패턴에 게이트 전압(Vg)이 인가되고, TDDB 테스트 패턴에 게이트 전압(Vg)이 인가되고, SM 테스트 패턴과 EM 테스트 패턴에 고온 및/또는 전류가 인가될 수 있다.

장치(100)는 IC 동작 동안 에이징 타겟 조건들(ATC)에 따라 인가된 스트레스로 기인하는 TEG들을 모니터링하고 감지할 수 있다(S330). 감지된 TEG들의 특성을 기초로하여 TEG들의 특성 열화 여부가 판단될 수 있다. 장치(100)는 HCI 테스트 패턴에서 인가된 드레인 전압(Vd)에 따른 드레인-소스 전류(Ids)를 감지하여 NMOS 트랜지스터의 열화 여부를 판단하고, NBTI 테스트 패턴에서 인가된 게이트 전압(Vg)에 따른 드레인-소스 전류(Ids)를 감지하여 PMOS 트랜지스터의 열화 여부를 판단하고, TDDB 테스트 패턴에서 인가된 게이트 전압(Vg)에 따른 게이트 전류(Ig)를 감지하여 게이트 유전체층의 열화 여부를 판단하고, SM 테스트 패턴과 EM 테스트 패턴에서 인가되는 전류에 따른 단락 여부를 감지하여 배선막 및 비아의 열화 여부를 판단할 수 있다.

장치(100)는 HCI 테스트 패턴, NBTI 테스트 패턴, TDDB 테스트 패턴, SM 테스트 패턴, 그리고 EM 테스트 패턴 각각의 스트레스 결과에 대하여 IC의 열화 여부를 판단할 수 있다. 또한, 장치(100)는 HCI 테스트 패턴, NBTI 테스트 패턴, TDDB 테스트 패턴, SM 테스트 패턴, 그리고 EM 테스트 패턴의 스트레스 결과들을 앤드(AND) 조합하거나 오아(OR) 조합하여 IC의 열화 여부를 판단할 수 있다.

장치(100)의 IC의 열화 여부에 따라 IP 블락들(152, 154, 156, 158)의 동작을 선택적으로 제어할 수 있다(S340, S350, S360, S370). 장치(100)는 TEG들의 에이징 스트레스 결과, IC가 열화되지 않은 것으로 판단되면, IP 블락들(152, 154, 156, 158)이 계속 동작하도록 제어할 수 있다(S340). 예를 들어, 제1 IP 블락(152)이 계속 동작되도록 제어될 수 있다.

장치(100)는 TEG들의 에이징 스트레스 결과, 메모리부(110) 또는 성능 회로(150)에 저장된 라이프 타임(LT) 이전에 IC가 열화되었다고 판단된다면, IC의 기능 및 성능의 연장을 위하여 IP 블락들(152, 154, 156, 158)의 동작을 리프레쉬할 수 있다(S350). 예를 들어, 제2 IP 블락(154)의 동작이 리프레쉬되는 경우, 제2 IP 블락(154)으로 공급되는 전원 레벨이 조정되거나 제2 IP블락(154)으로 입력되는 신호의 전압 레벨이 조정될 수 있다.

장치(100)는 TEG들의 에이징 스트레스 결과, 메모리부(110) 또는 성능 회로(150)에 저장된 라이프 타임(LT)에 맞추어 IC가 열화되었다고 판단된다면, IP 블락들(152, 154, 156, 158)의 동작을 중단할 수 있다(S360). 예를 들어, 제3 IP 블락(156)의 동작이 중단되는 경우, 제3 IP 블락(156)으로 공급되는 전원이 차단될 수 있다.

장치(100)는 TEG들의 에이징 스트레스 결과, 메모리부(110) 또는 성능 회로(150)에 저장된 라이프 타임(LT) 이전에, IP 블락들(152, 154, 156, 158) 중 IC 동작 중에 결함 또는 고장으로 판별되는 IP 블락을 리던던시 IP 블락(160)으로 교체할 수 있다(S370). 예를 들어, 제4 IP 블락(158)이 라이프 타임(LT) 이전에 결함이 있거나 고장나는 경우, 제4 IP 블락(158)과 동일한 기능과 성능을 갖는 리던던시 IP 블락(160)으로 교체될 수 있다.

도 4는 본 발명의 실시예들에 따른 신뢰성 에이징 타이머(RAT)를 포함하는 전력 관리 집적 회로를 설명하는 도면이다. 전자 장치의 휴대화 및 소형화가 진행되면서 전자 장치에 대한 안정적인 전력 공급을 위하여 전력 관리 집적 회로(Power Management Integrated Circuit: PMIC)가 사용되고 있다. 설명의 편의를 위하여, 전자 장치는 휴대 단말기로 설명될 수 있다.

도 4를 참조하면, PMIC(310)는 휴대 단말기의 구성 요소들, 예컨대, 어플리케이션 프로세서(Application Processor:AP, 320), 통신 프로세서(Communication Processor: CP, 330), 멀티미디어 카드(Multi-Media Card: MMC, 340)의 동작 전원을 발생하고 공급할 수 있다. AP(320)는 휴대 단말기의 다양한 어플리케이션들을 처리하는 기능을 수행할 수 있다. AP(320)는 휴대 단말기의 어플리케이션들을 처리하기 위하여, 디스플레이부, 터치 패널 및 카메라의 동작을 제어할 수 있다. CP(330)는 휴대 단말기의 통신 기능을 처리할 수 있다. MMC(340)는 휴대 단말기의 기억 장치로서 사용될 수 있다.

PMIC(310)는 배터리(350)의 충전 전압을 변환하여 AP(320), CP(330) 및 MMC(340)의 동작 전원을 발생하고 공급할 수 있다. PMIC(310)는 저전압 강하(low-dropout:LDO) 레귤레이터(312), 벅-부스트 컨버터(314), 벅 레귤레이터(316), 부스트 레귤레이터(318), RAT 콘트롤러(120) 그리고 RAT(130)를 포함할 수 있다.

LDO 레귤레이터(312)는 매우 작은 입출력 차동 전압으로 동작하는 선형 전압 조절기로서, 벅-부스트 컨버터(314)의 출력 전압을 AP(320), CP(330) 및 MMC(340)의 동작 전원으로 레귤레이팅하여 출력할 수 있다. LDO 레귤레이터(312)는 휴대 단말기에서 사용되는 동작 전원들의 수만큼 구비될 수 있다.

벅-부스트 컨버터(314)는 배터리(350)의 전압을 감지하여, 설정된 벅-부스트 컨버터(314)의 출력 전압 보다 높으면 벅모드(Buck-mode)로 동작하고, 배터리(350)의 전압이 벅-부스트 컨버터(314)의 출력 전압 보다 낮으면 부스트모드(Boost-mode)로 동작하여 항상 일정한 출력 전압을 발생할 수 있다.

벅 레귤레이터(316)는 감압형 직류/직류(DC/DC) 변환기로서, 입력되는 전압을 감압하여 설정된 전압을 발생할 수 있다. 벅 레귤레이터(316)는 일정한 주기로 온/오프(ON/OFF) 스위칭하는 스위칭 소자를 이용하여, 스위치가 온되는 동안 입력 전원이 회로에 연결되고, 오프되는 동안 연결되지 않는 구조를 가질 수 있다. 이와 같이 주기적으로 연결되었다 끊어졌다 하는 펄스 모양의 전압을 LC 필터를 통해 평균하여 DC 전압을 출력할 수 있다. 벅 레귤레이터(316)는 DC 전압을 주기적으로 찹핑(Chopping)하여 만들어진 펄스 전압을 평균하여 출?묏÷驩隙? 형성하는 원리로서, 벅 레귤레이터(316)의 출력 전압은 벅 레귤레이터(316)의 입력 전압 즉, 배터리(350)의 출력 전압보다 항상 작은 값을 가진다.

부스트 레귤레이터(318)는 승압형 DC/DC 변환기이다. 부스트 레귤레이터(318)는 스위치가 온되면 입력 전압 즉, 배터리(350)의 출력 전압이 인덕터 양단에 연결되어 전류의 충전이 이루어지고, 스위치가 오프되면 충전된 전류가 부하 측에 전달될 수 있다. 이에 따라, 부스트 레귤레이터(318)의 출력단의 전류는 입력단의 전류보다 항상 작아진다. 부스트 레귤레이터(318)의 동작 원리상 손실 성분이 없기 때문에, 입력 전류*입력 전압=출력 전류*출력 전압의 관계를 기반으로 출력 전압이 입력 전압보다 높게 나타난다.

PMIC(310)에 포함되는 RAT 콘트롤러(120)는 휴대폰 단말기의 라이프 타임(LT)에 따라 RAT(130)의 에이징 타겟 조건들(ATC)을 제어하고, 에이징 타겟 조건들(ATC)에 따라 RAT(130)의 TEG들에 스트레스를 인가할 수 있다. RAT(130)는 휴대폰 단말기의 동작 동안 에이징 타겟 조건들(ATC)에 따라 인가된 스트레스로 기인하는 TEG들을 모니터링하고 감지할 수 있다. RAT 콘트롤러(120)는 감지된 TEG들의 특성을 기초로하여 TEG들의 특성 열화 여부가 판단하고, 열화 여부에 따라 AP(320), CP(330) 및 MMC(340)의 동작을 선택적으로 제어할 수 있다. RAT 콘트롤러(120)와 RAT(130)는 AP(320), CP(330) 및 MMC(340)에 공유될 수 있다.

RAT 콘트롤러(120)는 RAT(130)의 스트레스의 결과로서 TEG들의 특성이 열화되지 않은 것으로 판단되면, AP(320), CP(330) 및 MMC(340)를 계속 동작시킬 수 있다. RAT 콘트롤러(120)는 RAT(130)의 스트레스의 결과로서 라이프 타임에 맞추어 TEG들의 특성이 열화되었다고 판단되면 AP(320), CP(330) 및 MMC(340)의 동작을 중단할 수 있다. RAT 콘트롤러(120)는 RAT(130)의 스트레스의 결과로서 라이프 타임 이전에 AP(320), CP(330) 및 MMC(340)에 포함된 IP 블락이 결함 또는 고장으로 판단되면, 해당 IP 블락을 리던던시 IP 블락으로 교체할 수 있다.

도 5는 본 발명의 실시예들에 따른 신뢰성 에이징 타이머(RAT)를 포함하는 시스템의 제1 예를 설명하는 도면이다.

도 5를 참조하면, 시스템(400)은 무선 네트워크 통신 기능을 구비한 모바일 단말기로서, 휴대 전화기, 모바일 PC, 개인 휴대 단말기 등 다양한 형태의 장치로 구현될 수 있다. 모바일 단말기 시스템(400)은 발신자 및 착신자 상호 간 통화를 가능하게 하는 통화 기능을 수행할 수 있다. 모바일 단말기 시스템(400)에 의해 수행되는 통화는 음성 통화뿐 아니라 영상 및 음성을 주고 받으면서 통화를 가능하게 하는 영상 통화를 포함할 수 있다.

모바일 단말기 시스템(400)이 수행하는 통신 방식은, 예컨대 W-CDMA(Wideband Code Division Multiple Access), EDGE(Enhanced Data rates for GSM Evolution), LTE(Long Term Evolution), WiMAX(Worldwide Interoperability for Microwave Access) 등일 수 있다. 무선 네트워크는 모바일 단말기 시스템(400) 각각과 무선 통신 신호를 주고 받기 위한 기지국(Base station Transmission System), 복수의 기지국을 제어 및 관리하는 기지국 제어기(Base Station Controller), 그리고 기지국 제어기를 통해 모바일 단말기 시스템(400) 간의 호 연결(call switching)을 수행하는 교환기를 포함할 수 있다.

모바일 단말기 시스템(400)은 카메라부(411), 음성 입력부(412), 무선 통신부(413), 디스플레이부(414), 음성 출력부(415), 사용자 입력부(416), 그리고 제어부(418)를 포함할 수 있다. 카메라부(411), 음성 입력부(412), 무선 통신부(413), 디스플레이부(414), 음성 출력부(415), 사용자 입력부(416), 그리고 제어부(418) 각각은 별개의 반도체 집적 회로(IC)로 구현되거나 반도체 IP(Intellectual Property)로 구현될 수 있다. 모바일 단말기 시스템(400)은 SoC(System on Chip)로 구현될 수 있다.

카메라부(411)는 촬영을 수행하여 영상을 생성할 수 있다. 카메라부(411)는 광을 입사하는 적어도 하나의 렌즈를 포함하는 광학부와, 렌즈를 통해 입사된 광을 전기적 데이터로 변환하여 영상을 생성하는 이미지 센서를 포함할 수 있다. 카메라부(411)의 이미지 센서는 센서 인터페이스를 통해 이미지 프로세싱 유닛에 의해 동작되는 로우-베이어(RAW-Bayer) 및/또는 CMOS 타입일 수 있다. 카메라부(411)의 이미지 센서는 이미지 센서에 의해 검출된 광을 전기 신호로 변환하도록 구성된 다수의 광 검출기를 포함할 수 있다. 이미지 센서는 이미지 센서에 의해 캡처된 광을 필터링하여 컬러 정보를 캡쳐하는 컬러 필터 어레이를 더 포함할 수 있다.

음성 입력부(412)는, 예컨대, 마이크로 폰과 같은 음성 센서를 포함하여, 음성 통화에 필요한 음성을 입력할 수 있다.

무선 통신부(413)는 무선 네트워크에 연결되어 소정의 무선 통신 방식으로 상대방 단말기와의 통신을 수행할 수 있다. 무선 통신부(413)는 통화 시 제어부(418)의 제어에 따라 카메라부(411)에 의해 생성된 영상 및/또는 음성 입력부(412)에 의해 입력된 음성을 포함하는 영상 통화 데이터를 상대방 단말기에 전송하고, 상대방 단말기로부터 영상 및/또는 음성을 포함하는 영상 통화 데이터를 수신할 수 있다.

디스플레이부(414)는 화면을 표시하며, LCD 등과 같은 디스플레이 디바이스를 포함할 수 있다. 디스플레이부(414)는 카메라부(411)에 의해 생성된 영상을 제어부(418)의 제어에 의해 디스플레이할 수 있다.

음성 출력부(415)는 음성을 출력하며, 내부 스피커 등과 같은 음성 출력 디바이스를 포함할 수 있다. 또한, 음성 출력부(415)는 이어폰, 헤드셋, 외부 스피커 등과 같은 외부 음성 출력 디바이스와의 연결을 위한 커넥터를 더 포함하고, 연결된 외부 음성 출력 디바이스에 음성을 출력할 수 있다. 음성 출력부(415)는 음성 통화 또는 영상 통화시 제어부(418)의 제어에 따라 상대방 단말기로부터의 음성을 출력할 수 있다.

사용자 입력부(416)는 모바일 단말기 시스템(400)의 조작을 위한 사용자의 입력을 수신한다. 사용자 입력부(416)는, 숫자, 문자 등의 입력을 위한 복수의 키를 구비하는 키패드를 포함할 수 있다. 키패드는 터치 패드의 형태로 구현될 수 있다. 사용자 입력부(416)는 사용자 입력으로서 디스플레이부(414) 상의 사용자의 모션 또는 제스쳐를 감지하는 감지 센서를 더 포함할 수 있다. 사용자 입력부(416)의 감지 센서는, 예컨대 LCD와 같은 디스플레이부(414)의 패널 형태의 디스플레이 디바이스에 중첩되도록 마련되는 이른바 터치 스크린으로 구현될 수 있다.

제어부(418)는 모바일 단말기 시스템(400)의 전반적인 제어를 수행한다. 제어부(418)는 사용자 입력부(416)를 통한 사용자의 입력에 의해 통화 기능이 선택되면, 입력된 전화 번호를 참조하여 무선 통신부(413)를 통해 상대방 단말기에 대한 호 연결을 요청한다. 제어부(418)는 호 연결이 이루어지면, 카메라부(411)에 의해 생성된 영상 및/또는 음성 입력부(412)에 의해 입력된 음성을 포함하는 통화 데이터를 무선 통신부(413)를 통해 상대방 단말기에 전송하고, 무선 통신부(413)를 통해 상대방 단말기로부터 수신되는 통화 데이터에 포함된 영상 및/또는 음성이 디스플레이(414) 및/또는 음성 출력부(415)에 출력되도록 제어를 수행한다.

제어부(418)는 카메라부(411)의 이미지 센서에 의해 캡쳐된 이미지 데이터를 이미지 프로세싱 파이프 라인을 통해 다수의 이미지 프로세싱 동작을 수행할 수 있다. 프로세싱된 결과 이미지는 디스플레이부(414)에 표시될 수 있다. 프로세싱되는 이미지 데이터의 해상도와 프레임 레이트가 높아짐에 따라, 이에 부합하는 이미지 신호 프로세싱 시스템이 요구된다.

제어부(418)는 모바일 단말기 시스템(400)을 이용하는 고객이 요구하는 라이프 타임에 따른 에이징 타겟 조건으로 테스트 패턴에 스트레스를 인가하고 스트레스 결과를 감지하는 신뢰성 에이징 타이머(RAT, 410)를 포함할 수 있다. RAT(410)는 스트레스 결과로서 라이프 타임 이전에 제어부(418)가 열화되었다고 판단되면 제어부(418)의 동작을 리프레쉬할 수 있다. RAT(410)는 스트레스의 결과로서 제어부(418)가 열화되지 않은 것으로 판단되면 제어부(418)를 계속 동작시킬 수 있다. RAT(410)는 스트레스의 결과로서 라이프 타임에 맞추어 제어부(418)가 열화되었다고 판단되면 제어부(418)의 동작을 중단할 수 있다. RAT(410)는 스트레스의 결과로서 라이프 타임 이전에 제어부(418)에 포함된 IP 블락이 결함 또는 고장으로 판단되면, 해당 IP 블락을 리던던시 IP 블락으로 교체할 수 있다.

RAT(410)는 모바일 단말기 시스템(400)의 카메라부(411), 음성 입력부(412), 무선 통신부(413), 디스플레이부(414), 음성 출력부(415), 그리고 사용자 입력부(416)에 공유될 수 있다. 이에 따라, 모바일 단말기 시스템(400)의 칩 면적을 줄일 수 있다. RAT(410)는 스트레스의 결과로서 제어부(418)가 열화되지 않은 것으로 판단되면, 카메라부(411), 음성 입력부(412), 무선 통신부(413), 디스플레이부(414), 음성 출력부(415), 그리고 사용자 입력부(416)를 계속 동작시킬 수 있다. RAT(410)는 스트레스의 결과로서 라이프 타임에 맞추어 제어부(418)가 열화되었다고 판단되면 카메라부(411), 음성 입력부(412), 무선 통신부(413), 디스플레이부(414), 음성 출력부(415), 그리고 사용자 입력부(416)의 동작을 중단할 수 있다. RAT(410)는 스트레스의 결과로서 라이프 타임 이전에 카메라부(411), 음성 입력부(412), 무선 통신부(413), 디스플레이부(414), 음성 출력부(415), 그리고 사용자 입력부(416)에 포함된 IP 블락이 결함 또는 고장으로 판단되면, 해당 IP 블락을 리던던시 IP 블락으로 교체할 수 있다.

도 6은 본 발명의 다양한 실시예에 따른 신뢰성 에이징 타이머(RAT)를 포함하는 시스템의 제2 예를 설명하는 도면이다.

도 6을 참조하면, 시스템(500)은 도 5의 제어부(418)에 포함되는 이미지 프로세싱 시스템일 수 있다. 이미지 프로세싱 시스템(500)은 ISP (514), CPU (516), 이미지 코덱부(518), 제1 및 제2 메모리 콘트롤러들(522, 524), 이미지 입출력부(526), 그리고 인터페이스부(527)를 포함할 수 있다. ISP (514), CPU(516), 이미지 코덱부(518), 제1 및 제2 메모리 콘트롤러들(522, 524), 이미지 입출력부(526) 그리고 인터페이스부(527) 각각은 별개의 반도체 집적 회로(IC)로 구현되거나 반도체 IP(Intellectual Property)로 구현될 수 있다.

ISP (Image Signal Processor, 514)는 베이어(Bayer) 프로세싱 유닛, RGB 프로세싱 유닛, 크기조정/회전/아핀-변환(Scaling/Rotating/Affine-Transform) 프로세싱 유닛 등을 포함할 수 있다. ISP (514)은 각 유닛의 프로세싱을 제어하기 위하여, 예컨대, 이미지의 크기, 색의 깊이, 데드 픽셀 보상(Dead Pixel Alive), 렌즈 셰이딩 보상(Lens Shading Compensation), 적합 컬러 보간(Adaptive Color Interpolation), 컬러 보정(Color Correction), 감마 제어(Gamma Control), 색상/게인 제어(hue/Gain Control), 영상 효과(Image Effect), 자동 노출(Auto Exposure), 자동 화이트 밸런스(Auto White Balance) 등을 제어할 수 있다. ISP (514)에서 프로세싱된 이미지 데이터는 버스(520)를 통하여 이미지 코덱부(518)로 전송될 수 있다.

이미지 코덱부(518)는 이미지 데이터를 전송 및 저장에 용이한 형태로 이미지 인코딩 및 디코딩을 수행할 수 있다. 이미지 코덱부(518)는 JPEG 코덱부(JPEG CODEC)로 구성되어 고해상도의 JPEG 이미지를 생성할 수 있다. JPEG (Joint Photographic Expert Group)는 이미지 데이터가 블록 단위로 압축되고, 디코딩하고자 하는 위치의 블록 데이터 압축 스트림을 파일의 처음부터 스캐닝해가면서 해당 위치를 찾아 복원하여 재생할 수 있다.

JPEG 압축의 최소 사양인 베이스라인 JPEG는, 이미지 데이터를 RGB에서 YIQ로 변환하고 각 컬러 성분(Y,I,G)의 이미지를 8x8 블록 단위의 매크로 블록으로 나눈 다음, DCT (Discrete Cosign Transform) 변환할 수 있다. 변환 결과 값인 DCT 계수를 양자화(quantization) 테이블을 사용하여 계수마다 상이한 스텝 크기로 선형 양자화하여 시각적으로 중요한 부분과 덜 중요한 부분으로 분리하고, 중요한 부분은 살리고 덜 중요한 부분은 손실시켜 데이터 양을 줄일 수 있다. 8x8 블록 데이터는 최소 부호화 단위로서, 최소 블록 단위가 변경되면 블록 데이터의 크기도 변경될 수 있다.

매크로 블록 단위로 블록화되어 양자화된 DCT 계수는 하나의 DC 성분(직류)과 63개의 AC 성분(교류)으로 나타나며, DC 성분은 인접한 신호 간의 상관 관계를 고려하여 인접한 이전 블록과의 차분 신호를 부호화 (DPCM: Differential Pulse Code Modulation)하고, AC 성분은 블록마다 지그재그 스캔에 의해 일렬로 나열한 후 부호화(Run-Length Coding)할 수 있다.

JPEG 압축 방식에 의해 압축된 JPEG 이미지는 다수의 매크로 블록 단위로 경계를 이루게 되며, 각각의 매크로 블록은 하나의 DC 성분과 블록의 끝을 나타내는 EOB 코드로 구성될 수 있다. JPEG 이미지를 구성하는 각 매크로 블록은 상호 종속적인 DC 값을 가질 수 있다.

ISP (514)은 JPEG 이미지 데이터의 노이즈를 개선하기 위하여 이미지를 보정할 수 있다. ISP (514)는 8x8 블록 데이터의 DC/AC 계수를 조정할 수 있다. ISP (514)는 블록 데이터에서 DC/AC 임계값(DC/AC Threshold value)에 따라 이미지 영역(Image area)을 분리한 다음, DC/AC 계수를 조정하거나 제어하여 노이즈를 감소시킬 수 있다(Noise reduction). ISP (514)는 AC 계수를 조정하여 블록성 잡음을 감소시킬 수 있다(Blocky effect reduction). 또한, ISP (514)는 DC/AC 계수를 조정하여 휘도 강화(Brightness enhancement)를 블록 데이터에 적용할 수 있다.

CPU (516)는 상술한 이미지 데이터를 프로세싱하는 방법을 구현하는데 필요한 하드웨어, 소프트웨어, 및/또는 펌웨어를 포함하는 마이크로 프로세서일 수 있다. CPU (516)는 이미지 데이터를 프로세싱하는 것과 관련된 일련의 복잡한 프로세스를 핸들링함에 있어서 VPU (Video Processing Unit) 이라고도 할 수 있는 GPU (Graphics Processing Unit)을 포함할 수 있다.

CPU (516)는 다양한 전자 게임 및 다른 어플리케이션에서 관심을 끄는 그래픽 이미지의 조작 및 렌더링(rendering) 처리할 수 있다. CPU (516)는, 소프트웨어 어플리케이션과 같은, 호스트로부터 명령어 및 이미지 데이터를 수신할 수 있다. 명령어는 이미지 데이터를 변경하여 렌더링된 이미지를 발생시키는데 필요한 계산 및 동작을 특정하는데 사용된다.

CPU (516)는 카메라 기능, 멀티미디어 데이터 재생 등의 부가 프로세스 기능을 제어할 수 있다. CPU (516)는 이미지 데이터를 디스플레이부(414, 도 5)의 크기에 맞도록 축소, 확대 또는 크로핑(cropping)하며, 디스플레이부(414, 도 5)에서 표시되는 이미지 데이터의 색상 규격에 맞도록 변환할 수 있다.

CPU (516)에 의해 처리될 명령어들 또는 이미지 데이터는 메모리 장치(530)에 저장될 수 있다. 메모리 장치(530)는 이미지 프로세싱 시스템(500) 외부에 존재하는 외장형 메모리 장치일 수 있다. 이미지 프로세싱 시스템 (500)는 제1 메모리 콘트롤러(522)를 통하여 메모리 장치(530)를 제어할 수 있다. 메모리 장치(530)는 SDRAM (Synchronous Dynamic Random Access Memory)과 같은 휘발성 메모리일 수 있다. 제1 메모리 콘트롤러(522)는 SDRAM의 동작을 제어하는 SDRAM 콘트롤러일 수 있다. 메모리 장치(530)는 기본 입출력 시스템(BIOS), 운영 체계, 다양한 프로그램들, 어플리케이션들, 또는 사용자 인터페이스 기능의 펌-웨어를 저장할 수 있다.

메모리 장치(530)는 카메라부(411, 도 5)의 이미지 센서로부터 수신되는 원본 이미지 데이터를 저장할 수 있다. 메모리 장치(530)에 저장된 원본 이미지 데이터는 ISP (514)로 제공될 수 있다.

메모리 장치(530)는 이미지 프로세싱 시스템(500)의 동작 동안에 버퍼링 또는 캐싱을 위해 사용될 수 있다. 예컨대, 메모리 장치(530)는 이미지 데이터가 디스플레이부(414, 도 5)로 출력될 때 이를 버퍼링하기 위한 하나 이상의 프레임 버퍼를 포함할 수 있다. 즉, 메모리 장치(530)는 이미지 데이터의 프로세싱 이전에, 이미지 데이터의 프로세싱 동안에, 그리고 이미지 데이터의 프로세싱 이후에 그 데이터를 저장할 수 있다.

메모리 장치(530)에 더하여, 이미지 프로세싱 시스템(500)은 이미지 데이터 및/또는 명령어들의 영구 저장을 위해 비휘발성 저장 장치(540)와 접속될 수 있다. 이미지 프로세싱 시스템(500)은 제2 메모리 콘트롤러(524)를 통해 비휘발성 저장 장치(540)와 연결될 수 있다. 비휘발성 저장 장치(540)는 제2 메모리 콘트롤러(524)에 의해 제어될 수 있다. 비휘발성 저장 장치(540)는 이미지 프로세싱 시스템(500) 외부에 존재하는 외장형 저장 장치일 수 있다.

비휘발성 저장 장치(540)는 플래쉬 메모리, 하드 드라이브, 또는 임의의 다른 광, 자기 및/또는 고상 저장 매체들, 또는 이들의 일부 조합들을 포함할 수 있다. 제2 메모리 콘트롤러(524)는 플래쉬 메모리를 제어하는 플래쉬 메모리 콘트롤러일 수 있다. 도 5에는 비휘발성 메모리 장치(540)가 단일 장치로 도시되어 있지만, 비휘발성 저장 장치(540)는 이미지 프로세싱 시스템(500)과 관련하여 동작하는 전술한 저장 장치들 중 하나 이상의 저장 장치들의 조합을 포함할 수 있다.

비휘발성 저장 장치(540)는 펌웨어, 데이터 파일들, 이미지 데이터, 소프트웨어 프로그램들 및 어플리케이션들, 무선 접속 정보, 개인 정보, 사용자 선호들 및 임의의 다른 적절한 데이터를 저장하는 데 사용될 수 있다. 비휘발성 저장 장치(540) 및/또는 메모리 장치(530)에 저장된 이미지 데이터는 디스플레이 상에 출력되기 전에 이미지 프로세싱 시스템(500)에 의해 처리될 수 있다.

이미지 프로세싱 시스템(500)을 통하여, 메모리 장치(330)에는 카메라부(411, 도 5)의 이미지 센서를 통해 캡쳐된 원본 이미지 데이터를 저장하기도 하지만, 컴퓨터 등과 같은 전자 장치에 저장된 이미지 데이터를 저장할 수도 있다. 메모리 장치(530)는 메모리 장치(530)에 저장된 원본 이미지 데이터 또는 JPEG 이미지 데이터를 디스플레이부(414, 도 5)로 전달하여 디스플레이할 수 있다. 디스플레이부(414, 도 5)는 이미지 데이터를 디스플레이하거나 메뉴 및 명령을 사용자 인터페이스의 일부로서 디스플레이할 수 있다.

카메라부(411, 도 5), 컴퓨터 및/또는 디스플레이부(414, 도 5) 등과 같은 멀티미디어는, 카메라 기능, 멀티미디어 파일 재생, 3D 그래픽 등과 같은 부가 기능을 수행하기 위하여 멀티미디어 프로세서(Multimedia Processor; MMP) 또는 어플리케이션 프로세서(Application Processor; AP)에 의해 제어될 수 있다. MMP에 의해 수행되는 카메라 기능의 동작 모드는 프리뷰(Preview) 모드와 멀티미디어 동작 모드로 구분될 수 있다. 프리뷰 모드는 카메라 촬영 이전에 미리 보기를 위한 것이고, 멀티미디어 동작 모드는 카메라 촬영 명령 입력에 의한 촬영 동작 수행 모드이다.

이미지 프로세싱 시스템(500)은 이미지 데이터에 관한 프론트-엔드 프로세서로 칭할 수 있고, MMP 및/또는 AP는 후속 프로세서에 해당하므로 백-엔드 프로세서(550)로 칭할 수 있다. 백-엔드 프로세서(550)는 카메라부(411, 도 5), 컴퓨터 및/또는 디스플레이부(414, 도 5)와 연결될 수 있다. 이미지 프로세싱 시스템(500)은 이미지 입출력부(526)를 통해 메모리 장치(530)에 저장된 이미지 데이터를 백-엔드 프로세서(550)로 전송한다.

이미지 입출력부(526)는 카메라부(411, 도 5)의 이미지 센서로부터 출력되는 원시 이미지 데이터를 백-엔드 프로세서(550)로 전송할 수 있다. 이미지 입출력부(526)는 백-엔드 프로세서(550)와 연결되는 디스플레이부(414, 도 5)의 크기에 맞도록 조정된 이미지 데이터를 전송할 수 있다. 또한, 이미지 입출력부(526)는 디스플레이부(414, 도 5)에서 표시되는 이미지 데이터의 색상 규격에 맞도록 변환된 이미지 데이터를 출력할 수 있다. 이미지 입출력부(526)와 벡-엔드 프로세서(550) 사이에는 이미지 데이터 교환을 수행하는 인터페이스부(527)가 연결될 수 있다.

인터페이스부(527)은 이미지 데이터 전송 단위인 프레임을 전송하는 MIPI(528) 및/또는 병렬 인터페이스(529)를 포함할 수 있다. 프레임은 실질적인 이미지 정보 이외에 주소와 필수적인 프로토콜 제어 정보를 포함할 수 있다. 프레임은 비트 단위로 전송되며, 데이터의 앞 뒤에 헤드 필드와 트레일러 필드를 포함할 수 있다. 병렬 인터페이스(529)는 이미지 데이터가 낮은 해상도와 낮은 프레임 레이트를 갖는 경우에 사용될 수 있다. 고속 직렬 인터페이스인 MIPI(528)는 해상도와 프레임 레이트가 높은 이미지 데이터를 전송할 때 사용될 수 있다.

CPU (516)는 고객 요구 라이프 타임에 따른 에이징 타겟 조건으로 테스트 패턴에 스트레스를 인가하고 스트레스 결과를 감지하는 신뢰성 에이징 타이머(RAT, 510)를 포함할 수 있다. RAT(510)는 스트레스 결과로서 라이프 타임 이전에 CPU(516)가 열화되었다고 판단되면, CPU(516), ISP (514), 이미지 코덱부(518), 제1 및 제2 메모리 콘트롤러들(522, 524), 이미지 입출력부(526), 그리고 인터페이스부(527) 각각의 동작을 리프레쉬할 수 있다. RAT(510)는 스트레스의 결과로서 CPU(516)가 열화되지 않은 것으로 판단되면 CPU(516), ISP (514), 이미지 코덱부(518), 제1 및 제2 메모리 콘트롤러들(522, 524), 이미지 입출력부(526), 그리고 인터페이스부(527) 각각을 계속 동작시킬 수 있다. RAT(510)는 스트레스의 결과로서 라이프 타임에 맞추어 CPU(516)가 열화되었다고 판단되면 CPU(516), ISP (514), 이미지 코덱부(518), 제1 및 제2 메모리 콘트롤러들(522, 524), 이미지 입출력부(526), 그리고 인터페이스부(527) 각각의 동작을 중단할 수 있다. RAT(510)는 스트레스의 결과로서 라이프 타임 이전에 CPU(516), ISP (514), 이미지 코덱부(518), 제1 및 제2 메모리 콘트롤러들(522, 524), 이미지 입출력부(526), 그리고 인터페이스부(527) 각각에 포함된 IP 블락이 결함 또는 고장으로 판단되면, 해당 IP 블락을 리던던시 IP 블락으로 교체할 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims

신뢰성 에이징 타이머(RAT)를 이용하는 방법에 있어서,
상기 RAT의 메모리에 집적 회로(IC)의 라이프 타임을 입력하는 단계;
상기 IC의 라이프 타임에 따라 상기 RAT의 에이징 타겟 조건을 셋팅하는 단계;
상기 에이징 타겟 조건에 따라 상기 RAT의 테스트 패턴에 스트레스를 인가하고, 상기 스트레스의 결과를 감지하는 단계;
상기 스트레스의 결과로서 상기 라이프 타임 이전에 상기 IC가 열화되었는지 여부를 판단하는 단계; 및
상기 스트레스의 결과로서 상기 라이프 타임 이전에 상기 IC가 열화되었다고 판단되면 상기 IC의 동작을 리프레쉬하는 단계를 구비하고,
상기 IC의 동작을 리프레쉬하는 단계는 상기 IC로 공급되는 전원 레벨을 조정하는 단계 또는 상기 IC로 입력되는 신호의 전압 레벨을 조정하는 단계 중 적어도 하나를 포함하는 것을 특징으로 하는 상기 RAT를 이용하는 방법.
제1항에 있어서, 상기 IC의 라이프 타임을 입력하는 단계는
상기 IC에 요구되는 라이프 타임에 따라 라이프 타임을 입력하는 것을 특징으로 하는 상기 RAT를 이용하는 방법.
제1항에 있어서, 상기 방법은
상기 스트레스의 결과로서 상기 IC가 열화되지 않은 것으로 판단되면, 상기 IC의 동작을 계속하고,
상기 스트레스의 결과로서 상기 라이프 타임에 맞추어 상기 IC가 열화되었다고 판단되면 상기 IC의 동작을 중단하고,
상기 스트레스의 결과로서 상기 라이프 타임 이전에 상기 IC에 포함된 IP(Intellectual Property) 블락이 결함 또는 고장으로 판단되면, 해당 IP 블락을 리던던시 IP 블락으로 교체하는 단계를 더 구비하는 것을 특징으로 하는 상기 RAT를 이용하는 방법.
제1항에 있어서, 상기 RAT의 테스트 패턴에 스트레스를 인가하고 감지하는 단계는
상기 IC의 NMOS 트랜지스터의 특성 평가를 위한 HCI(Hot Carrier Injection) 테스트 패턴에 상기 NMOS 트랜지스터의 드레인 전압을 인가하고, 드레인-소스 전류를 감지하고,
상기 IC의 PMOS 트랜지스터의 특성 평가를 위한 NBTI(Negative Biased Temperature Instability) 테스트 패턴에 상기 PMOS 트랜지스터의 게이트 전압을 인가하고 드레인-소스 전류를 감지하고,
상기 IC의 트랜지스터 게이트 유전체층의 특성 평가를 위한 TDDB(Time Dependent Dielectric Breakdown) 테스트 패턴에 상기 트랜지스터 게이트 유전체층의 게이트 전압을 인가하고 게이트 전류를 감지하고,
상기 IC의 배선막 및 비아의 특성 평가를 위한 SM(Stress Migration) 테스트 패턴 또는 EM(Electro-Migration) 테스트 패턴에 전류를 인가하고 감지하는 것을 특징으로 하는 상기 RAT를 이용하는 방법.
집적 회로(IC)의 기능을 수행하는 성능 회로;
상기 IC의 라이프 타임을 저장하는 메모리부;
상기 메모리부에 저장된 상기 라이프 타임에 따라 에이징 타겟 조건을 셋팅하는 제어부; 및
상기 에이징 타겟 조건에 따라 테스트 패턴에 스트레스를 인가하고, 상기 스트레스의 결과를 감지하여 상기 IC의 열화를 판단하는 신뢰성 에이징 타이머(RAT)를 구비하고,
상기 RAT는 상기 스트레스의 결과로서 상기 라이프 타임 이전에 상기 IC가 열화되었다고 판단되면 상기 성능 회로의 동작을 리프레쉬하고,
상기 RAT가 상기 성능 회로의 동작을 리프레쉬하는 것은 상기 성능 회로로 공급되는 전원 레벨을 조정하는 것 또는 상기 성능 회로로 입력되는 신호의 전압 레벨을 조정하는 것 중 적어도 하나를 포함하는 것을 특징으로 하는 상기 RAT를 이용하는 장치.
제5항에 있어서, 상기 RAT는
상기 스트레스의 결과로서 상기 IC가 열화되지 않은 것으로 판단되면, 상기 성능 회로의 동작을 계속하고,
상기 스트레스의 결과로서 상기 라이프 타임에 맞추어 상기 IC가 열화되었다고 판단되면 상기 성능 회로의 동작을 중단하고,
상기 스트레스의 결과로서 상기 라이프 타임 이전에 상기 IC에 포함된 IP 블락이 결함 또는 고장으로 판단되면, 해당 IP 블락을 리던던시 IP 블락으로 교체하는 것을 특징으로 하는 상기 RAT를 이용하는 장치.
제5항에 있어서, 상기 IC의 라이프 타임은
상기 IC에 요구되는 라이프 타임에 따라 상기 메모리부로 제공되는 것을 특징으로 하는 상기 RAT를 이용하는 장치.
제5항에 있어서, 상기 RAT의 테스트 패턴은
HCI(Hot Carrier Injection) 테스트 패턴, NBTI(Negative Biased Temperature Instability) 테스트 패턴, TDDB(Time Dependent Dielectric Breakdown) 테스트 패턴, SM(Stress Migration) 테스트 패턴 및 EM(Electro-Migration) 테스트 패턴 중 적어도 하나를 포함하는 것을 특징으로 하는 상기 RAT를 이용하는 장치.
제5항에 있어서, 상기 RAT의 테스트 패턴은
상기 테스트 패턴의 온드를 측정하고, 상기 라이프 타임에 맞는 온도를 상기 스트레스에 따른 에이징 환경으로 유지하는 온도 조절기와 연결되는 것을 특징으로 하는 상기 RAT를 이용하는 장치.
신뢰성 에이징 타이머(RAT)를 이용하는 시스템에 있어서,
다수개의 IP 블락들; 및
상기 IP 블락들과 연결되고, 상기 IP 블락들의 동작을 제어하는 IP 제어부를 구비하고,
상기 IP 제어부는
상기 시스템의 라이프 타임을 저장하는 메모리부;
상기 메모리부에 저장된 상기 라이프 타임에 따라 에이징 타겟 조건을 셋팅하는 제어부; 및
상기 에이징 타겟 조건에 따라 테스트 패턴에 스트레스를 인가하고, 상기 스트레스의 결과를 감지하여 상기 IP 블락들의 열화 여부를 판단하는 신뢰성 에이징 타이머(RAT)를 구비하고,
상기 RAT는 상기 스트레스의 결과로서 상기 라이프 타임 이전에 상기 IP가 열화되었다고 판단되면 상기 IP 블락들의 동작을 리프레쉬하고,
상기 RAT가 상기 IP 블락들의 동작을 리프레쉬하는 것은 상기 IP 블락들로 공급되는 전원 레벨을 조정하는 것 또는 상기 IP 블락들로 입력되는 신호의 전압 레벨을 조정하는 것 중 적어도 하나를 포함하는 것을 특징으로 하는 것을 특징으로 하는 상기 RAT를 이용하는 시스템.