JP2003086815A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003086815A
JP2003086815A JP2001277188A JP2001277188A JP2003086815A JP 2003086815 A JP2003086815 A JP 2003086815A JP 2001277188 A JP2001277188 A JP 2001277188A JP 2001277188 A JP2001277188 A JP 2001277188A JP 2003086815 A JP2003086815 A JP 2003086815A
Authority
JP
Japan
Prior art keywords
impurity diffusion
edge
field plate
active portion
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001277188A
Other languages
English (en)
Other versions
JP5162804B2 (ja
Inventor
Manabu Takei
学 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2001277188A priority Critical patent/JP5162804B2/ja
Publication of JP2003086815A publication Critical patent/JP2003086815A/ja
Application granted granted Critical
Publication of JP5162804B2 publication Critical patent/JP5162804B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Abstract

(57)【要約】 【課題】 プレーナー型のフィールドプレート付きガー
ドリング耐圧構造を有する半導体装置において、平面接
合に近い理想耐圧を発生し、かつ高い信頼性を有するこ
と。 【解決手段】 プレーナー型のフィールドプレート付き
ガードリング耐圧の活性部とエッジとの境界近傍領域に
おいて、活性部内のフィールドプレート２６のエッジ側
端部２８を活性部不純物拡散領域２２からはみ出さず、
かつエッジ内の、最も活性部寄りに位置するフィールド
プレート２７ａの活性部側端部３１をその下のガードリ
ング不純物拡散領域２３ａからはみ出さないように構成
し、それら隣り合う活性部不純物拡散領域２２とガード
リング不純物拡散領域２３ａとの間隔を詰めることによ
って等電位線の曲率半径を大きくし、耐圧のボトルネッ
クを解消する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電力変換装置など
に使用されるパワー半導体装置に関し、特にプレーナー
型のフィールドプレート付きガードリング耐圧構造を有
する半導体装置に関する。
【０００２】
【従来の技術】図４は、従来のプレーナー型のフィール
ドプレート付きガードリング耐圧構造を有する半導体装
置の概略を示す断面図である。図４に示すように、従来
のガードリング耐圧構造では、ｎ-ドリフト層１１、ｐ+
活性部不純物拡散領域１２および複数のｐ+ガードリン
グ不純物拡散領域１３の上に、初期酸化膜１４および層
間絶縁膜１５を介してフィールドプレート１６，１７
ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅが選択的に形成さ
れる。
【０００３】活性部不純物拡散領域１２上のフィールド
プレート１６は、初期酸化膜１４および層間絶縁膜１５
を貫通して活性部不純物拡散領域１２に電気的に接続し
ている。このフィールドプレート１６のエッジ側端部１
８は、電圧印加時における空乏層中の等電位線の曲率半
径を大きくして電界を緩和するため、活性部不純物拡散
領域１２のエッジ側端部１９からはみ出している。各ガ
ードリング不純物拡散領域１３上のフィールドプレート
１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅは初期酸化膜
１４および層間絶縁膜１５を貫通してそれぞれのガード
リング不純物拡散領域１３に電気的に接続している。
【０００４】
【発明が解決しようとする課題】しかしながら、図４に
示す構成のフィールドプレート付きガードリング耐圧構
造ではつぎのような問題点がある。図５は、活性部不純
物拡散領域１２上のフィールドプレート１６が活性部不
純物拡散領域１２からはみ出している半導体装置（耐圧
６５１Ｖ）の活性部とエッジとの境界近傍領域における
等電位線の様子を模式的に示す図である。図６は、フィ
ールドプレートがない半導体装置（耐圧７０３Ｖ）の活
性部とエッジとの境界近傍領域における等電位線の様子
を模式的に示す図である。図５および図６において、図
４と同じ構成については同一の符号を付す。
【０００５】フィールドプレート１６がある場合には活
性部とそのすぐ隣のガードリング不純物拡散領域１３と
の間の領域は発生耐圧のボトルネックとなり、図５に示
す破線領域の等電位線の曲率は、図６に示す破線領域の
等電位線の曲率よりも大きくなり、耐圧が低下してしま
う。したがって、フィールドプレート１６があると平面
接合に極めて近い理想耐圧を発生するのは困難である。
【０００６】それに対して、フィールドプレートのない
ガードリング構造の場合には、隣り合うガードリング不
純物拡散領域の間隔を詰めることにより、上述した耐圧
ボトルネックを解消することができる。しかし、この構
造では、保護膜中の電荷集中を防止する作用を有するフ
ィールドプレートがないため、耐圧構造の一部領域に表
面電荷が蓄積し、その部分の耐圧が低下してしまうの
で、信頼性に劣るという問題点がある。
【０００７】本発明は、上記問題点に鑑みてなされたも
のであって、平面接合に近い理想耐圧を発生する信頼性
の高い耐圧構造を備えた半導体装置を提供することを目
的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明にかかる半導体装置は、プレーナー型のフィ
ールドプレート付きガードリング耐圧構造を有し、その
耐圧構造の活性部とエッジとの境界近傍領域において、
活性部内のフィールドプレートのエッジ側端部が活性部
不純物拡散領域からはみ出ず、かつエッジ内のフィール
ドプレートの活性部側端部がガードリング不純物拡散領
域からはみ出ない構成とすることを特徴とする。
【０００９】この発明によれば、活性部とエッジとの境
界近傍領域において、活性部内のフィールドプレートが
活性部不純物拡散領域からエッジ側にはみ出ず、かつエ
ッジ内のフィールドプレートがガードリング不純物拡散
領域から活性部側にはみ出ないため、それら隣り合う活
性部不純物拡散領域とガードリング不純物拡散領域との
間隔を詰めることができ、それによって等電位線の曲率
半径が大きくなり、耐圧のボトルネックが解消される。
また、フィールドプレートがあるため、長期信頼性が確
保される。
【００１０】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明する。図１は、本発明
にかかるプレーナー型のフィールドプレート付きガード
リング耐圧構造を有する半導体装置の一例の概略を示す
断面図である。この半導体装置では、活性部とエッジと
の境界近傍領域において、最もエッジ寄りに位置するｐ
+活性部不純物拡散領域２２はｎ-ドリフト層２１の活性
部側の表面部分に形成されている。また、複数のｐ+ガ
ードリング不純物拡散領域２３ａ，２３ｂ，２３ｃ，２
３ｄ，２３ｅは、ドリフト層２１のエッジ側の表面部分
の活性部とたとえばＡｌでできたチャネルストッパー３
０との間に形成されている。
【００１１】活性部不純物拡散領域２２上に選択的に形
成されたたとえばＡｌでできたフィールドプレート（第
１のフィールドプレート）２６は、初期酸化膜２４およ
びたとえばＢＰＳＧよりなる層間絶縁膜２５を貫通して
活性部不純物拡散領域２２に電気的に接続している。こ
の第１のフィールドプレート２６のエッジ側端部２８は
活性部不純物拡散領域２２のエッジ側端部２９よりも活
性部中央寄りに位置している。つまり、活性部不純物拡
散領域２２上の第１のフィールドプレート２６は活性部
不純物拡散領域２２のエッジ側端部２９からエッジ側に
はみ出していない。
【００１２】各ガードリング不純物拡散領域２３ａ，２
３ｂ，２３ｃ，２３ｄ，２３ｅ上に選択的に形成された
フィールドプレート２７ａ，２７ｂ，２７ｃ，２７ｄ，
２７ｅは初期酸化膜２４および層間絶縁膜２５を貫通し
てそれぞれのガードリング不純物拡散領域２３ａ，２３
ｂ，２３ｃ，２３ｄ，２３ｅに電気的に接続している。
最も活性部寄りに位置するガードリング不純物拡散領域
２３ａ上のフィールドプレート（第２のフィールドプレ
ート）２７ａの活性部側端部３１は、そのガードリング
不純物拡散領域２３ａの活性部側端部３２よりもエッジ
中央寄りに位置している。つまり、エッジ内の最も活性
部寄りに位置するフィールドプレート２７ａは、最も活
性部寄りに位置するガードリング不純物拡散領域２３ａ
の活性部側端部３２から活性部側にはみ出していない。
【００１３】ここで、最もエッジ寄りに位置する活性部
不純物拡散領域２２と、最も活性部寄りに位置するガー
ドリング不純物拡散領域２３ａとの間のイオン注入窓の
間隔は、従来のプレーナー型のフィールドプレート付き
ガードリング耐圧構造における間隔よりも狭く、特に限
定しないが、たとえば１０μｍである。また、このガー
ドリング不純物拡散領域２３ａ上のフィールドプレート
２７ａは、その幅がたとえば３５μｍであり、隣り合う
活性部側のフィールドプレート２６との間隔がたとえば
４０μｍであり、エッジ内の、活性部側から２番目に位
置するフィールドプレート２７ｂとの間隔がたとえば２
０μｍである。
【００１４】図２は、本発明にかかる半導体装置の第１
の具体例の要部を示す断面図である。図２に示す構成の
半導体装置はダイオードであり、活性部においてアノー
ド電極４６がフィールドプレートとして活性部とエッジ
との境界近傍領域に延びている。アノード電極４６のエ
ッジ側端部４８は、アノード電極４６の下に位置するｐ
型の活性部不純物拡散領域４２のエッジ側端部４９より
も活性部中央寄りに位置している。また、最も活性部に
近いｐ型のガードリング不純物拡散領域４３上に位置す
るフィールドプレート４７の活性部側端部５１は、その
ガードリング不純物拡散領域４３の活性部側端部５２よ
りもエッジ中央寄りに位置している。そして、活性部不
純物拡散領域４２とガードリング不純物拡散領域４３と
の間のイオン注入窓の間隔は、従来のプレーナー型のフ
ィールドプレート付きガードリング耐圧構造における間
隔よりも狭い。なお、図２において符号４１はｎ-ドリ
フト層であり、符号４４は初期酸化膜であり、符号４５
はＢＰＳＧよりなる層間絶縁膜である。
【００１５】図３は、本発明にかかる半導体装置の第２
の具体例の要部を示す断面図である。図３に示す構成の
半導体装置は絶縁ゲート型バイポーラトランジスタ（Ｉ
ＧＢＴ）またはＭＯＳＦＥＴであり、活性部においてゲ
ートリング６６がフィールドプレートとして活性部とエ
ッジとの境界近傍領域に設けられている。ゲートリング
６６のエッジ側端部６８は、ゲートリング６６の下に位
置するｐ型の活性部不純物拡散領域６２のエッジ側端部
６９よりも活性部中央寄りに位置している。また、最も
活性部に近いｐ型のガードリング不純物拡散領域６３上
に位置するフィールドプレート６７の活性部側端部７１
は、そのガードリング不純物拡散領域６３の活性部側端
部７２よりもエッジ中央寄りに位置している。
【００１６】そして、活性部不純物拡散領域６２とガー
ドリング不純物拡散領域６３との間のイオン注入窓の間
隔は、従来のプレーナー型のフィールドプレート付きガ
ードリング耐圧構造における間隔よりも狭い。なお、図
３において符号６１はｎ-ドリフト層であり、符号６４
は初期酸化膜であり、符号６５はＢＰＳＧよりなる層間
絶縁膜である。また、符号７３はｐ型のウェル、符号７
４はｎ+ソース領域、符号７５はゲート絶縁層を介して
のポリシリコン層、符号７６はＡｌでできた電極であ
る。
【００１７】上述した実施の形態によれば、活性部とエ
ッジとの境界近傍領域において、活性部内のフィールド
プレート２６のエッジ側端部２８が活性部不純物拡散領
域２２からはみ出さず、かつエッジ内の、最も活性部寄
りに位置するフィールドプレート２７ａの活性部側端部
３１がその下のガードリング不純物拡散領域２３ａから
はみ出さないため、それら隣り合う活性部不純物拡散領
域２２とガードリング不純物拡散領域２３ａとの間隔を
詰めることができ、それによって等電位線の曲率半径が
大きくなり、耐圧のボトルネックを解消することができ
る。したがって、平面耐圧に近い高耐圧を発生させるこ
とができる。また、耐圧構造部の全体にわたってフィー
ルドプレート２６，２７ａ，２７ｂ，２７ｃ，２７ｄ，
２７ｅがあるため、表面電荷の蓄積が抑えられるので、
長期にわたって高い信頼性が確保される。
【００１８】以上において本発明は、上述した実施の形
態に限らず、種々変更可能である。たとえば、上述した
実施の形態において記載した寸法は一例であり、本発明
はこれに限定されるものではない。また、エッジ内の、
活性部側から２番目以降のフィールドプレート２７ｂ，
２７ｃ，２７ｄ，２７ｅは、対応するガードリング不純
物拡散領域２３ｂ，２３ｃ，２３ｄ，２３ｅからはみ出
していてもよいし、はみ出していなくてもよい。また、
本発明はｎ型とｐ型を反転させても成り立つ。
【００１９】
【発明の効果】本発明によれば、活性部とエッジとの境
界近傍領域において、隣り合う活性部不純物拡散領域と
ガードリング不純物拡散領域との間隔を詰めて等電位線
の曲率半径を大きくし、耐圧のボトルネックを解消する
ことによって、平面耐圧に近い高耐圧を発生させること
ができる。また、フィールドプレートがあるため長期に
わたって高い信頼性が得られる。
【図面の簡単な説明】
【図１】本発明にかかるプレーナー型のフィールドプレ
ート付きガードリング耐圧構造を有する半導体装置の一
例の概略を示す断面図である。
【図２】本発明にかかる半導体装置の第１の具体例を示
す要部断面図である。
【図３】本発明にかかる半導体装置の第２の具体例を示
す要部断面図である。
【図４】従来のプレーナー型のフィールドプレート付き
ガードリング耐圧構造を有する半導体装置の要部を示す
断面図である。
【図５】フィールドプレートを有する半導体装置の活性
部とエッジとの境界近傍領域における等電位線の様子を
模式的に示す図である。
【図６】フィールドプレートのない半導体装置の活性部
とエッジとの境界近傍領域における等電位線の様子を模
式的に示す図である。
【符号の説明】
２２，４２，６２ 活性部不純物拡散領域 ２３ａ，４３，６３ ガードリング不純物拡散領域 ２６ 第１のフィールドプレート ２７ａ，４７，６７ 第２のフィールドプレート ２８，４８，６８ 第１のフィールドプレートのエッ
ジ側端部 ２９，４９，６９ 活性部不純物拡散領域のエッジ側
端部 ３１，５１，７１ 第２のフィールドプレートの活性
部側端部 ３２，５２，７２ ガードリング不純物拡散領域の活
性部側端部 ４６ アノード電極（第１のフィールドプレート） ６６ ゲートリング（第１のフィールドプレート）

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 プレーナー型のフィールドプレート付き
    ガードリング耐圧構造を有する半導体装置の活性部とエ
    ッジとの境界近傍領域において、 前記活性部内の、前記エッジに最も近い第１のフィール
    ドプレートのエッジ側端部が、前記活性部内の、前記エ
    ッジとの境界に設けられた活性部不純物拡散領域のエッ
    ジ側端部よりも活性部中央寄りに位置し、かつ前記エッ
    ジ内の、前記活性部に最も近い第２のフィールドプレー
    トの活性部側端部が、前記エッジ内の、前記活性部に最
    も近いガードリング不純物拡散領域の活性部側端部より
    もエッジ中央寄りに位置することを特徴とする半導体装
    置。
  2. 【請求項２】 前記第１のフィールドプレートがダイオ
    ードのアノード電極を兼ねることを特徴とする請求項１
    に記載の半導体装置。
  3. 【請求項３】 前記第１のフィールドプレートが絶縁ゲ
    ート型半導体装置のゲートリングであることを特徴とす
    る請求項１に記載の半導体装置。
  4. 【請求項４】 前記活性部不純物拡散領域と前記ガード
    リング不純物拡散領域との間のイオン注入窓の間隔は１
    ０μｍであることを特徴とする請求項１〜３のいずれか
    一つに記載の半導体装置。
JP2001277188A 2001-09-12 2001-09-12 半導体装置 Expired - Lifetime JP5162804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001277188A JP5162804B2 (ja) 2001-09-12 2001-09-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001277188A JP5162804B2 (ja) 2001-09-12 2001-09-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2003086815A true JP2003086815A (ja) 2003-03-20
JP5162804B2 JP5162804B2 (ja) 2013-03-13

Family

ID=19101758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001277188A Expired - Lifetime JP5162804B2 (ja) 2001-09-12 2001-09-12 半導体装置

Country Status (1)

Country Link
JP (1) JP5162804B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252212A (ja) * 2003-04-10 2005-09-15 Fuji Electric Holdings Co Ltd 逆阻止型半導体装置およびその製造方法
CN100384584C (zh) * 2004-12-20 2008-04-30 洪明山 发光二极管的散热结构制作方法
JP2009038213A (ja) * 2007-08-01 2009-02-19 Toyota Motor Corp 半導体装置
JP2011077202A (ja) * 2009-09-29 2011-04-14 Fuji Electric Holdings Co Ltd 半導体装置
US9178014B2 (en) 2012-03-22 2015-11-03 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US10896961B2 (en) 2017-01-25 2021-01-19 Fuji Electric Co., Ltd. Semiconductor device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5129879A (ja) * 1974-09-06 1976-03-13 Hitachi Ltd Handotaisochinoseizohoho
JPS56103463A (en) * 1980-01-21 1981-08-18 Nippon Denso Co Ltd Semiconductor device of high withstand voltage planar type
JPS57160159A (en) * 1981-03-28 1982-10-02 Toshiba Corp High breakdown voltage planar type semiconductor device
JPH0888346A (ja) * 1994-09-20 1996-04-02 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
JP2000114549A (ja) * 1998-09-30 2000-04-21 Meidensha Corp 半導体素子
JP2000150859A (ja) * 1998-11-18 2000-05-30 Meidensha Corp ダイオード
JP2000183366A (ja) * 1998-12-16 2000-06-30 Meidensha Corp 半導体素子
JP2000208768A (ja) * 1994-09-20 2000-07-28 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
JP2001111034A (ja) * 1999-10-07 2001-04-20 Fuji Electric Co Ltd プレーナ型半導体装置
JP2001111052A (ja) * 1999-08-04 2001-04-20 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2001153012A (ja) * 1999-11-25 2001-06-05 Hitachi Ltd 半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5129879A (ja) * 1974-09-06 1976-03-13 Hitachi Ltd Handotaisochinoseizohoho
JPS56103463A (en) * 1980-01-21 1981-08-18 Nippon Denso Co Ltd Semiconductor device of high withstand voltage planar type
JPS57160159A (en) * 1981-03-28 1982-10-02 Toshiba Corp High breakdown voltage planar type semiconductor device
JPH0888346A (ja) * 1994-09-20 1996-04-02 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
JP2000208768A (ja) * 1994-09-20 2000-07-28 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
JP2000114549A (ja) * 1998-09-30 2000-04-21 Meidensha Corp 半導体素子
JP2000150859A (ja) * 1998-11-18 2000-05-30 Meidensha Corp ダイオード
JP2000183366A (ja) * 1998-12-16 2000-06-30 Meidensha Corp 半導体素子
JP2001111052A (ja) * 1999-08-04 2001-04-20 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2001111034A (ja) * 1999-10-07 2001-04-20 Fuji Electric Co Ltd プレーナ型半導体装置
JP2001153012A (ja) * 1999-11-25 2001-06-05 Hitachi Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252212A (ja) * 2003-04-10 2005-09-15 Fuji Electric Holdings Co Ltd 逆阻止型半導体装置およびその製造方法
CN100384584C (zh) * 2004-12-20 2008-04-30 洪明山 发光二极管的散热结构制作方法
JP2009038213A (ja) * 2007-08-01 2009-02-19 Toyota Motor Corp 半導体装置
JP2011077202A (ja) * 2009-09-29 2011-04-14 Fuji Electric Holdings Co Ltd 半導体装置
US9178014B2 (en) 2012-03-22 2015-11-03 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US10896961B2 (en) 2017-01-25 2021-01-19 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP5162804B2 (ja) 2013-03-13

Similar Documents

Publication Publication Date Title
US7525133B2 (en) Trench-gate MOS transistor composed of multiple conductors
US6407413B1 (en) Semiconductor device with guard ring and Zener diode layer thereover
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
US10276654B2 (en) Semiconductor device with parallel PN structures
JPH08306937A (ja) 高耐圧半導体装置
US11600725B2 (en) Trench MOSFETs integrated with clamped diodes having trench field plate termination to avoid breakdown voltage degradation
US9666579B2 (en) Semiconductor device
JPH04251983A (ja) 半導体装置
JP2950025B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPS63266882A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
US6930356B2 (en) Power semiconductor device having high breakdown voltage, low on-resistance, and small switching loss and method of forming the same
JP2003086815A (ja) 半導体装置
US8975681B2 (en) Semiconductor device
CN111834448A (zh) 碳化硅半导体装置
US11437506B2 (en) Wide-gap semiconductor device
US4584593A (en) Insulated-gate field-effect transistor (IGFET) with charge carrier injection
JP4770143B2 (ja) 半導体装置
JPH11204789A (ja) 絶縁ゲ−ト形トランジスタ
JPH08236762A (ja) 逆阻止型半導体装置及びその製造方法
JP2720574B2 (ja) デュアルゲート型絶縁ゲートバイポーラトランジスタ
JP4942367B2 (ja) 半導体装置
US10644145B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN108124494B (zh) 半导体装置
US10199483B2 (en) Semiconductor device
JPH10107269A (ja) 電界効果によって制御可能な半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080812

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5162804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term