JP2003085509A - メモリカードおよびデータ書き換え方法 - Google Patents
メモリカードおよびデータ書き換え方法Info
- Publication number
- JP2003085509A JP2003085509A JP2001278585A JP2001278585A JP2003085509A JP 2003085509 A JP2003085509 A JP 2003085509A JP 2001278585 A JP2001278585 A JP 2001278585A JP 2001278585 A JP2001278585 A JP 2001278585A JP 2003085509 A JP2003085509 A JP 2003085509A
- Authority
- JP
- Japan
- Prior art keywords
- data
- command
- memory card
- setting
- valid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Credit Cards Or The Like (AREA)
Abstract
で、かつ低コストに、規格の変更、追加などに対応す
る。 【解決手段】 メモリカードのコントローラ3には、ホ
ストHTから発行されたコマンドをデコードするコマン
ドデコード回路6、受け取ったコマンドの有効無効が設
定されたコマンドイネーブルレジスタ8、およびコマン
ドデコード回路6のデコード結果とコマンドイネーブル
レジスタ8の設定値とに基づいて有効なコマンドを検出
するコマンド検出信号生成回路7が設けられている。コ
マンドイネーブルレジスタ8が有効に設定されたコマン
ドを受け取った際には、コマンド検出信号生成回路7が
検出信号を制御部4に出力し、コマンド毎に規定された
処理を実行する。コマンドイネーブルレジスタ8が無効
に設定されたコマンドを受け取った際には検出信号が出
力されず、コマンドが無視される。
Description
し、特に、マルチメディアカードにおける規格の変更、
追加のフレキシブルな対応に適用して有効な技術に関す
るものである。
などの外部記憶メディアの1つとして、マルチメディア
カードが広く知られている。マルチメディアカードは、
デジタルビデオカメラの静止画像記録、携帯電話のデー
タ記録、携帯音楽プレーヤの音楽記録などのあらゆるデ
ジタル情報に用いられている。
であるMMCA(MultiMedia Card A
ssociation)によって規格化されたマルチメ
ディアカード規格によって互換性が維持されている。
述べてある例としては、1990年12月1日、株式会
社工業調査会発行、大島雅志(編)、「電子材料」P2
2〜P26があり、この文献には、各種のICカードに
おける技術動向が記載されている。
なメモリカードにおいては、次のような問題点があるこ
とが本発明者により見い出された。
ネットの拡大、ならびに携帯電話などの普及に伴って誕
生した歴史の浅い製品であり、マルチメディアカード規
格においても、変更や追加などが頻繁に発生している。
どが発生した際には、ハードウェア、ならびにファーム
ウェアの両方の変更を実施しなければならず、それに対
応するためのコスト、および時間が大きくなってしまう
という問題がある。
アカード規格を満足していない機器が多数存在してお
り、このような場合にも、同様にマルチメディアカード
のハードウェア、ファームウェアを変更して対応しなけ
ればならいという問題がある。
るだけで、短時間で、かつ低コストに、規格の変更、追
加などに対応することができるメモリカードおよびその
データ書き換え方法を提供することにある。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。 1.すなわち、本発明のメモリカードは、コントローラ
に、外部から発行されるコマンドをデコードするコマン
ドデコード部と、各々のコマンドが、有効か無効かをイ
ンデックス毎に設定したインデックス設定部と、該コマ
ンドデコード部のデコード結果とインデックス設定部の
設定値とに基づいて、発行されたコマンドが有効か無効
かを判断し、検出信号として出力するコマンド検出信号
生成部とを備えたものである。 2.また、前記第1項において、前記インデックス設定
部はレジスタであり、各々のコマンドの有効、無効の設
定を、ファームウェアデータにより任意に変更するもの
である。 3.前記コントローラには、外部から発行されるコマン
ドをデコードし、コマンドのインデックスを判断し、所
定の出力先にデコード信号を出力するコマンドデコード
部と、各々のコマンドのインデックス毎に有効、無効の
データが設定されたインデックス設定部と、デコード信
号から外部から発行されたコマンドのインデックスを特
定するとともに、インデックス設定部に設定されたデー
タから特定したインデックスのコマンドが有効か無効か
を判断し、そのコマンドが有効の際には、対応するレス
ポンス処理、コマンドによって規定された処理を実行さ
せる検出信号を出力するコマンド検出信号生成部とを備
えたものである。 4.前記第1項〜第3項のいずれか1項に記載におい
て、前記コントローラに、外部から入力されるデータ形
式を検出するデータ検出部と、各々のデータ形式毎に、
入力されるデータ形式が有効か無効かのデータを設定し
たデータ形式設定部と、データ検出部の検出結果とデー
タ形式設定部の設定値とに基づいて、発行されたデータ
が有効か無効かを判断し、検出信号として出力するデー
タ検出信号生成部とを備えたものである。 5.前記第4項のメモリカードにおいて、前記データ形
式設定部がレジスタであり、各々のデータ形式の有効、
無効の設定を、ファームウェアデータにより任意に変更
するものである。
けて簡単に示す。
データ書き込み方法: (a)外部からファームウェアデータの書き込みを要求
するコマンドを受け取り、書き込まれるファームウェア
データを受信するステップ、(b)受信したファームウ
ェアデータを不揮発性半導体メモリのある領域に書き込
むステップ、(c)メモリカードの初期設定後、インデ
ックス設定部の初期データを設定するステップ、(d)
不揮発性半導体メモリにアクセスし、ファームウェアデ
ータの有無をチェックするステップと、(e)不揮発性
半導体メモリにファームウェアデータが存在する場合、
そのファームウェアデータを読み込み、インデックス設
定部のデータを新たに設定するステップ。
データ書き込み方法: (a)外部からファームウェアデータの書き込みを要求
するコマンドを受け取り、書き込まれるファームウェア
データを受信するステップ、(b)受信したファームウ
ェアデータを不揮発性半導体メモリのある領域に書き込
むステップ、(c)メモリカードの初期設定後、データ
形式設定部の初期データを設定するステップ、(d)不
揮発性半導体メモリにアクセスし、ファームウェアデー
タの有無をチェックするステップ、(e)不揮発性半導
体メモリに、ファームウェアデータが存在する場合、そ
のファームウェアデータを読み込み、データ形式設定部
のデータを新たに設定するステップ。
に基づいて詳細に説明する。
リカードのブロック図、図2は、図1のメモリカードに
設けられたコントローラのブロック図、図3は、図1の
メモリカードに設けられたコマンドイネーブルレジスタ
に有効と設定されているコマンドを受け取った際のコン
トローラの動作説明図、図4は、図1のメモリカードに
設けられたコマンドイネーブルレジスタに無効と設定さ
れているコマンドを受け取った際のコントローラの動作
説明図、図5は、図1のメモリカードにおける設定変更
を行うファームウェアの書き込み動作を示すフローチャ
ート、図6は、図1のメモリカードにおけるコマンドイ
ネーブルレジスタのレジスタデータの設定変更動作のフ
ローチャート、図7は、図1のメモリカードにシリアル
転送されるデータの構成説明図、図8は、図7のデータ
におけるスタートバイトの一例を示す説明図である。
は、マルチメディアカードからなり、デジタルビデオカ
メラ、携帯電話、携帯音楽プレーヤやパーソナルコンピ
ュータなどにおけるホストHTの外部記憶メディアとし
て用いられる。
ラッシュメモリ(不揮発性半導体メモリ)2、ならびに
コントローラ3から構成される。フラッシュメモリ2
は、電気的にデータの書き換え、消去が可能な不揮発性
半導体メモリである。
ており、フラッシュメモリ2の制御を司り、フラッシュ
メモリ2に格納されたプログラムやデータなどを読み出
し、所定の処理を行うとともに、データの書き込み動作
指示を行う。
に、制御部4、メモリ5,5a、コマンドデコード回路
(コマンドデコード部)6、コマンド検出信号生成回路
(コマンド検出信号生成部、レジスタ)7、コマンドイ
ネーブルレジスタ(インデックス設定部)8、データデ
ィテクト回路(データ検出部)9、データ検出信号生成
回路(データ検出信号生成部)10、データイネーブル
レジスタ(データ形式設定部)11、ならびにコントロ
ールロジック12から構成されている。
7、およびデータ検出信号生成回路10から出力される
検出信号に基づいて、コマンド、データ形式が有効か無
効かを判断し、有効の場合には、所定のレスポンス処
理、およびコマンド毎に規定された処理を実行するとと
もに、コントロールロジック12に割り込み信号を出力
してコマンド受信を知らせ、コントロールロジック12
の制御に基づいてデータ転送などの処理を行う。
Memory)、またはEEPROM(Electr
icaly Erasable and Progra
mmable ROM)などの不揮発性メモリであり、
メモリ5aは、SRAM(Static Random
Access Memory)などの揮発性メモリで
ある。
を動作させる制御プログラムなどが格納されており、メ
モリ5aは、コントロールロジック12のワークエリア
として用いられる。
ら送信されたコマンドCMD0〜CMDnをデコード
し、そのデコード結果をコマンド検出信号生成回路7に
出力する。
MD0〜CMDnは、カードの認識処理、リード、ライ
ト、イレースなどのメモリカード1に対して命令するす
べての処理である。
路71 〜7n から構成されており、これら論理積回路7
1 〜7n は、コマンドCMD0〜CMDn毎にそれぞれ
対応して設けられている。コマンドデコード回路6は、
コマンドCMD0〜CMDnのデコード結果を、対応す
る論理積回路71 〜7n のいずれかに出力する。
は、コマンドデコード回路6が接続されている。コマン
ドデコード回路6は、コマンドCMD0〜CMDnのデ
コード結果に基づいて、対応する論理積回路71 〜7n
のいずれかに出力する。
力部には、コマンドイネーブルレジスタ8に設定された
レジスタデータが入力されるように接続されている。
路71 〜7n によって、コマンドデコード回路6のデコ
ード信号とコマンドイネーブルレジスタ8に設定されて
いるレジスタデータとの論理積を取り、該当するコマン
ドの検出信号を制御部4に出力する。
HTから発行されたコマンドが有効であるか無効である
かを、個々のコマンドインデックス毎にレジスタデータ
として予め格納して設定する。この場合、有効なコマン
ドには、Hi信号が設定されている。
らシリアル転送によって発行されるデータ形式を検出
し、データ検出信号生成回路10に出力する。データ検
出信号生成回路10は、n個の論理積回路101 〜10
n から構成されている。
には、データディテクト回路9が接続されており、該デ
ータディテクト回路9は、検出結果の信号を対応する論
理積回路101 〜10n のいずれかに出力する。
の入力部には、データイネーブルレジスタ11に設定さ
れたレジスタデータが入力されるように接続されてい
る。
路101 〜10n によって、データディテクト回路9の
検出信号とデータイネーブルレジスタ11に設定されて
いるレジスタデータとの論理積を取り、該当するデータ
形式の検出信号を制御部4に出力する。
形式No.0〜No.nまでのデータ形式に対応するレ
ジスタデータを設定することができ、ホストHTから受
け取ったデータ形式が有効であるか無効であるかを個々
のデータ形式毎にレジスタデータとして予め設定されて
いる。ここでも、有効なコマンドにはHi信号が設定さ
れている。
ネーブルレジスタ8、ならびにデータイネーブルレジス
タ11に、レジスタデータを設定する制御を司るととも
に、コントローラ3におけるすべての制御を司る。
ける作用について説明する。
効と設定されているコマンドがホストHTから入力され
た場合のメモリカードの動作について、図3を用いて説
明する。この図3においては、コマンド入力時の動作を
説明した図であるので、データディテクト回路9、デー
タ検出信号生成回路10、およびデータイネーブルレジ
スタ11は省略している。
ルレジスタ8のレジスタデータが、コマンドCMD0〜
CMDn−1までが有効(Hi)に設定され、コマンド
CMDnが無効(Lo)に設定されているものとする。
コマンドCMD1が転送されると、このコマンドCMD
1は、コマンドデコード回路6に入力される。コマンド
デコード回路6は、受け取ったコマンドCMD1をデコ
ードし、該コマンドCMD1に対応するコマンド検出信
号生成回路7の論理積回路72 の一方の入力部に、デコ
ード結果の信号(Hi)を出力する。
スタ8は、コマンドCMD0〜CMDn−1が有効(H
i)、コマンドCMDnが無効(Lo)に設定されてい
るので、コマンド検出信号生成回路7の論理積回路71
〜7n-1 の他方の入力部にはHi信号が入力され、論理
積回路7n の他方の入力部にはLo信号が入力されてい
ることになる。
はHi信号がそれぞれ入力されることになり、該論理積
回路72 からは検出信号としてHiレベルの信号が出力
される。他の論理積回路71 ,73 〜7n においては、
一方の入力部にHi信号が入力されないのでLo信号出
力となっている。
受けると、制御部4は、コントロールロジック12に割
り込み信号を出力し、その割り込み信号を受け取ったコ
ントロールロジック12は、コマンドCMD1に対応す
るレスポンス処理、ならびに該コマンドCMD1によっ
て規定された処理を実行する。
効と設定されているコマンドがホストHTから入力され
た際のメモリカード1の動作について、図4を用いて説
明する。この図4においても、コマンド入力時の動作を
説明図であるので、データディテクト回路9、データ検
出信号生成回路10、およびデータイネーブルレジスタ
11は省略している。
ルレジスタ8のレジスタデータが、コマンドCMD0〜
CMDn−1までが有効(Hi)に設定され、コマンド
CMDnが無効(Lo)に設定されているもとする。
コマンドCMDnが転送されると、該コマンドCMDn
がコマンドデコード回路6に入力される。コマンドデコ
ード回路6は、受け取ったコマンドCMDnをデコード
し、該コマンドCMDnに対応するコマンド検出信号生
成回路7の論理積回路7n の一方の入力部に、Hi信号
を出力する。
は、コマンドCMD0〜CMDn−1が有効(Hi)、
コマンドCMDnが無効(Lo)に設定されているの
で、コマンド検出信号生成回路7の論理積回路71 〜7
n-1 の他方の入力部にはHi信号が入力され、論理積回
路7n の他方の入力部にはLo信号が入力されているこ
とになる。
信号が入力されることになり、該論理積回路72 からは
検出信号が出力されず、Lo信号のままとなる。他の論
理積回路71 ,73 〜7n においても同様に、一方の入
力部にはHi信号が入力されないのでLo信号出力とな
っている。
ないので、コントロールロジック12が入力されたコマ
ンドCMDnを無視し、結果的にコマンドCMDnは無
効となる。
るコマンドCMD1〜CMDnの有効/無効の設定変更
について説明する。
変更を行うファームウェアの書き込みについて、図5の
フローチャートを用いて説明する。
ュレータに搭載し、電源電圧を供給する。これにより、
メモリカード1は、初期化動作としてパワーオンリセッ
ト処理を行う(ステップS101)。このステップS1
01の処理において、コマンドイネーブルレジスタ8に
は初期設定のレジスタデータが設定される。
モリカード1は、コマンド待ち状態となる(ステップS
102)。このとき、エミュレータから、メモリカード
1のシステム情報の書き換え、および不良解析などに使
用するデバッグコマンドを発行し(ステップS10
3)、該メモリカード1をデバッグモードに移行させ
る。
データ書き込みコマンドを発行し(ステップS10
4)、変更したレジスタデータを含むモジュール単位の
ファームウェアデータを出力する。
タを含むファームウェアデータを受信すると(ステップ
S105)、コントロールロジック12によって、受信
したファームウェアデータがフラッシュメモリ2のある
特定領域に書き込まれる(ステップS106)。これに
より、ファームウェアデータの書き込みが終了となる。
ジスタデータの設定変更について、図6のフローチャー
トを用いて説明する。
ントロールロジック12の初期設定が行われる(ステッ
プS201)。その後、メモリ5に格納されたファーム
ウェアデータに基づいて、コマンドイネーブルレジスタ
8におけるレジスタデータの初期設定が行われる(ステ
ップS202)。
ッシュメモリ2の特定領域を検索し、ファームウェアの
有無をチェックする(ステップS203)。このステッ
プS203の処理において、検索した特定領域にファー
ムウェアが存在する場合には、そのファームウェアを読
み込み、メモリ5aに一時的に格納する(ステップS2
04)。
に格納されたファームウェアデータに基づいてコマンド
イネーブルレジスタ8のレジスタデータを新たに設定し
(ステップS205)、パワーオンリセット処理を終了
する(ステップS206)。
特定領域にファームウェアが存在しない場合も、ステッ
プS206の処理を行う。
リセット処理が終了となり、レジスタデータが変更され
たことになり、メモリカード1は、コマンド待ち状態と
なる。
設定されたレジスタデータによるシリアル転送のデータ
形式の有効/無効の判断について説明する。
7に示すように、スタートバイト、8〜2048ビット
のデータ、ならびに16ビットのCRC(Cycle
Redundancy Codes)データから構成さ
れている。
すデータである。このスタートバイトは、図8に示すよ
うに、1コマンドに対して1ブロックの転送が可能なシ
ングルブロックライト時、ならびに1コマンドに対して
複数のブロックの転送が可能なマルチブロックライト時
などのデータ形式毎にそれぞれ設定されている。
におけるデータ形式No.0〜No.nのうち、データ
形式No.0にシングルブロックライトが、データ形式
No.1にマルチブロックライトがそれぞれ割り付けら
れているものとする。
ータ形式No.1のレジスタデータがいずれもHi信号
に設定されていれば、シングルブロックライト、マルチ
ブロックライトの両方が有効に設定されている。
バイトがホストHTから転送されると、データディテク
ト回路9は、該データ形式No.1に対応するデータ検
出信号生成回路10の論理積回路102 の一方の入力部
に、デコード結果の信号(Hi)を出力する。
スタ8は、データ形式No.1が有効(Hi)に設定さ
れているので、論理積回路102 からはデータ形式N
o.1を検出した検出信号(Hi)を出力する。制御部
4が検出信号を受けとるとコントロールロジック12
は、ホストHTから転送されたデータを受け取り、所定
の処理を行う。
ータ形式No.1に対応するレジスタデータが、無効
(Lo)に設定されている際には、データ形式No.1
のスタートバイトがホストHTから転送されても、デー
タ検出信号生成回路10の論理積回路102 が、Lo信
号出力となるので、コントロールロジック12は、ホス
トHTから転送されたデータを受け付けない。
1におけるレジスタデータにおいても、前述したステッ
プS101〜S106処理、ならびにステップS201
〜S207の処理によって設定変更することができる。
ンドイネーブルレジスタ8、ならびにデータイネーブル
レジスタ11のレジスタデータをファームウェアデータ
によって変更するだけで、コマンド、データ形式の有効
/無効をそれぞれ設定することができるので、マルチメ
ディアカード規格に仕様変更や追加などにフレキシブル
に対応することができる。
更や追加に伴うメモリカード1のハードウェアの変更な
どが不要となるので、該メモリカード1を低コストで、
かつ短期間に市場に投入することができる。
ンド、ならびにデータ形式の有効/無効を設定すること
のできるメモリカード1について記載したが、これらコ
マンド、データ形式の有効/無効の設定だけではなく、
ホストHTに対して返信するコマンド毎に規定されたフ
ォーマットのレスポンスを選択する機能を備えるように
してもよい。
3aには、図9に示すように、レスポンス生成回路13
が新たに追加された構成になっている。さらに、コマン
ドイネーブルレジスタ8aには、新たに各々のコマンド
インデックス毎に対応したレスポンスのタイプを選択す
るレスポンスタイプセレクト信号を設定する機能が付加
されている。ここで、図9においては、データディテク
ト回路9、データ検出信号生成回路10、およびデータ
イネーブルレジスタ11はそれぞれ省略している。
ーブルレジスタ8aに設定されたレスポンスタイプセレ
クト信号に基づいて、各々のコマンドインデックス毎に
対応したレスポンスを生成してホストHTに返信する。
ビットのレスポンスタイプセレクト信号から対応するレ
スポンスを生成し、ホストHTに返信する。たとえば、
ホストHTに返信するレスポンスが、レスポンスTyp
e0〜Type3まであり、レスポンスタイプType
0には、’00’、Type1は’01’、レスポンス
タイプType2には’10’Type3は’11’が
それぞれ設定されていものとする。
MD1が入力された際には、コントロールロジック12
の制御に基づいてレスポンス生成回路13が、該コマン
ドCMD1に対応するレスポンスタイプセレクト信号を
読み出す。
ポンス生成回路13は、コマンドCMD1に対応するレ
スポンスType3のレスポンスを生成してホストHT
に返信する。
8aのレスポンスタイプセレクト信号を変更するだけ
で、対応できるレスポンス処理の仕様追加、変更に対応
することができ、メモリカード1の対応をフレキシブル
にすることができる。
り込み信号発生を制御するレジスタを追加し、コマンド
毎に割り込み信号の発生を制御できるようにしてもよ
い。
は返すが、コントロールロジック制御による内部動作を
実施しないように変更可能となる。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
レジスタデータを設定する構成としたが、基本コマン
ド、消去コマンド、リードコマンド、ライトコマンドな
どのコマンドクラス毎に一括して有効/無効を設定する
ようにしてもよい。
でのコマンドがある場合に、前記実施の形態では、図1
0の上方に示すように、コマンドCMD0〜CMD6に
有効(Hi)、あるいは無効(Lo)のレジスタデータ
をそれぞれ設定していたが、図10の下方に示すよう
に、コマンドCMD0〜CMD2、コマンドCMD3,
CMD4、およびコマンドCMD5,CMD6をまとめ
て有効/無効のレジスタデータをそれぞれ設定するよう
にしてもよい。
規模を小さくすることができ、メモリカード1の低コス
ト化が可能になるとともに、ファームウェアデータの設
定作業を簡略化することができる。
モリに、デフォルトでサポートしていないコマンドの処
理プログラムを格納しておき、予め取り決めしておいた
ホストコマンドによってコマンドイネーブルレジスタの
レジスタデータを設定変更するようにしてもよい。
することなく、コマンドの追加、またはホスト専用のコ
マンドなどをサポートすることができる。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
だけで、コマンドやデータ形式などの変更、追加に迅速
に対応することができる。
仕様変更や追加などが生じても、メモリカードのハード
ウェア変更を不要にすることができる。
マルチメディアカード規格に対応したメモリカードの製
品、またはサンプルをいち早く、かつ低コストで提供す
ることが可能となり、市場変化にフレキシブルに対応す
ることができる。
ロック図である。
のブロック図である。
ーブルレジスタに有効と設定されているコマンドを受け
取った際のコントローラの動作説明図である。
ーブルレジスタに無効と設定されているコマンドを受け
取った際のコントローラの動作説明図である。
ァームウェアの書き込み動作を示すフローチャートであ
る。
ルレジスタのレジスタデータの設定変更動作のフローチ
ャートである。
タの構成説明図である。
示す説明図である。
設けられたコントローラの動作説明図である。
のコマンドイネーブルレジスタに設定されるレジスタデ
ータの設定例を示す説明図である。
部、レジスタ) 71 〜7n 論理積回路 8 コマンドイネーブルレジスタ(インデックス設定
部) 9 データディテクト回路(データ検出部) 10 データ検出信号生成回路(データ検出信号生成
部) 101 〜10n 論理積回路 11 データイネーブルレジスタ(データ形式設定部) 12 コントロールロジック HT ホスト
Claims (7)
- 【請求項1】 複数の不揮発性メモリセルを有し、所定
の情報を格納可能な不揮発性半導体メモリと、外部から
発行されたコマンドに基づいて前記不揮発性半導体メモ
リの動作指示を行うコントローラとからなるメモリカー
ドであって、 前記コントローラは、 外部から発行されるコマンドをデコードするコマンドデ
コード部と、 前記外部から発行される各々のコマンドが、有効か無効
かをインデックス毎に設定したインデックス設定部と、 前記コマンドデコード部のデコード結果と前記インデッ
クス設定部の設定値とに基づいて、前記外部から発行さ
れたコマンドが有効か無効かを判断し、検出信号として
出力するコマンド検出信号生成部とを備えたことを特徴
とするメモリカード。 - 【請求項2】 請求項1記載のメモリカードにおいて、
前記インデックス設定部はレジスタであり、各々のコマ
ンドの有効、無効の設定を、ファームウェアデータによ
り任意に変更できることを特徴とするメモリカード。 - 【請求項3】 複数の不揮発性メモリセルを有し、所定
の情報を格納可能な不揮発性半導体メモリと、外部から
発行されたコマンドに基づいて前記不揮発性半導体メモ
リの動作指示を行うコントローラとからなるメモリカー
ドであって、 前記コントローラは、 外部から発行されるコマンドをデコードし、前記コマン
ドのインデックスを判断し、所定の出力先にデコード信
号を出力するコマンドデコード部と、 前記各々のコマンドのインデックス毎に有効、無効のデ
ータが設定されたインデックス設定部と、 前記コマンドデコード部のデコード信号から前記外部か
ら発行されたコマンドのインデックスを特定するととも
に、前記インデックス設定部に設定されたデータから前
記特定したインデックスのコマンドが有効か無効かを判
断し、前記コマンドが有効の際には、前記コマンドに対
応するレスポンス処理、ならびに前記コマンドによって
規定された処理を実行させる検出信号を出力するコマン
ド検出信号生成部とを備えたことを特徴とするメモリカ
ード。 - 【請求項4】 請求項1〜3のいずれか1項に記載のメ
モリカードにおいて、 前記コントローラに、 外部から入力されるデータ形式を検出するデータ検出部
と、 各々のデータ形式毎に、前記外部から入力されるデータ
形式が有効か無効かのデータを設定したデータ形式設定
部と、 前記データ検出部の検出結果と前記データ形式設定部の
設定値とに基づいて、前記外部から発行されたデータが
有効か無効かを判断し、検出信号として出力するデータ
検出信号生成部とを備えたことを特徴とするメモリカー
ド。 - 【請求項5】 請求項4記載のメモリカードにおいて、
前記データ形式設定部はレジスタであり、各々のデータ
形式の有効、無効の設定を、ファームウェアデータによ
り任意に変更できることを特徴とするメモリカード。 - 【請求項6】 外部より動作指示信号と動作電圧とが供
給され、前記動作指示信号に応じて、コントローラが不
揮発性半導体メモリにアクセスし、情報の格納、または
情報の読み出しを行うメモリカードのデータ書き換え方
法であって、 前記外部からファームウェアデータの書き込みを要求す
るコマンドを受け取り、書き込まれるファームウェアデ
ータを受信するステップと、 前記受信したファームウェアデータを前記不揮発性半導
体メモリのある領域に書き込むステップと、 前記メモリカードの初期設定後、インデックス設定部の
初期データを設定するステップと、 前記不揮発性半導体メモリにアクセスし、ファームウェ
アデータの有無をチェックするステップと、 前記不揮発性半導体メモリに、ファームウェアデータが
存在する場合、前記ファームウェアデータを読み込み、
前記ファームウェアデータに基づいて前記インデックス
設定部のデータを書き込み、新たに設定するステップと
を有することを特徴とするメモリカードのデータ書き換
え方法。 - 【請求項7】 外部より動作指示信号と動作電圧とが供
給され、前記動作指示信号に応じて、コントローラが不
揮発性半導体メモリにアクセスし、情報の格納、または
情報の読み出しを行うメモリカードのデータ書き換え方
法であって、 前記外部からファームウェアデータの書き込みを要求す
るコマンドを受け取り、書き込まれるファームウェアデ
ータを受信するステップと、 前記受信したファームウェアデータを前記不揮発性半導
体メモリのある領域に書き込むステップと、 前記メモリカードの初期設定後、データ形式設定部の初
期データを設定するステップと、 前記不揮発性半導体メモリにアクセスし、ファームウェ
アデータの有無をチェックするステップと、 前記不揮発性半導体メモリに、前記ファームウェアデー
タが存在する場合、前記ファームウェアデータを読み込
み、前記ファームウェアデータに基づいて前記データ形
式設定部のデータを書き込み、新たに設定するステップ
とを有することを特徴とするメモリカードのデータ書き
換え方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001278585A JP4294894B2 (ja) | 2001-09-13 | 2001-09-13 | メモリカード |
CNB028163583A CN100412893C (zh) | 2001-09-13 | 2002-05-10 | 存储卡 |
US10/486,651 US20040236909A1 (en) | 2001-09-13 | 2002-05-10 | Memory card and data rewriting method |
PCT/JP2002/004548 WO2003025849A1 (fr) | 2001-09-13 | 2002-05-10 | Carte memoire et procede de reecriture de donnees |
KR10-2004-7002431A KR20040032935A (ko) | 2001-09-13 | 2002-05-10 | 메모리 카드 및 데이터 재기입 방법 |
US11/802,998 US7908424B2 (en) | 2001-09-13 | 2007-05-29 | Memory card and data rewriting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001278585A JP4294894B2 (ja) | 2001-09-13 | 2001-09-13 | メモリカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003085509A true JP2003085509A (ja) | 2003-03-20 |
JP4294894B2 JP4294894B2 (ja) | 2009-07-15 |
Family
ID=19102928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001278585A Expired - Fee Related JP4294894B2 (ja) | 2001-09-13 | 2001-09-13 | メモリカード |
Country Status (5)
Country | Link |
---|---|
US (2) | US20040236909A1 (ja) |
JP (1) | JP4294894B2 (ja) |
KR (1) | KR20040032935A (ja) |
CN (1) | CN100412893C (ja) |
WO (1) | WO2003025849A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6996005B2 (en) | 2003-02-26 | 2006-02-07 | Renesas Technology Corp. | Nonvolatile memory card |
JP2007122241A (ja) * | 2005-10-26 | 2007-05-17 | Renesas Technology Corp | メモリカードコントローラ及びメモリカード |
JP2008250395A (ja) * | 2007-03-29 | 2008-10-16 | Megachips Lsi Solutions Inc | メモリシステム及びコンピュータシステム |
WO2009060495A1 (ja) * | 2007-11-05 | 2009-05-14 | Fujitsu Limited | 半導体記憶装置およびその制御方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7334077B2 (en) * | 2003-10-17 | 2008-02-19 | Renesas Technology America, Inc. | Method and apparatus for smart memory pass-through communication |
JP4406339B2 (ja) * | 2004-09-21 | 2010-01-27 | 株式会社東芝 | コントローラ、メモリカード及びその制御方法 |
US20060222170A1 (en) * | 2005-03-31 | 2006-10-05 | Payzant Nick L | External system to provide an electronic device with access to memory external to the electronic device |
KR100706246B1 (ko) * | 2005-05-24 | 2007-04-11 | 삼성전자주식회사 | 읽기 성능을 향상시킬 수 있는 메모리 카드 |
US7404026B2 (en) * | 2006-04-10 | 2008-07-22 | Spansion Llc | Multi media card with high storage capacity |
JP2008078768A (ja) * | 2006-09-19 | 2008-04-03 | Denso Corp | ネットワークシステム,ネットワークデバイスおよびプログラム |
KR101979732B1 (ko) * | 2012-05-04 | 2019-08-28 | 삼성전자 주식회사 | 비휘발성 메모리 컨트롤러 및 비휘발성 메모리 시스템 |
TWI526838B (zh) | 2013-02-27 | 2016-03-21 | 東芝股份有限公司 | 記憶體裝置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0259937A (ja) * | 1988-08-26 | 1990-02-28 | Hitachi Maxell Ltd | Icカード |
JPH0744672A (ja) * | 1993-07-28 | 1995-02-14 | Oki Electric Ind Co Ltd | Icカード及びicカードシステム |
JPH08123917A (ja) * | 1994-09-02 | 1996-05-17 | Mitsubishi Electric Corp | Icカード及びicカードシステム |
US5606660A (en) * | 1994-10-21 | 1997-02-25 | Lexar Microsystems, Inc. | Method and apparatus for combining controller firmware storage and controller logic in a mass storage system |
JP3625879B2 (ja) * | 1994-11-02 | 2005-03-02 | 大日本印刷株式会社 | メモリチェック機能をもった情報記録媒体 |
US6266736B1 (en) * | 1997-01-31 | 2001-07-24 | Sony Corporation | Method and apparatus for efficient software updating |
JPH11265283A (ja) * | 1998-03-18 | 1999-09-28 | Hitachi Ltd | 記憶装置におけるファームウェアの修正方法及び記憶装置 |
JP2000020187A (ja) * | 1998-07-07 | 2000-01-21 | Fujitsu Ltd | 情報処理装置及び電力制御方法並びに記録媒体 |
US6434648B1 (en) * | 1998-12-10 | 2002-08-13 | Smart Modular Technologies, Inc. | PCMCIA compatible memory card with serial communication interface |
-
2001
- 2001-09-13 JP JP2001278585A patent/JP4294894B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-10 WO PCT/JP2002/004548 patent/WO2003025849A1/ja active Application Filing
- 2002-05-10 KR KR10-2004-7002431A patent/KR20040032935A/ko not_active Application Discontinuation
- 2002-05-10 US US10/486,651 patent/US20040236909A1/en not_active Abandoned
- 2002-05-10 CN CNB028163583A patent/CN100412893C/zh not_active Expired - Fee Related
-
2007
- 2007-05-29 US US11/802,998 patent/US7908424B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6996005B2 (en) | 2003-02-26 | 2006-02-07 | Renesas Technology Corp. | Nonvolatile memory card |
US7298649B2 (en) | 2003-02-26 | 2007-11-20 | Renesas Technology Corp. | Nonvolatile memory card |
US7483297B2 (en) | 2003-02-26 | 2009-01-27 | Renesas Technology Corp. | Nonvolatile memory card |
JP2007122241A (ja) * | 2005-10-26 | 2007-05-17 | Renesas Technology Corp | メモリカードコントローラ及びメモリカード |
JP2008250395A (ja) * | 2007-03-29 | 2008-10-16 | Megachips Lsi Solutions Inc | メモリシステム及びコンピュータシステム |
US8296500B2 (en) | 2007-03-29 | 2012-10-23 | Megachips Corporation | Memory system and computer system |
WO2009060495A1 (ja) * | 2007-11-05 | 2009-05-14 | Fujitsu Limited | 半導体記憶装置およびその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2003025849A1 (fr) | 2003-03-27 |
KR20040032935A (ko) | 2004-04-17 |
US7908424B2 (en) | 2011-03-15 |
US20070233956A1 (en) | 2007-10-04 |
CN100412893C (zh) | 2008-08-20 |
JP4294894B2 (ja) | 2009-07-15 |
US20040236909A1 (en) | 2004-11-25 |
CN1545680A (zh) | 2004-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7908424B2 (en) | Memory card and data rewriting method | |
US6851018B2 (en) | Exchanging operation parameters between a data storage device and a controller | |
US7549086B2 (en) | Memory card and its initial setting method | |
KR100725981B1 (ko) | 멀티-인터페이스 컨트롤러, 상기 멀티-인터페이스컨트롤러를 구비하는 메모리 카드, 및 인터페이스 설정방법 | |
US8370611B2 (en) | Memory card, memory system including the same, and operating method thereof | |
US7007140B2 (en) | Storage device, storage device controlling method, and program | |
KR100468634B1 (ko) | 데이터 전송 제어장치, 반도체 메모리 장치 및 전자정보장치 | |
JP4707352B2 (ja) | 脱着可能な記憶装置を含むシステムおよびそれの制御方法 | |
JPH08263361A (ja) | フラッシュメモリカード | |
US20080133860A1 (en) | Memory card and initialization setting method thereof | |
JP3519954B2 (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
KR20060129804A (ko) | 엠엠씨 인터페이스를 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템 | |
KR101620349B1 (ko) | 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법 | |
KR100222908B1 (ko) | 플래시 메모리 시스템 | |
US20060010313A1 (en) | Methods and devices for DRAM initialization | |
JP2005301831A (ja) | 不揮発性記憶装置、半導体記憶装置及び記憶システム | |
JP2008186481A (ja) | メモリカード | |
JPH08211973A (ja) | Pcカード | |
US20050204089A1 (en) | Method and related system for accessing lpc memory or firmware memory in a computer system | |
JP2006301882A (ja) | メモリカード | |
JPH11328089A (ja) | Pciバスインタフェース用デバイスにおけるid情報書き込み回路 | |
JP2006331310A (ja) | 半導体集積回路装置 | |
US20050278466A1 (en) | Conversion apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4294894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |