JP2003085509A - メモリカードおよびデータ書き換え方法 - Google Patents
メモリカードおよびデータ書き換え方法Info
- Publication number
- JP2003085509A JP2003085509A JP2001278585A JP2001278585A JP2003085509A JP 2003085509 A JP2003085509 A JP 2003085509A JP 2001278585 A JP2001278585 A JP 2001278585A JP 2001278585 A JP2001278585 A JP 2001278585A JP 2003085509 A JP2003085509 A JP 2003085509A
- Authority
- JP
- Japan
- Prior art keywords
- data
- command
- memory card
- setting
- valid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【課題】 ファームウェアを変更するだけで、短時間
で、かつ低コストに、規格の変更、追加などに対応す
る。 【解決手段】 メモリカードのコントローラ３には、ホ
ストＨＴから発行されたコマンドをデコードするコマン
ドデコード回路６、受け取ったコマンドの有効無効が設
定されたコマンドイネーブルレジスタ８、およびコマン
ドデコード回路６のデコード結果とコマンドイネーブル
レジスタ８の設定値とに基づいて有効なコマンドを検出
するコマンド検出信号生成回路７が設けられている。コ
マンドイネーブルレジスタ８が有効に設定されたコマン
ドを受け取った際には、コマンド検出信号生成回路７が
検出信号を制御部４に出力し、コマンド毎に規定された
処理を実行する。コマンドイネーブルレジスタ８が無効
に設定されたコマンドを受け取った際には検出信号が出
力されず、コマンドが無視される。
で、かつ低コストに、規格の変更、追加などに対応す
る。 【解決手段】 メモリカードのコントローラ３には、ホ
ストＨＴから発行されたコマンドをデコードするコマン
ドデコード回路６、受け取ったコマンドの有効無効が設
定されたコマンドイネーブルレジスタ８、およびコマン
ドデコード回路６のデコード結果とコマンドイネーブル
レジスタ８の設定値とに基づいて有効なコマンドを検出
するコマンド検出信号生成回路７が設けられている。コ
マンドイネーブルレジスタ８が有効に設定されたコマン
ドを受け取った際には、コマンド検出信号生成回路７が
検出信号を制御部４に出力し、コマンド毎に規定された
処理を実行する。コマンドイネーブルレジスタ８が無効
に設定されたコマンドを受け取った際には検出信号が出
力されず、コマンドが無視される。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリカードに関
し、特に、マルチメディアカードにおける規格の変更、
追加のフレキシブルな対応に適用して有効な技術に関す
るものである。
し、特に、マルチメディアカードにおける規格の変更、
追加のフレキシブルな対応に適用して有効な技術に関す
るものである。
【０００２】
【従来の技術】パーソナルコンピュータや多機能端末機
などの外部記憶メディアの１つとして、マルチメディア
カードが広く知られている。マルチメディアカードは、
デジタルビデオカメラの静止画像記録、携帯電話のデー
タ記録、携帯音楽プレーヤの音楽記録などのあらゆるデ
ジタル情報に用いられている。
などの外部記憶メディアの１つとして、マルチメディア
カードが広く知られている。マルチメディアカードは、
デジタルビデオカメラの静止画像記録、携帯電話のデー
タ記録、携帯音楽プレーヤの音楽記録などのあらゆるデ
ジタル情報に用いられている。
【０００３】このマルチメディアカードは、標準化団体
であるＭＭＣＡ（ＭｕｌｔｉＭｅｄｉａ Ｃａｒｄ Ａ
ｓｓｏｃｉａｔｉｏｎ）によって規格化されたマルチメ
ディアカード規格によって互換性が維持されている。
であるＭＭＣＡ（ＭｕｌｔｉＭｅｄｉａ Ｃａｒｄ Ａ
ｓｓｏｃｉａｔｉｏｎ）によって規格化されたマルチメ
ディアカード規格によって互換性が維持されている。
【０００４】なお、この種のＩＣカードについて詳しく
述べてある例としては、１９９０年１２月１日、株式会
社工業調査会発行、大島雅志（編）、「電子材料」Ｐ２
２〜Ｐ２６があり、この文献には、各種のＩＣカードに
おける技術動向が記載されている。
述べてある例としては、１９９０年１２月１日、株式会
社工業調査会発行、大島雅志（編）、「電子材料」Ｐ２
２〜Ｐ２６があり、この文献には、各種のＩＣカードに
おける技術動向が記載されている。
【０００５】
【発明が解決しようとする課題】ところが、上記のよう
なメモリカードにおいては、次のような問題点があるこ
とが本発明者により見い出された。
なメモリカードにおいては、次のような問題点があるこ
とが本発明者により見い出された。
【０００６】マルチメディアカードは、近年のインター
ネットの拡大、ならびに携帯電話などの普及に伴って誕
生した歴史の浅い製品であり、マルチメディアカード規
格においても、変更や追加などが頻繁に発生している。
ネットの拡大、ならびに携帯電話などの普及に伴って誕
生した歴史の浅い製品であり、マルチメディアカード規
格においても、変更や追加などが頻繁に発生している。
【０００７】マルチメディアカード規格に変更や追加な
どが発生した際には、ハードウェア、ならびにファーム
ウェアの両方の変更を実施しなければならず、それに対
応するためのコスト、および時間が大きくなってしまう
という問題がある。
どが発生した際には、ハードウェア、ならびにファーム
ウェアの両方の変更を実施しなければならず、それに対
応するためのコスト、および時間が大きくなってしまう
という問題がある。
【０００８】また、ホスト側においても、マルチメディ
アカード規格を満足していない機器が多数存在してお
り、このような場合にも、同様にマルチメディアカード
のハードウェア、ファームウェアを変更して対応しなけ
ればならいという問題がある。
アカード規格を満足していない機器が多数存在してお
り、このような場合にも、同様にマルチメディアカード
のハードウェア、ファームウェアを変更して対応しなけ
ればならいという問題がある。
【０００９】本発明の目的は、ファームウェアを変更す
るだけで、短時間で、かつ低コストに、規格の変更、追
加などに対応することができるメモリカードおよびその
データ書き換え方法を提供することにある。
るだけで、短時間で、かつ低コストに、規格の変更、追
加などに対応することができるメモリカードおよびその
データ書き換え方法を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。 １．すなわち、本発明のメモリカードは、コントローラ
に、外部から発行されるコマンドをデコードするコマン
ドデコード部と、各々のコマンドが、有効か無効かをイ
ンデックス毎に設定したインデックス設定部と、該コマ
ンドデコード部のデコード結果とインデックス設定部の
設定値とに基づいて、発行されたコマンドが有効か無効
かを判断し、検出信号として出力するコマンド検出信号
生成部とを備えたものである。 ２．また、前記第１項において、前記インデックス設定
部はレジスタであり、各々のコマンドの有効、無効の設
定を、ファームウェアデータにより任意に変更するもの
である。 ３．前記コントローラには、外部から発行されるコマン
ドをデコードし、コマンドのインデックスを判断し、所
定の出力先にデコード信号を出力するコマンドデコード
部と、各々のコマンドのインデックス毎に有効、無効の
データが設定されたインデックス設定部と、デコード信
号から外部から発行されたコマンドのインデックスを特
定するとともに、インデックス設定部に設定されたデー
タから特定したインデックスのコマンドが有効か無効か
を判断し、そのコマンドが有効の際には、対応するレス
ポンス処理、コマンドによって規定された処理を実行さ
せる検出信号を出力するコマンド検出信号生成部とを備
えたものである。 ４．前記第１項〜第３項のいずれか１項に記載におい
て、前記コントローラに、外部から入力されるデータ形
式を検出するデータ検出部と、各々のデータ形式毎に、
入力されるデータ形式が有効か無効かのデータを設定し
たデータ形式設定部と、データ検出部の検出結果とデー
タ形式設定部の設定値とに基づいて、発行されたデータ
が有効か無効かを判断し、検出信号として出力するデー
タ検出信号生成部とを備えたものである。 ５．前記第４項のメモリカードにおいて、前記データ形
式設定部がレジスタであり、各々のデータ形式の有効、
無効の設定を、ファームウェアデータにより任意に変更
するものである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。 １．すなわち、本発明のメモリカードは、コントローラ
に、外部から発行されるコマンドをデコードするコマン
ドデコード部と、各々のコマンドが、有効か無効かをイ
ンデックス毎に設定したインデックス設定部と、該コマ
ンドデコード部のデコード結果とインデックス設定部の
設定値とに基づいて、発行されたコマンドが有効か無効
かを判断し、検出信号として出力するコマンド検出信号
生成部とを備えたものである。 ２．また、前記第１項において、前記インデックス設定
部はレジスタであり、各々のコマンドの有効、無効の設
定を、ファームウェアデータにより任意に変更するもの
である。 ３．前記コントローラには、外部から発行されるコマン
ドをデコードし、コマンドのインデックスを判断し、所
定の出力先にデコード信号を出力するコマンドデコード
部と、各々のコマンドのインデックス毎に有効、無効の
データが設定されたインデックス設定部と、デコード信
号から外部から発行されたコマンドのインデックスを特
定するとともに、インデックス設定部に設定されたデー
タから特定したインデックスのコマンドが有効か無効か
を判断し、そのコマンドが有効の際には、対応するレス
ポンス処理、コマンドによって規定された処理を実行さ
せる検出信号を出力するコマンド検出信号生成部とを備
えたものである。 ４．前記第１項〜第３項のいずれか１項に記載におい
て、前記コントローラに、外部から入力されるデータ形
式を検出するデータ検出部と、各々のデータ形式毎に、
入力されるデータ形式が有効か無効かのデータを設定し
たデータ形式設定部と、データ検出部の検出結果とデー
タ形式設定部の設定値とに基づいて、発行されたデータ
が有効か無効かを判断し、検出信号として出力するデー
タ検出信号生成部とを備えたものである。 ５．前記第４項のメモリカードにおいて、前記データ形
式設定部がレジスタであり、各々のデータ形式の有効、
無効の設定を、ファームウェアデータにより任意に変更
するものである。
【００１２】また、本願のその他の発明の概要を項に分
けて簡単に示す。
けて簡単に示す。
【００１３】１．以下のステップを含むメモリカードの
データ書き込み方法： （ａ）外部からファームウェアデータの書き込みを要求
するコマンドを受け取り、書き込まれるファームウェア
データを受信するステップ、（ｂ）受信したファームウ
ェアデータを不揮発性半導体メモリのある領域に書き込
むステップ、（ｃ）メモリカードの初期設定後、インデ
ックス設定部の初期データを設定するステップ、（ｄ）
不揮発性半導体メモリにアクセスし、ファームウェアデ
ータの有無をチェックするステップと、（ｅ）不揮発性
半導体メモリにファームウェアデータが存在する場合、
そのファームウェアデータを読み込み、インデックス設
定部のデータを新たに設定するステップ。
データ書き込み方法： （ａ）外部からファームウェアデータの書き込みを要求
するコマンドを受け取り、書き込まれるファームウェア
データを受信するステップ、（ｂ）受信したファームウ
ェアデータを不揮発性半導体メモリのある領域に書き込
むステップ、（ｃ）メモリカードの初期設定後、インデ
ックス設定部の初期データを設定するステップ、（ｄ）
不揮発性半導体メモリにアクセスし、ファームウェアデ
ータの有無をチェックするステップと、（ｅ）不揮発性
半導体メモリにファームウェアデータが存在する場合、
そのファームウェアデータを読み込み、インデックス設
定部のデータを新たに設定するステップ。
【００１４】２．以下のステップを含むメモリカードの
データ書き込み方法： （ａ）外部からファームウェアデータの書き込みを要求
するコマンドを受け取り、書き込まれるファームウェア
データを受信するステップ、（ｂ）受信したファームウ
ェアデータを不揮発性半導体メモリのある領域に書き込
むステップ、（ｃ）メモリカードの初期設定後、データ
形式設定部の初期データを設定するステップ、（ｄ）不
揮発性半導体メモリにアクセスし、ファームウェアデー
タの有無をチェックするステップ、（ｅ）不揮発性半導
体メモリに、ファームウェアデータが存在する場合、そ
のファームウェアデータを読み込み、データ形式設定部
のデータを新たに設定するステップ。
データ書き込み方法： （ａ）外部からファームウェアデータの書き込みを要求
するコマンドを受け取り、書き込まれるファームウェア
データを受信するステップ、（ｂ）受信したファームウ
ェアデータを不揮発性半導体メモリのある領域に書き込
むステップ、（ｃ）メモリカードの初期設定後、データ
形式設定部の初期データを設定するステップ、（ｄ）不
揮発性半導体メモリにアクセスし、ファームウェアデー
タの有無をチェックするステップ、（ｅ）不揮発性半導
体メモリに、ファームウェアデータが存在する場合、そ
のファームウェアデータを読み込み、データ形式設定部
のデータを新たに設定するステップ。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１６】図１は、本発明の一実施の形態によるメモ
リカードのブロック図、図２は、図１のメモリカードに
設けられたコントローラのブロック図、図３は、図１の
メモリカードに設けられたコマンドイネーブルレジスタ
に有効と設定されているコマンドを受け取った際のコン
トローラの動作説明図、図４は、図１のメモリカードに
設けられたコマンドイネーブルレジスタに無効と設定さ
れているコマンドを受け取った際のコントローラの動作
説明図、図５は、図１のメモリカードにおける設定変更
を行うファームウェアの書き込み動作を示すフローチャ
ート、図６は、図１のメモリカードにおけるコマンドイ
ネーブルレジスタのレジスタデータの設定変更動作のフ
ローチャート、図７は、図１のメモリカードにシリアル
転送されるデータの構成説明図、図８は、図７のデータ
におけるスタートバイトの一例を示す説明図である。
リカードのブロック図、図２は、図１のメモリカードに
設けられたコントローラのブロック図、図３は、図１の
メモリカードに設けられたコマンドイネーブルレジスタ
に有効と設定されているコマンドを受け取った際のコン
トローラの動作説明図、図４は、図１のメモリカードに
設けられたコマンドイネーブルレジスタに無効と設定さ
れているコマンドを受け取った際のコントローラの動作
説明図、図５は、図１のメモリカードにおける設定変更
を行うファームウェアの書き込み動作を示すフローチャ
ート、図６は、図１のメモリカードにおけるコマンドイ
ネーブルレジスタのレジスタデータの設定変更動作のフ
ローチャート、図７は、図１のメモリカードにシリアル
転送されるデータの構成説明図、図８は、図７のデータ
におけるスタートバイトの一例を示す説明図である。
【００１７】本実施の形態において、メモリカード１
は、マルチメディアカードからなり、デジタルビデオカ
メラ、携帯電話、携帯音楽プレーヤやパーソナルコンピ
ュータなどにおけるホストＨＴの外部記憶メディアとし
て用いられる。
は、マルチメディアカードからなり、デジタルビデオカ
メラ、携帯電話、携帯音楽プレーヤやパーソナルコンピ
ュータなどにおけるホストＨＴの外部記憶メディアとし
て用いられる。
【００１８】メモリカード１は、図１に示すように、フ
ラッシュメモリ（不揮発性半導体メモリ）２、ならびに
コントローラ３から構成される。フラッシュメモリ２
は、電気的にデータの書き換え、消去が可能な不揮発性
半導体メモリである。
ラッシュメモリ（不揮発性半導体メモリ）２、ならびに
コントローラ３から構成される。フラッシュメモリ２
は、電気的にデータの書き換え、消去が可能な不揮発性
半導体メモリである。
【００１９】コントローラ３は、ホストＨＴと接続され
ており、フラッシュメモリ２の制御を司り、フラッシュ
メモリ２に格納されたプログラムやデータなどを読み出
し、所定の処理を行うとともに、データの書き込み動作
指示を行う。
ており、フラッシュメモリ２の制御を司り、フラッシュ
メモリ２に格納されたプログラムやデータなどを読み出
し、所定の処理を行うとともに、データの書き込み動作
指示を行う。
【００２０】また、コントローラ３は、図２に示すよう
に、制御部４、メモリ５，５ａ、コマンドデコード回路
（コマンドデコード部）６、コマンド検出信号生成回路
（コマンド検出信号生成部、レジスタ）７、コマンドイ
ネーブルレジスタ（インデックス設定部）８、データデ
ィテクト回路（データ検出部）９、データ検出信号生成
回路（データ検出信号生成部）１０、データイネーブル
レジスタ（データ形式設定部）１１、ならびにコントロ
ールロジック１２から構成されている。
に、制御部４、メモリ５，５ａ、コマンドデコード回路
（コマンドデコード部）６、コマンド検出信号生成回路
（コマンド検出信号生成部、レジスタ）７、コマンドイ
ネーブルレジスタ（インデックス設定部）８、データデ
ィテクト回路（データ検出部）９、データ検出信号生成
回路（データ検出信号生成部）１０、データイネーブル
レジスタ（データ形式設定部）１１、ならびにコントロ
ールロジック１２から構成されている。
【００２１】制御部４は、コマンド検出信号生成回路
７、およびデータ検出信号生成回路１０から出力される
検出信号に基づいて、コマンド、データ形式が有効か無
効かを判断し、有効の場合には、所定のレスポンス処
理、およびコマンド毎に規定された処理を実行するとと
もに、コントロールロジック１２に割り込み信号を出力
してコマンド受信を知らせ、コントロールロジック１２
の制御に基づいてデータ転送などの処理を行う。
７、およびデータ検出信号生成回路１０から出力される
検出信号に基づいて、コマンド、データ形式が有効か無
効かを判断し、有効の場合には、所定のレスポンス処
理、およびコマンド毎に規定された処理を実行するとと
もに、コントロールロジック１２に割り込み信号を出力
してコマンド受信を知らせ、コントロールロジック１２
の制御に基づいてデータ転送などの処理を行う。
【００２２】メモリ５は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ
Ｍｅｍｏｒｙ）、またはＥＥＰＲＯＭ（Ｅｌｅｃｔｒ
ｉｃａｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａ
ｍｍａｂｌｅ ＲＯＭ）などの不揮発性メモリであり、
メモリ５ａは、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの揮発性メモリで
ある。
Ｍｅｍｏｒｙ）、またはＥＥＰＲＯＭ（Ｅｌｅｃｔｒ
ｉｃａｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａ
ｍｍａｂｌｅ ＲＯＭ）などの不揮発性メモリであり、
メモリ５ａは、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの揮発性メモリで
ある。
【００２３】メモリ５には、コントロールロジック１２
を動作させる制御プログラムなどが格納されており、メ
モリ５ａは、コントロールロジック１２のワークエリア
として用いられる。
を動作させる制御プログラムなどが格納されており、メ
モリ５ａは、コントロールロジック１２のワークエリア
として用いられる。
【００２４】コマンドデコード回路６は、ホストＨＴか
ら送信されたコマンドＣＭＤ０〜ＣＭＤｎをデコード
し、そのデコード結果をコマンド検出信号生成回路７に
出力する。
ら送信されたコマンドＣＭＤ０〜ＣＭＤｎをデコード
し、そのデコード結果をコマンド検出信号生成回路７に
出力する。
【００２５】このホストＨＴから発行されるコマンドＣ
ＭＤ０〜ＣＭＤｎは、カードの認識処理、リード、ライ
ト、イレースなどのメモリカード１に対して命令するす
べての処理である。
ＭＤ０〜ＣＭＤｎは、カードの認識処理、リード、ライ
ト、イレースなどのメモリカード１に対して命令するす
べての処理である。
【００２６】コマンド検出信号生成回路７は、論理積回
路７1 〜７n から構成されており、これら論理積回路７
1 〜７n は、コマンドＣＭＤ０〜ＣＭＤｎ毎にそれぞれ
対応して設けられている。コマンドデコード回路６は、
コマンドＣＭＤ０〜ＣＭＤｎのデコード結果を、対応す
る論理積回路７1 〜７n のいずれかに出力する。
路７1 〜７n から構成されており、これら論理積回路７
1 〜７n は、コマンドＣＭＤ０〜ＣＭＤｎ毎にそれぞれ
対応して設けられている。コマンドデコード回路６は、
コマンドＣＭＤ０〜ＣＭＤｎのデコード結果を、対応す
る論理積回路７1 〜７n のいずれかに出力する。
【００２７】論理積回路７1 〜７n の一方の入力部に
は、コマンドデコード回路６が接続されている。コマン
ドデコード回路６は、コマンドＣＭＤ０〜ＣＭＤｎのデ
コード結果に基づいて、対応する論理積回路７1 〜７n
のいずれかに出力する。
は、コマンドデコード回路６が接続されている。コマン
ドデコード回路６は、コマンドＣＭＤ０〜ＣＭＤｎのデ
コード結果に基づいて、対応する論理積回路７1 〜７n
のいずれかに出力する。
【００２８】また、該論理積回路７1 〜７n の他方の入
力部には、コマンドイネーブルレジスタ８に設定された
レジスタデータが入力されるように接続されている。
力部には、コマンドイネーブルレジスタ８に設定された
レジスタデータが入力されるように接続されている。
【００２９】コマンド検出信号生成回路７は、論理積回
路７1 〜７n によって、コマンドデコード回路６のデコ
ード信号とコマンドイネーブルレジスタ８に設定されて
いるレジスタデータとの論理積を取り、該当するコマン
ドの検出信号を制御部４に出力する。
路７1 〜７n によって、コマンドデコード回路６のデコ
ード信号とコマンドイネーブルレジスタ８に設定されて
いるレジスタデータとの論理積を取り、該当するコマン
ドの検出信号を制御部４に出力する。
【００３０】コマンドイネーブルレジスタ８は、ホスト
ＨＴから発行されたコマンドが有効であるか無効である
かを、個々のコマンドインデックス毎にレジスタデータ
として予め格納して設定する。この場合、有効なコマン
ドには、Ｈｉ信号が設定されている。
ＨＴから発行されたコマンドが有効であるか無効である
かを、個々のコマンドインデックス毎にレジスタデータ
として予め格納して設定する。この場合、有効なコマン
ドには、Ｈｉ信号が設定されている。
【００３１】データディテクト回路９は、ホストＨＴか
らシリアル転送によって発行されるデータ形式を検出
し、データ検出信号生成回路１０に出力する。データ検
出信号生成回路１０は、ｎ個の論理積回路１０1 〜１０
n から構成されている。
らシリアル転送によって発行されるデータ形式を検出
し、データ検出信号生成回路１０に出力する。データ検
出信号生成回路１０は、ｎ個の論理積回路１０1 〜１０
n から構成されている。
【００３２】論理積回路１０1 〜１０n の一方の入力部
には、データディテクト回路９が接続されており、該デ
ータディテクト回路９は、検出結果の信号を対応する論
理積回路１０1 〜１０n のいずれかに出力する。
には、データディテクト回路９が接続されており、該デ
ータディテクト回路９は、検出結果の信号を対応する論
理積回路１０1 〜１０n のいずれかに出力する。
【００３３】さらに、論理積回路１０1 〜１０n の他方
の入力部には、データイネーブルレジスタ１１に設定さ
れたレジスタデータが入力されるように接続されてい
る。
の入力部には、データイネーブルレジスタ１１に設定さ
れたレジスタデータが入力されるように接続されてい
る。
【００３４】データ検出信号生成回路１０は、論理積回
路１０1 〜１０n によって、データディテクト回路９の
検出信号とデータイネーブルレジスタ１１に設定されて
いるレジスタデータとの論理積を取り、該当するデータ
形式の検出信号を制御部４に出力する。
路１０1 〜１０n によって、データディテクト回路９の
検出信号とデータイネーブルレジスタ１１に設定されて
いるレジスタデータとの論理積を取り、該当するデータ
形式の検出信号を制御部４に出力する。
【００３５】データイネーブルレジスタ１１は、データ
形式Ｎｏ．０〜Ｎｏ．ｎまでのデータ形式に対応するレ
ジスタデータを設定することができ、ホストＨＴから受
け取ったデータ形式が有効であるか無効であるかを個々
のデータ形式毎にレジスタデータとして予め設定されて
いる。ここでも、有効なコマンドにはＨｉ信号が設定さ
れている。
形式Ｎｏ．０〜Ｎｏ．ｎまでのデータ形式に対応するレ
ジスタデータを設定することができ、ホストＨＴから受
け取ったデータ形式が有効であるか無効であるかを個々
のデータ形式毎にレジスタデータとして予め設定されて
いる。ここでも、有効なコマンドにはＨｉ信号が設定さ
れている。
【００３６】コントロールロジック１２は、コマンドイ
ネーブルレジスタ８、ならびにデータイネーブルレジス
タ１１に、レジスタデータを設定する制御を司るととも
に、コントローラ３におけるすべての制御を司る。
ネーブルレジスタ８、ならびにデータイネーブルレジス
タ１１に、レジスタデータを設定する制御を司るととも
に、コントローラ３におけるすべての制御を司る。
【００３７】次に、本実施の形態のメモリカード１にお
ける作用について説明する。
ける作用について説明する。
【００３８】まず、コマンドイネーブルレジスタ８に有
効と設定されているコマンドがホストＨＴから入力され
た場合のメモリカードの動作について、図３を用いて説
明する。この図３においては、コマンド入力時の動作を
説明した図であるので、データディテクト回路９、デー
タ検出信号生成回路１０、およびデータイネーブルレジ
スタ１１は省略している。
効と設定されているコマンドがホストＨＴから入力され
た場合のメモリカードの動作について、図３を用いて説
明する。この図３においては、コマンド入力時の動作を
説明した図であるので、データディテクト回路９、デー
タ検出信号生成回路１０、およびデータイネーブルレジ
スタ１１は省略している。
【００３９】さらに、図３では、予めコマンドイネーブ
ルレジスタ８のレジスタデータが、コマンドＣＭＤ０〜
ＣＭＤｎ−１までが有効（Ｈｉ）に設定され、コマンド
ＣＭＤｎが無効（Ｌｏ）に設定されているものとする。
ルレジスタ８のレジスタデータが、コマンドＣＭＤ０〜
ＣＭＤｎ−１までが有効（Ｈｉ）に設定され、コマンド
ＣＭＤｎが無効（Ｌｏ）に設定されているものとする。
【００４０】図３に示すように、ホストＨＴから、ある
コマンドＣＭＤ１が転送されると、このコマンドＣＭＤ
１は、コマンドデコード回路６に入力される。コマンド
デコード回路６は、受け取ったコマンドＣＭＤ１をデコ
ードし、該コマンドＣＭＤ１に対応するコマンド検出信
号生成回路７の論理積回路７2 の一方の入力部に、デコ
ード結果の信号（Ｈｉ）を出力する。
コマンドＣＭＤ１が転送されると、このコマンドＣＭＤ
１は、コマンドデコード回路６に入力される。コマンド
デコード回路６は、受け取ったコマンドＣＭＤ１をデコ
ードし、該コマンドＣＭＤ１に対応するコマンド検出信
号生成回路７の論理積回路７2 の一方の入力部に、デコ
ード結果の信号（Ｈｉ）を出力する。
【００４１】前述したように、コマンドイネーブルレジ
スタ８は、コマンドＣＭＤ０〜ＣＭＤｎ−１が有効（Ｈ
ｉ）、コマンドＣＭＤｎが無効（Ｌｏ）に設定されてい
るので、コマンド検出信号生成回路７の論理積回路７1
〜７n-1 の他方の入力部にはＨｉ信号が入力され、論理
積回路７n の他方の入力部にはＬｏ信号が入力されてい
ることになる。
スタ８は、コマンドＣＭＤ０〜ＣＭＤｎ−１が有効（Ｈ
ｉ）、コマンドＣＭＤｎが無効（Ｌｏ）に設定されてい
るので、コマンド検出信号生成回路７の論理積回路７1
〜７n-1 の他方の入力部にはＨｉ信号が入力され、論理
積回路７n の他方の入力部にはＬｏ信号が入力されてい
ることになる。
【００４２】よって、論理積回路７2 の両方の入力部に
はＨｉ信号がそれぞれ入力されることになり、該論理積
回路７2 からは検出信号としてＨｉレベルの信号が出力
される。他の論理積回路７1 ，７3 〜７n においては、
一方の入力部にＨｉ信号が入力されないのでＬｏ信号出
力となっている。
はＨｉ信号がそれぞれ入力されることになり、該論理積
回路７2 からは検出信号としてＨｉレベルの信号が出力
される。他の論理積回路７1 ，７3 〜７n においては、
一方の入力部にＨｉ信号が入力されないのでＬｏ信号出
力となっている。
【００４３】該論理積回路７2 の検出信号を制御部４が
受けると、制御部４は、コントロールロジック１２に割
り込み信号を出力し、その割り込み信号を受け取ったコ
ントロールロジック１２は、コマンドＣＭＤ１に対応す
るレスポンス処理、ならびに該コマンドＣＭＤ１によっ
て規定された処理を実行する。
受けると、制御部４は、コントロールロジック１２に割
り込み信号を出力し、その割り込み信号を受け取ったコ
ントロールロジック１２は、コマンドＣＭＤ１に対応す
るレスポンス処理、ならびに該コマンドＣＭＤ１によっ
て規定された処理を実行する。
【００４４】また、コマンドイネーブルレジスタ８に無
効と設定されているコマンドがホストＨＴから入力され
た際のメモリカード１の動作について、図４を用いて説
明する。この図４においても、コマンド入力時の動作を
説明図であるので、データディテクト回路９、データ検
出信号生成回路１０、およびデータイネーブルレジスタ
１１は省略している。
効と設定されているコマンドがホストＨＴから入力され
た際のメモリカード１の動作について、図４を用いて説
明する。この図４においても、コマンド入力時の動作を
説明図であるので、データディテクト回路９、データ検
出信号生成回路１０、およびデータイネーブルレジスタ
１１は省略している。
【００４５】さらに、図４でも、予めコマンドイネーブ
ルレジスタ８のレジスタデータが、コマンドＣＭＤ０〜
ＣＭＤｎ−１までが有効（Ｈｉ）に設定され、コマンド
ＣＭＤｎが無効（Ｌｏ）に設定されているもとする。
ルレジスタ８のレジスタデータが、コマンドＣＭＤ０〜
ＣＭＤｎ−１までが有効（Ｈｉ）に設定され、コマンド
ＣＭＤｎが無効（Ｌｏ）に設定されているもとする。
【００４６】図４に示すように、ホストＨＴから、ある
コマンドＣＭＤｎが転送されると、該コマンドＣＭＤｎ
がコマンドデコード回路６に入力される。コマンドデコ
ード回路６は、受け取ったコマンドＣＭＤｎをデコード
し、該コマンドＣＭＤｎに対応するコマンド検出信号生
成回路７の論理積回路７n の一方の入力部に、Ｈｉ信号
を出力する。
コマンドＣＭＤｎが転送されると、該コマンドＣＭＤｎ
がコマンドデコード回路６に入力される。コマンドデコ
ード回路６は、受け取ったコマンドＣＭＤｎをデコード
し、該コマンドＣＭＤｎに対応するコマンド検出信号生
成回路７の論理積回路７n の一方の入力部に、Ｈｉ信号
を出力する。
【００４７】ここでも、コマンドイネーブルレジスタ８
は、コマンドＣＭＤ０〜ＣＭＤｎ−１が有効（Ｈｉ）、
コマンドＣＭＤｎが無効（Ｌｏ）に設定されているの
で、コマンド検出信号生成回路７の論理積回路７1 〜７
n-1 の他方の入力部にはＨｉ信号が入力され、論理積回
路７n の他方の入力部にはＬｏ信号が入力されているこ
とになる。
は、コマンドＣＭＤ０〜ＣＭＤｎ−１が有効（Ｈｉ）、
コマンドＣＭＤｎが無効（Ｌｏ）に設定されているの
で、コマンド検出信号生成回路７の論理積回路７1 〜７
n-1 の他方の入力部にはＨｉ信号が入力され、論理積回
路７n の他方の入力部にはＬｏ信号が入力されているこ
とになる。
【００４８】論理積回路７n の一方の入力部だけにＨｉ
信号が入力されることになり、該論理積回路７2 からは
検出信号が出力されず、Ｌｏ信号のままとなる。他の論
理積回路７1 ，７3 〜７n においても同様に、一方の入
力部にはＨｉ信号が入力されないのでＬｏ信号出力とな
っている。
信号が入力されることになり、該論理積回路７2 からは
検出信号が出力されず、Ｌｏ信号のままとなる。他の論
理積回路７1 ，７3 〜７n においても同様に、一方の入
力部にはＨｉ信号が入力されないのでＬｏ信号出力とな
っている。
【００４９】よって、制御部４には検出信号が入力され
ないので、コントロールロジック１２が入力されたコマ
ンドＣＭＤｎを無視し、結果的にコマンドＣＭＤｎは無
効となる。
ないので、コントロールロジック１２が入力されたコマ
ンドＣＭＤｎを無視し、結果的にコマンドＣＭＤｎは無
効となる。
【００５０】また、コマンドイネーブルレジスタ８によ
るコマンドＣＭＤ１〜ＣＭＤｎの有効／無効の設定変更
について説明する。
るコマンドＣＭＤ１〜ＣＭＤｎの有効／無効の設定変更
について説明する。
【００５１】このコマンドイネーブルレジスタ８の設定
変更を行うファームウェアの書き込みについて、図５の
フローチャートを用いて説明する。
変更を行うファームウェアの書き込みについて、図５の
フローチャートを用いて説明する。
【００５２】まず、製品出荷前のメモリカード１をエミ
ュレータに搭載し、電源電圧を供給する。これにより、
メモリカード１は、初期化動作としてパワーオンリセッ
ト処理を行う（ステップＳ１０１）。このステップＳ１
０１の処理において、コマンドイネーブルレジスタ８に
は初期設定のレジスタデータが設定される。
ュレータに搭載し、電源電圧を供給する。これにより、
メモリカード１は、初期化動作としてパワーオンリセッ
ト処理を行う（ステップＳ１０１）。このステップＳ１
０１の処理において、コマンドイネーブルレジスタ８に
は初期設定のレジスタデータが設定される。
【００５３】パワーオンリセット処理が終了すると、メ
モリカード１は、コマンド待ち状態となる（ステップＳ
１０２）。このとき、エミュレータから、メモリカード
１のシステム情報の書き換え、および不良解析などに使
用するデバッグコマンドを発行し（ステップＳ１０
３）、該メモリカード１をデバッグモードに移行させ
る。
モリカード１は、コマンド待ち状態となる（ステップＳ
１０２）。このとき、エミュレータから、メモリカード
１のシステム情報の書き換え、および不良解析などに使
用するデバッグコマンドを発行し（ステップＳ１０
３）、該メモリカード１をデバッグモードに移行させ
る。
【００５４】その後、エミュレータからファームウェア
データ書き込みコマンドを発行し（ステップＳ１０
４）、変更したレジスタデータを含むモジュール単位の
ファームウェアデータを出力する。
データ書き込みコマンドを発行し（ステップＳ１０
４）、変更したレジスタデータを含むモジュール単位の
ファームウェアデータを出力する。
【００５５】メモリカード１が、変更したレジスタデー
タを含むファームウェアデータを受信すると（ステップ
Ｓ１０５）、コントロールロジック１２によって、受信
したファームウェアデータがフラッシュメモリ２のある
特定領域に書き込まれる（ステップＳ１０６）。これに
より、ファームウェアデータの書き込みが終了となる。
タを含むファームウェアデータを受信すると（ステップ
Ｓ１０５）、コントロールロジック１２によって、受信
したファームウェアデータがフラッシュメモリ２のある
特定領域に書き込まれる（ステップＳ１０６）。これに
より、ファームウェアデータの書き込みが終了となる。
【００５６】次に、コマンドイネーブルレジスタ８のレ
ジスタデータの設定変更について、図６のフローチャー
トを用いて説明する。
ジスタデータの設定変更について、図６のフローチャー
トを用いて説明する。
【００５７】メモリカード１に電源が投入されると、コ
ントロールロジック１２の初期設定が行われる（ステッ
プＳ２０１）。その後、メモリ５に格納されたファーム
ウェアデータに基づいて、コマンドイネーブルレジスタ
８におけるレジスタデータの初期設定が行われる（ステ
ップＳ２０２）。
ントロールロジック１２の初期設定が行われる（ステッ
プＳ２０１）。その後、メモリ５に格納されたファーム
ウェアデータに基づいて、コマンドイネーブルレジスタ
８におけるレジスタデータの初期設定が行われる（ステ
ップＳ２０２）。
【００５８】そして、コントロールロジック１２がフラ
ッシュメモリ２の特定領域を検索し、ファームウェアの
有無をチェックする（ステップＳ２０３）。このステッ
プＳ２０３の処理において、検索した特定領域にファー
ムウェアが存在する場合には、そのファームウェアを読
み込み、メモリ５ａに一時的に格納する（ステップＳ２
０４）。
ッシュメモリ２の特定領域を検索し、ファームウェアの
有無をチェックする（ステップＳ２０３）。このステッ
プＳ２０３の処理において、検索した特定領域にファー
ムウェアが存在する場合には、そのファームウェアを読
み込み、メモリ５ａに一時的に格納する（ステップＳ２
０４）。
【００５９】コントロールロジック１２は、メモリ５ａ
に格納されたファームウェアデータに基づいてコマンド
イネーブルレジスタ８のレジスタデータを新たに設定し
（ステップＳ２０５）、パワーオンリセット処理を終了
する（ステップＳ２０６）。
に格納されたファームウェアデータに基づいてコマンド
イネーブルレジスタ８のレジスタデータを新たに設定し
（ステップＳ２０５）、パワーオンリセット処理を終了
する（ステップＳ２０６）。
【００６０】また、ステップＳ２０３の処理において、
特定領域にファームウェアが存在しない場合も、ステッ
プＳ２０６の処理を行う。
特定領域にファームウェアが存在しない場合も、ステッ
プＳ２０６の処理を行う。
【００６１】そして、これらの処理によってパワーオン
リセット処理が終了となり、レジスタデータが変更され
たことになり、メモリカード１は、コマンド待ち状態と
なる。
リセット処理が終了となり、レジスタデータが変更され
たことになり、メモリカード１は、コマンド待ち状態と
なる。
【００６２】さらに、データイネーブルレジスタ１１に
設定されたレジスタデータによるシリアル転送のデータ
形式の有効／無効の判断について説明する。
設定されたレジスタデータによるシリアル転送のデータ
形式の有効／無効の判断について説明する。
【００６３】まず、転送されるシリアルのデータは、図
７に示すように、スタートバイト、８〜２０４８ビット
のデータ、ならびに１６ビットのＣＲＣ（Ｃｙｃｌｅ
Ｒｅｄｕｎｄａｎｃｙ Ｃｏｄｅｓ）データから構成さ
れている。
７に示すように、スタートバイト、８〜２０４８ビット
のデータ、ならびに１６ビットのＣＲＣ（Ｃｙｃｌｅ
Ｒｅｄｕｎｄａｎｃｙ Ｃｏｄｅｓ）データから構成さ
れている。
【００６４】スタートバイトは、データの転送開始を示
すデータである。このスタートバイトは、図８に示すよ
うに、１コマンドに対して１ブロックの転送が可能なシ
ングルブロックライト時、ならびに１コマンドに対して
複数のブロックの転送が可能なマルチブロックライト時
などのデータ形式毎にそれぞれ設定されている。
すデータである。このスタートバイトは、図８に示すよ
うに、１コマンドに対して１ブロックの転送が可能なシ
ングルブロックライト時、ならびに１コマンドに対して
複数のブロックの転送が可能なマルチブロックライト時
などのデータ形式毎にそれぞれ設定されている。
【００６５】たとえば、データイネーブルレジスタ１１
におけるデータ形式Ｎｏ．０〜Ｎｏ．ｎのうち、データ
形式Ｎｏ．０にシングルブロックライトが、データ形式
Ｎｏ．１にマルチブロックライトがそれぞれ割り付けら
れているものとする。
におけるデータ形式Ｎｏ．０〜Ｎｏ．ｎのうち、データ
形式Ｎｏ．０にシングルブロックライトが、データ形式
Ｎｏ．１にマルチブロックライトがそれぞれ割り付けら
れているものとする。
【００６６】この場合、データ形式Ｎｏ．０、およびデ
ータ形式Ｎｏ．１のレジスタデータがいずれもＨｉ信号
に設定されていれば、シングルブロックライト、マルチ
ブロックライトの両方が有効に設定されている。
ータ形式Ｎｏ．１のレジスタデータがいずれもＨｉ信号
に設定されていれば、シングルブロックライト、マルチ
ブロックライトの両方が有効に設定されている。
【００６７】このとき、データ形式Ｎｏ．１のスタート
バイトがホストＨＴから転送されると、データディテク
ト回路９は、該データ形式Ｎｏ．１に対応するデータ検
出信号生成回路１０の論理積回路１０2 の一方の入力部
に、デコード結果の信号（Ｈｉ）を出力する。
バイトがホストＨＴから転送されると、データディテク
ト回路９は、該データ形式Ｎｏ．１に対応するデータ検
出信号生成回路１０の論理積回路１０2 の一方の入力部
に、デコード結果の信号（Ｈｉ）を出力する。
【００６８】前述したように、コマンドイネーブルレジ
スタ８は、データ形式Ｎｏ．１が有効（Ｈｉ）に設定さ
れているので、論理積回路１０2 からはデータ形式Ｎ
ｏ．１を検出した検出信号（Ｈｉ）を出力する。制御部
４が検出信号を受けとるとコントロールロジック１２
は、ホストＨＴから転送されたデータを受け取り、所定
の処理を行う。
スタ８は、データ形式Ｎｏ．１が有効（Ｈｉ）に設定さ
れているので、論理積回路１０2 からはデータ形式Ｎ
ｏ．１を検出した検出信号（Ｈｉ）を出力する。制御部
４が検出信号を受けとるとコントロールロジック１２
は、ホストＨＴから転送されたデータを受け取り、所定
の処理を行う。
【００６９】また、データイネーブルレジスタ１１のデ
ータ形式Ｎｏ．１に対応するレジスタデータが、無効
（Ｌｏ）に設定されている際には、データ形式Ｎｏ．１
のスタートバイトがホストＨＴから転送されても、デー
タ検出信号生成回路１０の論理積回路１０2 が、Ｌｏ信
号出力となるので、コントロールロジック１２は、ホス
トＨＴから転送されたデータを受け付けない。
ータ形式Ｎｏ．１に対応するレジスタデータが、無効
（Ｌｏ）に設定されている際には、データ形式Ｎｏ．１
のスタートバイトがホストＨＴから転送されても、デー
タ検出信号生成回路１０の論理積回路１０2 が、Ｌｏ信
号出力となるので、コントロールロジック１２は、ホス
トＨＴから転送されたデータを受け付けない。
【００７０】さらに、このデータイネーブルレジスタ１
１におけるレジスタデータにおいても、前述したステッ
プＳ１０１〜Ｓ１０６処理、ならびにステップＳ２０１
〜Ｓ２０７の処理によって設定変更することができる。
１におけるレジスタデータにおいても、前述したステッ
プＳ１０１〜Ｓ１０６処理、ならびにステップＳ２０１
〜Ｓ２０７の処理によって設定変更することができる。
【００７１】それにより、本実施の形態によれば、コマ
ンドイネーブルレジスタ８、ならびにデータイネーブル
レジスタ１１のレジスタデータをファームウェアデータ
によって変更するだけで、コマンド、データ形式の有効
／無効をそれぞれ設定することができるので、マルチメ
ディアカード規格に仕様変更や追加などにフレキシブル
に対応することができる。
ンドイネーブルレジスタ８、ならびにデータイネーブル
レジスタ１１のレジスタデータをファームウェアデータ
によって変更するだけで、コマンド、データ形式の有効
／無効をそれぞれ設定することができるので、マルチメ
ディアカード規格に仕様変更や追加などにフレキシブル
に対応することができる。
【００７２】また、マルチメディアカード規格に仕様変
更や追加に伴うメモリカード１のハードウェアの変更な
どが不要となるので、該メモリカード１を低コストで、
かつ短期間に市場に投入することができる。
更や追加に伴うメモリカード１のハードウェアの変更な
どが不要となるので、該メモリカード１を低コストで、
かつ短期間に市場に投入することができる。
【００７３】さらに、本実施の形態においては、各コマ
ンド、ならびにデータ形式の有効／無効を設定すること
のできるメモリカード１について記載したが、これらコ
マンド、データ形式の有効／無効の設定だけではなく、
ホストＨＴに対して返信するコマンド毎に規定されたフ
ォーマットのレスポンスを選択する機能を備えるように
してもよい。
ンド、ならびにデータ形式の有効／無効を設定すること
のできるメモリカード１について記載したが、これらコ
マンド、データ形式の有効／無効の設定だけではなく、
ホストＨＴに対して返信するコマンド毎に規定されたフ
ォーマットのレスポンスを選択する機能を備えるように
してもよい。
【００７４】この場合、メモリカード１のコントローラ
３ａには、図９に示すように、レスポンス生成回路１３
が新たに追加された構成になっている。さらに、コマン
ドイネーブルレジスタ８ａには、新たに各々のコマンド
インデックス毎に対応したレスポンスのタイプを選択す
るレスポンスタイプセレクト信号を設定する機能が付加
されている。ここで、図９においては、データディテク
ト回路９、データ検出信号生成回路１０、およびデータ
イネーブルレジスタ１１はそれぞれ省略している。
３ａには、図９に示すように、レスポンス生成回路１３
が新たに追加された構成になっている。さらに、コマン
ドイネーブルレジスタ８ａには、新たに各々のコマンド
インデックス毎に対応したレスポンスのタイプを選択す
るレスポンスタイプセレクト信号を設定する機能が付加
されている。ここで、図９においては、データディテク
ト回路９、データ検出信号生成回路１０、およびデータ
イネーブルレジスタ１１はそれぞれ省略している。
【００７５】レスポンス生成回路１３は、コマンドイネ
ーブルレジスタ８ａに設定されたレスポンスタイプセレ
クト信号に基づいて、各々のコマンドインデックス毎に
対応したレスポンスを生成してホストＨＴに返信する。
ーブルレジスタ８ａに設定されたレスポンスタイプセレ
クト信号に基づいて、各々のコマンドインデックス毎に
対応したレスポンスを生成してホストＨＴに返信する。
【００７６】レスポンス生成回路１３は、たとえば、２
ビットのレスポンスタイプセレクト信号から対応するレ
スポンスを生成し、ホストＨＴに返信する。たとえば、
ホストＨＴに返信するレスポンスが、レスポンスＴｙｐ
ｅ０〜Ｔｙｐｅ３まであり、レスポンスタイプＴｙｐｅ
０には、’００’、Ｔｙｐｅ１は’０１’、レスポンス
タイプＴｙｐｅ２には’１０’Ｔｙｐｅ３は’１１’が
それぞれ設定されていものとする。
ビットのレスポンスタイプセレクト信号から対応するレ
スポンスを生成し、ホストＨＴに返信する。たとえば、
ホストＨＴに返信するレスポンスが、レスポンスＴｙｐ
ｅ０〜Ｔｙｐｅ３まであり、レスポンスタイプＴｙｐｅ
０には、’００’、Ｔｙｐｅ１は’０１’、レスポンス
タイプＴｙｐｅ２には’１０’Ｔｙｐｅ３は’１１’が
それぞれ設定されていものとする。
【００７７】そして、ホストＨＴから有効なコマンドＣ
ＭＤ１が入力された際には、コントロールロジック１２
の制御に基づいてレスポンス生成回路１３が、該コマン
ドＣＭＤ１に対応するレスポンスタイプセレクト信号を
読み出す。
ＭＤ１が入力された際には、コントロールロジック１２
の制御に基づいてレスポンス生成回路１３が、該コマン
ドＣＭＤ１に対応するレスポンスタイプセレクト信号を
読み出す。
【００７８】レスポンス信号’１１’を読み出したレス
ポンス生成回路１３は、コマンドＣＭＤ１に対応するレ
スポンスＴｙｐｅ３のレスポンスを生成してホストＨＴ
に返信する。
ポンス生成回路１３は、コマンドＣＭＤ１に対応するレ
スポンスＴｙｐｅ３のレスポンスを生成してホストＨＴ
に返信する。
【００７９】それにより、コマンドイネーブルレジスタ
８ａのレスポンスタイプセレクト信号を変更するだけ
で、対応できるレスポンス処理の仕様追加、変更に対応
することができ、メモリカード１の対応をフレキシブル
にすることができる。
８ａのレスポンスタイプセレクト信号を変更するだけ
で、対応できるレスポンス処理の仕様追加、変更に対応
することができ、メモリカード１の対応をフレキシブル
にすることができる。
【００８０】さらに、コントロールロジック１２への割
り込み信号発生を制御するレジスタを追加し、コマンド
毎に割り込み信号の発生を制御できるようにしてもよ
い。
り込み信号発生を制御するレジスタを追加し、コマンド
毎に割り込み信号の発生を制御できるようにしてもよ
い。
【００８１】これにより、コマンドに対するレスポンス
は返すが、コントロールロジック制御による内部動作を
実施しないように変更可能となる。
は返すが、コントロールロジック制御による内部動作を
実施しないように変更可能となる。
【００８２】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００８３】前記実施の形態では、各々のコマンド毎に
レジスタデータを設定する構成としたが、基本コマン
ド、消去コマンド、リードコマンド、ライトコマンドな
どのコマンドクラス毎に一括して有効／無効を設定する
ようにしてもよい。
レジスタデータを設定する構成としたが、基本コマン
ド、消去コマンド、リードコマンド、ライトコマンドな
どのコマンドクラス毎に一括して有効／無効を設定する
ようにしてもよい。
【００８４】たとえば、コマンドＣＭＤ０〜ＣＭＤ６ま
でのコマンドがある場合に、前記実施の形態では、図１
０の上方に示すように、コマンドＣＭＤ０〜ＣＭＤ６に
有効（Ｈｉ）、あるいは無効（Ｌｏ）のレジスタデータ
をそれぞれ設定していたが、図１０の下方に示すよう
に、コマンドＣＭＤ０〜ＣＭＤ２、コマンドＣＭＤ３，
ＣＭＤ４、およびコマンドＣＭＤ５，ＣＭＤ６をまとめ
て有効／無効のレジスタデータをそれぞれ設定するよう
にしてもよい。
でのコマンドがある場合に、前記実施の形態では、図１
０の上方に示すように、コマンドＣＭＤ０〜ＣＭＤ６に
有効（Ｈｉ）、あるいは無効（Ｌｏ）のレジスタデータ
をそれぞれ設定していたが、図１０の下方に示すよう
に、コマンドＣＭＤ０〜ＣＭＤ２、コマンドＣＭＤ３，
ＣＭＤ４、およびコマンドＣＭＤ５，ＣＭＤ６をまとめ
て有効／無効のレジスタデータをそれぞれ設定するよう
にしてもよい。
【００８５】それにより、レジスタ数を削減により回路
規模を小さくすることができ、メモリカード１の低コス
ト化が可能になるとともに、ファームウェアデータの設
定作業を簡略化することができる。
規模を小さくすることができ、メモリカード１の低コス
ト化が可能になるとともに、ファームウェアデータの設
定作業を簡略化することができる。
【００８６】また、制御プログラムなどが格納されたメ
モリに、デフォルトでサポートしていないコマンドの処
理プログラムを格納しておき、予め取り決めしておいた
ホストコマンドによってコマンドイネーブルレジスタの
レジスタデータを設定変更するようにしてもよい。
モリに、デフォルトでサポートしていないコマンドの処
理プログラムを格納しておき、予め取り決めしておいた
ホストコマンドによってコマンドイネーブルレジスタの
レジスタデータを設定変更するようにしてもよい。
【００８７】それにより、ファームウェアデータを変更
することなく、コマンドの追加、またはホスト専用のコ
マンドなどをサポートすることができる。
することなく、コマンドの追加、またはホスト専用のコ
マンドなどをサポートすることができる。
【００８８】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００８９】（１）ファームウェアデータを書き換える
だけで、コマンドやデータ形式などの変更、追加に迅速
に対応することができる。
だけで、コマンドやデータ形式などの変更、追加に迅速
に対応することができる。
【００９０】（２）また、マルチメディアカード規格に
仕様変更や追加などが生じても、メモリカードのハード
ウェア変更を不要にすることができる。
仕様変更や追加などが生じても、メモリカードのハード
ウェア変更を不要にすることができる。
【００９１】（３）上記（１）、（２）により、新しい
マルチメディアカード規格に対応したメモリカードの製
品、またはサンプルをいち早く、かつ低コストで提供す
ることが可能となり、市場変化にフレキシブルに対応す
ることができる。
マルチメディアカード規格に対応したメモリカードの製
品、またはサンプルをいち早く、かつ低コストで提供す
ることが可能となり、市場変化にフレキシブルに対応す
ることができる。
【図１】本発明の一実施の形態によるメモリカードのブ
ロック図である。
ロック図である。
【図２】図１のメモリカードに設けられたコントローラ
のブロック図である。
のブロック図である。
【図３】図１のメモリカードに設けられたコマンドイネ
ーブルレジスタに有効と設定されているコマンドを受け
取った際のコントローラの動作説明図である。
ーブルレジスタに有効と設定されているコマンドを受け
取った際のコントローラの動作説明図である。
【図４】図１のメモリカードに設けられたコマンドイネ
ーブルレジスタに無効と設定されているコマンドを受け
取った際のコントローラの動作説明図である。
ーブルレジスタに無効と設定されているコマンドを受け
取った際のコントローラの動作説明図である。
【図５】図１のメモリカードにおける設定変更を行うフ
ァームウェアの書き込み動作を示すフローチャートであ
る。
ァームウェアの書き込み動作を示すフローチャートであ
る。
【図６】図１のメモリカードにおけるコマンドイネーブ
ルレジスタのレジスタデータの設定変更動作のフローチ
ャートである。
ルレジスタのレジスタデータの設定変更動作のフローチ
ャートである。
【図７】図１のメモリカードにシリアル転送されるデー
タの構成説明図である。
タの構成説明図である。
【図８】図７のデータにおけるスタートバイトの一例を
示す説明図である。
示す説明図である。
【図９】本発明の他の実施の形態によるメモリカードに
設けられたコントローラの動作説明図である。
設けられたコントローラの動作説明図である。
【図１０】本発明の他の実施の形態によるメモリカード
のコマンドイネーブルレジスタに設定されるレジスタデ
ータの設定例を示す説明図である。
のコマンドイネーブルレジスタに設定されるレジスタデ
ータの設定例を示す説明図である。
１ メモリカード
２ フラッシュメモリ（不揮発性半導体メモリ）
３ コントローラ
４ 制御部
５，５ａ メモリ
６ コマンドデコード回路（コマンドデコード部）
７ コマンド検出信号生成回路（コマンド検出信号生成
部、レジスタ） ７1 〜７n 論理積回路 ８ コマンドイネーブルレジスタ（インデックス設定
部） ９ データディテクト回路（データ検出部） １０ データ検出信号生成回路（データ検出信号生成
部） １０1 〜１０n 論理積回路 １１ データイネーブルレジスタ（データ形式設定部） １２ コントロールロジック ＨＴ ホスト
部、レジスタ） ７1 〜７n 論理積回路 ８ コマンドイネーブルレジスタ（インデックス設定
部） ９ データディテクト回路（データ検出部） １０ データ検出信号生成回路（データ検出信号生成
部） １０1 〜１０n 論理積回路 １１ データイネーブルレジスタ（データ形式設定部） １２ コントロールロジック ＨＴ ホスト
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 松本 征人
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
(72)発明者 伊澤 和人
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
(72)発明者 金森 賢樹
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
Ｆターム(参考） 5B035 BB09 CA29
5B058 CA23 CA26
Claims (7)
- 【請求項１】 複数の不揮発性メモリセルを有し、所定
の情報を格納可能な不揮発性半導体メモリと、外部から
発行されたコマンドに基づいて前記不揮発性半導体メモ
リの動作指示を行うコントローラとからなるメモリカー
ドであって、 前記コントローラは、 外部から発行されるコマンドをデコードするコマンドデ
コード部と、 前記外部から発行される各々のコマンドが、有効か無効
かをインデックス毎に設定したインデックス設定部と、 前記コマンドデコード部のデコード結果と前記インデッ
クス設定部の設定値とに基づいて、前記外部から発行さ
れたコマンドが有効か無効かを判断し、検出信号として
出力するコマンド検出信号生成部とを備えたことを特徴
とするメモリカード。 - 【請求項２】 請求項１記載のメモリカードにおいて、
前記インデックス設定部はレジスタであり、各々のコマ
ンドの有効、無効の設定を、ファームウェアデータによ
り任意に変更できることを特徴とするメモリカード。 - 【請求項３】 複数の不揮発性メモリセルを有し、所定
の情報を格納可能な不揮発性半導体メモリと、外部から
発行されたコマンドに基づいて前記不揮発性半導体メモ
リの動作指示を行うコントローラとからなるメモリカー
ドであって、 前記コントローラは、 外部から発行されるコマンドをデコードし、前記コマン
ドのインデックスを判断し、所定の出力先にデコード信
号を出力するコマンドデコード部と、 前記各々のコマンドのインデックス毎に有効、無効のデ
ータが設定されたインデックス設定部と、 前記コマンドデコード部のデコード信号から前記外部か
ら発行されたコマンドのインデックスを特定するととも
に、前記インデックス設定部に設定されたデータから前
記特定したインデックスのコマンドが有効か無効かを判
断し、前記コマンドが有効の際には、前記コマンドに対
応するレスポンス処理、ならびに前記コマンドによって
規定された処理を実行させる検出信号を出力するコマン
ド検出信号生成部とを備えたことを特徴とするメモリカ
ード。 - 【請求項４】 請求項１〜３のいずれか１項に記載のメ
モリカードにおいて、 前記コントローラに、 外部から入力されるデータ形式を検出するデータ検出部
と、 各々のデータ形式毎に、前記外部から入力されるデータ
形式が有効か無効かのデータを設定したデータ形式設定
部と、 前記データ検出部の検出結果と前記データ形式設定部の
設定値とに基づいて、前記外部から発行されたデータが
有効か無効かを判断し、検出信号として出力するデータ
検出信号生成部とを備えたことを特徴とするメモリカー
ド。 - 【請求項５】 請求項４記載のメモリカードにおいて、
前記データ形式設定部はレジスタであり、各々のデータ
形式の有効、無効の設定を、ファームウェアデータによ
り任意に変更できることを特徴とするメモリカード。 - 【請求項６】 外部より動作指示信号と動作電圧とが供
給され、前記動作指示信号に応じて、コントローラが不
揮発性半導体メモリにアクセスし、情報の格納、または
情報の読み出しを行うメモリカードのデータ書き換え方
法であって、 前記外部からファームウェアデータの書き込みを要求す
るコマンドを受け取り、書き込まれるファームウェアデ
ータを受信するステップと、 前記受信したファームウェアデータを前記不揮発性半導
体メモリのある領域に書き込むステップと、 前記メモリカードの初期設定後、インデックス設定部の
初期データを設定するステップと、 前記不揮発性半導体メモリにアクセスし、ファームウェ
アデータの有無をチェックするステップと、 前記不揮発性半導体メモリに、ファームウェアデータが
存在する場合、前記ファームウェアデータを読み込み、
前記ファームウェアデータに基づいて前記インデックス
設定部のデータを書き込み、新たに設定するステップと
を有することを特徴とするメモリカードのデータ書き換
え方法。 - 【請求項７】 外部より動作指示信号と動作電圧とが供
給され、前記動作指示信号に応じて、コントローラが不
揮発性半導体メモリにアクセスし、情報の格納、または
情報の読み出しを行うメモリカードのデータ書き換え方
法であって、 前記外部からファームウェアデータの書き込みを要求す
るコマンドを受け取り、書き込まれるファームウェアデ
ータを受信するステップと、 前記受信したファームウェアデータを前記不揮発性半導
体メモリのある領域に書き込むステップと、 前記メモリカードの初期設定後、データ形式設定部の初
期データを設定するステップと、 前記不揮発性半導体メモリにアクセスし、ファームウェ
アデータの有無をチェックするステップと、 前記不揮発性半導体メモリに、前記ファームウェアデー
タが存在する場合、前記ファームウェアデータを読み込
み、前記ファームウェアデータに基づいて前記データ形
式設定部のデータを書き込み、新たに設定するステップ
とを有することを特徴とするメモリカードのデータ書き
換え方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278585A JP4294894B2 (ja) | 2001-09-13 | 2001-09-13 | メモリカード |
| CNB028163583A CN100412893C (zh) | 2001-09-13 | 2002-05-10 | 存储卡 |
| US10/486,651 US20040236909A1 (en) | 2001-09-13 | 2002-05-10 | Memory card and data rewriting method |
| PCT/JP2002/004548 WO2003025849A1 (fr) | 2001-09-13 | 2002-05-10 | Carte memoire et procede de reecriture de donnees |
| KR10-2004-7002431A KR20040032935A (ko) | 2001-09-13 | 2002-05-10 | 메모리 카드 및 데이터 재기입 방법 |
| US11/802,998 US7908424B2 (en) | 2001-09-13 | 2007-05-29 | Memory card and data rewriting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278585A JP4294894B2 (ja) | 2001-09-13 | 2001-09-13 | メモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003085509A true JP2003085509A (ja) | 2003-03-20 |
| JP4294894B2 JP4294894B2 (ja) | 2009-07-15 |
Family
ID=19102928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001278585A Expired - Fee Related JP4294894B2 (ja) | 2001-09-13 | 2001-09-13 | メモリカード |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20040236909A1 (ja) |
| JP (1) | JP4294894B2 (ja) |
| KR (1) | KR20040032935A (ja) |
| CN (1) | CN100412893C (ja) |
| WO (1) | WO2003025849A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6996005B2 (en) | 2003-02-26 | 2006-02-07 | Renesas Technology Corp. | Nonvolatile memory card |
| JP2007122241A (ja) * | 2005-10-26 | 2007-05-17 | Renesas Technology Corp | メモリカードコントローラ及びメモリカード |
| JP2008250395A (ja) * | 2007-03-29 | 2008-10-16 | Megachips Lsi Solutions Inc | メモリシステム及びコンピュータシステム |
| WO2009060495A1 (ja) * | 2007-11-05 | 2009-05-14 | Fujitsu Limited | 半導体記憶装置およびその制御方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7334077B2 (en) * | 2003-10-17 | 2008-02-19 | Renesas Technology America, Inc. | Method and apparatus for smart memory pass-through communication |
| JP4406339B2 (ja) * | 2004-09-21 | 2010-01-27 | 株式会社東芝 | コントローラ、メモリカード及びその制御方法 |
| US20060222170A1 (en) * | 2005-03-31 | 2006-10-05 | Payzant Nick L | External system to provide an electronic device with access to memory external to the electronic device |
| KR100706246B1 (ko) * | 2005-05-24 | 2007-04-11 | 삼성전자주식회사 | 읽기 성능을 향상시킬 수 있는 메모리 카드 |
| US7404026B2 (en) * | 2006-04-10 | 2008-07-22 | Spansion Llc | Multi media card with high storage capacity |
| JP2008078768A (ja) * | 2006-09-19 | 2008-04-03 | Denso Corp | ネットワークシステム，ネットワークデバイスおよびプログラム |
| KR101979732B1 (ko) * | 2012-05-04 | 2019-08-28 | 삼성전자 주식회사 | 비휘발성 메모리 컨트롤러 및 비휘발성 메모리 시스템 |
| TWI526838B (zh) | 2013-02-27 | 2016-03-21 | 東芝股份有限公司 | 記憶體裝置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0259937A (ja) * | 1988-08-26 | 1990-02-28 | Hitachi Maxell Ltd | Ｉｃカード |
| JPH0744672A (ja) * | 1993-07-28 | 1995-02-14 | Oki Electric Ind Co Ltd | Ｉｃカード及びｉｃカードシステム |
| JPH08123917A (ja) * | 1994-09-02 | 1996-05-17 | Mitsubishi Electric Corp | Ｉｃカード及びｉｃカードシステム |
| US5606660A (en) * | 1994-10-21 | 1997-02-25 | Lexar Microsystems, Inc. | Method and apparatus for combining controller firmware storage and controller logic in a mass storage system |
| JP3625879B2 (ja) * | 1994-11-02 | 2005-03-02 | 大日本印刷株式会社 | メモリチェック機能をもった情報記録媒体 |
| US6266736B1 (en) * | 1997-01-31 | 2001-07-24 | Sony Corporation | Method and apparatus for efficient software updating |
| JPH11265283A (ja) * | 1998-03-18 | 1999-09-28 | Hitachi Ltd | 記憶装置におけるファームウェアの修正方法及び記憶装置 |
| JP2000020187A (ja) * | 1998-07-07 | 2000-01-21 | Fujitsu Ltd | 情報処理装置及び電力制御方法並びに記録媒体 |
| US6434648B1 (en) * | 1998-12-10 | 2002-08-13 | Smart Modular Technologies, Inc. | PCMCIA compatible memory card with serial communication interface |
-
2001
- 2001-09-13 JP JP2001278585A patent/JP4294894B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-10 WO PCT/JP2002/004548 patent/WO2003025849A1/ja active Application Filing
- 2002-05-10 KR KR10-2004-7002431A patent/KR20040032935A/ko not_active Application Discontinuation
- 2002-05-10 US US10/486,651 patent/US20040236909A1/en not_active Abandoned
- 2002-05-10 CN CNB028163583A patent/CN100412893C/zh not_active Expired - Fee Related
-
2007
- 2007-05-29 US US11/802,998 patent/US7908424B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6996005B2 (en) | 2003-02-26 | 2006-02-07 | Renesas Technology Corp. | Nonvolatile memory card |
| US7298649B2 (en) | 2003-02-26 | 2007-11-20 | Renesas Technology Corp. | Nonvolatile memory card |
| US7483297B2 (en) | 2003-02-26 | 2009-01-27 | Renesas Technology Corp. | Nonvolatile memory card |
| JP2007122241A (ja) * | 2005-10-26 | 2007-05-17 | Renesas Technology Corp | メモリカードコントローラ及びメモリカード |
| JP2008250395A (ja) * | 2007-03-29 | 2008-10-16 | Megachips Lsi Solutions Inc | メモリシステム及びコンピュータシステム |
| US8296500B2 (en) | 2007-03-29 | 2012-10-23 | Megachips Corporation | Memory system and computer system |
| WO2009060495A1 (ja) * | 2007-11-05 | 2009-05-14 | Fujitsu Limited | 半導体記憶装置およびその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003025849A1 (fr) | 2003-03-27 |
| KR20040032935A (ko) | 2004-04-17 |
| US7908424B2 (en) | 2011-03-15 |
| US20070233956A1 (en) | 2007-10-04 |
| CN100412893C (zh) | 2008-08-20 |
| JP4294894B2 (ja) | 2009-07-15 |
| US20040236909A1 (en) | 2004-11-25 |
| CN1545680A (zh) | 2004-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7908424B2 (en) | Memory card and data rewriting method | |
| US6851018B2 (en) | Exchanging operation parameters between a data storage device and a controller | |
| US7549086B2 (en) | Memory card and its initial setting method | |
| KR100725981B1 (ko) | 멀티-인터페이스 컨트롤러, 상기 멀티-인터페이스컨트롤러를 구비하는 메모리 카드, 및 인터페이스 설정방법 | |
| US8370611B2 (en) | Memory card, memory system including the same, and operating method thereof | |
| US7007140B2 (en) | Storage device, storage device controlling method, and program | |
| KR100468634B1 (ko) | 데이터 전송 제어장치, 반도체 메모리 장치 및 전자정보장치 | |
| JP4707352B2 (ja) | 脱着可能な記憶装置を含むシステムおよびそれの制御方法 | |
| JPH08263361A (ja) | フラッシュメモリカード | |
| US20080133860A1 (en) | Memory card and initialization setting method thereof | |
| JP3519954B2 (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| KR20060129804A (ko) | 엠엠씨 인터페이스를 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템 | |
| KR101620349B1 (ko) | 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법 | |
| KR100222908B1 (ko) | 플래시 메모리 시스템 | |
| US20060010313A1 (en) | Methods and devices for DRAM initialization | |
| JP2005301831A (ja) | 不揮発性記憶装置、半導体記憶装置及び記憶システム | |
| JP2008186481A (ja) | メモリカード | |
| JPH08211973A (ja) | Ｐｃカード | |
| US20050204089A1 (en) | Method and related system for accessing lpc memory or firmware memory in a computer system | |
| JP2006301882A (ja) | メモリカード | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JP2006331310A (ja) | 半導体集積回路装置 | |
| US20050278466A1 (en) | Conversion apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090409 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4294894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |