JP2003077927A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003077927A JP2003077927A JP2001262290A JP2001262290A JP2003077927A JP 2003077927 A JP2003077927 A JP 2003077927A JP 2001262290 A JP2001262290 A JP 2001262290A JP 2001262290 A JP2001262290 A JP 2001262290A JP 2003077927 A JP2003077927 A JP 2003077927A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion layer
- layer
- diffusion
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 縦型ＮＰＮトランジスタの製造過程で生じる
半導体不純物の拡散を抑制して、集積度を向上させる。 【解決手段】 Ｐ型基板１０上に、第１のＮ＋型不純物
により第１のＮ＋型埋め込み拡散層１１を形成し、この
第１のＮ＋型埋め込み拡散層の両端部に、第１のＮ＋型
不純物よりも大きな拡散係数を有する第２のＮ＋型不純
物により第２のＮ ＋型埋め込み拡散層１２を第１のＮ＋
型埋め込み拡散層から突出させて形成する。この後、Ｎ
型エピタキシャル成長層１３の表面側から第３のＮ＋型
拡散層１４を拡散成長させて、第２のＮ＋型埋め込み拡
散層１２と接合する。
半導体不純物の拡散を抑制して、集積度を向上させる。 【解決手段】 Ｐ型基板１０上に、第１のＮ＋型不純物
により第１のＮ＋型埋め込み拡散層１１を形成し、この
第１のＮ＋型埋め込み拡散層の両端部に、第１のＮ＋型
不純物よりも大きな拡散係数を有する第２のＮ＋型不純
物により第２のＮ ＋型埋め込み拡散層１２を第１のＮ＋
型埋め込み拡散層から突出させて形成する。この後、Ｎ
型エピタキシャル成長層１３の表面側から第３のＮ＋型
拡散層１４を拡散成長させて、第２のＮ＋型埋め込み拡
散層１２と接合する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にサチュレーション特性を向上させた縦
型ＮＰＮトランジスタを備える半導体装置を製造する場
合に適用して好適な半導体装置の製造方法に関する。 【０００２】 【従来の技術】従来から、基板上に各種の半導体素子を
備える半導体装置が利用されている。このような半導体
装置のひとつとして、Ｐ型基板上にサチュレーション特
性を向上させた縦型ＮＰＮトランジスタを備えるものが
ある。この半導体装置は、従来から、以下で説明する手
法により製造されている。 【０００３】先ず、図３（ａ）に示すように、Ｐ型基板
１００上にＳｉＯ２等からなる酸化膜１０１を形成し、
この酸化膜１０１を矩形パターンでフォトエッチングす
ることにより凹部１０１ａを形成する。次に、酸化膜１
０１を介してＰ型基板１００に対し、バイポーラプロセ
ス技術を用いてＮ＋型不純物を埋め込み、拡散させる。
これにより、Ｎ＋型埋め込み拡散層１０２を形成する。 【０００４】次に、図３（ｂ）に示すように、酸化膜１
０１を除去した後に、エピタキシャル成長を行い、Ｐ型
基板１００上にＮ型エピタキシャル成長層１０３を形成
する。このとき、Ｎ型エピタキシャル成長層１０３を成
長させるに伴って、先に埋め込んだＮ＋型不純物がＰ型
基板１００およびＮ型エピタキシャル成長層１０３側に
さらに拡散する。 【０００５】次に、図３（ｃ）に示すように、Ｎ型エピ
タキシャル成長層１０３上に酸化膜１０４を形成し、Ｎ
＋型埋め込み拡散層１０２の両端部の位置で、この酸化
膜１０４に対してフォトエッチング等を施すことによ
り、それぞれ凹部１０４ａを形成する。次に、酸化膜１
０４を介してＰ型基板１００に対し、バイポーラプロセ
ス技術を用いてＮ＋型不純物を埋め込み、拡散させる。
これにより、Ｎ＋型埋め込み拡散層１０２の両端部の位
置に、それぞれ第１のＮ＋型拡散層１０５を形成する。 【０００６】このとき、第１のＮ＋型拡散層１０５を電
極取出部とし、第１のＮ＋型拡散層１０５をＮ型エピタ
キシャル成長層１０３側から拡散させてＮ＋型埋め込み
拡散層１０２と接合することにより、縦型ＮＰＮトラン
ジスタにおけるサチュレーション特性を向上させること
ができる。 【０００７】次に、図３（ｄ）に示すように、上述と同
様な各種の半導体形成技術を用いて、縦型ＮＰＮトラン
ジスタを構成する他の各部を形成する。具体的には、上
述した電極取出部としての一対の第１のＮ＋型拡散層１
０５間にＰ＋型不純物拡散によりベース領域１０６を形
成し、このベース領域１０６上にＮ＋型不純物拡散によ
るエミッタ領域１０７を形成する。そして、このように
各層を積層したＰ型基板１００の最上層に絶縁層１０８
を薄膜状に形成する。なお、コレクタ領域は一対の第１
のＮ＋型拡散層１０５間のＮ型エピタキシャル成長層１
０３である。 【０００８】また、この絶縁層１０８の一部をフォトエ
ッチングして、第１のＮ＋型拡散層１０５、ベース領域
１０６、及びエミッタ領域１０７に対して導通するコレ
クタ電極１０９、ベース電極１１０、エミッタ電極１１
１をそれぞれ形成する。 【０００９】これにより、エミッタ領域１０７、ベース
領域１０６、及びＮ＋型埋め込み拡散層１０２が順次積
層されてなる縦型ＮＰＮトランジスタが完成する。 【００１０】また、一般に半導体装置は、図３（ｄ）に
示すように、Ｐ＋型不純物拡散により形成されたアイソ
レーション１１２で素子分離され、この縦型ＮＰＮトラ
ンジスタに隣接し半導体装置を構成する他の要素（他の
各種トランジスタや電気配線、抵抗など）が形成され
る。 【００１１】 【発明が解決しようとする課題】ところで、上述したよ
うにして半導体装置を製造するに際しては、第１のＮ＋
型拡散層１０５を十分に拡散させることにより、この第
１のＮ＋型拡散層１０５をＮ＋型埋め込み拡散層１０２
に対して確実に接合する必要がある。 【００１２】しかしながら、第１のＮ＋型拡散層１０５
を拡散させるに伴い横方向への拡散広がりも大きくなっ
てしまう。これにより、図３中において矢印Ａ，Ｂで示
すように、縦型ＮＰＮトランジスタとアイソレーション
１１２及びベース領域１０６との間隔が狭くなり、電気
的な短絡が生じてしまうといった虞があった。また、一
対の第１のＮ＋型拡散層１０５で囲まれた領域に形成さ
れるベース領域１０６は特性上所定領域を確保し、且第
１のＮ＋型拡散層１０５と接触しないように予め第１の
Ｎ＋型拡散層１０５との矢印Ｂ方向の間隔を大きく取ら
なければならなかった。 【００１３】したがって、このような短絡を防止するた
めには、縦型ＮＰＮトランジスタと他の要素とを十分に
離間させる必要があり、半導体装置における集積度を向
上させることには限界があった。 【００１４】そこで、本発明は、上述した従来の実情に
鑑みてなされたものであり、縦型ＮＰＮトランジスタの
製造過程で生じる半導体不純物の拡散を抑制して、集積
度を向上させることが可能な半導体装置の製造方法を提
供することを目的とする。 【００１５】 【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、Ｐ型基板上に所定の拡散係数を有する第
１のＮ＋型不純物を埋め込み形成することにより第１の
Ｎ＋型埋め込み拡散層を形成する工程と、前記第１のＮ
＋型埋め込み拡散層の一部に、前記第１のＮ＋型不純物
よりも大きな拡散係数を有する第２の不純物を埋め込み
形成することにより第２のＮ＋型埋め込み拡散層を形成
する工程と、前記Ｐ型基板上にエピタキシャル成長によ
ってＮ型エピタキシャル成長層を形成する工程と、前記
Ｎ型エピタキシャル成長層の表面から前記第２のＮ＋型
埋め込み拡散層が形成されている部位において第３のＮ
＋型不純物を埋め込み形成することにより、第３のＮ＋
型拡散層を形成し、当該第３のＮ＋型拡散層と前記第２
のＮ＋型埋め込み拡散層とを接合することにより電極取
出部を形成する工程とを有することを特徴とするもので
ある。 【００１６】以上のように構成された本発明に係る半導
体装置の製造方法によれば、第２のＮ＋型不純物が第１
のＮ＋型不純物よりも拡散係数が大きいことから、第１
の埋め込み拡散層から第２のＮ＋型埋め込み拡散層が突
出して形成されることとなる。そして、第２のＮ＋型埋
め込み拡散層が突出して形成された部位で第３のＮ＋型
拡散層を接合していることから、この第３のＮ＋型拡散
層を第２のＮ＋型埋め込み拡散層に接合するまでに拡散
させる条件を著しく低減することができる。これによ
り、このＮ＋型拡散層の拡散に伴って生じる他の各部
（例えば第１のＮ＋型埋め込み拡散層や、隣接する他の
要素）での拡散を抑制することができる。 【００１７】 【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法について、図面を参照しながら詳細に説明す
る。以下では、本発明の実施の形態として、Ｐ型基板上
に縦型ＮＰＮトランジスタが形成された半導体装置を製
造する場合について、図１及び図２を参照しながら説明
する。 【００１８】先ず、図１（ａ）に示すように、Ｐ型基板
１０上にＳｉＯ２等からなる第１の酸化膜３０を形成
し、この第１の酸化膜３０を例えば矩形のパターンでフ
ォトエッチングすることなどによって、凹部３０ａを形
成する。次に、第１の酸化膜３０を介してＰ型基板１０
０に対してバイポーラプロセス技術を用いることによ
り、所定の拡散係数を有する第１のＮ＋型不純物を埋め
込み、拡散させる。これにより、第１のＮ＋型埋め込み
拡散層１１を形成する。 【００１９】次に、図１（ｂ）に示すように、第１の酸
化膜３０を除去した後に、第１の酸化膜３０と同様にし
て新たに第２の酸化膜３１を形成する。そして、第１の
Ｎ＋型埋め込み拡散層１１の両端部に相当する位置で、
例えばフォトエッチング等により、第２の酸化膜３１に
所定の深さで凹部３１ａをそれぞれ形成する。次に、第
２の酸化膜３１を介して、第１のＮ＋型埋め込み拡散層
１１を構成する第１のＮ＋型不純物よりも大きな拡散係
数を有する第２のＮ＋型不純物を埋め込み、拡散させ
る。これにより、第１のＮ＋型埋め込み拡散層１１の両
端部の位置に、それぞれ第２のＮ＋型埋め込み拡散層１
２を形成する。 【００２０】次に、図１（ｃ）に示すように、第２の酸
化膜３１を除去した後に、エピタキシャル成長を行い、
Ｐ型基板１０上にＮ型エピタキシャル成長層１３を形成
する。このとき、Ｎ型エピタキシャル成長層１３を成長
させるに伴って、先に埋め込んだ第１のＮ＋型不純物及
び第２のＮ＋型不純物がＮ型エピタキシャル成長層１３
内に拡散する。ここで、第２のＮ＋型不純物は、第１の
Ｎ＋型不純物よりも拡散係数が大きいことから、この第
１のＮ＋型不純物よりも大きく拡散することとなる。こ
れにより、図１（ｃ）に示すように、第２のＮ＋型埋め
込み拡散層１２は、第１の埋め込み拡散層１１からＮ型
エピタキシャル成長層１３側に突出して形成されること
となる。 【００２１】次に、図２（ａ）に示すように、Ｎ型エピ
タキシャル成長層１３上に第３の酸化膜３２を形成し、
第２のＮ＋型埋め込み拡散層１２が突出して形成された
部位に相当する位置で、この第３の酸化膜３２に対して
エッチング等を施すことにより、それぞれ凹部３２ａを
形成する。次に、第３の酸化膜３２を介してＮ＋型不純
物を埋め込み、拡散させる。これにより、Ｎ型エピタキ
シャル成長層１３の表面から拡散成長されてなる第３の
Ｎ＋型拡散層１４を形成する。 【００２２】このとき、第３のＮ＋型拡散層１４を十分
に拡散させることによって、この第３のＮ＋型拡散層１
４と第２のＮ＋型埋め込み拡散層１２とを接合し、縦型
ＮＰＮトランジスタにおける電極を形成する。また、こ
のようにして第３のＮ＋型拡散層１４をエピタキシャル
成長層１３の表面側から拡散成長させて電極取出部を形
成することにより、縦型ＮＰＮトランジスタにおけるサ
チュレーション特性を向上させることができる。 【００２３】次に、図２（ｂ）に示すように、上述と同
様な各種の半導体形成技術を用いて、縦型ＮＰＮトラン
ジスタを構成する他の各部を形成する。具体的には、上
述した電極取出部としての一対の第３のＮ＋型拡散層１
４間にＰ＋型不純物拡散によるベース領域１５を形成
し、このベース領域１５の上にＮ＋型不純物拡散による
エミッタ領域１６を形成する。そして、このように各層
を積層したＰ型基板１０の最上層に絶縁層１７を形成す
る。なお、コレクタ領域は一対の第２のＮ＋型拡散層１
２および第３のＮ＋型拡散層１４間のＮ型エピタキシャ
ル成長層１３である。 【００２４】また、この絶縁層１７の一部をフォトエッ
チングして、第３のＮ＋型拡散層１４、ベース領域１
５、及びエミッタ領域１６に対して導通するコレクタ電
極１８、ベース電極１９、エミッタ電極２０をそれぞれ
形成する。 【００２５】これにより、エミッタ領域１６、ベース領
域１５、及びＮ＋型埋め込み拡散層１１が順次積層され
てなる縦型ＮＰＮトランジスタが完成する。 【００２６】また、一般に半導体装置１は、図２（ｂ）
に示すように、Ｐ＋型不純物拡散により形成されたアイ
ソレーション２１で素子分離され、この縦型ＮＰＮトラ
ンジスタに隣接し半導体装置を構成する他の要素（他の
各種トランジスタや電気配線、抵抗など）が形成され
る。 【００２７】上述のようにして半導体装置１を製造する
に際しては、第２のＮ＋型埋め込み拡散層１２が突出し
て形成された部位で第３のＮ＋型拡散層１４を接合して
いることから、この第３のＮ＋型拡散層１４を第２のＮ
＋型埋め込み拡散層１２に対して接合するまでの深さを
従来の手法と比較して大幅に浅くすることができる。し
たがって、第２のＮ＋型拡散層１２および第３のＮ＋型
拡散層１４を拡散させる条件等（例えば、拡散時の温度
および保持時間等）を著しく低減することができる。 【００２８】したがって、この第２のＮ＋型拡散層１２
および第３のＮ＋型拡散層１４の拡散に伴って生じる他
の各部（例えば第１のＮ＋型埋め込み拡散層１１、第２
のＮ ＋型埋め込み拡散層１２、ベース領域１５、或いは
アイソレーション２１等）での拡散を抑制することがで
きる。 【００２９】このため、上述のようにして形成した縦型
ＮＰＮトランジスタと例えばアイソレーション２１やベ
ース領域１５との間隔（図２（ｂ）中において矢印
Ａ’，Ｂ’で示す。）を従来の手法により縦型ＮＰＮト
ランジスタを形成した場合の間隔（図３中において矢印
Ａ，Ｂで示す。）よりも格段に広げることができる。し
たがって、縦型ＮＰＮトランジスタと、これに隣接する
他の要素との絶縁性を確実に得ることができ、半導体装
置における信頼性や製造時の歩留まりを向上させること
ができる。 【００３０】また、縦型ＮＰＮトランジスタにおける電
極取出部で生じる拡散を抑制することができることか
ら、この縦型ＮＰＮトランジスタと他の要素との間隔を
従来よりも狭くした場合であっても十分な絶縁性を確保
することができる。このため、半導体装置における集積
度を向上させることができる。 【００３１】 【発明の効果】本発明に係る半導体装置の製造方法によ
れば、第２のＮ＋型不純物が第１のＮ ＋型不純物よりも
拡散係数が大きいことから、第１のＮ＋型埋め込み拡散
層から第２のＮ＋型埋め込み拡散層が突出して形成され
ることとなる。そして、第２のＮ＋型埋め込み拡散層が
突出して形成された部位で第３のＮ＋型拡散層を接合し
ていることから、この第３のＮ＋型拡散層を第２のＮ＋
型埋め込み拡散層に接合するまでに拡散させる条件等を
著しく低減することができる。これにより、このＮ＋型
拡散層の拡散に伴って生じる他の各部（例えば第１のＮ
＋型埋め込み拡散層や、隣接する他の要素）での拡散を
抑制することができる。 【００３２】したがって、本発明に係る半導体装置の製
造方法によれば、例えば縦型ＮＰＮトランジスタ等を形
成するに際して、この縦型ＮＰＮトランジスタと隣接す
る他の要素との間隔を従来よりも狭くした場合であって
も十分な絶縁性を確保することができる。このため、半
導体装置における集積度を向上させるとともに、この半
導体装置の信頼性や、製造時の歩留まりを向上させるこ
とができる。
方法に関し、特にサチュレーション特性を向上させた縦
型ＮＰＮトランジスタを備える半導体装置を製造する場
合に適用して好適な半導体装置の製造方法に関する。 【０００２】 【従来の技術】従来から、基板上に各種の半導体素子を
備える半導体装置が利用されている。このような半導体
装置のひとつとして、Ｐ型基板上にサチュレーション特
性を向上させた縦型ＮＰＮトランジスタを備えるものが
ある。この半導体装置は、従来から、以下で説明する手
法により製造されている。 【０００３】先ず、図３（ａ）に示すように、Ｐ型基板
１００上にＳｉＯ２等からなる酸化膜１０１を形成し、
この酸化膜１０１を矩形パターンでフォトエッチングす
ることにより凹部１０１ａを形成する。次に、酸化膜１
０１を介してＰ型基板１００に対し、バイポーラプロセ
ス技術を用いてＮ＋型不純物を埋め込み、拡散させる。
これにより、Ｎ＋型埋め込み拡散層１０２を形成する。 【０００４】次に、図３（ｂ）に示すように、酸化膜１
０１を除去した後に、エピタキシャル成長を行い、Ｐ型
基板１００上にＮ型エピタキシャル成長層１０３を形成
する。このとき、Ｎ型エピタキシャル成長層１０３を成
長させるに伴って、先に埋め込んだＮ＋型不純物がＰ型
基板１００およびＮ型エピタキシャル成長層１０３側に
さらに拡散する。 【０００５】次に、図３（ｃ）に示すように、Ｎ型エピ
タキシャル成長層１０３上に酸化膜１０４を形成し、Ｎ
＋型埋め込み拡散層１０２の両端部の位置で、この酸化
膜１０４に対してフォトエッチング等を施すことによ
り、それぞれ凹部１０４ａを形成する。次に、酸化膜１
０４を介してＰ型基板１００に対し、バイポーラプロセ
ス技術を用いてＮ＋型不純物を埋め込み、拡散させる。
これにより、Ｎ＋型埋め込み拡散層１０２の両端部の位
置に、それぞれ第１のＮ＋型拡散層１０５を形成する。 【０００６】このとき、第１のＮ＋型拡散層１０５を電
極取出部とし、第１のＮ＋型拡散層１０５をＮ型エピタ
キシャル成長層１０３側から拡散させてＮ＋型埋め込み
拡散層１０２と接合することにより、縦型ＮＰＮトラン
ジスタにおけるサチュレーション特性を向上させること
ができる。 【０００７】次に、図３（ｄ）に示すように、上述と同
様な各種の半導体形成技術を用いて、縦型ＮＰＮトラン
ジスタを構成する他の各部を形成する。具体的には、上
述した電極取出部としての一対の第１のＮ＋型拡散層１
０５間にＰ＋型不純物拡散によりベース領域１０６を形
成し、このベース領域１０６上にＮ＋型不純物拡散によ
るエミッタ領域１０７を形成する。そして、このように
各層を積層したＰ型基板１００の最上層に絶縁層１０８
を薄膜状に形成する。なお、コレクタ領域は一対の第１
のＮ＋型拡散層１０５間のＮ型エピタキシャル成長層１
０３である。 【０００８】また、この絶縁層１０８の一部をフォトエ
ッチングして、第１のＮ＋型拡散層１０５、ベース領域
１０６、及びエミッタ領域１０７に対して導通するコレ
クタ電極１０９、ベース電極１１０、エミッタ電極１１
１をそれぞれ形成する。 【０００９】これにより、エミッタ領域１０７、ベース
領域１０６、及びＮ＋型埋め込み拡散層１０２が順次積
層されてなる縦型ＮＰＮトランジスタが完成する。 【００１０】また、一般に半導体装置は、図３（ｄ）に
示すように、Ｐ＋型不純物拡散により形成されたアイソ
レーション１１２で素子分離され、この縦型ＮＰＮトラ
ンジスタに隣接し半導体装置を構成する他の要素（他の
各種トランジスタや電気配線、抵抗など）が形成され
る。 【００１１】 【発明が解決しようとする課題】ところで、上述したよ
うにして半導体装置を製造するに際しては、第１のＮ＋
型拡散層１０５を十分に拡散させることにより、この第
１のＮ＋型拡散層１０５をＮ＋型埋め込み拡散層１０２
に対して確実に接合する必要がある。 【００１２】しかしながら、第１のＮ＋型拡散層１０５
を拡散させるに伴い横方向への拡散広がりも大きくなっ
てしまう。これにより、図３中において矢印Ａ，Ｂで示
すように、縦型ＮＰＮトランジスタとアイソレーション
１１２及びベース領域１０６との間隔が狭くなり、電気
的な短絡が生じてしまうといった虞があった。また、一
対の第１のＮ＋型拡散層１０５で囲まれた領域に形成さ
れるベース領域１０６は特性上所定領域を確保し、且第
１のＮ＋型拡散層１０５と接触しないように予め第１の
Ｎ＋型拡散層１０５との矢印Ｂ方向の間隔を大きく取ら
なければならなかった。 【００１３】したがって、このような短絡を防止するた
めには、縦型ＮＰＮトランジスタと他の要素とを十分に
離間させる必要があり、半導体装置における集積度を向
上させることには限界があった。 【００１４】そこで、本発明は、上述した従来の実情に
鑑みてなされたものであり、縦型ＮＰＮトランジスタの
製造過程で生じる半導体不純物の拡散を抑制して、集積
度を向上させることが可能な半導体装置の製造方法を提
供することを目的とする。 【００１５】 【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、Ｐ型基板上に所定の拡散係数を有する第
１のＮ＋型不純物を埋め込み形成することにより第１の
Ｎ＋型埋め込み拡散層を形成する工程と、前記第１のＮ
＋型埋め込み拡散層の一部に、前記第１のＮ＋型不純物
よりも大きな拡散係数を有する第２の不純物を埋め込み
形成することにより第２のＮ＋型埋め込み拡散層を形成
する工程と、前記Ｐ型基板上にエピタキシャル成長によ
ってＮ型エピタキシャル成長層を形成する工程と、前記
Ｎ型エピタキシャル成長層の表面から前記第２のＮ＋型
埋め込み拡散層が形成されている部位において第３のＮ
＋型不純物を埋め込み形成することにより、第３のＮ＋
型拡散層を形成し、当該第３のＮ＋型拡散層と前記第２
のＮ＋型埋め込み拡散層とを接合することにより電極取
出部を形成する工程とを有することを特徴とするもので
ある。 【００１６】以上のように構成された本発明に係る半導
体装置の製造方法によれば、第２のＮ＋型不純物が第１
のＮ＋型不純物よりも拡散係数が大きいことから、第１
の埋め込み拡散層から第２のＮ＋型埋め込み拡散層が突
出して形成されることとなる。そして、第２のＮ＋型埋
め込み拡散層が突出して形成された部位で第３のＮ＋型
拡散層を接合していることから、この第３のＮ＋型拡散
層を第２のＮ＋型埋め込み拡散層に接合するまでに拡散
させる条件を著しく低減することができる。これによ
り、このＮ＋型拡散層の拡散に伴って生じる他の各部
（例えば第１のＮ＋型埋め込み拡散層や、隣接する他の
要素）での拡散を抑制することができる。 【００１７】 【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法について、図面を参照しながら詳細に説明す
る。以下では、本発明の実施の形態として、Ｐ型基板上
に縦型ＮＰＮトランジスタが形成された半導体装置を製
造する場合について、図１及び図２を参照しながら説明
する。 【００１８】先ず、図１（ａ）に示すように、Ｐ型基板
１０上にＳｉＯ２等からなる第１の酸化膜３０を形成
し、この第１の酸化膜３０を例えば矩形のパターンでフ
ォトエッチングすることなどによって、凹部３０ａを形
成する。次に、第１の酸化膜３０を介してＰ型基板１０
０に対してバイポーラプロセス技術を用いることによ
り、所定の拡散係数を有する第１のＮ＋型不純物を埋め
込み、拡散させる。これにより、第１のＮ＋型埋め込み
拡散層１１を形成する。 【００１９】次に、図１（ｂ）に示すように、第１の酸
化膜３０を除去した後に、第１の酸化膜３０と同様にし
て新たに第２の酸化膜３１を形成する。そして、第１の
Ｎ＋型埋め込み拡散層１１の両端部に相当する位置で、
例えばフォトエッチング等により、第２の酸化膜３１に
所定の深さで凹部３１ａをそれぞれ形成する。次に、第
２の酸化膜３１を介して、第１のＮ＋型埋め込み拡散層
１１を構成する第１のＮ＋型不純物よりも大きな拡散係
数を有する第２のＮ＋型不純物を埋め込み、拡散させ
る。これにより、第１のＮ＋型埋め込み拡散層１１の両
端部の位置に、それぞれ第２のＮ＋型埋め込み拡散層１
２を形成する。 【００２０】次に、図１（ｃ）に示すように、第２の酸
化膜３１を除去した後に、エピタキシャル成長を行い、
Ｐ型基板１０上にＮ型エピタキシャル成長層１３を形成
する。このとき、Ｎ型エピタキシャル成長層１３を成長
させるに伴って、先に埋め込んだ第１のＮ＋型不純物及
び第２のＮ＋型不純物がＮ型エピタキシャル成長層１３
内に拡散する。ここで、第２のＮ＋型不純物は、第１の
Ｎ＋型不純物よりも拡散係数が大きいことから、この第
１のＮ＋型不純物よりも大きく拡散することとなる。こ
れにより、図１（ｃ）に示すように、第２のＮ＋型埋め
込み拡散層１２は、第１の埋め込み拡散層１１からＮ型
エピタキシャル成長層１３側に突出して形成されること
となる。 【００２１】次に、図２（ａ）に示すように、Ｎ型エピ
タキシャル成長層１３上に第３の酸化膜３２を形成し、
第２のＮ＋型埋め込み拡散層１２が突出して形成された
部位に相当する位置で、この第３の酸化膜３２に対して
エッチング等を施すことにより、それぞれ凹部３２ａを
形成する。次に、第３の酸化膜３２を介してＮ＋型不純
物を埋め込み、拡散させる。これにより、Ｎ型エピタキ
シャル成長層１３の表面から拡散成長されてなる第３の
Ｎ＋型拡散層１４を形成する。 【００２２】このとき、第３のＮ＋型拡散層１４を十分
に拡散させることによって、この第３のＮ＋型拡散層１
４と第２のＮ＋型埋め込み拡散層１２とを接合し、縦型
ＮＰＮトランジスタにおける電極を形成する。また、こ
のようにして第３のＮ＋型拡散層１４をエピタキシャル
成長層１３の表面側から拡散成長させて電極取出部を形
成することにより、縦型ＮＰＮトランジスタにおけるサ
チュレーション特性を向上させることができる。 【００２３】次に、図２（ｂ）に示すように、上述と同
様な各種の半導体形成技術を用いて、縦型ＮＰＮトラン
ジスタを構成する他の各部を形成する。具体的には、上
述した電極取出部としての一対の第３のＮ＋型拡散層１
４間にＰ＋型不純物拡散によるベース領域１５を形成
し、このベース領域１５の上にＮ＋型不純物拡散による
エミッタ領域１６を形成する。そして、このように各層
を積層したＰ型基板１０の最上層に絶縁層１７を形成す
る。なお、コレクタ領域は一対の第２のＮ＋型拡散層１
２および第３のＮ＋型拡散層１４間のＮ型エピタキシャ
ル成長層１３である。 【００２４】また、この絶縁層１７の一部をフォトエッ
チングして、第３のＮ＋型拡散層１４、ベース領域１
５、及びエミッタ領域１６に対して導通するコレクタ電
極１８、ベース電極１９、エミッタ電極２０をそれぞれ
形成する。 【００２５】これにより、エミッタ領域１６、ベース領
域１５、及びＮ＋型埋め込み拡散層１１が順次積層され
てなる縦型ＮＰＮトランジスタが完成する。 【００２６】また、一般に半導体装置１は、図２（ｂ）
に示すように、Ｐ＋型不純物拡散により形成されたアイ
ソレーション２１で素子分離され、この縦型ＮＰＮトラ
ンジスタに隣接し半導体装置を構成する他の要素（他の
各種トランジスタや電気配線、抵抗など）が形成され
る。 【００２７】上述のようにして半導体装置１を製造する
に際しては、第２のＮ＋型埋め込み拡散層１２が突出し
て形成された部位で第３のＮ＋型拡散層１４を接合して
いることから、この第３のＮ＋型拡散層１４を第２のＮ
＋型埋め込み拡散層１２に対して接合するまでの深さを
従来の手法と比較して大幅に浅くすることができる。し
たがって、第２のＮ＋型拡散層１２および第３のＮ＋型
拡散層１４を拡散させる条件等（例えば、拡散時の温度
および保持時間等）を著しく低減することができる。 【００２８】したがって、この第２のＮ＋型拡散層１２
および第３のＮ＋型拡散層１４の拡散に伴って生じる他
の各部（例えば第１のＮ＋型埋め込み拡散層１１、第２
のＮ ＋型埋め込み拡散層１２、ベース領域１５、或いは
アイソレーション２１等）での拡散を抑制することがで
きる。 【００２９】このため、上述のようにして形成した縦型
ＮＰＮトランジスタと例えばアイソレーション２１やベ
ース領域１５との間隔（図２（ｂ）中において矢印
Ａ’，Ｂ’で示す。）を従来の手法により縦型ＮＰＮト
ランジスタを形成した場合の間隔（図３中において矢印
Ａ，Ｂで示す。）よりも格段に広げることができる。し
たがって、縦型ＮＰＮトランジスタと、これに隣接する
他の要素との絶縁性を確実に得ることができ、半導体装
置における信頼性や製造時の歩留まりを向上させること
ができる。 【００３０】また、縦型ＮＰＮトランジスタにおける電
極取出部で生じる拡散を抑制することができることか
ら、この縦型ＮＰＮトランジスタと他の要素との間隔を
従来よりも狭くした場合であっても十分な絶縁性を確保
することができる。このため、半導体装置における集積
度を向上させることができる。 【００３１】 【発明の効果】本発明に係る半導体装置の製造方法によ
れば、第２のＮ＋型不純物が第１のＮ ＋型不純物よりも
拡散係数が大きいことから、第１のＮ＋型埋め込み拡散
層から第２のＮ＋型埋め込み拡散層が突出して形成され
ることとなる。そして、第２のＮ＋型埋め込み拡散層が
突出して形成された部位で第３のＮ＋型拡散層を接合し
ていることから、この第３のＮ＋型拡散層を第２のＮ＋
型埋め込み拡散層に接合するまでに拡散させる条件等を
著しく低減することができる。これにより、このＮ＋型
拡散層の拡散に伴って生じる他の各部（例えば第１のＮ
＋型埋め込み拡散層や、隣接する他の要素）での拡散を
抑制することができる。 【００３２】したがって、本発明に係る半導体装置の製
造方法によれば、例えば縦型ＮＰＮトランジスタ等を形
成するに際して、この縦型ＮＰＮトランジスタと隣接す
る他の要素との間隔を従来よりも狭くした場合であって
も十分な絶縁性を確保することができる。このため、半
導体装置における集積度を向上させるとともに、この半
導体装置の信頼性や、製造時の歩留まりを向上させるこ
とができる。
【図面の簡単な説明】
【図１】本発明を適用して半導体装置を製造する場合の
一例を示す図であり、縦型ＮＰＮトランジスタを形成す
る過程を示す概略断面図である。 【図２】同縦型ＮＰＮトランジスタを形成する過程を示
す図であり、図１の続きの工程を示す概略断面図であ
る。 【図３】従来の手法により半導体装置を製造する場合に
ついて説明するための図である。 【符号の説明】 １ 半導体装置 １０ Ｐ型基板 １１ 第１のＮ＋型埋め込み拡散層 １２ 第２のＮ＋型埋め込み拡散層 １３ Ｎ型エピタキシャル成長層 １４ 第３のＮ＋型拡散層 １５ ベース領域 １６ エミッタ領域 １７ 絶縁層 １８ コレクタ電極 １９ ベース電極 ２０ エミッタ電極 ２１ アイソレーション
一例を示す図であり、縦型ＮＰＮトランジスタを形成す
る過程を示す概略断面図である。 【図２】同縦型ＮＰＮトランジスタを形成する過程を示
す図であり、図１の続きの工程を示す概略断面図であ
る。 【図３】従来の手法により半導体装置を製造する場合に
ついて説明するための図である。 【符号の説明】 １ 半導体装置 １０ Ｐ型基板 １１ 第１のＮ＋型埋め込み拡散層 １２ 第２のＮ＋型埋め込み拡散層 １３ Ｎ型エピタキシャル成長層 １４ 第３のＮ＋型拡散層 １５ ベース領域 １６ エミッタ領域 １７ 絶縁層 １８ コレクタ電極 １９ ベース電極 ２０ エミッタ電極 ２１ アイソレーション
Claims (1)
- 【特許請求の範囲】 【請求項１】 Ｐ型基板上に所定の拡散係数を有する第
１のＮ＋型不純物を埋め込み形成することにより第１の
Ｎ＋型埋め込み拡散層を形成する工程と、 前記第１のＮ＋型埋め込み拡散層の一部に、前記第１の
Ｎ＋型不純物よりも大きな拡散係数を有する第２の不純
物を埋め込み形成することにより第２のＮ＋型埋め込み
拡散層を形成する工程と、 前記Ｐ型基板上にエピタキシャル成長によってＮ型エピ
タキシャル成長層を形成する工程と、 前記Ｎ型エピタキシャル成長層の表面から前記第２のＮ
＋型埋め込み拡散層が形成されている部位において第３
のＮ＋型不純物を埋め込み形成することにより、第３の
Ｎ＋型拡散層を形成し、当該第３のＮ＋型拡散層と前記
第２のＮ＋型埋め込み拡散層とを接合することにより電
極取出部を形成する工程とを有することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262290A JP2003077927A (ja) | 2001-08-30 | 2001-08-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262290A JP2003077927A (ja) | 2001-08-30 | 2001-08-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003077927A true JP2003077927A (ja) | 2003-03-14 |
Family
ID=19089208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001262290A Pending JP2003077927A (ja) | 2001-08-30 | 2001-08-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003077927A (ja) |
-
2001
- 2001-08-30 JP JP2001262290A patent/JP2003077927A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6835629B2 (en) | Power integrated circuit with vertical current flow and related manufacturing process | |
| JP3014012B2 (ja) | 半導体装置の製造方法 | |
| US4051506A (en) | Complementary semiconductor device | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| KR100582146B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| JP3074708B2 (ja) | 高出力用集積回路のための半導体構造 | |
| JP2003077927A (ja) | 半導体装置の製造方法 | |
| JPH11354535A (ja) | 半導体装置およびその製造方法 | |
| JPH06112217A (ja) | 半導体装置とその作製方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP3778122B2 (ja) | 半導体装置の製造方法 | |
| JPS63199454A (ja) | 半導体装置 | |
| JP2002083877A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
| JPS6132573A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP5238941B2 (ja) | 半導体装置の製造方法 | |
| JP5238940B2 (ja) | 半導体装置の製造方法 | |
| JP2625373B2 (ja) | 半導体装置の製造方法 | |
| JPH04323832A (ja) | 半導体装置およびその製造方法 | |
| JPH0256935A (ja) | 半導体集積回路装置 | |
| JPH04364736A (ja) | 半導体集積回路装置 | |
| JPH05175327A (ja) | 半導体装置およびその製法 | |
| JPS60186059A (ja) | 半導体装置及びその製造方法 | |
| JP2005032741A (ja) | 半導体装置及びその製造方法 | |
| JPH0582985B2 (ja) |