JP2003068905A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置Info
- Publication number
- JP2003068905A JP2003068905A JP2001255794A JP2001255794A JP2003068905A JP 2003068905 A JP2003068905 A JP 2003068905A JP 2001255794 A JP2001255794 A JP 2001255794A JP 2001255794 A JP2001255794 A JP 2001255794A JP 2003068905 A JP2003068905 A JP 2003068905A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor element
- line
- circuit board
- line conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Semiconductor Lasers (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【課題】 高周波信号の伝送効率に優れた半導体パッケ
ージを提供すること。 【解決手段】 半導体パッケージ内に載置された回路基
板６は、その上面に一端側が中心導体３ｂに、他端側が
半導体素子５にそれぞれ電気的に接続された線路導体６
ａが形成され、下面の少なくとも線路導体６ａに対向す
る部位に接地導体層６ｃが形成され、かつ内部の中心導
体３ｂ直下以外の線路導体６ａの下方の部位に内層接地
導体層６ｄが形成されている。
ージを提供すること。 【解決手段】 半導体パッケージ内に載置された回路基
板６は、その上面に一端側が中心導体３ｂに、他端側が
半導体素子５にそれぞれ電気的に接続された線路導体６
ａが形成され、下面の少なくとも線路導体６ａに対向す
る部位に接地導体層６ｃが形成され、かつ内部の中心導
体３ｂ直下以外の線路導体６ａの下方の部位に内層接地
導体層６ｄが形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、信号入出力部に同
軸コネクタを用いた半導体素子収納用パッケージおよび
半導体装置に関する。
軸コネクタを用いた半導体素子収納用パッケージおよび
半導体装置に関する。
【０００２】
【従来の技術】従来、光通信分野で用いられる半導体素
子や、マイクロ波帯，ミリ波帯等の高周波信号で駆動す
る各種半導体素子を収納する半導体素子収納用パッケー
ジ（以下、半導体パッケージという）には、半導体素子
と外部電気回路基板とを電気的に接続するための入出力
端子として同軸コネクタが用いられている。この同軸コ
ネクタを具備した半導体パッケージを図５に断面図で示
す。同図において、２１は基体、２２は枠体、２３は同
軸コネクタ、２４は蓋体、２６は回路基板である。
子や、マイクロ波帯，ミリ波帯等の高周波信号で駆動す
る各種半導体素子を収納する半導体素子収納用パッケー
ジ（以下、半導体パッケージという）には、半導体素子
と外部電気回路基板とを電気的に接続するための入出力
端子として同軸コネクタが用いられている。この同軸コ
ネクタを具備した半導体パッケージを図５に断面図で示
す。同図において、２１は基体、２２は枠体、２３は同
軸コネクタ、２４は蓋体、２６は回路基板である。
【０００３】基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）
−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン
（Ｗ）等の金属から成る略四角形の板状体であり、その
上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ
（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２
５を搭載して成る回路基板２６を載置する載置部２１ａ
が形成されている。載置部２１ａには、半導体素子２５
が、例えばアルミナ（Ａｌ2Ｏ3）質セラミックス等から
成る回路基板２６に搭載された状態で載置固定される。
−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン
（Ｗ）等の金属から成る略四角形の板状体であり、その
上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ
（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２
５を搭載して成る回路基板２６を載置する載置部２１ａ
が形成されている。載置部２１ａには、半導体素子２５
が、例えばアルミナ（Ａｌ2Ｏ3）質セラミックス等から
成る回路基板２６に搭載された状態で載置固定される。
【０００４】なお、回路基板２６に搭載された半導体素
子２５は、その電極が、回路基板２６に被着形成されて
いる線路導体２６ａにボンディングワイヤ２７等を介し
て電気的に接続されている。
子２５は、その電極が、回路基板２６に被着形成されて
いる線路導体２６ａにボンディングワイヤ２７等を介し
て電気的に接続されている。
【０００５】基体２１の上側主面の外周部には載置部２
１ａを囲繞するようにして枠体２２が立設されており、
枠体２２は基体２１とともにその内側に半導体素子２５
を収容する空所を形成する。この枠体２２は基体２１と
同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から
成り、基体２１と一体成形される、または基体２１に銀
ろう等のろう材を介してろう付けされる、またはシーム
溶接法等の溶接法により接合されることによって基体２
１の上側主面外周部に立設される。
１ａを囲繞するようにして枠体２２が立設されており、
枠体２２は基体２１とともにその内側に半導体素子２５
を収容する空所を形成する。この枠体２２は基体２１と
同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から
成り、基体２１と一体成形される、または基体２１に銀
ろう等のろう材を介してろう付けされる、またはシーム
溶接法等の溶接法により接合されることによって基体２
１の上側主面外周部に立設される。
【０００６】枠体２２の側部には同軸コネクタ２３が嵌
着される貫通孔２２ａが形成されており、貫通孔２２ａ
内に同軸コネクタ２３を嵌め込むとともに半田等の封着
材２８を貫通孔２２ａ内の隙間に挿入し、しかる後、加
熱して封着材２８を溶融させ、溶融した封着材２８を毛
細管現象により同軸コネクタ２３と貫通孔２２ａの内面
との隙間に充填させることによって、同軸コネクタ２３
が貫通孔２２ａ内に封着材２８を介して嵌着接合され
る。
着される貫通孔２２ａが形成されており、貫通孔２２ａ
内に同軸コネクタ２３を嵌め込むとともに半田等の封着
材２８を貫通孔２２ａ内の隙間に挿入し、しかる後、加
熱して封着材２８を溶融させ、溶融した封着材２８を毛
細管現象により同軸コネクタ２３と貫通孔２２ａの内面
との隙間に充填させることによって、同軸コネクタ２３
が貫通孔２２ａ内に封着材２８を介して嵌着接合され
る。
【０００７】同軸コネクタ２３は、Ｆｅ−Ｎｉ−Ｃｏ合
金等の金属から成る円筒状の外周導体２３ａの中心軸部
分に、信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属か
ら成る棒状の中心導体２３ｂが絶縁体２３ｃを介して固
定されて成る。そして、接地導体としての外周導体２３
ａが封着材２８を介して枠体２２に電気的に接続されて
おり、特性インピーダンスに整合された同軸線路モード
の信号線路を形成している。また、中心導体２３ｂが半
田等から成る導電性接着材２６ｂを介して回路基板２６
の線路導体２６ａに電気的に接続される。線路導体２６
ａは、所定の特性インピーダンスに整合されたマイクロ
ストリップ線路となっている。
金等の金属から成る円筒状の外周導体２３ａの中心軸部
分に、信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属か
ら成る棒状の中心導体２３ｂが絶縁体２３ｃを介して固
定されて成る。そして、接地導体としての外周導体２３
ａが封着材２８を介して枠体２２に電気的に接続されて
おり、特性インピーダンスに整合された同軸線路モード
の信号線路を形成している。また、中心導体２３ｂが半
田等から成る導電性接着材２６ｂを介して回路基板２６
の線路導体２６ａに電気的に接続される。線路導体２６
ａは、所定の特性インピーダンスに整合されたマイクロ
ストリップ線路となっている。
【０００８】そして、枠体２２の上面に蓋体２４をろう
付け法やシームウエルド法等の溶接法によって接合し、
基体２１、枠体２２および蓋体２４から成る容器内部に
半導体素子２５を収容し気密に封止することによって製
品としての半導体装置となる。
付け法やシームウエルド法等の溶接法によって接合し、
基体２１、枠体２２および蓋体２４から成る容器内部に
半導体素子２５を収容し気密に封止することによって製
品としての半導体装置となる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体パッケージでは、同軸コネクタ２３の中心導
体２３ｂと回路基板２６の線路導体２６ａとの接続部に
おいて、中心導体２３ｂと線路導体２６ａとを導電性接
着材２６ｂで接続することによって、線路導体２６ａの
表面に中心導体２３ｂが載置されることから、接続部の
容量成分が付加されて容量成分が増加し、接続部におい
て信号線路のインピーダンスが低下していた。その結
果、接続部でインピーダンスの整合がとれなくなり、半
導体パッケージ内の信号線路の接続部で高周波信号の反
射損失が大きくなり、高周波信号を効率よく伝送するの
が困難になるという問題があった。
来の半導体パッケージでは、同軸コネクタ２３の中心導
体２３ｂと回路基板２６の線路導体２６ａとの接続部に
おいて、中心導体２３ｂと線路導体２６ａとを導電性接
着材２６ｂで接続することによって、線路導体２６ａの
表面に中心導体２３ｂが載置されることから、接続部の
容量成分が付加されて容量成分が増加し、接続部におい
て信号線路のインピーダンスが低下していた。その結
果、接続部でインピーダンスの整合がとれなくなり、半
導体パッケージ内の信号線路の接続部で高周波信号の反
射損失が大きくなり、高周波信号を効率よく伝送するの
が困難になるという問題があった。
【００１０】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、高周波信号の伝送効率に
優れた半導体パッケージを提供することである。
れたものであり、その目的は、高周波信号の伝送効率に
優れた半導体パッケージを提供することである。
【００１１】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上側主面に半導体素子および回路基板
を載置するための載置部を有する基体と、該基体の前記
上側主面の外周部に前記載置部を囲繞するように接合さ
れ、側部に貫通孔が形成された枠体と、筒状の外周導体
およびその中心軸に設置された中心導体ならびにそれら
の間に介在させた絶縁体から成るとともに前記貫通孔に
嵌着された同軸コネクタとを具備した半導体素子収納用
パッケージにおいて、前記回路基板は、その上面に一端
側が前記中心導体に、他端側が前記半導体素子にそれぞ
れ電気的に接続された線路導体が形成され、下面の少な
くとも前記線路導体に対向する部位に接地導体層が形成
され、かつ内部の前記中心導体直下以外の前記線路導体
の下方の部位に内層接地導体層が形成されていることを
特徴とする。
用パッケージは、上側主面に半導体素子および回路基板
を載置するための載置部を有する基体と、該基体の前記
上側主面の外周部に前記載置部を囲繞するように接合さ
れ、側部に貫通孔が形成された枠体と、筒状の外周導体
およびその中心軸に設置された中心導体ならびにそれら
の間に介在させた絶縁体から成るとともに前記貫通孔に
嵌着された同軸コネクタとを具備した半導体素子収納用
パッケージにおいて、前記回路基板は、その上面に一端
側が前記中心導体に、他端側が前記半導体素子にそれぞ
れ電気的に接続された線路導体が形成され、下面の少な
くとも前記線路導体に対向する部位に接地導体層が形成
され、かつ内部の前記中心導体直下以外の前記線路導体
の下方の部位に内層接地導体層が形成されていることを
特徴とする。
【００１２】本発明の半導体パッケージによれば、線路
導体と中心導体との接続部における線路導体から接地導
体層までの距離は、非接続部における線路導体から接地
導体層までの距離に比べて大きくなり、その結果、接続
部における線路導体のインピーダンスを非接続部に比べ
て高くすることができる。従来、線路導体と中心導体と
の接続部で信号線路の容量成分が増加し、接続部のイン
ピーダンスが低下してインピーダンス不整合を生じてい
たが、本発明では以下のようにしてインピーダンスが整
合される。即ち、回路基板の線路導体の非接続部の下方
に内層接地導体層を形成し、かつ接続部の下方に接地導
体層を形成することにより、非接続部での線路導体のイ
ンピーダンスを特性インピーダンスに整合させ、接続部
での線路導体のインピーダンスを特性インピーダンスよ
り高い値とする。これにより、線路導体と中心導体との
接続部のインピーダンスが電気的な容量増加により低下
しても、接続部のインピーダンスを特性インピーダンス
に整合することが可能となる。
導体と中心導体との接続部における線路導体から接地導
体層までの距離は、非接続部における線路導体から接地
導体層までの距離に比べて大きくなり、その結果、接続
部における線路導体のインピーダンスを非接続部に比べ
て高くすることができる。従来、線路導体と中心導体と
の接続部で信号線路の容量成分が増加し、接続部のイン
ピーダンスが低下してインピーダンス不整合を生じてい
たが、本発明では以下のようにしてインピーダンスが整
合される。即ち、回路基板の線路導体の非接続部の下方
に内層接地導体層を形成し、かつ接続部の下方に接地導
体層を形成することにより、非接続部での線路導体のイ
ンピーダンスを特性インピーダンスに整合させ、接続部
での線路導体のインピーダンスを特性インピーダンスよ
り高い値とする。これにより、線路導体と中心導体との
接続部のインピーダンスが電気的な容量増加により低下
しても、接続部のインピーダンスを特性インピーダンス
に整合することが可能となる。
【００１３】また、本発明の半導体装置は、上記本発明
の半導体素子収納用パッケージと、前記載置部に載置固
定されて前記同軸コネクタに前記回路基板の線路導体を
介して電気的に接続された前記半導体素子と、前記枠体
の上面に接合された蓋体とを具備したことを特徴とす
る。
の半導体素子収納用パッケージと、前記載置部に載置固
定されて前記同軸コネクタに前記回路基板の線路導体を
介して電気的に接続された前記半導体素子と、前記枠体
の上面に接合された蓋体とを具備したことを特徴とす
る。
【００１４】本発明は、この構成により、上記本発明の
半導体パッケージを用いた信頼性の高い半導体装置を提
供できる。
半導体パッケージを用いた信頼性の高い半導体装置を提
供できる。
【００１５】
【発明の実施の形態】以下、本発明の半導体パッケージ
を以下に詳細に説明する。図１は本発明の半導体パッケ
ージについて実施の形態の一例を示す断面図であり、１
は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は
回路基板である。
を以下に詳細に説明する。図１は本発明の半導体パッケ
ージについて実施の形態の一例を示す断面図であり、１
は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は
回路基板である。
【００１６】本発明の基体１はＦｅ−Ｎｉ−Ｃｏ合金等
の金属やＣｕ−Ｗの焼結材等から成り、そのインゴット
に圧延加工や打ち抜き加工等の従来周知の金属加工法、
または射出成形と切削加工等を施すことによって、所定
の形状に製作される。基体１の上側主面の略中央部に
は、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイ
オード（ＰＤ）等の半導体素子５を載置するための載置
部１ａが設けられており、載置部１ａには半導体素子５
を搭載して成る回路基板６が載置固定される。半導体素
子５は、その電極が、回路基板６の上面に被着形成され
ている線路導体６ａにボンディングワイヤ７等を介して
電気的に接続されている。つまり、線路導体６ａは、そ
の一端側が中心導体３ｂに、他端側が半導体素子５にそ
れぞれ電気的に接続されている。
の金属やＣｕ−Ｗの焼結材等から成り、そのインゴット
に圧延加工や打ち抜き加工等の従来周知の金属加工法、
または射出成形と切削加工等を施すことによって、所定
の形状に製作される。基体１の上側主面の略中央部に
は、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイ
オード（ＰＤ）等の半導体素子５を載置するための載置
部１ａが設けられており、載置部１ａには半導体素子５
を搭載して成る回路基板６が載置固定される。半導体素
子５は、その電極が、回路基板６の上面に被着形成され
ている線路導体６ａにボンディングワイヤ７等を介して
電気的に接続されている。つまり、線路導体６ａは、そ
の一端側が中心導体３ｂに、他端側が半導体素子５にそ
れぞれ電気的に接続されている。
【００１７】また、基体１の上側主面の外周部には載置
部１ａを囲繞するようにして枠体２が立設接合されてお
り、枠体２は基体１とともにその内側に半導体素子５を
収容する空所を形成する。この枠体２は、基体１と同様
にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成
り、基体１と一体成形される、または基体１に銀ろう等
のろう材を介してろう付けされる、またはシーム溶接法
等の溶接法により接合されることによって基体１の上側
主面の外周部に立設される。
部１ａを囲繞するようにして枠体２が立設接合されてお
り、枠体２は基体１とともにその内側に半導体素子５を
収容する空所を形成する。この枠体２は、基体１と同様
にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成
り、基体１と一体成形される、または基体１に銀ろう等
のろう材を介してろう付けされる、またはシーム溶接法
等の溶接法により接合されることによって基体１の上側
主面の外周部に立設される。
【００１８】枠体２の側部には同軸コネクタ３が嵌着さ
れる貫通孔２ａが形成されている。貫通孔２ａ内に同軸
コネクタ３を嵌め込むとともに半田等の封着材８を貫通
孔２ａとの隙間に挿入する。しかる後、加熱して封着材
８を溶融させ、溶融した封着材８は毛細管現象により同
軸コネクタ３と貫通孔２ａの内面との隙間に充填される
ことによって、同軸コネクタ３が貫通孔２ａ内に封着材
８を介して嵌着接合される。
れる貫通孔２ａが形成されている。貫通孔２ａ内に同軸
コネクタ３を嵌め込むとともに半田等の封着材８を貫通
孔２ａとの隙間に挿入する。しかる後、加熱して封着材
８を溶融させ、溶融した封着材８は毛細管現象により同
軸コネクタ３と貫通孔２ａの内面との隙間に充填される
ことによって、同軸コネクタ３が貫通孔２ａ内に封着材
８を介して嵌着接合される。
【００１９】同軸コネクタ３は、内部に収容する半導体
素子５を外部の同軸ケーブル１０に電気的に接続するも
のであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒
状の外周導体３ａの中心軸に同じくＦｅ−Ｎｉ−Ｃｏ合
金等の金属から成る中心導体３ｂが絶縁体３ｃを介して
固定された構造をしている。
素子５を外部の同軸ケーブル１０に電気的に接続するも
のであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒
状の外周導体３ａの中心軸に同じくＦｅ−Ｎｉ−Ｃｏ合
金等の金属から成る中心導体３ｂが絶縁体３ｃを介して
固定された構造をしている。
【００２０】中心導体３ｂを伝送する高周波信号は、貫
通孔２ａ，２ｂ部において貫通孔２ａ，２ｂの中心軸を
同軸線路のモードで伝送し、特性インピーダンス値に整
合されている。中心導体３ｂが枠体２の内面から突出し
て線路導体６ａと半田等の導電性接着材６ｂにより接続
された部分以降では、高周波信号は回路基板６の上面に
被着形成された線路導体６ａ上を伝送する。
通孔２ａ，２ｂ部において貫通孔２ａ，２ｂの中心軸を
同軸線路のモードで伝送し、特性インピーダンス値に整
合されている。中心導体３ｂが枠体２の内面から突出し
て線路導体６ａと半田等の導電性接着材６ｂにより接続
された部分以降では、高周波信号は回路基板６の上面に
被着形成された線路導体６ａ上を伝送する。
【００２１】本発明において、回路基板６の下面の少な
くとも線路導体６ａに対向する部位に接地導体層６ｃが
形成され、かつ内部の中心導体３ｂ直下以外の線路導体
６ａの下方の部位に内層接地導体層６ｄが形成されてい
る。これにより、線路導体６ａに対向する接地導体とし
て、中心導体３ｂとの接続部（以下、単に「接続部」と
いえば線路導体６ａと中心導体３ｂとの接続部をいうこ
ととする）では接地導体層６ｃが、非接続部では内層接
地導体層６ｄが設けられる。この内層接地導体層６ｄ
は、図２に示すように、接地導体層６ｃと同一の電位と
するために、ビアホール等の貫通導体により接地導体層
６ｃと電気的に接続されているのがよい。
くとも線路導体６ａに対向する部位に接地導体層６ｃが
形成され、かつ内部の中心導体３ｂ直下以外の線路導体
６ａの下方の部位に内層接地導体層６ｄが形成されてい
る。これにより、線路導体６ａに対向する接地導体とし
て、中心導体３ｂとの接続部（以下、単に「接続部」と
いえば線路導体６ａと中心導体３ｂとの接続部をいうこ
ととする）では接地導体層６ｃが、非接続部では内層接
地導体層６ｄが設けられる。この内層接地導体層６ｄ
は、図２に示すように、接地導体層６ｃと同一の電位と
するために、ビアホール等の貫通導体により接地導体層
６ｃと電気的に接続されているのがよい。
【００２２】図２は回路基板６の部分断面図であるが、
同図に示すように、接地導体層６ｃと線路導体６ａとの
距離をｈ１、内層接地導体層６ｄと線路導体６ａとの距
離をｈ２とするとｈ１＞ｈ２となっている。これによ
り、中心導体３ｂが接続されない非接続部での線路導体
６ａを特性インピーダンス値に整合させ、中心導体３ｂ
との接続部においては線路導体６ａを特性インピーダン
ス値よりも高いインピーダンス値とする。
同図に示すように、接地導体層６ｃと線路導体６ａとの
距離をｈ１、内層接地導体層６ｄと線路導体６ａとの距
離をｈ２とするとｈ１＞ｈ２となっている。これによ
り、中心導体３ｂが接続されない非接続部での線路導体
６ａを特性インピーダンス値に整合させ、中心導体３ｂ
との接続部においては線路導体６ａを特性インピーダン
ス値よりも高いインピーダンス値とする。
【００２３】また、本発明では、０．０５ｍｍ≦ｈ１−
ｈ２≦１ｍｍとするのがよい。ｈ１−ｈ２＜０．０５ｍ
ｍでは、接地導体層６ｃと内層接地導体層６ｄが接近し
すぎて線路導体６ａの接続部と非接続部におけるそれぞ
れのインピーダンス値が略同一となってしまい、線路導
体６ａに中心導体３ｂを接続した後の接続部のインピー
ダンスを特性インピーダンス値に整合させることが困難
となる。１ｍｍ＜ｈ１−ｈ２では、接地導体層６ｃと内
層接地導体層６ｄが大きく離れて線路導体６ａの接続部
におけるインピーダンス値が特性インピーダンス値に比
して大きくなりすぎてしまい、線路導体６ａに中心導体
３ｂを接続した後の接続部のインピーダンスを特性イン
ピーダンス値に整合させることが困難となるとともに、
回路基板６が厚くなり、線路導体６ａを伝送する高周波
信号の誘電体損失が大きくなって、高周波信号を無駄な
く伝送できなくなる。
ｈ２≦１ｍｍとするのがよい。ｈ１−ｈ２＜０．０５ｍ
ｍでは、接地導体層６ｃと内層接地導体層６ｄが接近し
すぎて線路導体６ａの接続部と非接続部におけるそれぞ
れのインピーダンス値が略同一となってしまい、線路導
体６ａに中心導体３ｂを接続した後の接続部のインピー
ダンスを特性インピーダンス値に整合させることが困難
となる。１ｍｍ＜ｈ１−ｈ２では、接地導体層６ｃと内
層接地導体層６ｄが大きく離れて線路導体６ａの接続部
におけるインピーダンス値が特性インピーダンス値に比
して大きくなりすぎてしまい、線路導体６ａに中心導体
３ｂを接続した後の接続部のインピーダンスを特性イン
ピーダンス値に整合させることが困難となるとともに、
回路基板６が厚くなり、線路導体６ａを伝送する高周波
信号の誘電体損失が大きくなって、高周波信号を無駄な
く伝送できなくなる。
【００２４】なお、内層接地導体層６ｄの線路導体６ａ
の線路方向に垂直な方向における幅は、線路導体６ａの
幅以上であることがよい。この場合、接続部の下方には
必ず内層接地導体層６ｄが存在し、接続部が確実に内層
接地導体層６ｄによって接地されるという点で好まし
い。
の線路方向に垂直な方向における幅は、線路導体６ａの
幅以上であることがよい。この場合、接続部の下方には
必ず内層接地導体層６ｄが存在し、接続部が確実に内層
接地導体層６ｄによって接地されるという点で好まし
い。
【００２５】図３は、図２の中心導体３ｂと線路導体６
ａとの接続部における線路方向に垂直な断面での断面図
であるが、線路導体６ａと中心導体３ｂとを接続するこ
とにより、接続部では信号線路が中心導体３ｂ，線路導
体６ａおよび導電性接着材６ｂとなっている。線路導体
６ａ単体が信号線路である場合と比べて、信号線路の容
量成分が増加し、接続部のインピーダンスが低下するこ
ととなる。従って、接続部における線路導体６ａに対向
する接地導体を接地導体層６ｃとして、接続部における
線路導体６ａ単体のインピーダンス値は特性インピーダ
ンスより高い値としている。これにより、線路導体６ａ
に中心導体３ｂを接続して接続部のインピーダンスが容
量増加により低下しても、接続部を特性インピーダンス
に整合させることができる。
ａとの接続部における線路方向に垂直な断面での断面図
であるが、線路導体６ａと中心導体３ｂとを接続するこ
とにより、接続部では信号線路が中心導体３ｂ，線路導
体６ａおよび導電性接着材６ｂとなっている。線路導体
６ａ単体が信号線路である場合と比べて、信号線路の容
量成分が増加し、接続部のインピーダンスが低下するこ
ととなる。従って、接続部における線路導体６ａに対向
する接地導体を接地導体層６ｃとして、接続部における
線路導体６ａ単体のインピーダンス値は特性インピーダ
ンスより高い値としている。これにより、線路導体６ａ
に中心導体３ｂを接続して接続部のインピーダンスが容
量増加により低下しても、接続部を特性インピーダンス
に整合させることができる。
【００２６】また接続部では、導電性接着材６ｂの量を
適宜調整して信号線路のインピーダンスを整合すること
もできる。また、内層接地導体層６ｄの起点は、図２の
ように中心導体３ｂの先端の下方付近であるが、図４の
ように導電性接着材６ｂのメニスカスの先端下方付近に
位置させ、その位置を線路方向に前後させて信号線路の
インピーダンスを整合するように調整することもでき
る。このようにして、半導体パッケージ内において、反
射損失や透過損失等の伝送損失の小さい良好な伝送特性
の信号線路が形成される。また、図４に示すように、円
柱状の中心導体３ｂの先端は略半球面状等の凸型曲面に
なっているのが好ましい。この場合、中心導体３ｂの先
端に形成される導電性接着材６ｂのメニスカスがなだら
かな斜面を形成し、そのメニスカス部での高周波信号の
損失が小さくなる。
適宜調整して信号線路のインピーダンスを整合すること
もできる。また、内層接地導体層６ｄの起点は、図２の
ように中心導体３ｂの先端の下方付近であるが、図４の
ように導電性接着材６ｂのメニスカスの先端下方付近に
位置させ、その位置を線路方向に前後させて信号線路の
インピーダンスを整合するように調整することもでき
る。このようにして、半導体パッケージ内において、反
射損失や透過損失等の伝送損失の小さい良好な伝送特性
の信号線路が形成される。また、図４に示すように、円
柱状の中心導体３ｂの先端は略半球面状等の凸型曲面に
なっているのが好ましい。この場合、中心導体３ｂの先
端に形成される導電性接着材６ｂのメニスカスがなだら
かな斜面を形成し、そのメニスカス部での高周波信号の
損失が小さくなる。
【００２７】枠体２の貫通孔２ｂ内に挿入固定される同
軸コネクタプラグ９は、外部電気回路に接続された同軸
ケーブル１０と枠体２に嵌着された同軸コネクタ３とを
接続するためのプラグである。
軸コネクタプラグ９は、外部電気回路に接続された同軸
ケーブル１０と枠体２に嵌着された同軸コネクタ３とを
接続するためのプラグである。
【００２８】そして、本発明の半導体パッケージは、半
導体素子５の電極と回路基板６の上面に形成された線路
導体６ａとを電気的に接続し、線路導体６ａと中心導体
３ｂとを半田等の導電性接着材６ｂを介して電気的に接
続し、しかる後、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金
等の金属から成る蓋体４を半田付け法やシームウエルド
法により接合することにより製品としての半導体装置と
なる。
導体素子５の電極と回路基板６の上面に形成された線路
導体６ａとを電気的に接続し、線路導体６ａと中心導体
３ｂとを半田等の導電性接着材６ｂを介して電気的に接
続し、しかる後、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金
等の金属から成る蓋体４を半田付け法やシームウエルド
法により接合することにより製品としての半導体装置と
なる。
【００２９】この半導体装置は、基体１が外部電気回路
基板に実装され、同軸コネクタプラグ９と外部電気回路
に接続された同軸ケーブル１０とを接続することによ
り、内部に収容する半導体素子５が外部電気回路に電気
的に接続され、半導体素子５が高周波信号で作動するこ
ととなる。
基板に実装され、同軸コネクタプラグ９と外部電気回路
に接続された同軸ケーブル１０とを接続することによ
り、内部に収容する半導体素子５が外部電気回路に電気
的に接続され、半導体素子５が高周波信号で作動するこ
ととなる。
【００３０】本発明における高周波信号の好ましい周波
数は５〜５０ＧＨｚ程度であり、この場合に高周波信号
の伝送特性を良好なものとすることができる。
数は５〜５０ＧＨｚ程度であり、この場合に高周波信号
の伝送特性を良好なものとすることができる。
【００３１】なお、本発明は上記実施の形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲内であ
れば種々の変更は可能である。
るものではなく、本発明の要旨を逸脱しない範囲内であ
れば種々の変更は可能である。
【００３２】
【発明の効果】本発明は、半導体パッケージ内に載置さ
れた回路基板は、その上面に一端側が中心導体に、他端
側が半導体素子にそれぞれ電気的に接続された線路導体
が形成され、下面の少なくとも線路導体に対向する部位
に接地導体層が形成され、かつ内部の中心導体直下以外
の線路導体の下方の部位に内層接地導体層が形成されて
いることにより、線路導体と中心導体との接続部におけ
る線路導体から接地導体層までの距離は、非接続部にお
ける線路導体から接地導体層までの距離に比べて大きく
なり、その結果、接続部における線路導体のインピーダ
ンスを非接続部に比べて高くすることができる。即ち、
回路基板の線路導体の非接続部の下方に内層接地導体層
を形成し、かつ接続部の下方に接地導体層を形成するこ
とにより、非接続部での線路導体のインピーダンスを特
性インピーダンスに整合させ、接続部での線路導体のイ
ンピーダンスを特性インピーダンスより高い値とする。
これにより、線路導体と中心導体との接続部のインピー
ダンスが電気的な容量増加により低下しても、接続部の
インピーダンスを特性インピーダンスに整合することが
可能となる。
れた回路基板は、その上面に一端側が中心導体に、他端
側が半導体素子にそれぞれ電気的に接続された線路導体
が形成され、下面の少なくとも線路導体に対向する部位
に接地導体層が形成され、かつ内部の中心導体直下以外
の線路導体の下方の部位に内層接地導体層が形成されて
いることにより、線路導体と中心導体との接続部におけ
る線路導体から接地導体層までの距離は、非接続部にお
ける線路導体から接地導体層までの距離に比べて大きく
なり、その結果、接続部における線路導体のインピーダ
ンスを非接続部に比べて高くすることができる。即ち、
回路基板の線路導体の非接続部の下方に内層接地導体層
を形成し、かつ接続部の下方に接地導体層を形成するこ
とにより、非接続部での線路導体のインピーダンスを特
性インピーダンスに整合させ、接続部での線路導体のイ
ンピーダンスを特性インピーダンスより高い値とする。
これにより、線路導体と中心導体との接続部のインピー
ダンスが電気的な容量増加により低下しても、接続部の
インピーダンスを特性インピーダンスに整合することが
可能となる。
【００３３】このようにして、半導体パッケージ内部に
おいて同軸コネクタおよび回路基板の線路導体から成る
信号線路が特性インピーダンスに整合され、高周波信号
の反射損失を低減して伝送効率を良好とした信号線路を
形成できる。
おいて同軸コネクタおよび回路基板の線路導体から成る
信号線路が特性インピーダンスに整合され、高周波信号
の反射損失を低減して伝送効率を良好とした信号線路を
形成できる。
【００３４】以上の効果により、５〜５０ＧＨｚの高周
波信号の伝送特性に優れた半導体パッケージとして有効
に機能することとなる。
波信号の伝送特性に優れた半導体パッケージとして有効
に機能することとなる。
【００３５】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、載置部に載置固定されて同軸コ
ネクタに回路基板の線路導体を介して電気的に接続され
た半導体素子と、枠体の上面に接合された蓋体とを具備
したことにより、上記本発明の作用効果を有する半導体
パッケージを用いた信頼性の高い半導体装置となる。
子収納用パッケージと、載置部に載置固定されて同軸コ
ネクタに回路基板の線路導体を介して電気的に接続され
た半導体素子と、枠体の上面に接合された蓋体とを具備
したことにより、上記本発明の作用効果を有する半導体
パッケージを用いた信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージについて実施の形態
の例を示す断面図である。
の例を示す断面図である。
【図２】本発明の半導体パッケージ内に収容された回路
基板の部分断面図である。
基板の部分断面図である。
【図３】図２の回路基板の線路方向の垂直な方向におけ
る部分断面図である。
る部分断面図である。
【図４】図２の回路基板の線路方向における部分断面図
である。
である。
【図５】従来の半導体パッケージの断面図である。
１：基体
１ａ：載置部
２：枠体
２ａ：貫通孔
３：同軸コネクタ
３ａ：外周導体
３ｂ：中心導体
３ｃ：絶縁体
５：半導体素子
６：回路基板
６ａ：線路導体
６ｃ：接地導体層
６ｄ：内層接地導体層
Claims (2)
- 【請求項１】 上側主面に半導体素子および回路基板を
載置するための載置部を有する基体と、該基体の前記上
側主面の外周部に前記載置部を囲繞するように接合さ
れ、側部に貫通孔が形成された枠体と、筒状の外周導体
およびその中心軸に設置された中心導体ならびにそれら
の間に介在させた絶縁体から成るとともに前記貫通孔に
嵌着された同軸コネクタとを具備した半導体素子収納用
パッケージにおいて、前記回路基板は、その上面に一端
側が前記中心導体に、他端側が前記半導体素子にそれぞ
れ電気的に接続された線路導体が形成され、下面の少な
くとも前記線路導体に対向する部位に接地導体層が形成
され、かつ内部の前記中心導体直下以外の前記線路導体
の下方の部位に内層接地導体層が形成されていることを
特徴とする半導体素子収納用パッケージ。 - 【請求項２】 請求項１記載の半導体素子収納用パッケ
ージと、前記載置部に載置固定されるとともに前記同軸
コネクタに前記回路基板の線路導体を介して電気的に接
続された前記半導体素子と、前記枠体の上面に接合され
た蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001255794A JP3619478B2 (ja) | 2001-08-27 | 2001-08-27 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001255794A JP3619478B2 (ja) | 2001-08-27 | 2001-08-27 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003068905A true JP2003068905A (ja) | 2003-03-07 |
| JP3619478B2 JP3619478B2 (ja) | 2005-02-09 |
Family
ID=19083705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001255794A Expired - Fee Related JP3619478B2 (ja) | 2001-08-27 | 2001-08-27 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3619478B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021002077A1 (ja) * | 2019-07-03 | 2021-01-07 | 株式会社 東芝 | 同軸マイクロストリップ線路変換回路 |
-
2001
- 2001-08-27 JP JP2001255794A patent/JP3619478B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021002077A1 (ja) * | 2019-07-03 | 2021-01-07 | 株式会社 東芝 | 同軸マイクロストリップ線路変換回路 |
| JP7397872B2 (ja) | 2019-07-03 | 2023-12-13 | 株式会社東芝 | 同軸マイクロストリップ線路変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3619478B2 (ja) | 2005-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3619478B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619479B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3752473B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3663349B2 (ja) | 半導体素子収納用パッケージ | |
| JP3619473B2 (ja) | 半導体素子収納用パッケージ | |
| JP3686854B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
| JP3686853B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686858B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3716173B2 (ja) | 回路基板およびそれを用いた半導体素子収納用パッケージ | |
| JP3652287B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3825343B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3716199B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3574798B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2001237482A (ja) | 光半導体素子収納用パッケージ | |
| JP3720726B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3659328B2 (ja) | 半導体素子収納用パッケージ | |
| JP3682012B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3682010B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003124368A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003163512A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002026618A (ja) | 半導体素子収納用パッケージ | |
| JP2003163301A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619445B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004228965A (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041112 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081119 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |