JP2003066068A - 半導体回路検査治具及びその製造方法 - Google Patents
半導体回路検査治具及びその製造方法Info
- Publication number
- JP2003066068A JP2003066068A JP2001257684A JP2001257684A JP2003066068A JP 2003066068 A JP2003066068 A JP 2003066068A JP 2001257684 A JP2001257684 A JP 2001257684A JP 2001257684 A JP2001257684 A JP 2001257684A JP 2003066068 A JP2003066068 A JP 2003066068A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- opening
- layer
- conductor
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】形状及び先端径が精度良く形成された検査電極
を備えた半導体回路検査治具及びその製造方法を提供す
ることを目的とする。 【解決手段】絶縁基材１の導体層１１上に第１レジスト
層２１を形成し、一連のパターニング処理を行って第１
開口部３１を形成する。順次、第２レジスト層２２、第
２開口部及び第３レジスト層、第３開口部を形成する。
導体層１１をカソードにして電解めっきを行い、複数の
開口部３１、３２及び３３に導体電極４１を形成し、第
３レジスト層２３表面より突出した導体電極４１の先端
部分を研磨して、導体電極４１ａを形成する。複数のレ
ジスト層２１、２２及び２３を専用の剥離液で剥離して
階段状型の検査電極を形成し、導体層１１をパターニン
グ処理して配線層１１ａを形成して、絶縁基材１上に配
線層１１ａ及び検査電極４１ａが形成された半導体回路
検査治具１００を得る。
を備えた半導体回路検査治具及びその製造方法を提供す
ることを目的とする。 【解決手段】絶縁基材１の導体層１１上に第１レジスト
層２１を形成し、一連のパターニング処理を行って第１
開口部３１を形成する。順次、第２レジスト層２２、第
２開口部及び第３レジスト層、第３開口部を形成する。
導体層１１をカソードにして電解めっきを行い、複数の
開口部３１、３２及び３３に導体電極４１を形成し、第
３レジスト層２３表面より突出した導体電極４１の先端
部分を研磨して、導体電極４１ａを形成する。複数のレ
ジスト層２１、２２及び２３を専用の剥離液で剥離して
階段状型の検査電極を形成し、導体層１１をパターニン
グ処理して配線層１１ａを形成して、絶縁基材１上に配
線層１１ａ及び検査電極４１ａが形成された半導体回路
検査治具１００を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体回路検査装
置や半導体パッケージの一括電気的検査を行うための半
導体回路検査治具に関する。
置や半導体パッケージの一括電気的検査を行うための半
導体回路検査治具に関する。
【０００２】
【従来の技術】従来の半導体回路の検査は、検査用ソケ
ットと半導体回路素子の検査治具を用いて検査を行って
いた。検査方法は、配線回路基板上に電極を配置した検
査治具の検査用の電極を被検査対である半導体回路装置
に押し当てることによって導通検査を行っていた。
ットと半導体回路素子の検査治具を用いて検査を行って
いた。検査方法は、配線回路基板上に電極を配置した検
査治具の検査用の電極を被検査対である半導体回路装置
に押し当てることによって導通検査を行っていた。
【０００３】
【発明が解決しようとする課題】従来の検査治具は検査
電極の形成にレーザーを使用しており、運用コストが高
く、加工に時間がかかるため、大量生産に向かないとい
う問題があった。また、検査電極の形成はレーザー加工
にて形成した開口部を型として電解めっきで行うため、
めっき液の入り口となる検査電極の先端径をあまり小さ
くできず、また先端径のばらつきも±３μm程度という
制約があった。
電極の形成にレーザーを使用しており、運用コストが高
く、加工に時間がかかるため、大量生産に向かないとい
う問題があった。また、検査電極の形成はレーザー加工
にて形成した開口部を型として電解めっきで行うため、
めっき液の入り口となる検査電極の先端径をあまり小さ
くできず、また先端径のばらつきも±３μm程度という
制約があった。
【０００４】本発明は上記問題点に鑑み考案されたもの
で、形状及び先端径が精度良く形成された検査電極を備
えた半導体回路検査治具及びその製造方法を提供するこ
とを目的とする。
で、形状及び先端径が精度良く形成された検査電極を備
えた半導体回路検査治具及びその製造方法を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明に於いて上記課題
を解決するために、まず請求項１においては、絶縁基材
上に配線層が形成され、前記配線層上に金属柱状の導体
が下から径の大きな順に複数段重なった階段型形状の検
査電極を備えていることを特徴とする半導体回路検査治
具としたものである。
を解決するために、まず請求項１においては、絶縁基材
上に配線層が形成され、前記配線層上に金属柱状の導体
が下から径の大きな順に複数段重なった階段型形状の検
査電極を備えていることを特徴とする半導体回路検査治
具としたものである。
【０００６】また、請求項２においては、少なくとも以
下の工程を備えていることを特徴とする請求項１記載の
半導体回路検査治具の製造方法としたものである。 （ａ）絶縁基材の導体層上に第１レジスト層を形成し、
第１開口部を形成する工程。 （ｂ）前記第１レジスト層上に第２レジスト層を形成
し、前記第１開口部上に前記第１開口部よりも小さな径
の第２開口部を形成する工程。 （ｃ）前記第２レジスト層上に第３レジスト層を形成
し、前記第１開口部及び第２開口部上に前記第２開口部
よりも小さな径の第３開口部を形成する工程。 （ｄ）上記レジスト層及び開口部形成工程を必要回数繰
り返す工程。 （ｅ）上記複数の開口部に電解めっきにて導体電極を形
成する工程。 （ｆ）最上層のレジスト層表面より突出した導体電極の
先端部分を研磨し、平滑にする工程。 （ｇ）上記複数のレジスト層を剥離し、前記導体層上に
金属柱状の導体電極が複数段重なった階段型形状の検査
電極を形成する工程。 （ｈ）前記検査電極を覆うようにレジスト層を形成し、
露光、現像等の一連のパターニング処理を行って、レジ
ストパターンを形成する工程。 （ｉ）前記レジストパターンをマスクにして導体層をエ
ッチングし、前記レジストパターンを剥離して、配線層
を形成する工程。
下の工程を備えていることを特徴とする請求項１記載の
半導体回路検査治具の製造方法としたものである。 （ａ）絶縁基材の導体層上に第１レジスト層を形成し、
第１開口部を形成する工程。 （ｂ）前記第１レジスト層上に第２レジスト層を形成
し、前記第１開口部上に前記第１開口部よりも小さな径
の第２開口部を形成する工程。 （ｃ）前記第２レジスト層上に第３レジスト層を形成
し、前記第１開口部及び第２開口部上に前記第２開口部
よりも小さな径の第３開口部を形成する工程。 （ｄ）上記レジスト層及び開口部形成工程を必要回数繰
り返す工程。 （ｅ）上記複数の開口部に電解めっきにて導体電極を形
成する工程。 （ｆ）最上層のレジスト層表面より突出した導体電極の
先端部分を研磨し、平滑にする工程。 （ｇ）上記複数のレジスト層を剥離し、前記導体層上に
金属柱状の導体電極が複数段重なった階段型形状の検査
電極を形成する工程。 （ｈ）前記検査電極を覆うようにレジスト層を形成し、
露光、現像等の一連のパターニング処理を行って、レジ
ストパターンを形成する工程。 （ｉ）前記レジストパターンをマスクにして導体層をエ
ッチングし、前記レジストパターンを剥離して、配線層
を形成する工程。
【０００７】また、請求項３においては、少なくとも以
下の工程を備えていることを特徴とする請求項１記載の
半導体回路検査治具の製造方法としたものである。 （ａ）絶縁基材の導体層上に第１レジスト層を形成し、
第１開口部を形成する工程。 （ｂ）前記第１開口部に電解めっきにて第１導体電極を
形成する工程。 （ｃ）前記第１レジスト層表面より突出した前記第１導
体電極の先端部分を研磨し、平滑にする工程。 （ｄ）前記第１レジスト層及び前記第１導体電極上に第
２レジスト層を形成し、前記第１導体電極上に前記第１
導体電極よりも小さな径の第２開口部を形成する工程。 （ｅ）前記第２開口部に電解めっきにて第２導体電極を
形成する工程。 （ｆ）前記第２レジスト層表面より突出した前記第２導
体電極の先端部分を研磨し、平滑にする工程。 （ｇ）上記レジスト層形成、開口部形成、導体電極形成
及び導体電極先端部の研磨工程を必要回数繰り返す工
程。 （ｈ）上記複数のレジスト層を剥離し、前記導体層上に
金属柱状の導体電極が複数段重なった階段型形状の検査
電極を形成する工程。 （ｉ）前記検査電極を覆うようにレジスト層を形成し、
露光、現像等の一連のパターニング処理を行って、レジ
ストパターンを形成する工程。 （ｊ）前記レジストパターンをマスクにして導体層をエ
ッチングし、前記レジストパターンを剥離して、配線層
を形成する工程。
下の工程を備えていることを特徴とする請求項１記載の
半導体回路検査治具の製造方法としたものである。 （ａ）絶縁基材の導体層上に第１レジスト層を形成し、
第１開口部を形成する工程。 （ｂ）前記第１開口部に電解めっきにて第１導体電極を
形成する工程。 （ｃ）前記第１レジスト層表面より突出した前記第１導
体電極の先端部分を研磨し、平滑にする工程。 （ｄ）前記第１レジスト層及び前記第１導体電極上に第
２レジスト層を形成し、前記第１導体電極上に前記第１
導体電極よりも小さな径の第２開口部を形成する工程。 （ｅ）前記第２開口部に電解めっきにて第２導体電極を
形成する工程。 （ｆ）前記第２レジスト層表面より突出した前記第２導
体電極の先端部分を研磨し、平滑にする工程。 （ｇ）上記レジスト層形成、開口部形成、導体電極形成
及び導体電極先端部の研磨工程を必要回数繰り返す工
程。 （ｈ）上記複数のレジスト層を剥離し、前記導体層上に
金属柱状の導体電極が複数段重なった階段型形状の検査
電極を形成する工程。 （ｉ）前記検査電極を覆うようにレジスト層を形成し、
露光、現像等の一連のパターニング処理を行って、レジ
ストパターンを形成する工程。 （ｊ）前記レジストパターンをマスクにして導体層をエ
ッチングし、前記レジストパターンを剥離して、配線層
を形成する工程。
【０００８】また、請求項４においては、少なくとも以
下の工程を備えていることを特徴とする請求項１記載の
半導体回路検査治具の製造方法としたものである。 （ａ）絶縁基材の導体層上にレジスト層を形成し、露
光、現像等の一連のパターニング処理を行って、レジス
トパターンを形成する工程。 （ｂ）前記ジストパターンをマスクにして導体層をエッ
チングし、前記レジストパターンを剥離して、前記絶縁
基材上に配線層を形成する工程。 （ｃ）前記絶縁基材及び配線層上に第１レジスト層を形
成し、前記配線層の所定位置に第１開口部を形成する工
程。 （ｂ）前記第１レジスト層上に第２レジスト層を形成
し、前記第１開口部上に前記第１開口部よりも小さな径
の第２開口部を形成する工程。 （ｃ）前記第２レジスト層上に第３レジスト層を形成
し、前記第１開口部及び第２開口部上に前記第２開口部
よりも小さな径の第３開口部を形成する工程。 （ｄ）上記レジスト層及び開口部形成工程を必要回数繰
り返す工程。 （ｅ）上記多段の開口部に電解めっきにて導体電極を形
成する工程。 （ｆ）最上層のレジスト層表面より突出した導体電極の
先端部分を研磨し、平滑にする工程。 （ｇ）上記複数のレジスト層を剥離し、前記配線層上に
金属柱状の導体電極が複数段重なった階段型形状の検査
電極を形成する工程。
下の工程を備えていることを特徴とする請求項１記載の
半導体回路検査治具の製造方法としたものである。 （ａ）絶縁基材の導体層上にレジスト層を形成し、露
光、現像等の一連のパターニング処理を行って、レジス
トパターンを形成する工程。 （ｂ）前記ジストパターンをマスクにして導体層をエッ
チングし、前記レジストパターンを剥離して、前記絶縁
基材上に配線層を形成する工程。 （ｃ）前記絶縁基材及び配線層上に第１レジスト層を形
成し、前記配線層の所定位置に第１開口部を形成する工
程。 （ｂ）前記第１レジスト層上に第２レジスト層を形成
し、前記第１開口部上に前記第１開口部よりも小さな径
の第２開口部を形成する工程。 （ｃ）前記第２レジスト層上に第３レジスト層を形成
し、前記第１開口部及び第２開口部上に前記第２開口部
よりも小さな径の第３開口部を形成する工程。 （ｄ）上記レジスト層及び開口部形成工程を必要回数繰
り返す工程。 （ｅ）上記多段の開口部に電解めっきにて導体電極を形
成する工程。 （ｆ）最上層のレジスト層表面より突出した導体電極の
先端部分を研磨し、平滑にする工程。 （ｇ）上記複数のレジスト層を剥離し、前記配線層上に
金属柱状の導体電極が複数段重なった階段型形状の検査
電極を形成する工程。
【０００９】さらにまた、請求項５においては、少なく
とも以下の工程を備えていることを特徴とする請求項１
記載の半導体回路検査治具の製造方法としたものであ
る。 （ａ）絶縁基材の導体層上にレジスト層を形成し、露
光、現像等の一連のパターニング処理を行って、レジス
トパターンを形成する工程。 （ｂ）前記レジストパターンをマスクにして前記導体層
をエッチングし、前記レジストパターンを剥離して、前
記絶縁基材上に配線層を形成する工程。 （ｃ）前記絶縁基材及び前記配線層上に第１レジスト層
を形成し、第１開口部を形成する工程。 （ｄ）前記第１開口部に電解めっきにて第１導体電極を
形成する工程。 （ｅ）前記第１レジスト層表面より突出した前記第１導
体電極の先端部分を研磨し、平滑にする工程。 （ｆ）前記第１レジスト層及び前記第１導体電極上に第
２レジスト層を形成し、前記第１導体電極上に前記第１
導体電極よりも小さな径の第２開口部を形成する工程。 （ｇ）前記第２開口部に電解めっきにて第２導体電極を
形成する工程。 （ｈ）前記第２レジスト層表面より突出した前記第２導
体電極の先端部分を研磨し、平滑にする工程。 （ｉ）上記レジスト層形成、開口部形成、導体電極形成
及び導体電極先端部の研磨工程を必要回数繰り返す工
程。 （ｊ）上記複数のレジスト層を剥離し、前記配線層上に
金属柱状の導体電極が複数段重なった階段型形状の検査
電極を形成する工程。
とも以下の工程を備えていることを特徴とする請求項１
記載の半導体回路検査治具の製造方法としたものであ
る。 （ａ）絶縁基材の導体層上にレジスト層を形成し、露
光、現像等の一連のパターニング処理を行って、レジス
トパターンを形成する工程。 （ｂ）前記レジストパターンをマスクにして前記導体層
をエッチングし、前記レジストパターンを剥離して、前
記絶縁基材上に配線層を形成する工程。 （ｃ）前記絶縁基材及び前記配線層上に第１レジスト層
を形成し、第１開口部を形成する工程。 （ｄ）前記第１開口部に電解めっきにて第１導体電極を
形成する工程。 （ｅ）前記第１レジスト層表面より突出した前記第１導
体電極の先端部分を研磨し、平滑にする工程。 （ｆ）前記第１レジスト層及び前記第１導体電極上に第
２レジスト層を形成し、前記第１導体電極上に前記第１
導体電極よりも小さな径の第２開口部を形成する工程。 （ｇ）前記第２開口部に電解めっきにて第２導体電極を
形成する工程。 （ｈ）前記第２レジスト層表面より突出した前記第２導
体電極の先端部分を研磨し、平滑にする工程。 （ｉ）上記レジスト層形成、開口部形成、導体電極形成
及び導体電極先端部の研磨工程を必要回数繰り返す工
程。 （ｊ）上記複数のレジスト層を剥離し、前記配線層上に
金属柱状の導体電極が複数段重なった階段型形状の検査
電極を形成する工程。
【００１０】
【発明の実施の形態】請求項１に係わる本発明の半導体
回路検査治具１００、２００、３００及び４００は図１
（ａ）〜（ｄ）に示すように、絶縁基材１上の配線層１
１ａ上にフォトリソグラフィーによって金属柱状の導体
を先端にいくほど細くなるようにして複数段重ねて階段
型形状の検査電極４１ａ、５４、６１ａ、７４を形成し
たもので、検査電極の先端径、位置はフォトリソグラフ
ィーの精度で決定されるため、レーザー加工よりも精度
よく形成が可能である。
回路検査治具１００、２００、３００及び４００は図１
（ａ）〜（ｄ）に示すように、絶縁基材１上の配線層１
１ａ上にフォトリソグラフィーによって金属柱状の導体
を先端にいくほど細くなるようにして複数段重ねて階段
型形状の検査電極４１ａ、５４、６１ａ、７４を形成し
たもので、検査電極の先端径、位置はフォトリソグラフ
ィーの精度で決定されるため、レーザー加工よりも精度
よく形成が可能である。
【００１１】以下、本発明の半導体回路検査治具の製造
方法について説明する。請求項２に係わる半導体回路検
査治具の製造方法の一実施例の製造工程を図２（ａ）〜
（ｈ）に示す。まず、ポリイミドフィルム等からなる絶
縁基材１にあらかじめ銅箔からなる導体層１１を貼り付
けた片面銅貼りフィルムを用い、導体層１１をあらかじ
め前処理した後導体層１１上にドライフィルムレジスト
をラミネートして第１レジスト層２１を形成し、所定の
パターン露光、現像等の一連のパターニング処理を行
い、第１レジスト層２１の所定位置に第１開口部３１を
形成する（図２（ａ）参照）。ここでは、片面銅貼りフ
ィルムを使用したが、両面銅貼りフィルムを用いること
によって配線層を多層化した検査治具が作製可能であ
る。
方法について説明する。請求項２に係わる半導体回路検
査治具の製造方法の一実施例の製造工程を図２（ａ）〜
（ｈ）に示す。まず、ポリイミドフィルム等からなる絶
縁基材１にあらかじめ銅箔からなる導体層１１を貼り付
けた片面銅貼りフィルムを用い、導体層１１をあらかじ
め前処理した後導体層１１上にドライフィルムレジスト
をラミネートして第１レジスト層２１を形成し、所定の
パターン露光、現像等の一連のパターニング処理を行
い、第１レジスト層２１の所定位置に第１開口部３１を
形成する（図２（ａ）参照）。ここでは、片面銅貼りフ
ィルムを使用したが、両面銅貼りフィルムを用いること
によって配線層を多層化した検査治具が作製可能であ
る。
【００１２】次に、第１開口部３１が形成された第１レ
ジスト層２１上にドライフィルムレジストをラミネート
して第２レジスト層２２を形成し、所定のパターン露
光、現像等の一連のパターニング処理を行い、第１開口
部３１上に第１開口部３１よりも小さな径の第２開口部
３２を形成する（図２（ｂ）参照）。第２開口部３２の
中心位置は第１開口部３１の中心位置と一致するように
する。
ジスト層２１上にドライフィルムレジストをラミネート
して第２レジスト層２２を形成し、所定のパターン露
光、現像等の一連のパターニング処理を行い、第１開口
部３１上に第１開口部３１よりも小さな径の第２開口部
３２を形成する（図２（ｂ）参照）。第２開口部３２の
中心位置は第１開口部３１の中心位置と一致するように
する。
【００１３】次に、第２開口部３２が形成された第２レ
ジスト層２２上にドライフィルムレジストをラミネート
して第３レジスト層２３を形成し、所定のパターン露
光、現像等の一連のパターニング処理を行い、第１開口
部３１及び第２開口部３２上に第２開口部３２よりも小
さな径の第３開口部３３を形成する（図２（ｃ）参
照）。第３開口部３３の中心位置は第２開口部３２の中
心位置と一致するようにする。ここでは、レジスト層、
開口部形成の繰り返し工程について３層の事例について
説明したが、これに限定されるものではなく、任意に設
定できる。
ジスト層２２上にドライフィルムレジストをラミネート
して第３レジスト層２３を形成し、所定のパターン露
光、現像等の一連のパターニング処理を行い、第１開口
部３１及び第２開口部３２上に第２開口部３２よりも小
さな径の第３開口部３３を形成する（図２（ｃ）参
照）。第３開口部３３の中心位置は第２開口部３２の中
心位置と一致するようにする。ここでは、レジスト層、
開口部形成の繰り返し工程について３層の事例について
説明したが、これに限定されるものではなく、任意に設
定できる。
【００１４】次に、導体層１１をカソードにして電解め
っきを行い、複数の開口部３１、３２及び３３に導体電
極４１を形成する（図２（ｄ）参照）。ここで、導体電
極４１は通常銅やニッケルなどが用いられるが、金や白
金等の導電性に優れた金属であれば使用可能である。
っきを行い、複数の開口部３１、３２及び３３に導体電
極４１を形成する（図２（ｄ）参照）。ここで、導体電
極４１は通常銅やニッケルなどが用いられるが、金や白
金等の導電性に優れた金属であれば使用可能である。
【００１５】次に、第３レジスト層２３表面より突出し
た導体電極４１の先端部分を研磨して、導体電極４１ａ
を形成する（図２（ｅ）参照）。
た導体電極４１の先端部分を研磨して、導体電極４１ａ
を形成する（図２（ｅ）参照）。
【００１６】次に、複数のレジスト層２１、２２及び２
３を専用の剥離液で剥離して、導体層１１上に金属柱状
の導体が複数段重なった階段型形状の検査電極４１ａを
形成する（図２（ｆ）参照）。
３を専用の剥離液で剥離して、導体層１１上に金属柱状
の導体が複数段重なった階段型形状の検査電極４１ａを
形成する（図２（ｆ）参照）。
【００１７】次に、レジストをスピンナー等により塗布
し、検査電極４１ａを覆うようにレジスト層２４を形成
し、パターン露光、現像等の一連のパターンニング処理
を行って、レジストパターン２４ａを形成し（図２
（ｇ）参照）、レジストパターン２４ａをマスクにして
導体層１１をエッチングし、レジストパターン２４ａを
専用の剥離液で剥離して、配線層１１ａを形成し、絶縁
基材１上に配線層１１ａ及び検査電極４１ａが形成され
た半導体回路検査治具１００を得る（図２（ｈ）参
照）。
し、検査電極４１ａを覆うようにレジスト層２４を形成
し、パターン露光、現像等の一連のパターンニング処理
を行って、レジストパターン２４ａを形成し（図２
（ｇ）参照）、レジストパターン２４ａをマスクにして
導体層１１をエッチングし、レジストパターン２４ａを
専用の剥離液で剥離して、配線層１１ａを形成し、絶縁
基材１上に配線層１１ａ及び検査電極４１ａが形成され
た半導体回路検査治具１００を得る（図２（ｈ）参
照）。
【００１８】請求項３に係わる半導体回路検査治具の製
造方法の一実施例の製造工程を図３（ａ）〜（ｈ）に示
す。まず、ポリイミドフィルム等からなる絶縁基材１に
あらかじめ銅箔からなる導体層１１を貼り付けた片面銅
貼りフィルムを用い、導体層１１をあらかじめ前処理し
た後導体層１１上にドライフィルムレジストをラミネー
トして第１レジスト層２１を形成し、所定のパターン露
光、現像等の一連のパターニング処理を行い、第１レジ
スト層２１の所定位置に第１開口部３１を形成する（図
３（ａ）参照）。ここでは、片面銅貼りフィルムを使用
したが、両面銅貼りフィルムを用いることによって配線
層を多層化した検査治具が作製可能である。
造方法の一実施例の製造工程を図３（ａ）〜（ｈ）に示
す。まず、ポリイミドフィルム等からなる絶縁基材１に
あらかじめ銅箔からなる導体層１１を貼り付けた片面銅
貼りフィルムを用い、導体層１１をあらかじめ前処理し
た後導体層１１上にドライフィルムレジストをラミネー
トして第１レジスト層２１を形成し、所定のパターン露
光、現像等の一連のパターニング処理を行い、第１レジ
スト層２１の所定位置に第１開口部３１を形成する（図
３（ａ）参照）。ここでは、片面銅貼りフィルムを使用
したが、両面銅貼りフィルムを用いることによって配線
層を多層化した検査治具が作製可能である。
【００１９】次に、導体層１１をカソードにして電解め
っきを行い、第１開口部３１に第１導体電極５１を形成
する（図３（ｂ）参照）。ここで、第１導体電極５１は
通常銅やニッケルなどが用いられるが、金や白金等の導
電性に優れた金属あれば使用可能である。次に、第１レ
ジスト層２１表面より突出した第１導体電極５１の先端
部分を研磨して、第１導体電極５１ａを形成する（図３
（ｃ）参照）。
っきを行い、第１開口部３１に第１導体電極５１を形成
する（図３（ｂ）参照）。ここで、第１導体電極５１は
通常銅やニッケルなどが用いられるが、金や白金等の導
電性に優れた金属あれば使用可能である。次に、第１レ
ジスト層２１表面より突出した第１導体電極５１の先端
部分を研磨して、第１導体電極５１ａを形成する（図３
（ｃ）参照）。
【００２０】次に、第１導体電極５１ａが形成された第
１レジスト層２１上にドライフィルムレジストをラミネ
ートして第２レジスト層２２を形成し、所定のパターン
露光、現像等の一連のパターニング処理を行い、第１導
体電極５１ａ上に第１導体電極５１ａよりも小さな径の
第２開口部３２を形成する（特に図示せず）。第２開口
部３２の中心位置は第１導体電極５１ａの中心位置と一
致するようにする。次に、導体層１１をカソードにして
電解めっきを行い、第２開口部３２の第１導体電極５１
ａ上に第２導体電極５２を形成する（特に図示せず）。
さらに、第２レジスト層２２表面より突出した第２導体
電極５２の先端部分を研磨して、第２導体電極５２ａを
形成する（特に図示せず）。次に、第２導体電極５２ａ
が形成された第２レジスト層２２上にドライフィルムレ
ジストをラミネートして第３レジスト層２３を形成し、
所定のパターン露光、現像等の一連のパターニング処理
を行い、第２導体電極５２ａ上に第２導体電極５２ａよ
りも小さな径の第３開口部３３を形成する（特に図示せ
ず）。第３開口部３３の中心位置は第２導体電極５２ａ
の中心位置と一致するようにする。
１レジスト層２１上にドライフィルムレジストをラミネ
ートして第２レジスト層２２を形成し、所定のパターン
露光、現像等の一連のパターニング処理を行い、第１導
体電極５１ａ上に第１導体電極５１ａよりも小さな径の
第２開口部３２を形成する（特に図示せず）。第２開口
部３２の中心位置は第１導体電極５１ａの中心位置と一
致するようにする。次に、導体層１１をカソードにして
電解めっきを行い、第２開口部３２の第１導体電極５１
ａ上に第２導体電極５２を形成する（特に図示せず）。
さらに、第２レジスト層２２表面より突出した第２導体
電極５２の先端部分を研磨して、第２導体電極５２ａを
形成する（特に図示せず）。次に、第２導体電極５２ａ
が形成された第２レジスト層２２上にドライフィルムレ
ジストをラミネートして第３レジスト層２３を形成し、
所定のパターン露光、現像等の一連のパターニング処理
を行い、第２導体電極５２ａ上に第２導体電極５２ａよ
りも小さな径の第３開口部３３を形成する（特に図示せ
ず）。第３開口部３３の中心位置は第２導体電極５２ａ
の中心位置と一致するようにする。
【００２１】次に、導体層１１をカソードにして電解め
っきを行い、第３開口部３３の第２導体電極５２ａ上に
第３導体電極５３を形成する（図３（ｄ）参照）。次
に、第３レジスト層２３表面より突出した第３導体電極
５３の先端部分を研磨して、第３導体電極５３ａを形成
する（図３（ｅ）参照）。ここでは、レジスト層、開口
部、導体電極形成について３回の繰り返し事例について
説明したが、これに限定されるものではなく、繰り返し
工程回数は任意に設定できる。
っきを行い、第３開口部３３の第２導体電極５２ａ上に
第３導体電極５３を形成する（図３（ｄ）参照）。次
に、第３レジスト層２３表面より突出した第３導体電極
５３の先端部分を研磨して、第３導体電極５３ａを形成
する（図３（ｅ）参照）。ここでは、レジスト層、開口
部、導体電極形成について３回の繰り返し事例について
説明したが、これに限定されるものではなく、繰り返し
工程回数は任意に設定できる。
【００２２】次に、複数のレジスト層２１、２２及び２
３を専用の剥離液で剥離して、導体層１１上に金属柱状
の導体が複数段重なった階段型形状の検査電極５４を形
成する（図３（ｆ）参照）。
３を専用の剥離液で剥離して、導体層１１上に金属柱状
の導体が複数段重なった階段型形状の検査電極５４を形
成する（図３（ｆ）参照）。
【００２３】次に、レジストをスピンナー等により塗布
し、検査電極５４を覆うようにレジスト層２４を形成
し、パターン露光、現像等の一連のパターンニング処理
を行って、レジストパターン２４ａを形成し（図３
（ｇ）参照）、レジストパターン２４ａをマスクにして
導体層１１をエッチングし、レジストパターン２４ａを
専用の剥離液で剥離して、配線層１１ａを形成し、絶縁
基材１上に配線層１１ａ及び検査電極５４が形成された
半導体回路検査治具２００を得る（図３（ｈ）参照）。
し、検査電極５４を覆うようにレジスト層２４を形成
し、パターン露光、現像等の一連のパターンニング処理
を行って、レジストパターン２４ａを形成し（図３
（ｇ）参照）、レジストパターン２４ａをマスクにして
導体層１１をエッチングし、レジストパターン２４ａを
専用の剥離液で剥離して、配線層１１ａを形成し、絶縁
基材１上に配線層１１ａ及び検査電極５４が形成された
半導体回路検査治具２００を得る（図３（ｈ）参照）。
【００２４】請求項４に係わる半導体回路検査治具の製
造方法の一実施例の製造工程を図４（ａ）〜（ｈ）に示
す。まず、ポリイミドフィルム等からなる絶縁基材１に
あらかじめ銅箔からなる導体層１１を貼り付けた片面銅
貼りフィルムを用い、導体層１１をあらかじめ前処理し
た後導体層１１上にドライフィルムレジストをラミネー
トしてレジスト層２５を形成し、所定のパターン露光、
現像等の一連のパターニング処理を行い、レジストパタ
ーン２５ａを形成する（図４（ａ）参照）。ここでは、
片面銅貼りフィルムを使用したが、両面銅貼りフィルム
を用いることによって配線層を多層化した検査治具が作
製可能である。
造方法の一実施例の製造工程を図４（ａ）〜（ｈ）に示
す。まず、ポリイミドフィルム等からなる絶縁基材１に
あらかじめ銅箔からなる導体層１１を貼り付けた片面銅
貼りフィルムを用い、導体層１１をあらかじめ前処理し
た後導体層１１上にドライフィルムレジストをラミネー
トしてレジスト層２５を形成し、所定のパターン露光、
現像等の一連のパターニング処理を行い、レジストパタ
ーン２５ａを形成する（図４（ａ）参照）。ここでは、
片面銅貼りフィルムを使用したが、両面銅貼りフィルム
を用いることによって配線層を多層化した検査治具が作
製可能である。
【００２５】次に、レジストパターン２５ａをマスクに
して導体層１１をエッチングして、レジストパターン２
５ａを専用の剥離液で剥離して、配線層１１ａを形成す
る（図４（ｂ）参照）。
して導体層１１をエッチングして、レジストパターン２
５ａを専用の剥離液で剥離して、配線層１１ａを形成す
る（図４（ｂ）参照）。
【００２６】次に、配線層１１ａ上にドライフィルムレ
ジストをラミネートして第１レジスト層２１を形成し、
所定のパターン露光、現像等の一連のパターニング処理
を行い、第１レジスト層２１の所定位置に第１開口部３
１を形成する（図４（ｃ）参照）。
ジストをラミネートして第１レジスト層２１を形成し、
所定のパターン露光、現像等の一連のパターニング処理
を行い、第１レジスト層２１の所定位置に第１開口部３
１を形成する（図４（ｃ）参照）。
【００２７】次に、第１開口部３１が形成された第１レ
ジスト層２１上にドライフィルムレジストをラミネート
して第２レジスト層２２を形成し、所定のパターン露
光、現像等の一連のパターニング処理を行い、第１開口
部３１上に第１開口部３１よりも小さな径の第２開口部
３２を形成する（図４（ｄ）参照）。第２開口部３２の
中心位置は第１開口部３１の中心位置と一致するように
する。
ジスト層２１上にドライフィルムレジストをラミネート
して第２レジスト層２２を形成し、所定のパターン露
光、現像等の一連のパターニング処理を行い、第１開口
部３１上に第１開口部３１よりも小さな径の第２開口部
３２を形成する（図４（ｄ）参照）。第２開口部３２の
中心位置は第１開口部３１の中心位置と一致するように
する。
【００２８】次に、第２開口部３２が形成された第２レ
ジスト層２２上にドライフィルムレジストをラミネート
して第３レジスト層２３を形成し、所定のパターン露
光、現像等の一連のパターニング処理を行い、第１開口
部３１及び第２開口部３２上に第２開口部３２よりも小
さな径の第３開口部３３を形成する（図４（ｅ）参
照）。第３開口部３３の中心位置は第２開口部３２の中
心位置と一致するようにする。ここでは、レジスト層、
開口部形成の繰り返し工程について３層の事例について
説明したが、これに限定されるものではなく、繰り返し
工程回数は任意に設定できる。
ジスト層２２上にドライフィルムレジストをラミネート
して第３レジスト層２３を形成し、所定のパターン露
光、現像等の一連のパターニング処理を行い、第１開口
部３１及び第２開口部３２上に第２開口部３２よりも小
さな径の第３開口部３３を形成する（図４（ｅ）参
照）。第３開口部３３の中心位置は第２開口部３２の中
心位置と一致するようにする。ここでは、レジスト層、
開口部形成の繰り返し工程について３層の事例について
説明したが、これに限定されるものではなく、繰り返し
工程回数は任意に設定できる。
【００２９】次に、導体層１１をカソードにして電解め
っきを行い、複数の開口部３１、３２及び３３に導体電
極６１を形成する（図４（ｆ）参照）。ここで、導体電
極６１は通常銅やニッケルなどが用いられるが、金や白
金等の導電性に優れた金属あれば使用可能である。
っきを行い、複数の開口部３１、３２及び３３に導体電
極６１を形成する（図４（ｆ）参照）。ここで、導体電
極６１は通常銅やニッケルなどが用いられるが、金や白
金等の導電性に優れた金属あれば使用可能である。
【００３０】次に、第３レジスト層２３表面より突出し
た導体電極６１の先端部分を研磨して、導体電極６１ａ
を形成する（図４（ｇ）参照）。
た導体電極６１の先端部分を研磨して、導体電極６１ａ
を形成する（図４（ｇ）参照）。
【００３１】次に、複数のレジスト層２１、２２及び２
３を専用の剥離液で剥離して、導体層１１上に金属柱状
の導体が複数段重なった階段型形状の検査電極６１ａを
形成し、絶縁基材１上に配線層１１ａ及び検査電極６１
ａが形成された半導体回路検査治具３００を得る（図４
（ｈ）参照）。
３を専用の剥離液で剥離して、導体層１１上に金属柱状
の導体が複数段重なった階段型形状の検査電極６１ａを
形成し、絶縁基材１上に配線層１１ａ及び検査電極６１
ａが形成された半導体回路検査治具３００を得る（図４
（ｈ）参照）。
【００３２】請求項５に係わる半導体回路検査治具の製
造方法の一実施例の製造工程を図５（ａ）〜（ｈ）に示
す。まず、ポリイミドフィルム等からなる絶縁基材１に
あらかじめ銅箔からなる導体層１１を貼り付けた片面銅
貼りフィルムを用い、導体層１１をあらかじめ前処理し
た後導体層１１上にドライフィルムレジストをラミネー
トしてレジスト層２５を形成し、所定のパターン露光、
現像等の一連のパターニング処理を行い、レジストパタ
ーン２５ａを形成する（図５（ａ）参照）。ここでは、
片面銅貼りフィルムを使用したが、両面銅貼りフィルム
を用いることによって配線層を多層化した検査治具が作
製可能である。
造方法の一実施例の製造工程を図５（ａ）〜（ｈ）に示
す。まず、ポリイミドフィルム等からなる絶縁基材１に
あらかじめ銅箔からなる導体層１１を貼り付けた片面銅
貼りフィルムを用い、導体層１１をあらかじめ前処理し
た後導体層１１上にドライフィルムレジストをラミネー
トしてレジスト層２５を形成し、所定のパターン露光、
現像等の一連のパターニング処理を行い、レジストパタ
ーン２５ａを形成する（図５（ａ）参照）。ここでは、
片面銅貼りフィルムを使用したが、両面銅貼りフィルム
を用いることによって配線層を多層化した検査治具が作
製可能である。
【００３３】次に、レジストパターン２５ａをマスクに
して導体層１１をエッチングして、レジストパターン２
５ａを専用の剥離液で剥離して、配線層１１ａを形成す
る（図５（ｂ）参照）。
して導体層１１をエッチングして、レジストパターン２
５ａを専用の剥離液で剥離して、配線層１１ａを形成す
る（図５（ｂ）参照）。
【００３４】次に、配線層１１ａ上にドライフィルムレ
ジストをラミネートして第１レジスト層２１を形成し、
所定のパターン露光、現像等の一連のパターニング処理
を行い、第１レジスト層２１の所定位置に第１開口部３
１を形成する（図５（ｃ）参照）。
ジストをラミネートして第１レジスト層２１を形成し、
所定のパターン露光、現像等の一連のパターニング処理
を行い、第１レジスト層２１の所定位置に第１開口部３
１を形成する（図５（ｃ）参照）。
【００３５】次に、配線層１１ａをカソードにして電解
めっきを行い、第１開口部３１の導体層１１上に第１導
体電極７１を形成する（図５（ｄ）参照）。ここで、第
１導体電極７１は通常銅やニッケルなどが用いられる
が、金や白金等の導電性に優れた金属であれば使用可能
である。次に、第１レジスト層２１表面より突出した第
１導体電極７１の先端部分を研磨して、第１導体電極７
１ａを形成する（図５（ｅ）参照）。
めっきを行い、第１開口部３１の導体層１１上に第１導
体電極７１を形成する（図５（ｄ）参照）。ここで、第
１導体電極７１は通常銅やニッケルなどが用いられる
が、金や白金等の導電性に優れた金属であれば使用可能
である。次に、第１レジスト層２１表面より突出した第
１導体電極７１の先端部分を研磨して、第１導体電極７
１ａを形成する（図５（ｅ）参照）。
【００３６】次に、第１導体電極７１ａが形成された第
１レジスト層２１上にドライフィルムレジストをラミネ
ートして第２レジスト層２２を形成し、所定のパターン
露光、現像等の一連のパターニング処理を行い、第１導
体電極７１ａ上に第１導体電極７１ａよりも小さな径の
第２開口部３２を形成する（特に図示せず）。第２開口
部３２の中心位置は第１導体電極７１ａの中心位置と一
致するようにする。次に、配線層１１ａをカソードにし
て電解めっきを行い、第２開口部３２の第１導体電極１
１上に第２導体電極７２を形成する（特に図示せず）。
さらに、第２レジスト層２２表面より突出した第２導体
電極７２の先端部分を研磨して、第２導体電極７２ａを
形成する（特に図示せず）。次に、第２導体電極７２ａ
が形成された第２レジスト層２２上にドライフィルムレ
ジストをラミネートして第３レジスト層２３を形成し、
所定のパターン露光、現像等の一連のパターニング処理
を行い、第１導体電極７１ａ及び第２導体電極７２ａ上
に第２導体電極７２ａよりも小さな径の第３開口部３３
を形成する（特に図示せず）。第３開口部３３の中心位
置は第２導体電極７２ａの中心位置と一致するようにす
る。
１レジスト層２１上にドライフィルムレジストをラミネ
ートして第２レジスト層２２を形成し、所定のパターン
露光、現像等の一連のパターニング処理を行い、第１導
体電極７１ａ上に第１導体電極７１ａよりも小さな径の
第２開口部３２を形成する（特に図示せず）。第２開口
部３２の中心位置は第１導体電極７１ａの中心位置と一
致するようにする。次に、配線層１１ａをカソードにし
て電解めっきを行い、第２開口部３２の第１導体電極１
１上に第２導体電極７２を形成する（特に図示せず）。
さらに、第２レジスト層２２表面より突出した第２導体
電極７２の先端部分を研磨して、第２導体電極７２ａを
形成する（特に図示せず）。次に、第２導体電極７２ａ
が形成された第２レジスト層２２上にドライフィルムレ
ジストをラミネートして第３レジスト層２３を形成し、
所定のパターン露光、現像等の一連のパターニング処理
を行い、第１導体電極７１ａ及び第２導体電極７２ａ上
に第２導体電極７２ａよりも小さな径の第３開口部３３
を形成する（特に図示せず）。第３開口部３３の中心位
置は第２導体電極７２ａの中心位置と一致するようにす
る。
【００３７】次に、配線層１１ａをカソードにして電解
めっきを行い、第３開口部３３の第２導体電極７２ａ上
に第３導体電極７３を形成する（図５（ｆ）参照）。次
に、第３レジスト層２３表面より突出した第３導体電極
７３の先端部分を研磨して、第３導体電極７３ａを形成
する（図５（ｇ）参照）。ここでは、レジスト層、開口
部、導体電極形成について３回の繰り返し事例について
説明したが、これに限定されるものではなく、任意に設
定できる。
めっきを行い、第３開口部３３の第２導体電極７２ａ上
に第３導体電極７３を形成する（図５（ｆ）参照）。次
に、第３レジスト層２３表面より突出した第３導体電極
７３の先端部分を研磨して、第３導体電極７３ａを形成
する（図５（ｇ）参照）。ここでは、レジスト層、開口
部、導体電極形成について３回の繰り返し事例について
説明したが、これに限定されるものではなく、任意に設
定できる。
【００３８】次に、複数のレジスト層２１、２２及び２
３を専用の剥離液で剥離して、導体層１１上に金属柱状
の導体が複数段重なった階段型形状の検査電極７４を形
成し、絶縁基材１上に配線層１１ａ及び検査電極７４が
形成された半導体回路検査治具４００を得る（図５
（ｈ）参照）。
３を専用の剥離液で剥離して、導体層１１上に金属柱状
の導体が複数段重なった階段型形状の検査電極７４を形
成し、絶縁基材１上に配線層１１ａ及び検査電極７４が
形成された半導体回路検査治具４００を得る（図５
（ｈ）参照）。
【００３９】
【実施例】以下実施例により本発明を詳細に説明する。
＜実施例１＞まず、５０μｍ厚のポリイミドフィルムか
らなる絶縁基材１に９μｍ厚の銅箔からなる導体層１１
を積層した片面銅貼りポリイミドフィルムを使用し、１
２．５ｃｍ角に断裁し、前処理した。さらに、導体層１
１上にドライフィルムレジストＲＹ−３２１０（日立化
成製）を３ｋｇ／ｃｍのラミネート条件にてラミネート
して、１０μｍ厚の第１レジスト層２１を形成した。さ
らに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用い
て３０ｍＪの露光条件でパターン露光、炭酸ナトリウム
１％水溶液を用いて３０℃、１０秒の現像条件で現像処
理して、４０μｍφの第１開口部３１を形成した（図２
（ａ）参照）。
らなる絶縁基材１に９μｍ厚の銅箔からなる導体層１１
を積層した片面銅貼りポリイミドフィルムを使用し、１
２．５ｃｍ角に断裁し、前処理した。さらに、導体層１
１上にドライフィルムレジストＲＹ−３２１０（日立化
成製）を３ｋｇ／ｃｍのラミネート条件にてラミネート
して、１０μｍ厚の第１レジスト層２１を形成した。さ
らに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用い
て３０ｍＪの露光条件でパターン露光、炭酸ナトリウム
１％水溶液を用いて３０℃、１０秒の現像条件で現像処
理して、４０μｍφの第１開口部３１を形成した（図２
（ａ）参照）。
【００４０】次に、第１開口部３１が形成された第１レ
ジスト層２１上にドライフィルムレジストＲＹ−３２１
０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネー
ト条件にてラミネートして、１０μｍ厚の第２レジスト
層２２を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オ
ーク製作所製）を用いて３０ｍＪの露光条件でパターン
露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０
秒の現像条件で現像処理して、第１開口部３１の中心と
重なるように、３０μｍφの第２開口部３２を形成した
（図２（ｂ）参照）。
ジスト層２１上にドライフィルムレジストＲＹ−３２１
０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネー
ト条件にてラミネートして、１０μｍ厚の第２レジスト
層２２を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オ
ーク製作所製）を用いて３０ｍＪの露光条件でパターン
露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０
秒の現像条件で現像処理して、第１開口部３１の中心と
重なるように、３０μｍφの第２開口部３２を形成した
（図２（ｂ）参照）。
【００４１】次に、第２開口部３２が形成された第２レ
ジスト層２２上にドライフィルムレジストＲＹ−３２１
０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネー
ト条件にてラミネートして、１０μｍ厚の第３レジスト
層２３を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オ
ーク製作所製）を用いて３０ｍＪの露光条件でパターン
露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０
秒の現像条件で現像処理して、第２開口部３２の中心と
重なるように、２０μｍφの第３開口部３３を形成した
（図２（ｃ）参照）。
ジスト層２２上にドライフィルムレジストＲＹ−３２１
０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネー
ト条件にてラミネートして、１０μｍ厚の第３レジスト
層２３を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オ
ーク製作所製）を用いて３０ｍＪの露光条件でパターン
露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０
秒の現像条件で現像処理して、第２開口部３２の中心と
重なるように、２０μｍφの第３開口部３３を形成した
（図２（ｃ）参照）。
【００４２】次に、硫酸銅水溶液にスーパースロー２０
００（日本ＬＰＷ製）を添加した銅めっき液を用いて、
導体層１１をカソードにして２Ａ／ｄｍ2、１．５時間
のめっき条件にて電解銅めっきを行い、複数の開口部３
１、３２及び３３に導体電極４１を形成した（図２
（ｄ）参照）。次に、第３レジスト層２３表面より突出
した導体電極４１の先端部分を研磨して、導体電極４１
ａを形成した（図２（ｅ）参照）。
００（日本ＬＰＷ製）を添加した銅めっき液を用いて、
導体層１１をカソードにして２Ａ／ｄｍ2、１．５時間
のめっき条件にて電解銅めっきを行い、複数の開口部３
１、３２及び３３に導体電極４１を形成した（図２
（ｄ）参照）。次に、第３レジスト層２３表面より突出
した導体電極４１の先端部分を研磨して、導体電極４１
ａを形成した（図２（ｅ）参照）。
【００４３】次に、複数のレジスト層２１、２２及び２
３をＮａＯＨ５％水溶液にて剥離して、導体層１１上に
金属柱状の導体が複数段重なった階段型形状の検査電極
４１ａを形成した。（図２（ｆ）参照）。
３をＮａＯＨ５％水溶液にて剥離して、導体層１１上に
金属柱状の導体が複数段重なった階段型形状の検査電極
４１ａを形成した。（図２（ｆ）参照）。
【００４４】次に、厚膜用レジストＪＨＢ−６１１Ｐ
（ＪＳＲ製）を１０００ｒｐｍ−１０秒、２００ｒｐｍ
−１秒の塗布条件にてスピンナー塗布し、９０℃、３０
分のプリベークを行って、４５μｍ厚のレジスト層を形
成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所
製）を用いて１５００ｍＪ／ｃｍ2の露光条件にてパタ
ーン露光、専用現像液ＰＤ５２３ＡＤ（ＪＳＲ製）を用
いて３０℃、７分の浸漬揺動法で現像処理して、レジス
トパターン２４ａを形成した（図２（ｇ）参照）。さら
に、レジストパターン２４ａをマスクにして、温度６５
℃、比重１．５の塩化第２鉄水溶液を用いてスプレー圧
０．３ＭＰａ、２５秒のエッチング条件にて導体層１１
をエッチングし、さらに、レジストパターン２４ａを７
５℃に加熱したＮａＯＨ５％水溶液にて剥離して、配線
層１１ａを形成し、絶縁基材１上に配線層１１ａ及び検
査電極４１ａが形成された半導体回路検査治具１００を
得た（図２（ｈ）参照）。
（ＪＳＲ製）を１０００ｒｐｍ−１０秒、２００ｒｐｍ
−１秒の塗布条件にてスピンナー塗布し、９０℃、３０
分のプリベークを行って、４５μｍ厚のレジスト層を形
成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所
製）を用いて１５００ｍＪ／ｃｍ2の露光条件にてパタ
ーン露光、専用現像液ＰＤ５２３ＡＤ（ＪＳＲ製）を用
いて３０℃、７分の浸漬揺動法で現像処理して、レジス
トパターン２４ａを形成した（図２（ｇ）参照）。さら
に、レジストパターン２４ａをマスクにして、温度６５
℃、比重１．５の塩化第２鉄水溶液を用いてスプレー圧
０．３ＭＰａ、２５秒のエッチング条件にて導体層１１
をエッチングし、さらに、レジストパターン２４ａを７
５℃に加熱したＮａＯＨ５％水溶液にて剥離して、配線
層１１ａを形成し、絶縁基材１上に配線層１１ａ及び検
査電極４１ａが形成された半導体回路検査治具１００を
得た（図２（ｈ）参照）。
【００４５】＜実施例２＞まず、５０μｍ厚のポリイミ
ドフィルムからなる絶縁基材１に９μｍ厚の銅箔からな
る導体層１１を積層した片面銅貼りポリイミドフィルム
を使用し、１２．５ｃｍ角に断裁し、前処理した。さら
に、導体層１１上にドライフィルムレジストＲＹ−３２
１０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネ
ート条件にてラミネートして、１０μｍ厚の第１レジス
ト層２１を形成した。さらに、露光装置ＨＭＷ−６Ｎ
（オーク製作所製）を用いて３０ｍＪの露光条件でパタ
ーン露光、炭酸ナトリウム１％水溶液を用いて３０℃、
１０秒の現像条件で現像処理して、４０μｍφの第１開
口部３１を形成した（図３（ａ）参照）。
ドフィルムからなる絶縁基材１に９μｍ厚の銅箔からな
る導体層１１を積層した片面銅貼りポリイミドフィルム
を使用し、１２．５ｃｍ角に断裁し、前処理した。さら
に、導体層１１上にドライフィルムレジストＲＹ−３２
１０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネ
ート条件にてラミネートして、１０μｍ厚の第１レジス
ト層２１を形成した。さらに、露光装置ＨＭＷ−６Ｎ
（オーク製作所製）を用いて３０ｍＪの露光条件でパタ
ーン露光、炭酸ナトリウム１％水溶液を用いて３０℃、
１０秒の現像条件で現像処理して、４０μｍφの第１開
口部３１を形成した（図３（ａ）参照）。
【００４６】次に、硫酸銅水溶液にスーパースロー２０
００（日本ＬＰＷ製）を添加した銅めっき液を用いて、
導体層１１をカソードにして３Ａ／ｄｍ2、１５ｍｉｎ
のめっき条件にて電解銅めっきを行い、第１開口部３１
の導体層１１上に第１導体電極５１を形成した（図３
（ｂ）参照）。さらに、第１レジスト層２１表面より突
出した第１導体電極５１の先端部分を研磨して、第１導
体電極５１ａを形成した（図３（ｃ）参照）。
００（日本ＬＰＷ製）を添加した銅めっき液を用いて、
導体層１１をカソードにして３Ａ／ｄｍ2、１５ｍｉｎ
のめっき条件にて電解銅めっきを行い、第１開口部３１
の導体層１１上に第１導体電極５１を形成した（図３
（ｂ）参照）。さらに、第１レジスト層２１表面より突
出した第１導体電極５１の先端部分を研磨して、第１導
体電極５１ａを形成した（図３（ｃ）参照）。
【００４７】次に、第１導体電極５１ａが形成された第
１レジスト層２１上にドライフィルムレジストＲＹ−３
２１０（日立化成製）をラミネートして、１０μｍ厚の
第２レジスト層２２を形成した。さらに、露光装置ＨＭ
Ｗ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条
件でパターン露光、炭酸ナトリウム１％水溶液を用いて
３０℃、１０秒の現像条件で現像処理して、第１開口部
３１の中心と重なるように、３０μｍφの第２開口部３
２を形成した。次に、硫酸銅水溶液にスーパースロー２
０００（日本ＬＰＷ製）を添加した銅めっき液を用い
て、導体層１１をカソードにして３Ａ／ｄｍ2、１５ｍ
ｉｎのめっき条件にて電解銅めっきを行い、第２開口部
３２の第１導体電極５１ａ上に第２導体電極５２を形成
した。さらに、第２レジスト層２２表面より突出した第
２導体電極５２の先端部分を研磨して、第２導体電極５
２ａを形成した。
１レジスト層２１上にドライフィルムレジストＲＹ−３
２１０（日立化成製）をラミネートして、１０μｍ厚の
第２レジスト層２２を形成した。さらに、露光装置ＨＭ
Ｗ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条
件でパターン露光、炭酸ナトリウム１％水溶液を用いて
３０℃、１０秒の現像条件で現像処理して、第１開口部
３１の中心と重なるように、３０μｍφの第２開口部３
２を形成した。次に、硫酸銅水溶液にスーパースロー２
０００（日本ＬＰＷ製）を添加した銅めっき液を用い
て、導体層１１をカソードにして３Ａ／ｄｍ2、１５ｍ
ｉｎのめっき条件にて電解銅めっきを行い、第２開口部
３２の第１導体電極５１ａ上に第２導体電極５２を形成
した。さらに、第２レジスト層２２表面より突出した第
２導体電極５２の先端部分を研磨して、第２導体電極５
２ａを形成した。
【００４８】次に、第２導体電極５２ａが形成された第
２レジスト層２２上にドライフィルムレジストＲＹ−３
２１０（日立化成製）をラミネートして、１０μｍ厚の
第３レジスト層２３を形成した。さらに、露光装置ＨＭ
Ｗ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条
件でパターン露光、炭酸ナトリウム１％水溶液を用いて
３０℃、１０秒の現像条件で現像処理して、第２開口部
３２の中心と重なるように、２０μｍφの第３開口部３
３を形成した。次に、硫酸銅水溶液にスーパースロー２
０００（日本ＬＰＷ製）を添加した銅めっき液を用い
て、導体層１１をカソードにして３Ａ／ｄｍ2、１５ｍ
ｉｎのめっき条件にて電解銅めっきを行い、第３開口部
３３の第２導体電極５２ａ上に第３導体電極５３を形成
した（図３（ｄ）参照）。さらに、第３レジスト層２３
表面より突出した第３導体電極５３の先端部分を研磨し
て、第３導体電極５３ａを形成した（図３（ｅ）参
照）。
２レジスト層２２上にドライフィルムレジストＲＹ−３
２１０（日立化成製）をラミネートして、１０μｍ厚の
第３レジスト層２３を形成した。さらに、露光装置ＨＭ
Ｗ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条
件でパターン露光、炭酸ナトリウム１％水溶液を用いて
３０℃、１０秒の現像条件で現像処理して、第２開口部
３２の中心と重なるように、２０μｍφの第３開口部３
３を形成した。次に、硫酸銅水溶液にスーパースロー２
０００（日本ＬＰＷ製）を添加した銅めっき液を用い
て、導体層１１をカソードにして３Ａ／ｄｍ2、１５ｍ
ｉｎのめっき条件にて電解銅めっきを行い、第３開口部
３３の第２導体電極５２ａ上に第３導体電極５３を形成
した（図３（ｄ）参照）。さらに、第３レジスト層２３
表面より突出した第３導体電極５３の先端部分を研磨し
て、第３導体電極５３ａを形成した（図３（ｅ）参
照）。
【００４９】次に、複数のレジスト層２１、２２及び２
３をＮａＯＨ５％水溶液にて剥離して、導体層１１上に
金属柱状の導体が複数段重なった階段型形状の検査電極
５４を形成した。（図３（ｆ）参照）。
３をＮａＯＨ５％水溶液にて剥離して、導体層１１上に
金属柱状の導体が複数段重なった階段型形状の検査電極
５４を形成した。（図３（ｆ）参照）。
【００５０】次に、厚膜用レジストＪＨＢ−６１１Ｐ
（ＪＳＲ製）を１０００ｒｐｍ−１０秒、２００ｒｐｍ
−１秒の塗布条件にてスピンナー塗布し、９０℃、３０
分のプリベークを行って、４５μｍ厚のレジスト層を形
成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所
製）を用いて１５００ｍＪ／ｃｍ2の露光条件にてパタ
ーン露光、３０℃、専用現像液ＰＤ５２３ＡＤ（ＪＳＲ
製）を用いて７分の浸漬揺動法で現像処理して、レジス
トパターン２４ａを形成した（図３（ｇ）参照）。さら
に、レジストパターン２４ａをマスクにして、温度６５
℃、比重１．５の塩化第２鉄水溶液を用いて、スプレー
圧０．３ＭＰａ、２５秒のエッチング条件にて導体層１
１をエッチングし、さらに、レジストパターン２４ａを
７５℃に加熱したＮａＯＨ５％水溶液にて剥離して、配
線層１１ａを形成し、絶縁基材１上に配線層１１ａ及び
検査電極５４が形成された半導体回路検査治具２００を
得た（図３（ｈ）参照）。
（ＪＳＲ製）を１０００ｒｐｍ−１０秒、２００ｒｐｍ
−１秒の塗布条件にてスピンナー塗布し、９０℃、３０
分のプリベークを行って、４５μｍ厚のレジスト層を形
成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所
製）を用いて１５００ｍＪ／ｃｍ2の露光条件にてパタ
ーン露光、３０℃、専用現像液ＰＤ５２３ＡＤ（ＪＳＲ
製）を用いて７分の浸漬揺動法で現像処理して、レジス
トパターン２４ａを形成した（図３（ｇ）参照）。さら
に、レジストパターン２４ａをマスクにして、温度６５
℃、比重１．５の塩化第２鉄水溶液を用いて、スプレー
圧０．３ＭＰａ、２５秒のエッチング条件にて導体層１
１をエッチングし、さらに、レジストパターン２４ａを
７５℃に加熱したＮａＯＨ５％水溶液にて剥離して、配
線層１１ａを形成し、絶縁基材１上に配線層１１ａ及び
検査電極５４が形成された半導体回路検査治具２００を
得た（図３（ｈ）参照）。
【００５１】＜実施例３＞まず、５０μｍ厚のポリイミ
ドフィルムからなる絶縁基材１に９μｍ厚の銅箔からな
る導体層１１を積層した片面銅貼りポリイミドフィルム
を使用し、１２．５ｃｍ角に断裁し、前処理した。さら
に、導体層１１上にレジストをスピンナーにて５００ｒ
ｐｍ−２秒、１６００ｒｐｍ−３０秒なる塗布条件にて
塗布し、９０℃、３０分のプリベークを行って、６μｍ
厚のレジスト層２５を形成した。さらに、露光装置ＨＭ
Ｗ−６Ｎ（オーク製作所製）を用いて３００ｍＪ／ｃｍ
2の露光条件でパターン露光、浸漬揺動法で３０℃、２
分の現像処理を行って、レジストパターン２５ａを形成
した（図４（ａ）参照）。
ドフィルムからなる絶縁基材１に９μｍ厚の銅箔からな
る導体層１１を積層した片面銅貼りポリイミドフィルム
を使用し、１２．５ｃｍ角に断裁し、前処理した。さら
に、導体層１１上にレジストをスピンナーにて５００ｒ
ｐｍ−２秒、１６００ｒｐｍ−３０秒なる塗布条件にて
塗布し、９０℃、３０分のプリベークを行って、６μｍ
厚のレジスト層２５を形成した。さらに、露光装置ＨＭ
Ｗ−６Ｎ（オーク製作所製）を用いて３００ｍＪ／ｃｍ
2の露光条件でパターン露光、浸漬揺動法で３０℃、２
分の現像処理を行って、レジストパターン２５ａを形成
した（図４（ａ）参照）。
【００５２】次に、レジストパターン２５ａをマスクに
して温度６５℃、比重１．５の塩化第２鉄水溶液を用い
て、スプレー圧０．３ＭＰａ、エッチング時間１２秒に
て導体層１１をエッチングし、レジストパターン２５ａ
をＮａＯＨ５％水溶液にて剥離して、絶縁基材１上に配
線層１１ａを形成した（図４（ｂ）参照）。
して温度６５℃、比重１．５の塩化第２鉄水溶液を用い
て、スプレー圧０．３ＭＰａ、エッチング時間１２秒に
て導体層１１をエッチングし、レジストパターン２５ａ
をＮａＯＨ５％水溶液にて剥離して、絶縁基材１上に配
線層１１ａを形成した（図４（ｂ）参照）。
【００５３】配線層１１ａ上にドライフィルムレジスト
ＲＹ−３２１０（日立化成製）を１００℃、３ｋｇ／ｃ
ｍのラミネート条件にてラミネートして、１０μｍ厚の
第１レジスト層２１を形成した。さらに、３０ｍＪの露
光条件でパターン露光、３０℃、１０秒の現像条件で現
像を行って、４０μｍφの第１開口部３１を形成した
（図４（ｃ）参照）。
ＲＹ−３２１０（日立化成製）を１００℃、３ｋｇ／ｃ
ｍのラミネート条件にてラミネートして、１０μｍ厚の
第１レジスト層２１を形成した。さらに、３０ｍＪの露
光条件でパターン露光、３０℃、１０秒の現像条件で現
像を行って、４０μｍφの第１開口部３１を形成した
（図４（ｃ）参照）。
【００５４】次に、第１開口部３１が形成された第１レ
ジスト層２１上にドライフィルムレジストＲＹ−３２１
０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネー
ト条件にてラミネートして、１０μｍ厚の第２レジスト
層２２を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オ
ーク製作所製）を用いて３０ｍＪの露光条件でパターン
露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０
秒の現像条件で現像を行って、第１開口部３１の中心と
重なるように、３０μｍφの第２開口部３２を形成した
（図４（ｄ）参照）。
ジスト層２１上にドライフィルムレジストＲＹ−３２１
０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネー
ト条件にてラミネートして、１０μｍ厚の第２レジスト
層２２を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オ
ーク製作所製）を用いて３０ｍＪの露光条件でパターン
露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０
秒の現像条件で現像を行って、第１開口部３１の中心と
重なるように、３０μｍφの第２開口部３２を形成した
（図４（ｄ）参照）。
【００５５】次に、第２開口部３２が形成された第２レ
ジスト層２２上にドライフィルムレジストＲＹ−３２１
０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネー
ト条件にてラミネートして、１０μｍ厚の第３レジスト
層２３を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オ
ーク製作所製）を用いて３０ｍＪの露光条件でパターン
露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０
秒の現像条件で現像を行って、第２開口部３２の中心と
重なるように、２０μｍφの第３開口部３３を形成した
（図４（ｅ）参照）。
ジスト層２２上にドライフィルムレジストＲＹ−３２１
０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネー
ト条件にてラミネートして、１０μｍ厚の第３レジスト
層２３を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オ
ーク製作所製）を用いて３０ｍＪの露光条件でパターン
露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０
秒の現像条件で現像を行って、第２開口部３２の中心と
重なるように、２０μｍφの第３開口部３３を形成した
（図４（ｅ）参照）。
【００５６】次に、硫酸銅水溶液にスーパースロー２０
００（日本ＬＰＷ製）を添加した銅めっき液を用いて、
配線層１１ａをカソードにして２Ａ／ｄｍ2、１．５時
間のめっき条件にて電解銅めっきを行い、複数の開口部
３１、３２及び３３に導体電極６１を形成した（図４
（ｆ）参照）。次に、第３レジスト層２３表面より突出
した導体電極６１の先端部分を研磨して、導体電極６１
ａを形成した（図４（ｇ）参照）。
００（日本ＬＰＷ製）を添加した銅めっき液を用いて、
配線層１１ａをカソードにして２Ａ／ｄｍ2、１．５時
間のめっき条件にて電解銅めっきを行い、複数の開口部
３１、３２及び３３に導体電極６１を形成した（図４
（ｆ）参照）。次に、第３レジスト層２３表面より突出
した導体電極６１の先端部分を研磨して、導体電極６１
ａを形成した（図４（ｇ）参照）。
【００５７】次に、複数のレジスト層２１、２２及び２
３をＮａＯＨ５％水溶液にて剥離して、導体層１１上に
金属柱状の導体が複数段重なった階段型形状の検査電極
６１ａを形成し、絶縁基材１上に配線層１１ａ及び検査
電極６１ａが形成された半導体回路検査治具３００を得
た（図４（ｈ）参照）。
３をＮａＯＨ５％水溶液にて剥離して、導体層１１上に
金属柱状の導体が複数段重なった階段型形状の検査電極
６１ａを形成し、絶縁基材１上に配線層１１ａ及び検査
電極６１ａが形成された半導体回路検査治具３００を得
た（図４（ｈ）参照）。
【００５８】＜実施例４＞まず、５０μｍ厚のポリイミ
ドフィルムからなる絶縁基材１に９μｍ厚の銅箔からな
る導体層１１を積層した片面銅貼りポリイミドフィルム
を使用し、１２．５ｃｍ角に断裁し、前処理した。さら
に、導体層１１上にレジストをスピンナーにて５００ｒ
ｐｍ−２秒、１６００ｒｐｍ−３０秒なる塗布条件にて
塗布し、９０℃、３０分のプリベークを行って、６μｍ
厚のレジスト層２５をを形成した。さらに、３００ｍＪ
／ｃｍ2の露光条件でパターン露光、浸漬揺動法で３０
℃、２分の現像処理を行って、レジストパターン２５ａ
を形成した（図５（ａ）参照）。
ドフィルムからなる絶縁基材１に９μｍ厚の銅箔からな
る導体層１１を積層した片面銅貼りポリイミドフィルム
を使用し、１２．５ｃｍ角に断裁し、前処理した。さら
に、導体層１１上にレジストをスピンナーにて５００ｒ
ｐｍ−２秒、１６００ｒｐｍ−３０秒なる塗布条件にて
塗布し、９０℃、３０分のプリベークを行って、６μｍ
厚のレジスト層２５をを形成した。さらに、３００ｍＪ
／ｃｍ2の露光条件でパターン露光、浸漬揺動法で３０
℃、２分の現像処理を行って、レジストパターン２５ａ
を形成した（図５（ａ）参照）。
【００５９】次に、レジストパターン２５ａをマスクに
して温度６５℃、比重１．５、スプレー圧０．３ＭＰ
ａ、エッチング時間１２秒にて導体層１１をエッチング
し、レジストパターン２５ａをＮａＯＨ５％水溶液にて
剥離して、絶縁基材１上に配線層１１ａを形成した（図
５（ｂ）参照）。
して温度６５℃、比重１．５、スプレー圧０．３ＭＰ
ａ、エッチング時間１２秒にて導体層１１をエッチング
し、レジストパターン２５ａをＮａＯＨ５％水溶液にて
剥離して、絶縁基材１上に配線層１１ａを形成した（図
５（ｂ）参照）。
【００６０】次に、配線層１１ａ上にドライフィルムレ
ジストＲＹ−３２１０（日立化成製）を１００℃、３ｋ
ｇ／ｃｍのラミネート条件にてラミネートして、１０μ
ｍ厚の第１レジスト層２１を形成した。さらに、露光装
置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍＪの
露光条件でパターン露光、炭酸ナトリウム１％水溶液を
用いて３０℃、１０秒の現像条件で現像を行って、４０
μｍφの第１開口部３１を形成した（図５（ｃ）参
照）。
ジストＲＹ−３２１０（日立化成製）を１００℃、３ｋ
ｇ／ｃｍのラミネート条件にてラミネートして、１０μ
ｍ厚の第１レジスト層２１を形成した。さらに、露光装
置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍＪの
露光条件でパターン露光、炭酸ナトリウム１％水溶液を
用いて３０℃、１０秒の現像条件で現像を行って、４０
μｍφの第１開口部３１を形成した（図５（ｃ）参
照）。
【００６１】次に、硫酸銅水溶液にスーパースロー２０
００（日本ＬＰＷ製）を添加した銅めっき液を用いて、
配線層１１ａをカソードにして３Ａ／ｄｍ2、１５ｍｉ
ｎのめっき条件にて電解銅めっきを行い、第１開口部３
１の配線層１１ａ上に第１導体電極７１を形成した（図
５（ｄ）参照）。さらに、第１レジスト層２１表面より
突出した第１導体電極７１の先端部分を研磨して、第１
導体電極７１ａを形成した（図５（ｅ）参照）。
００（日本ＬＰＷ製）を添加した銅めっき液を用いて、
配線層１１ａをカソードにして３Ａ／ｄｍ2、１５ｍｉ
ｎのめっき条件にて電解銅めっきを行い、第１開口部３
１の配線層１１ａ上に第１導体電極７１を形成した（図
５（ｄ）参照）。さらに、第１レジスト層２１表面より
突出した第１導体電極７１の先端部分を研磨して、第１
導体電極７１ａを形成した（図５（ｅ）参照）。
【００６２】次に、第１導体電極７１ａが形成された第
１レジスト層２１上に１０μｍ厚のドライフィルムレジ
ストをラミネートして第２レジスト層２２を形成した。
さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用
いて３０ｍＪの露光条件でパターン露光、炭酸ナトリウ
ム１％水溶液を用いて３０℃、１０秒の現像条件で現像
を行って、第１開口部３１の中心と重なるように、３０
μｍφの第２開口部３２を形成した。次に、硫酸銅水溶
液にスーパースロー２０００（日本ＬＰＷ製）を添加し
た銅めっき液を用いて、配線層１１ａをカソードにして
３Ａ／ｄｍ2、１５ｍｉｎのめっき条件にて電解銅めっ
きを行い、第２開口部３２の第１導体電極７１ａ上に第
２導体電極７２を形成した。さらに、第２レジスト層２
２表面より突出した第２導体電極７２の先端部分を研磨
して、第２導体電極７２ａを形成した。
１レジスト層２１上に１０μｍ厚のドライフィルムレジ
ストをラミネートして第２レジスト層２２を形成した。
さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用
いて３０ｍＪの露光条件でパターン露光、炭酸ナトリウ
ム１％水溶液を用いて３０℃、１０秒の現像条件で現像
を行って、第１開口部３１の中心と重なるように、３０
μｍφの第２開口部３２を形成した。次に、硫酸銅水溶
液にスーパースロー２０００（日本ＬＰＷ製）を添加し
た銅めっき液を用いて、配線層１１ａをカソードにして
３Ａ／ｄｍ2、１５ｍｉｎのめっき条件にて電解銅めっ
きを行い、第２開口部３２の第１導体電極７１ａ上に第
２導体電極７２を形成した。さらに、第２レジスト層２
２表面より突出した第２導体電極７２の先端部分を研磨
して、第２導体電極７２ａを形成した。
【００６３】次に、第２導体電極７２ａが形成された第
２レジスト層２２上に１０μｍ厚のドライフィルムレジ
ストをラミネートして第３レジスト層２３を形成し、露
光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍ
Ｊの露光条件でパターン露光、炭酸ナトリウム１％水溶
液を用いて３０℃、１０秒の現像条件で現像を行って、
第２開口部３２の中心と重なるように、２０μｍφの第
３開口部３３を形成した。次に、硫酸銅水溶液にスーパ
ースロー２０００（日本ＬＰＷ製）を添加した銅めっき
液を用いて、配線層１１ａをカソードにして３Ａ／ｄｍ
2、１５ｍｉｎのめっき条件にて電解銅めっきを行い、
第３開口部３３の第２導体電極７２ａ上に第３導体電極
７３を形成した（図５（ｆ）参照）。さらに、第３レジ
スト層２３表面より突出した第３導体電極７３の先端部
分を研磨して、第３導体電極７３ａを形成した（図５
（ｇ）参照）。
２レジスト層２２上に１０μｍ厚のドライフィルムレジ
ストをラミネートして第３レジスト層２３を形成し、露
光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍ
Ｊの露光条件でパターン露光、炭酸ナトリウム１％水溶
液を用いて３０℃、１０秒の現像条件で現像を行って、
第２開口部３２の中心と重なるように、２０μｍφの第
３開口部３３を形成した。次に、硫酸銅水溶液にスーパ
ースロー２０００（日本ＬＰＷ製）を添加した銅めっき
液を用いて、配線層１１ａをカソードにして３Ａ／ｄｍ
2、１５ｍｉｎのめっき条件にて電解銅めっきを行い、
第３開口部３３の第２導体電極７２ａ上に第３導体電極
７３を形成した（図５（ｆ）参照）。さらに、第３レジ
スト層２３表面より突出した第３導体電極７３の先端部
分を研磨して、第３導体電極７３ａを形成した（図５
（ｇ）参照）。
【００６４】次に、複数のレジスト層２１、２２及び２
３をＮａＯＨ５％水溶液にて剥離して、導体層１１上に
金属柱状の導体が複数段重なった階段型形状の検査電極
７４を形成し、絶縁基材１上に配線層１１ａ及び検査電
極７４が形成された半導体回路検査治具４００を得た
（図５（ｈ）参照）。
３をＮａＯＨ５％水溶液にて剥離して、導体層１１上に
金属柱状の導体が複数段重なった階段型形状の検査電極
７４を形成し、絶縁基材１上に配線層１１ａ及び検査電
極７４が形成された半導体回路検査治具４００を得た
（図５（ｈ）参照）。
【００６５】
【発明の効果】本発明の半導体回路検査治具は、フォト
リソグラフィーのみで検査電極を形成しているため、位
置精度及び先端部の形状再現性に優れた検査電極を備え
た半導体回路検査治具を得ることができ、接触信頼性も
向上する。また、レーザー加工を使用しないのでコスト
の面でも有利である。従って、半導体回路の検査分野に
おいて、優れた実用上の効果を発揮することができる。
リソグラフィーのみで検査電極を形成しているため、位
置精度及び先端部の形状再現性に優れた検査電極を備え
た半導体回路検査治具を得ることができ、接触信頼性も
向上する。また、レーザー加工を使用しないのでコスト
の面でも有利である。従って、半導体回路の検査分野に
おいて、優れた実用上の効果を発揮することができる。
【図１】（ａ）は、請求項２に係わる半導体回路検査治
具の製造法で作成した本発明の半導体回路検査治具の一
実施例を示す模式構成断面図である。（ｂ）は、請求項
３に係わる半導体回路検査治具の製造法で作成した本発
明の半導体回路検査治具の一実施例を示す模式構成断面
図である。（ｃ）は、請求項４に係わる半導体回路検査
治具の製造法で作成した本発明の半導体回路検査治具の
一実施例を示す模式構成断面図である。（ｄ）は、請求
項５に係わる半導体回路検査治具の製造法で作成した本
発明の半導体回路検査治具の一実施例を示す模式構成断
面図である。
具の製造法で作成した本発明の半導体回路検査治具の一
実施例を示す模式構成断面図である。（ｂ）は、請求項
３に係わる半導体回路検査治具の製造法で作成した本発
明の半導体回路検査治具の一実施例を示す模式構成断面
図である。（ｃ）は、請求項４に係わる半導体回路検査
治具の製造法で作成した本発明の半導体回路検査治具の
一実施例を示す模式構成断面図である。（ｄ）は、請求
項５に係わる半導体回路検査治具の製造法で作成した本
発明の半導体回路検査治具の一実施例を示す模式構成断
面図である。
【図２】（ａ）〜（ｈ）は、請求項２に係わる半導体回
路検査治具の製造方法の一実施例を工程順に示す模式構
成断面図である。
路検査治具の製造方法の一実施例を工程順に示す模式構
成断面図である。
【図３】（ａ）〜（ｈ）は、請求項３に係わる半導体回
路検査治具の製造方法の一実施例を工程順に示す模式構
成断面図である。
路検査治具の製造方法の一実施例を工程順に示す模式構
成断面図である。
【図４】（ａ）〜（ｈ）は、請求項４に係わる半導体回
路検査治具の製造方法の一実施例を工程順に示す模式構
成断面図である。
路検査治具の製造方法の一実施例を工程順に示す模式構
成断面図である。
【図５】（ａ）〜（ｈ）は、請求項５に係わる半導体回
路検査治具の製造方法の一実施例を工程順に示す模式構
成断面図である。
路検査治具の製造方法の一実施例を工程順に示す模式構
成断面図である。
１……絶縁基材
１１……導体層
１１ａ……配線層
２１……第１レジスト層
２２……第２レジスト層
２３……第３レジスト層
２４、２５……レジスト層
２４ａ、２５ａ……レジストパターン
３１……第１開口部
３２……第２開口部
３３……第３開口部
４１、６１……導体電極
４１ａ、６１ａ……検査電極
５１、７１……第１導体電極
５１ａ、７１ａ……先端部が研磨された第１導体電極
５２、７２……第２導体電極
５２ａ、７２ａ……先端部が研磨された第２導体電極
５３、７３……第３導体電極
５３ａ、７３ａ……先端部が研磨された第３導体電極
５４、７４……検査電極
１００、２００、３００、４００……半導体回路検査治
具
具
フロントページの続き
Ｆターム(参考） 2G003 AA07 AG03 AH05
2G011 AA09 AA12 AA21 AB06 AC00
AC14 AE03
2G132 AA00 AF02 AL03 AL11
4M106 AA01 AA04 BA01 CA15 DD03
Claims (5)
- 【請求項１】絶縁基材上に配線層が形成され、前記配線
層上に金属柱状の導体が下から径の大きな順に複数段重
なった階段型形状の検査電極を備えていることを特徴と
する半導体回路検査治具。 - 【請求項２】少なくとも以下の工程を備えていることを
特徴とする請求項１記載の半導体回路検査治具の製造方
法。 （ａ）絶縁基材の導体層上に第１レジスト層を形成し、
第１開口部を形成する工程。 （ｂ）前記第１レジスト層上に第２レジスト層を形成
し、前記第１開口部上に前記第１開口部よりも小さな径
の第２開口部を形成する工程。 （ｃ）前記第２レジスト層上に第３レジスト層を形成
し、前記第１開口部及び第２開口部上に前記第２開口部
よりも小さな径の第３開口部を形成する工程。 （ｄ）上記レジスト層及び開口部形成工程を必要回数繰
り返す工程。 （ｅ）上記複数の開口部に電解めっきにて導体電極を形
成する工程。 （ｆ）最上層のレジスト層表面より突出した導体電極の
先端部分を研磨し、平滑にする工程。 （ｇ）上記複数のレジスト層を剥離し、前記導体層上に
金属柱状の導体が複数段重なった階段型形状の検査電極
を形成する工程。 （ｈ）前記検査電極を覆うようにレジスト層を形成し、
パターン露光、現像等の一連のパターニング処理を行っ
て、レジストパターンを形成する工程。 （ｉ）前記レジストパターンをマスクにして導体層をエ
ッチングし、前記レジストパターンを剥離して、配線層
を形成する工程。 - 【請求項３】少なくとも以下の工程を備えていることを
特徴とする請求項１記載の半導体回路検査治具の製造方
法。 （ａ）絶縁基材の導体層上に第１レジスト層を形成し、
第１開口部を形成する工程。 （ｂ）前記第１開口部に電解めっきにて第１導体電極を
形成する工程。 （ｃ）前記第１レジスト層表面より突出した前記第１導
体電極の先端部分を研磨し、平滑にする工程。 （ｄ）前記第１レジスト層及び前記第１導体電極上に第
２レジスト層を形成し、前記第１導体電極上に前記第１
導体電極よりも小さな径の第２開口部を形成する工程。 （ｅ）前記第２開口部に電解めっきにて第２導体電極を
形成する工程。 （ｆ）前記第２レジスト層表面より突出した前記第２導
体電極の先端部分を研磨し、平滑にする工程。 （ｇ）上記レジスト層形成、開口部形成、導体電極形成
及び導体電極先端部の研磨工程を必要回数繰り返す工
程。 （ｈ）上記複数のレジスト層を剥離し、前記導体層上に
金属柱状の導体が複数段重なった階段型形状の検査電極
を形成する工程。 （ｉ）前記検査電極を覆うようにレジスト層を形成し、
パターン露光、現像等の一連のパターニング処理を行っ
て、レジストパターンを形成する工程。 （ｊ）前記レジストパターンをマスクにして導体層をエ
ッチングし、前記レジストパターンを剥離して、配線層
をする工程。 - 【請求項４】少なくとも以下の工程を備えていることを
特徴とする請求項１記載の半導体回路検査治具の製造方
法。 （ａ）絶縁基材の導体層上にレジスト層を形成し、露
光、現像等の一連のパターニング処理を行って、レジス
トパターンを形成する工程。 （ｂ）前記ジストパターンをマスクにして導体層をエッ
チングし、前記レジストパターンを剥離して、前記絶縁
基材上に配線層を形成する工程。 （ｃ）前記絶縁基材及び配線層上に第１レジスト層を形
成し、前記配線層の所定位置に第１開口部を形成する工
程。 （ｂ）前記第１レジスト層上に第２レジスト層を形成
し、前記第１開口部上に前記第１開口部よりも小さな径
の第２開口部を形成する工程。 （ｃ）前記第２レジスト層上に第３レジスト層を形成
し、前記第１開口部及び第２開口部上に前記第２開口部
よりも小さな径の第３開口部を形成する工程。 （ｄ）上記レジスト層及び開口部形成工程を必要回数繰
り返す工程。 （ｅ）上記複数の開口部に電解めっきにて導体電極を形
成する工程。 （ｆ）最上層のレジスト層表面より突出した導体電極の
先端部分を研磨し、平滑にする工程。 （ｇ）上記複数のレジスト層を剥離し、前記配線層上に
金属柱状の導体が複数段重なった階段型形状の検査電極
を形成する工程。 - 【請求項５】すくなくとも以下の工程を備えていること
を特徴とする請求項１記載の半導体回路検査治具の製造
方法。 （ａ）絶縁基材の導体層上にレジスト層を形成し、パタ
ーン露光、現像等の一連のパターニング処理を行って、
レジストパターンを形成する工程。 （ｂ）前記レジストパターンをマスクにして前記導体層
をエッチングし、前記レジストパターンを剥離して、前
記絶縁基材上に配線層を形成する工程。 （ｃ）前記絶縁基材及び前記配線層上に第１レジスト層
を形成し、第１開口部を形成する工程。 （ｄ）前記第１開口部に電解めっきにて第１導体電極を
形成する工程。 （ｅ）前記第１レジスト層表面より突出した前記第１導
体電極の先端部分を研磨し、平滑にする工程。 （ｆ）前記第１レジスト層及び前記第１導体電極上に第
２レジスト層を形成し、前記第１導体電極上に前記第１
導体電極よりも小さな径の第２開口部を形成する工程。 （ｇ）前記第２開口部に電解めっきにて第２導体電極を
形成する工程。 （ｈ）前記第２レジスト層表面より突出した前記第２導
体電極の先端部分を研磨し、平滑にする工程。 （ｉ）上記レジスト層形成、開口部形成、導体電極形成
及び導体電極先端部の研磨工程を必要回数繰り返す工
程。 （ｊ）上記複数のレジスト層を剥離し、前記配線層上に
金属柱状の導体が複数段重なった階段型形状の検査電極
を形成する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001257684A JP4635395B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体回路検査治具の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001257684A JP4635395B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体回路検査治具の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003066068A true JP2003066068A (ja) | 2003-03-05 |
| JP4635395B2 JP4635395B2 (ja) | 2011-02-23 |
Family
ID=19085306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001257684A Expired - Fee Related JP4635395B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体回路検査治具の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4635395B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998045716A1 (fr) * | 1997-04-10 | 1998-10-15 | Mesatronic | Procede de fabrication d'une carte a pointes de contact multiple pour le test des puces semiconductrices |
| JPH1164389A (ja) * | 1997-08-26 | 1999-03-05 | Tokyo Electron Ltd | バンプ型コンタクタ及びバンプ型コンタクタ用接触子の製造方法 |
| JP2000074941A (ja) * | 1998-06-19 | 2000-03-14 | Advantest Corp | コンタクタ及びコンタクタを形成する方法 |
| JP2000162240A (ja) * | 1998-11-30 | 2000-06-16 | Toppan Printing Co Ltd | 検査治具及びその製造方法 |
| JP2000346876A (ja) * | 1999-06-07 | 2000-12-15 | Japan Science & Technology Corp | テスト用基板 |
| JP2001208776A (ja) * | 2000-01-28 | 2001-08-03 | Toppan Printing Co Ltd | 半導体検査治具及びその製造方法 |
-
2001
- 2001-08-28 JP JP2001257684A patent/JP4635395B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998045716A1 (fr) * | 1997-04-10 | 1998-10-15 | Mesatronic | Procede de fabrication d'une carte a pointes de contact multiple pour le test des puces semiconductrices |
| JPH1164389A (ja) * | 1997-08-26 | 1999-03-05 | Tokyo Electron Ltd | バンプ型コンタクタ及びバンプ型コンタクタ用接触子の製造方法 |
| JP2000074941A (ja) * | 1998-06-19 | 2000-03-14 | Advantest Corp | コンタクタ及びコンタクタを形成する方法 |
| JP2000162240A (ja) * | 1998-11-30 | 2000-06-16 | Toppan Printing Co Ltd | 検査治具及びその製造方法 |
| JP2000346876A (ja) * | 1999-06-07 | 2000-12-15 | Japan Science & Technology Corp | テスト用基板 |
| JP2001208776A (ja) * | 2000-01-28 | 2001-08-03 | Toppan Printing Co Ltd | 半導体検査治具及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4635395B2 (ja) | 2011-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200405486A (en) | Method for producing wiring substrate | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| US20110215069A1 (en) | Method for manufacturing printed circuit board with thick traces | |
| JP2006100631A (ja) | 配線基板及びその製造方法 | |
| US6629366B1 (en) | Method of producing a multilayer wiring board | |
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JPH10125819A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP2004103911A (ja) | 配線形成方法 | |
| KR20100111858A (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| JP2003066068A (ja) | 半導体回路検査治具及びその製造方法 | |
| JP4449228B2 (ja) | 検査治具の製造方法 | |
| JP4541782B2 (ja) | フィルムプローブ及びその製造方法 | |
| JP2010087222A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JP4552317B2 (ja) | 検査治具の製造方法 | |
| JP2009278017A (ja) | プリント配線板及びその製造方法 | |
| JP2005229008A (ja) | プリント配線板及びその製造方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JPH0712849A (ja) | エレクトリカルテスト用配線基板及びその製造法 | |
| JP2001085567A (ja) | 電子部材および電子部材の製造方法 | |
| JP2004072027A (ja) | 突起電極付き配線基板の製造方法 | |
| JP2004179485A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JPH0712848A (ja) | プローブ構造およびその製造方法 | |
| JP2000346876A (ja) | テスト用基板 | |
| CN112672542A (zh) | 一种电路板的制作方法及电路板 | |
| JPH09219230A (ja) | 異方導電性フィルム及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |