JP2003060110A - 配線基板およびそれを用いた半導体装置ならびにその製造方法 - Google Patents
配線基板およびそれを用いた半導体装置ならびにその製造方法Info
- Publication number
- JP2003060110A JP2003060110A JP2001240822A JP2001240822A JP2003060110A JP 2003060110 A JP2003060110 A JP 2003060110A JP 2001240822 A JP2001240822 A JP 2001240822A JP 2001240822 A JP2001240822 A JP 2001240822A JP 2003060110 A JP2003060110 A JP 2003060110A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor chip
- wiring board
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップのサイズなどが変更されると、
半導体素子のサイズに合わせて配線基板の表面の配線電
極の位置を変更する必要があり、共用性に欠けるという
課題があった。 【解決手段】 配線基板１１の表面に形成され、他の配
線パターン１２から独立した配線パターン１２に、複数
の配線電極１３が形成されているので、配線基板１１に
搭載される半導体チップのサイズが変更されても、複数
の配線電極１３のうちから適宜選択した配線電極１３に
金属細線を接続することで、配線基板１１を複数の半導
体チップに対して共用できる。
半導体素子のサイズに合わせて配線基板の表面の配線電
極の位置を変更する必要があり、共用性に欠けるという
課題があった。 【解決手段】 配線基板１１の表面に形成され、他の配
線パターン１２から独立した配線パターン１２に、複数
の配線電極１３が形成されているので、配線基板１１に
搭載される半導体チップのサイズが変更されても、複数
の配線電極１３のうちから適宜選択した配線電極１３に
金属細線を接続することで、配線基板１１を複数の半導
体チップに対して共用できる。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板の表面に
形成された電極の配置を考慮した配線基板およびそれを
用いた半導体装置ならびにその製造方法に関するもので
あり、特に、配線基板に搭載される半導体チップのサイ
ズが異なっても、それぞれの半導体チップのサイズに対
応した配線電極が形成された配線基板およびそれを用い
た半導体装置ならびにその製造方法に関するものであ
る。
形成された電極の配置を考慮した配線基板およびそれを
用いた半導体装置ならびにその製造方法に関するもので
あり、特に、配線基板に搭載される半導体チップのサイ
ズが異なっても、それぞれの半導体チップのサイズに対
応した配線電極が形成された配線基板およびそれを用い
た半導体装置ならびにその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年コンピューターや通信機器を中心と
した電子機器の小型化と高機能化に伴い、半導体装置の
多種多様化が進んでおり、一方で、配線基板の表面に形
成された配線パターンの設計方法、配線基板の部材およ
び配線パターンの形状等の標準化が進められている。
した電子機器の小型化と高機能化に伴い、半導体装置の
多種多様化が進んでおり、一方で、配線基板の表面に形
成された配線パターンの設計方法、配線基板の部材およ
び配線パターンの形状等の標準化が進められている。
【０００３】図７〜図１０は、従来の配線基板およびそ
れを用いた半導体装置を示す図である。すなわち、図７
は、従来の配線基板をその表面から見た平面図であり、
図８は図７の配線基板を裏面から見た平面図であり、図
９は図７と図８を重ね合わせた配線基板の透視図であ
る。また、図１０は、金属細線を半導体チップの電極ま
たは配線基板の配線電極に対してワイヤーボンドの後、
樹脂封止した状態の半導体装置の斜視図である。
れを用いた半導体装置を示す図である。すなわち、図７
は、従来の配線基板をその表面から見た平面図であり、
図８は図７の配線基板を裏面から見た平面図であり、図
９は図７と図８を重ね合わせた配線基板の透視図であ
る。また、図１０は、金属細線を半導体チップの電極ま
たは配線基板の配線電極に対してワイヤーボンドの後、
樹脂封止した状態の半導体装置の斜視図である。
【０００４】図７〜図１０に示すように、配線基板１の
表面に形成された配線パターン２は途中に配線電極３を
有し、配線基板１の裏面のランド４は、半導体チップが
搭載された配線基板がさらに搭載されるマザー基板の配
線電極と半田によって接続されるように、金属面が露出
しており、配線パターン２とランド４とはスルーホール
５を通じて電気的に導通されている。そして、半導体チ
ップ６の電極７と配線電極３が金属細線８で接続され、
半導体チップ６および金属細線８は封止樹脂９で封止さ
れ、個別製品に切断される。
表面に形成された配線パターン２は途中に配線電極３を
有し、配線基板１の裏面のランド４は、半導体チップが
搭載された配線基板がさらに搭載されるマザー基板の配
線電極と半田によって接続されるように、金属面が露出
しており、配線パターン２とランド４とはスルーホール
５を通じて電気的に導通されている。そして、半導体チ
ップ６の電極７と配線電極３が金属細線８で接続され、
半導体チップ６および金属細線８は封止樹脂９で封止さ
れ、個別製品に切断される。
【０００５】そして、従来の配線基板１を用いた半導体
装置１０は、半導体チップ６のサイズが変更されると、
半導体チップ６のサイズに合わせて、配線基板１の表面
の配線電極３の位置が変更され、配線基板１の配線パタ
ーン２が再形成されていた。
装置１０は、半導体チップ６のサイズが変更されると、
半導体チップ６のサイズに合わせて、配線基板１の表面
の配線電極３の位置が変更され、配線基板１の配線パタ
ーン２が再形成されていた。
【０００６】
【発明が解決しようとする課題】しかしながら、前記従
来の配線基板およびそれを用いた半導体装置において
は、半導体チップのサイズが変更されると、半導体チッ
プのサイズに合わせて配線基板の表面の配線電極の位置
を再設計する必要があり、配線基板はいわゆる共用性に
欠けるため、異なるチップサイズ、異なる金属細線の長
さ、異なる金属細線の本数にフレキシブルに対応できな
いという課題があった。
来の配線基板およびそれを用いた半導体装置において
は、半導体チップのサイズが変更されると、半導体チッ
プのサイズに合わせて配線基板の表面の配線電極の位置
を再設計する必要があり、配線基板はいわゆる共用性に
欠けるため、異なるチップサイズ、異なる金属細線の長
さ、異なる金属細線の本数にフレキシブルに対応できな
いという課題があった。
【０００７】本発明は、前記従来の課題を解決するため
に、同一配線パターンに複数の配線電極を形成すること
により、半導体チップのサイズが変更しても共用性の高
い配線基板およびそれを用いた半導体装置ならびにその
製造方法を提供することを目的とする。
に、同一配線パターンに複数の配線電極を形成すること
により、半導体チップのサイズが変更しても共用性の高
い配線基板およびそれを用いた半導体装置ならびにその
製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の配線基板は、表面に電子部品実装用
の配線パターンが形成され、前記配線パターンの複数の
所定の位置に配線電極が形成されていることを特徴とす
る。
るために、本発明の配線基板は、表面に電子部品実装用
の配線パターンが形成され、前記配線パターンの複数の
所定の位置に配線電極が形成されていることを特徴とす
る。
【０００９】また、配線電極の幅は、配線パターンの幅
よりも大きい。
よりも大きい。
【００１０】また、複数の配線パターンが形成され、前
記複数の配線パターンは電気的に独立している。
記複数の配線パターンは電気的に独立している。
【００１１】また、配線基板の内部にはスルーホールが
形成され、配線パターンと前記配線基板の裏面に形成さ
れたランドとが、前記スルーホールによって電気的に接
続されている。
形成され、配線パターンと前記配線基板の裏面に形成さ
れたランドとが、前記スルーホールによって電気的に接
続されている。
【００１２】したがって、本発明の配線基板は、配線基
板に搭載されるそれぞれの半導体チップのサイズおよび
金属細線の長さに合わせて配線電極を選択するものであ
り、半導体チップのサイズおよび金属細線の長さが異な
っても、配線基板を共用することができる。
板に搭載されるそれぞれの半導体チップのサイズおよび
金属細線の長さに合わせて配線電極を選択するものであ
り、半導体チップのサイズおよび金属細線の長さが異な
っても、配線基板を共用することができる。
【００１３】また、配線電極を適当に選択し、樹脂封止
後の個別切断箇所を適当に選択することで、半導体装置
の完成品の大きさを自由に設定できるものである。そし
て、半導体チップと配線基板の配線電極とを電気的に接
続し、金属細線、導電性ボール、導電性突起電極を用い
ることで半導体完成品のさらなる薄型化を図ることが可
能である。
後の個別切断箇所を適当に選択することで、半導体装置
の完成品の大きさを自由に設定できるものである。そし
て、半導体チップと配線基板の配線電極とを電気的に接
続し、金属細線、導電性ボール、導電性突起電極を用い
ることで半導体完成品のさらなる薄型化を図ることが可
能である。
【００１４】また、本発明の半導体装置は、電子部品実
装用の配線基板の表面と半導体チップの裏面とが接着さ
れ、前記配線基板の表面に形成された配線パターンの複
数の所定の位置に形成された配線電極と前記半導体チッ
プの電極とが金属細線により電気的に接続されている。
装用の配線基板の表面と半導体チップの裏面とが接着さ
れ、前記配線基板の表面に形成された配線パターンの複
数の所定の位置に形成された配線電極と前記半導体チッ
プの電極とが金属細線により電気的に接続されている。
【００１５】また、半導体チップの電極と金属細線によ
り電気的に接続される配線電極は、複数の前記配線電極
のうち、前記半導体チップの外側であって、前記半導体
チップに最も近い位置に選択される。
り電気的に接続される配線電極は、複数の前記配線電極
のうち、前記半導体チップの外側であって、前記半導体
チップに最も近い位置に選択される。
【００１６】また、配線基板の上方で、半導体チップお
よび金属細線が封止樹脂により封止されている。
よび金属細線が封止樹脂により封止されている。
【００１７】また、電子部品実装用の配線基板の表面に
形成された配線パターンの複数の所定の位置に形成され
た配線電極と半導体チップの電極とが突起電極により電
気的に接続されている。
形成された配線パターンの複数の所定の位置に形成され
た配線電極と半導体チップの電極とが突起電極により電
気的に接続されている。
【００１８】また、配線基板の上方で半導体チップが封
止樹脂により封止されている。
止樹脂により封止されている。
【００１９】これにより、半導体チップのサイズや金属
細線の長さに合わせて、配線パターンに形成された複数
の配線電極から適切な配線電極を選択することで、半導
体チップのサイズに左右されずに配線基板を共用するこ
とが可能となる。また、半導体チップのサイズが小さい
ほど、配線基板のサイズを小さくすることができて、半
導体装置のサイズの小型化を達成することが可能とな
る。
細線の長さに合わせて、配線パターンに形成された複数
の配線電極から適切な配線電極を選択することで、半導
体チップのサイズに左右されずに配線基板を共用するこ
とが可能となる。また、半導体チップのサイズが小さい
ほど、配線基板のサイズを小さくすることができて、半
導体装置のサイズの小型化を達成することが可能とな
る。
【００２０】また、本発明の半導体装置の製造方法は、
配線基板の表面と半導体チップの裏面とを接着する工程
と、前記配線基板の表面に形成された配線パターンの複
数の所定の位置に形成された配線電極と前記半導体チッ
プの電極とを金属細線により電気的に接続する工程とか
らなる。
配線基板の表面と半導体チップの裏面とを接着する工程
と、前記配線基板の表面に形成された配線パターンの複
数の所定の位置に形成された配線電極と前記半導体チッ
プの電極とを金属細線により電気的に接続する工程とか
らなる。
【００２１】また、配線電極と半導体チップの電極とを
金属細線により電気的に接続する工程の後、前記配線基
板の上方で前記半導体チップおよび金属細線を封止樹脂
により封止する工程を設ける。
金属細線により電気的に接続する工程の後、前記配線基
板の上方で前記半導体チップおよび金属細線を封止樹脂
により封止する工程を設ける。
【００２２】また、配線基板の上方で半導体チップおよ
び金属細線を封止樹脂により封止する工程の後、前記金
属細線が接続した配線電極と前記配線電極のすぐ外側の
別の配線電極との間をブレードにより切断する。
び金属細線を封止樹脂により封止する工程の後、前記金
属細線が接続した配線電極と前記配線電極のすぐ外側の
別の配線電極との間をブレードにより切断する。
【００２３】また、配線基板の表面に形成された配線パ
ターンの複数の所定の位置に形成された配線電極と半導
体チップの電極とを突起電極により電気的に接続する。
ターンの複数の所定の位置に形成された配線電極と半導
体チップの電極とを突起電極により電気的に接続する。
【００２４】また、配線電極と半導体チップの電極とを
突起電極により電気的に接続した後、前記配線基板の上
方で前記半導体チップを封止樹脂により封止する工程を
設ける。
突起電極により電気的に接続した後、前記配線基板の上
方で前記半導体チップを封止樹脂により封止する工程を
設ける。
【００２５】また、配線基板の上方で半導体チップを封
止樹脂により封止する工程の後、前記半導体チップの周
辺部と前記半導体チップのすぐ外側の別の配線電極との
間をブレードにより切断する工程を設ける。
止樹脂により封止する工程の後、前記半導体チップの周
辺部と前記半導体チップのすぐ外側の別の配線電極との
間をブレードにより切断する工程を設ける。
【００２６】本発明の半導体装置の製造方法により、半
導体チップのサイズに合わせて配線基板の配線電極を選
択することで配線基板のサイズを縮小することができる
ので、半導体装置の小型化を図ることが可能となる。
導体チップのサイズに合わせて配線基板の配線電極を選
択することで配線基板のサイズを縮小することができる
ので、半導体装置の小型化を図ることが可能となる。
【００２７】
【発明の実施の形態】以下、本発明の配線基板およびそ
れを用いた半導体装置ならびにその製造方法について、
図面を参照しながら説明する。
れを用いた半導体装置ならびにその製造方法について、
図面を参照しながら説明する。
【００２８】まず、本実施形態の配線基板の構成につい
て説明する。
て説明する。
【００２９】図１は本実施形態の配線基板の半導体チッ
プが搭載される側から見た平面図であり、図２は配線基
板の裏面から見た平面図であり、図３は図１および図２
を重ね合わせた透視図である。
プが搭載される側から見た平面図であり、図２は配線基
板の裏面から見た平面図であり、図３は図１および図２
を重ね合わせた透視図である。
【００３０】図１に示すように、配線基板１１の上に複
数の配線パターン１２が形成され、互いに他の配線パタ
ーンから電気的に独立している。そして、配線パターン
１２上には、複数の配線電極１３が所定の位置に設けら
れている。ここで、配線電極１３と、配線基板１１に搭
載される半導体チップの電極とは、金属細線または突起
電極（バンプ）により電気的に接続されるため、配線電
極１３の幅は配線パターン１２の幅よりも大きく設定さ
れている。
数の配線パターン１２が形成され、互いに他の配線パタ
ーンから電気的に独立している。そして、配線パターン
１２上には、複数の配線電極１３が所定の位置に設けら
れている。ここで、配線電極１３と、配線基板１１に搭
載される半導体チップの電極とは、金属細線または突起
電極（バンプ）により電気的に接続されるため、配線電
極１３の幅は配線パターン１２の幅よりも大きく設定さ
れている。
【００３１】また、図２に示すように、配線基板１１の
表面に形成された配線パターンと、配線基板１１の裏面
に形成されたランド１４とは、スルーホール１５を通じ
て電気的に接続されている。
表面に形成された配線パターンと、配線基板１１の裏面
に形成されたランド１４とは、スルーホール１５を通じ
て電気的に接続されている。
【００３２】また、図３に示すように、配線基板１１の
表面に形成された配線電極１３および配線基板１１の裏
面に形成されたランド１４は、ブレードにより切断され
るダイシングライン１６を避けて配置されている。
表面に形成された配線電極１３および配線基板１１の裏
面に形成されたランド１４は、ブレードにより切断され
るダイシングライン１６を避けて配置されている。
【００３３】次に、本実施形態の配線基板を用いた半導
体装置について説明する。
体装置について説明する。
【００３４】図４〜図６は、前記の本実施形態の配線基
板を用いた半導体装置を示す斜視図である。
板を用いた半導体装置を示す斜視図である。
【００３５】図４は、小型の半導体チップを搭載した場
合のワイヤーボンド後の斜視図、図５は大型の半導体チ
ップを搭載した場合のワイヤーボンド後の斜視図、図６
は小型の半導体チップ１７を搭載し、さらに金属細線を
長くした場合のワイヤーボンド後の斜視図である。ここ
では、図１〜図３に示した配線基板１１の表面に対し
て、大小の半導体チップを搭載した場合の半導体装置を
示す。
合のワイヤーボンド後の斜視図、図５は大型の半導体チ
ップを搭載した場合のワイヤーボンド後の斜視図、図６
は小型の半導体チップ１７を搭載し、さらに金属細線を
長くした場合のワイヤーボンド後の斜視図である。ここ
では、図１〜図３に示した配線基板１１の表面に対し
て、大小の半導体チップを搭載した場合の半導体装置を
示す。
【００３６】まず、小さい半導体チップが配線基板に搭
載された半導体装置について説明する。
載された半導体装置について説明する。
【００３７】図４に示すように、小型の半導体チップ１
７の裏面が配線基板１１の表面に接着されており、半導
体チップ１７の電極１９と配線基板１１の配線電極１３
とが金属細線２１により電気的に接続されている。ここ
で、配線基板１１の表面には複数の電気的に独立した配
線パターン２０が形成され、それぞれの配線パターン２
０の所定の位置に複数の配線電極１３が形成されてい
る。本実施形態では、配線基板１１の電気的に独立した
配線パターン２０に、それぞれ３つの配線電極１３が形
成されている。ここで、半導体チップ１７のサイズが小
さいために、半導体チップ１７の外側であるが、最も内
側の配線電極１３が選択され、その選択された配線電極
１３に金属細線２１が電気的に接続されている。したが
って、金属細線２１が接続されていない配線電極１３が
形成されている配線基板１１の部分は、ブレードにより
切断して除去することができ、小型の半導体装置の製造
が可能となる。
７の裏面が配線基板１１の表面に接着されており、半導
体チップ１７の電極１９と配線基板１１の配線電極１３
とが金属細線２１により電気的に接続されている。ここ
で、配線基板１１の表面には複数の電気的に独立した配
線パターン２０が形成され、それぞれの配線パターン２
０の所定の位置に複数の配線電極１３が形成されてい
る。本実施形態では、配線基板１１の電気的に独立した
配線パターン２０に、それぞれ３つの配線電極１３が形
成されている。ここで、半導体チップ１７のサイズが小
さいために、半導体チップ１７の外側であるが、最も内
側の配線電極１３が選択され、その選択された配線電極
１３に金属細線２１が電気的に接続されている。したが
って、金属細線２１が接続されていない配線電極１３が
形成されている配線基板１１の部分は、ブレードにより
切断して除去することができ、小型の半導体装置の製造
が可能となる。
【００３８】次に、大きな半導体チップが配線基板に搭
載された半導体装置について説明する。なお、前記した
内容と同一の内容については省略し、同一の部分には同
一の符号を付す。
載された半導体装置について説明する。なお、前記した
内容と同一の内容については省略し、同一の部分には同
一の符号を付す。
【００３９】図５に示すように、大型の半導体チップ１
８の裏面が配線基板１１の表面に接着されている。ここ
で、配線基板１１は、図４に示した配線基板１１と同一
のものであり、配線基板１１のサイズ、配線パターン２
０および配線電極１３の位置に変更はない。半導体チッ
プ１１のサイズが大きいために、半導体チップ１１の電
極１９に電気的に接続された金属細線２１は、配線パタ
ーン２０の配線電極１３のうち、最も外側の配線電極１
３が選択されて、その選択された配線電極１３に金属細
線２１が接続されている。この場合、外側の配線電極１
３が選択されたので、配線基板１１を切断する必要はな
い。
８の裏面が配線基板１１の表面に接着されている。ここ
で、配線基板１１は、図４に示した配線基板１１と同一
のものであり、配線基板１１のサイズ、配線パターン２
０および配線電極１３の位置に変更はない。半導体チッ
プ１１のサイズが大きいために、半導体チップ１１の電
極１９に電気的に接続された金属細線２１は、配線パタ
ーン２０の配線電極１３のうち、最も外側の配線電極１
３が選択されて、その選択された配線電極１３に金属細
線２１が接続されている。この場合、外側の配線電極１
３が選択されたので、配線基板１１を切断する必要はな
い。
【００４０】次に、半導体チップのサイズが小さく、金
属細線の長さが長い場合の半導体装置について説明す
る。
属細線の長さが長い場合の半導体装置について説明す
る。
【００４１】図６に示すように、配線基板１１の表面に
小型の半導体チップ１７の裏面が接着され、配線基板１
１の配線パターン２０に形成された複数の配線電極１３
のうち、最も外側の配線電極１３が選択されて、その選
択された配線電極１３に金属細線２１が接続されてい
る。
小型の半導体チップ１７の裏面が接着され、配線基板１
１の配線パターン２０に形成された複数の配線電極１３
のうち、最も外側の配線電極１３が選択されて、その選
択された配線電極１３に金属細線２１が接続されてい
る。
【００４２】以上、本実施形態の半導体装置は、半導体
チップのサイズや金属細線の長さが変更されても、配線
基板を共用することができるので、低コストの半導体装
置を実現できる。また、半導体チップのサイズに合わせ
て配線基板の配線電極を選択するので、半導体チップの
サイズが小さい場合は、配線基板の周囲の金属細線が接
続しない配線電極が形成されている部分を除去して小さ
な配線基板とすることで、小型の半導体装置を実現でき
る。
チップのサイズや金属細線の長さが変更されても、配線
基板を共用することができるので、低コストの半導体装
置を実現できる。また、半導体チップのサイズに合わせ
て配線基板の配線電極を選択するので、半導体チップの
サイズが小さい場合は、配線基板の周囲の金属細線が接
続しない配線電極が形成されている部分を除去して小さ
な配線基板とすることで、小型の半導体装置を実現でき
る。
【００４３】なお、本実施形態では、半導体チップの電
極と配線基板の配線電極とを金属細線により接続してい
るが、半導体チップの電極と配線基板の配線電極とを突
起電極（バンプ）により接続する、いわゆるフリップチ
ップ接続した半導体装置を実現することも可能である。
極と配線基板の配線電極とを金属細線により接続してい
るが、半導体チップの電極と配線基板の配線電極とを突
起電極（バンプ）により接続する、いわゆるフリップチ
ップ接続した半導体装置を実現することも可能である。
【００４４】次に、本実施形態の半導体装置の製造方法
について概略を説明する。
について概略を説明する。
【００４５】まず、前記した配線基板の表面と半導体チ
ップの裏面とを接着し、半導体チップの電極と配線基板
の配線電極とを金属細線により電気的に接続する。ここ
で、配線パターンに形成された複数の配線電極のうち、
半導体チップの外側であって、半導体チップに最も近い
配線電極を選択し、その選択した配線電極と半導体チッ
プの電極とを金属細線により接続する。そして、配線基
板の上方で、半導体チップおよび金属細線を封止樹脂に
より封止する。その後、半導体チップの周辺部と半導体
チップのすぐ外側の別の配線電極との間をブレードによ
り切断する。
ップの裏面とを接着し、半導体チップの電極と配線基板
の配線電極とを金属細線により電気的に接続する。ここ
で、配線パターンに形成された複数の配線電極のうち、
半導体チップの外側であって、半導体チップに最も近い
配線電極を選択し、その選択した配線電極と半導体チッ
プの電極とを金属細線により接続する。そして、配線基
板の上方で、半導体チップおよび金属細線を封止樹脂に
より封止する。その後、半導体チップの周辺部と半導体
チップのすぐ外側の別の配線電極との間をブレードによ
り切断する。
【００４６】なお、半導体チップの電極と配線基板の配
線電極とを突起電極（バンプ）により電気的に接続した
場合には、配線基板の上方で半導体チップを封止樹脂に
より封止する。
線電極とを突起電極（バンプ）により電気的に接続した
場合には、配線基板の上方で半導体チップを封止樹脂に
より封止する。
【００４７】
【発明の効果】本発明の配線基板およびそれを用いた半
導体装置ならびにその製造方法は、半導体チップのサイ
ズが変更されても、配線基板に形成された複数の配線電
極から選択した配線電極に対して金属細線を接続するこ
とで、半導体チップのサイズに対応した半導体装置のサ
イズにすることができ、したがって、半導体チップのサ
イズが小さい場合は、余分な配線基板の部分を除去して
配線基板のサイズを小さくすることで、半導体装置の小
型化を実現できる。
導体装置ならびにその製造方法は、半導体チップのサイ
ズが変更されても、配線基板に形成された複数の配線電
極から選択した配線電極に対して金属細線を接続するこ
とで、半導体チップのサイズに対応した半導体装置のサ
イズにすることができ、したがって、半導体チップのサ
イズが小さい場合は、余分な配線基板の部分を除去して
配線基板のサイズを小さくすることで、半導体装置の小
型化を実現できる。
【図１】本発明の一実施形態の配線基板を示す平面図
【図２】本発明の一実施形態の配線基板を示す平面図
【図３】本発明の一実施形態の配線基板を示す平面図
【図４】本発明の一実施形態の半導体装置を示す斜視図
【図５】本発明の一実施形態の半導体装置を示す斜視図
【図６】本発明の一実施形態の半導体装置を示す斜視図
【図７】従来の配線基板を示す平面図
【図８】従来の配線基板を示す平面図
【図９】従来の配線基板を示す平面図
【図１０】従来の半導体装置を示す斜視図
１ 配線基板
２ 配線パターン
３ 配線電極
４ ランド
５ スルーホール
６ 半導体チップ
７ 電極
８ 金属細線
９ 封止樹脂
１０ 半導体装置
１１ 配線基板
１２ 配線パターン
１３ 配線電極
１４ ランド
１５ スルーホール
１６ ダイシングライン
１７ 小型の半導体チップ
１８ 大型の半導体チップ
１９ 電極
２０ 配線パターン
２１ 金属細線
Claims (15)
- 【請求項１】 表面に電子部品実装用の配線パターンが
形成され、前記配線パターンの複数の所定の位置に配線
電極が形成されていることを特徴とする配線基板。 - 【請求項２】 配線電極の幅は、配線パターンの幅より
も大きいことを特徴とする請求項１に記載の配線基板。 - 【請求項３】 複数の配線パターンが形成され、前記複
数の配線パターンは電気的に独立していることを特徴と
する請求項１に記載の配線基板。 - 【請求項４】 配線基板の内部にはスルーホールが形成
され、配線パターンと前記配線基板の裏面に形成された
ランドとが、前記スルーホールによって電気的に接続さ
れていることを特徴とする請求項１に記載の配線基板。 - 【請求項５】 電子部品実装用の配線基板の表面と半導
体チップの裏面とが接着され、前記配線基板の表面に形
成された配線パターンの複数の所定の位置に形成された
配線電極と前記半導体チップの電極とが金属細線により
電気的に接続されていることを特徴とする半導体装置。 - 【請求項６】 半導体チップの電極と金属細線により電
気的に接続される配線電極は、複数の前記配線電極のう
ち、前記半導体チップの外側であって、前記半導体チッ
プに最も近い位置に選択されることを特徴とする請求項
５に記載の半導体装置。 - 【請求項７】 配線基板の上方で、半導体チップおよび
金属細線が封止樹脂により封止されていることを特徴と
する請求項５に記載の半導体装置。 - 【請求項８】 電子部品実装用の配線基板の表面に形成
された配線パターンの複数の所定の位置に形成された配
線電極と半導体チップの電極とが突起電極により電気的
に接続されていることを特徴とする半導体装置。 - 【請求項９】 配線基板の上方で半導体チップが封止樹
脂により封止されていることを特徴とする請求項８に記
載の半導体装置。 - 【請求項１０】 配線基板の表面と半導体チップの裏面
とを接着する工程と、前記配線基板の表面に形成された
配線パターンの複数の所定の位置に形成された配線電極
と前記半導体チップの電極とを金属細線により電気的に
接続する工程とからなることを特徴とする半導体装置の
製造方法。 - 【請求項１１】 配線電極と半導体チップの電極とを金
属細線により電気的に接続する工程の後、前記配線基板
の上方で前記半導体チップおよび金属細線を封止樹脂に
より封止する工程を設けることを特徴とする請求項１０
に記載の半導体装置の製造方法。 - 【請求項１２】 配線基板の上方で半導体チップおよび
金属細線を封止樹脂により封止する工程の後、前記金属
細線が接続した配線電極と前記配線電極のすぐ外側の別
の配線電極との間をブレードにより切断することを特徴
とする請求項１１に記載の半導体装置の製造方法。 - 【請求項１３】 配線基板の表面に形成された配線パタ
ーンの複数の所定の位置に形成された配線電極と半導体
チップの電極とを突起電極により電気的に接続すること
を特徴とする半導体装置の製造方法。 - 【請求項１４】 配線電極と半導体チップの電極とを突
起電極により電気的に接続した後、前記配線基板の上方
で前記半導体チップを封止樹脂により封止する工程を設
けることを特徴とする請求項１３に記載の半導体装置の
製造方法。 - 【請求項１５】 配線基板の上方で半導体チップを封止
樹脂により封止する工程の後、前記半導体チップの周辺
部と前記半導体チップのすぐ外側の別の配線電極との間
をブレードにより切断する工程を設けることを特徴とす
る請求項１４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001240822A JP2003060110A (ja) | 2001-08-08 | 2001-08-08 | 配線基板およびそれを用いた半導体装置ならびにその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001240822A JP2003060110A (ja) | 2001-08-08 | 2001-08-08 | 配線基板およびそれを用いた半導体装置ならびにその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003060110A true JP2003060110A (ja) | 2003-02-28 |
Family
ID=19071376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001240822A Pending JP2003060110A (ja) | 2001-08-08 | 2001-08-08 | 配線基板およびそれを用いた半導体装置ならびにその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003060110A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7848092B2 (en) | 2007-08-09 | 2010-12-07 | Fujitsu Limited | Electronic apparatus and display panel enclosure |
-
2001
- 2001-08-08 JP JP2001240822A patent/JP2003060110A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7848092B2 (en) | 2007-08-09 | 2010-12-07 | Fujitsu Limited | Electronic apparatus and display panel enclosure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6818998B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| JP2003124433A (ja) | マルチチップパッケージ | |
| KR100589530B1 (ko) | 전자 부품 장치, 그 제조 방법 및 집합 회로 기판 | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JP2009094434A (ja) | 半導体装置およびその製造方法 | |
| JP4494249B2 (ja) | 半導体装置 | |
| JP2003204023A (ja) | チップパッケージ及びその製造方法 | |
| US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
| JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
| US6653725B2 (en) | Chip package and method of manufacturing the same | |
| US7171744B2 (en) | Substrate frame | |
| JP2003060110A (ja) | 配線基板およびそれを用いた半導体装置ならびにその製造方法 | |
| JP2002368027A (ja) | 半導体装置の製造方法 | |
| JP3625714B2 (ja) | 半導体装置 | |
| JPH06283561A (ja) | 半導体装置のパッケージ | |
| JP2007221133A (ja) | 集積回路パッケージ | |
| JP3227930B2 (ja) | 複合半導体装置及びその製造方法 | |
| JP2003133480A (ja) | 半導体装置及び積層型半導体装置並びに半導体装置の製造方法及び積層型半導体装置の製造方法 | |
| KR20020028473A (ko) | 적층 패키지 | |
| TWI575619B (zh) | 半導體封裝結構及其製作方法 | |
| KR100379086B1 (ko) | 반도체패키지제조방법 | |
| JP4229086B2 (ja) | 半導体装置 | |
| JPH08274425A (ja) | プリント配線板 | |
| JP2002158309A (ja) | 半導体装置およびその製造方法 | |
| TW200929494A (en) | Leadframe package and leadframe |