JP2003054029A - 駆動用ｉｃ及び光プリントヘッド - Google Patents

Abstract

(57)【要約】 【課題】本発明は、光プリントヘッドの機械的又は光学
的な曲がりによって生じる結像位置のずれを補正するた
めの駆動用ＩＣ及びこの駆動用ＩＣを備えた光プリント
ヘッドを提供することを目的とする。 【解決手段】１ライン分のデータ信号を格納されるラッ
チ回路を５段備えたラッチ回路１２より、各発光部を点
灯させるためにドライブ回路１６に出力されるデータ信
号が、Ｙ位置補正データ記憶回路１３に格納された各発
光部毎に９ビットの補正データ信号に応じて、選択回路
１５によって選択される。このようにして各発光部の点
灯タイミングを調整して、直線性の良好な印字を行うこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリンタなどの記
録ヘッドに用いられる光プリントヘッド及びこの光プリ
ントヘッドに設けられた発光素子を駆動するための駆動
用ＩＣに係るもので、特にタンデム方式でカラー印字を
行うプリンタに設けられる光プリントヘッド及びこの光
プリントヘッドの発光素子を駆動するための駆動用Ｉ
Ｃ。

【０００２】

【従来の技術】従来使用されている光プリントヘッド
は、図１７のように、複数の発光部（以下、本明細書内
における「発光部」とは、請求の範囲における「素子」
に相当する）で構成された発光素子と、データ信号を取
り込むシフトレジスタ１０１と、シフトレジスタ１０１
に取り込まれたデータ信号を並列に取り込むラッチ回路
１０２と、発光素子を駆動するためのドライブ回路１０
３と、ドライブ回路１０３に電流を供給するための電流
供給回路１０４と、各部に所定のタイミング信号を供給
するタイミング制御回路１０５とを備えた図１８のよう
な構成の複数の駆動用ＩＣとを有する。今、光プリント
ヘッドに、図１７のように、直列的に接続された２６個
の駆動用ＩＣｂ１〜ｂ２６と、この２６個の駆動用ＩＣ
ｂ１〜ｂ２６によって駆動される４９９２個の発光部＃
１〜＃４９９２とが設けられているものとして、簡単
に、従来の光プリントヘッドについて説明する。

【０００３】このような構成の光プリントヘッドにおい
て、まず、駆動用ＩＣｂは、そのシフトレジスタ１０１
内に、データ入力端子ＳＩ０〜ＳＩ３より入力される４
ビットのデータ信号がクロックＣＬＫに同期して取り込
まれる。又、このシフトレジスタ１０１は、取り込んだ
４ビットのデータ信号を、クロックＣＬＫに同期してデ
ータ出力端子ＳＯ０〜ＳＯ３から隣接した駆動用ＩＣの
データ入力端子ＳＩ０〜ＳＩ３に対して出力する。

【０００４】このとき、クロック入力端子ＣＩより入力
されるクロックＣＬＫは、バッファを介してクロック出
力端子ＣＯより出力され、隣接した駆動用ＩＣのクロッ
ク入力端子ＣＩに入力される。よって、図１９のよう
に、１２４８回目のクロックＣＬＫが入力されたとき、
２６個の駆動用ＩＣｂ１〜ｂ２６のシフトレジスタ１０
１には、４９９２個のデータ信号が４×４８（１９２）
個毎、取り込まれる。

【０００５】このように、４９９２個のデータ信号が取
り込まれると、次に、ロード信号ＬＯＡＤが駆動用ＩＣ
のロード信号入力端子ＬＩに入力される。このロード信
号ＬＯＡＤによって生成されるタイミング信号が、１９
２ビットのラッチ回路１０２に与えられると、シフトレ
ジスタ１０１に取り込まれた１９２個のデータ信号が格
納される。

【０００６】このとき、ロード信号入力端子ＬＩより入
力されるロード信号ＬＯＡＤは、バッファを介してロー
ド信号出力端子ＬＯより出力され、隣接した駆動用ＩＣ
のロード信号入力端子ＬＩに入力される。よって、図１
９のように、ロード信号ＬＯＡＤが入力されたとき、２
６個の駆動用ＩＣｂ１〜ｂ２６のシフトレジスタ１０１
に取り込まれた各データ信号がラッチ回路１０２に格納
される。

【０００７】このように、駆動用ＩＣｂ１〜ｂ２６の各
ラッチ回路１０２に１９２個ずつ格納された４９９２個
のデータ信号に基づいて、ドライブ回路１０３がストロ
ーブ信号ＳＴＢがローとなる期間に電流を端子ＤＯ１〜
ＤＯ１９２へ流すことによって、発光部＃１〜＃４９９
２が駆動し、１ライン分の印字が行われる。このように
ドライブ回路１０３が動作を行っている間、ロード信号
ＬＯＡＤをローとし、再び、クロックＣＬＫを与えるこ
とによって、次のラインの取り込みが行われる。

【０００８】また、光プリントヘッドは、図１の上面図
のように、複数の発光部で構成されるとともに中央部に
配置された発光素子群１を覆うＳＬＡ（Self focusing
LensArray）２と、ＳＬＡ２を固定するためのレンズホ
ルダ３と、発光素子群１内の発光素子を構成する複数の
発光部の位置を決定するための位置決め用ピン４ａ，４
ｂとを有する。よって、発光素子群１を構成する各発光
部は、位置決め用ピン４ａ，４ｂによって結ばれる直線
上に配置されるように位置決めされる。

【０００９】

【発明が解決しようとする課題】このような光プリント
ヘッドが、従来より、プリンタなどに設けられること
で、紙面への印字が行われているが、基板上に設けられ
る発光素子が配列されたＬＥＤアレイの曲がりや、光プ
リントヘッドに設けられたレンズのレンズ光軸の曲がり
や、このレンズ自身の曲がりによって、結像位置に曲が
りが生じてしまう。今、Ｘ方向に発光素子が配列される
とき、このＸ方向に対し垂直となる方向をＹ方向とする
と、このＹ方向に曲がりが生じる。以下、このＹ方向へ
の曲がりを「Ｙ曲がり」と呼ぶ。

【００１０】このようなＹ曲がりは、例として、図２０
及び図２１のグラフに示されるような発光部のＹ方向に
おける結像位置のずれである。更に、この結像位置のず
れは、位置決めピン４ａ，４ｂによって結ばれる直線が
Ｙ方向に対して斜めにずれることによっても発生する。

【００１１】このＹ曲がりによる影響はカラー印字を行
うために複数の光プリントヘッドが設けられたタンデム
方式のプリンタなどにおいて、大きく印字の品位が低下
するという問題があった。又、このような印字の品位の
低下を抑制するために、光プリントヘッドの良否選択
や、レンズの調整及び良否選択などが必要となるため、
光プリントヘッドやこの光プリントヘッドが備えられる
プリンタに係るコストが大きくなる。

【００１２】このような問題を鑑みて、本発明は、光プ
リントヘッドの機械的又は光学的な曲がりによって生じ
る結像位置のずれを補正するための駆動用ＩＣ及びこの
駆動用ＩＣを備えた光プリントヘッドを提供することを
目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明の駆動用ＩＣは、請求項１に記載するよう
に、素子駆動用の駆動用ＩＣにおいて、１組のデータ信
号群を構成するｎ個のデータ信号に基づいて、ｎ個の素
子を駆動させるための駆動信号を生成する駆動回路と、
ｘ組の前記データ信号群それぞれが格納されるｘ段のラ
ッチ回路と、前記素子毎に対応するデータ信号を前記駆
動回路へ送出するタイミングを設定するために、１又は
２入力のタイミング信号を遅延させて、ｙ個の点灯タイ
ミング信号を生成する遅延制御回路と、前記素子毎に対
応するデータ信号を、前記ｘ段のラッチ回路から選択
し、ｎ個のデータ信号によって１組のデータ信号群を形
成するとともに、該１組のデータ信号群を構成する各デ
ータ信号を前記遅延制御回路から与えられる前記ｙ個の
点灯タイミング信号に応じて前記駆動回路に送出する選
択回路と、を有することを特徴とする。

【００１４】このような駆動用ＩＣでは、ｎ個のデータ
信号に基づいて、ｎ個の素子を駆動するための駆動信号
を生成する際、各素子を正常に駆動させるために、ｘ段
のラッチ回路に格納されたｘ組のデータ信号から各素子
毎に対応したｎ個のデータ信号が選択回路によって選択
されることで、１組のデータ信号群が得られる。この選
択回路で選択されて得た１組のデータ信号群を構成する
データ信号を、それぞれに対応された点灯タイミング信
号に応じて駆動回路に与えて駆動信号を生成し、出力す
ることによって、各素子を正常に動作させることができ
る。このとき生成される駆動信号は、各素子に対して１
対１となるような信号でも構わないし、時分割駆動させ
るための信号でも構わない。

【００１５】又、このような駆動用ＩＣにおいて、請求
項２に記載するように、前記ｎ個のデータ信号がｍ個毎
に入力された後、ｎ個のデータ信号を並列的に１段目の
前記ラッチ回路に送出するシフトレジスタを備えるとと
もに、前記ｘ段の各ラッチ回路が、後段に接続されるラ
ッチ回路に対して、ｎ個のデータ信号を並列的に送出す
るようにしても構わない。このとき、シフトレジスタ
を、１ビット毎にデータ信号が時系列的に入力されるも
のとしても構わないし、複数ビット毎にデータ信号が入
力されるものとしても構わない。

【００１６】又、請求項３に記載するように、前記各素
子の駆動タイミングを記憶する記憶回路を備えるととも
に、前記記憶回路に記憶された前記駆動タイミングに応
じて、前記ｎ個のデータ信号が前記ｘ段のラッチ回路よ
り選択され、該選択されたｎ個のデータ信号それぞれが
前記駆動回路に送出されるタイミングが設定される。こ
のとき、例えば、その駆動タイミングが遅く設定された
素子ほど後段のラッチ回路よりデータ信号を選択するよ
うにすることができ、又、更に、選択されたデータ信号
の内、その駆動タイミングが遅く設定された素子ほど遅
いタイミングで発生される点灯タイミング信号に応じて
動作させることができる。

【００１７】又、請求項４に記載の駆動用ＩＣは、素子
駆動用の駆動用ＩＣにおいて、１組のデータ信号群を構
成するｎ個のデータ信号に基づいて、ｎ個の素子を駆動
させるための駆動信号を生成する駆動回路と、前記デー
タ信号を格納するｘ段のラッチ回路と、前記素子毎に対
応するデータ信号を前記駆動回路へ送出するタイミング
を設定するために、１又は２入力のタイミング信号を遅
延させて、ｙ個の点灯タイミング信号を生成し、前記ｘ
段のラッチ回路の最終段となるラッチ回路から前記駆動
回路へ与えられる各データ信号による前記素子の駆動動
作のタイミングを制御する出力制御回路と、を有し、前
記各素子毎に、前記ラッチ回路でラッチされる段数を設
定することによって、前記ｘ段のラッチ回路の最終段と
なるラッチ回路から前記駆動回路へ出力される各データ
信号のタイミングが設定されることを特徴とする。

【００１８】このような駆動用ＩＣでは、ｎ個のデータ
信号に基づいて、ｎ個の素子を駆動するための駆動信号
を生成する際、各素子を正常に駆動させるために、ｘ段
のラッチ回路それぞれについて、各データ信号毎に、ラ
ッチさせるか、又は、ラッチさせずに後段に送出させる
かを設定することで、最終段のラッチ回路より１組のデ
ータ信号群が得られる。この得られた１組のデータ信号
群を構成するデータ信号が駆動回路に与えられると、駆
動回路において、出力制御回路で設定された各データ信
号に対応した点灯タイミング信号に応じたタイミング
で、駆動信号が生成されることによって、各素子を正常
に動作させることができる。このとき生成される駆動信
号は、各素子に対して１対１となるような信号でも構わ
ないし、時分割駆動させるための信号でも構わない。

【００１９】又、このような駆動用ＩＣにおいて、請求
項５に記載するように、前記ｎ個のデータ信号がｍ個毎
に入力された後、ｎ個のデータ信号を並列的に１段目の
前記ラッチ回路に送出するシフトレジスタを備えるとと
もに、前記ｘ段の各ラッチ回路が、後段のラッチ回路に
対して、各データ信号毎に、そのデータ信号をラッチし
た後に送出するか、ラッチせずに後段のラッチ回路に送
出するかが設定されるようにしても構わない。このと
き、シフトレジスタを、１ビット毎にデータ信号が時系
列的に入力されるものとしても構わないし、複数ビット
毎にデータ信号が入力されるものとしても構わない。

【００２０】又、請求項６に記載するように、前記ｎ個
の素子が発光素子を構成するｎ個の発光部であるととも
に、該複数の発光部が一列に配されているとき、前記選
択回路において、前記ｎ個の発光部の配列方向に対して
垂直な方向における前記各発光部の結像位置に基づい
て、前記各発光部に対応するデータ信号が選択されるよ
うにしても構わない。よって、機械的又は光学的な要因
による各発光部の結像位置のＹ曲がりを補正して、直線
性を改善することができる。

【００２１】又、請求項７に記載するように、前記駆動
用ＩＣが光プリントヘッド内に備えられた前記発光素子
の発光部を駆動するための駆動用ＩＣであるとともに、
前記光プリントヘッドを使用したプリンタの印字方向を
下側とし、前記複数の発光部の内、最も下側に位置する
発光部の結像位置を基準位置としたとき、前記印字方向
において前記基準位置より離れた位置を結像位置とする
発光部に対応したデータ信号ほど、後段のラッチ回路よ
り選択される、又は、後段のラッチ回路までラッチされ
るようにしても構わない。

【００２２】このとき、例えば、発光部が一回点灯する
毎に、ラッチ回路内のデータ信号が後段のラッチ回路に
遷移するようにして１ライン毎の補正を行う場合、一回
目の点灯時には、１ライン目のデータ信号の内、その結
像位置が基準位置となる発光部に対応するデータ信号が
選択される。そして、２回目の点灯時には、１ライン目
のデータ信号の内、その結像位置が基準位置から１ライ
ン分ずれた位置となる発光部に対応するデータ信号と、
２ライン目のデータ信号の内、その結像位置が基準位置
となる発光部に対応するデータ信号が選択される。この
ような動作が繰り返し行われることによって、結像位置
のずれによるＹ曲がりの発生を抑え、直線性を改善する
ことができる。

【００２３】又、請求項８に記載するように、前記ｙ個
の点灯タイミング信号が、印字ライン周期毎に発生する
ようにして、各発光部の発光タイミングをずらすことに
よって、より高精度なＹ曲がり補正を行うことができ
る。このとき、請求項９に記載するように、前記発光部
の結像位置が、該結像位置より印字方向の下側に位置す
るとともに最も近い位置にある印字ラインに対してより
離れた位置にある前記発光部ほど、前記印字ライン周期
においてより遅いタイミングで発生される前記点灯タイ
ミング信号に応じたタイミングで、前記駆動回路が駆動
させることで、より高い精度で、直線性を改善すること
ができる。

【００２４】請求項１０に記載の駆動用ＩＣは、請求項
１〜請求項９のいずれかに記載の駆動用ＩＣにおいて、
前記ｙ個の点灯タイミング信号が、重なり合う期間を有
することを特徴とする。

【００２５】請求項１１に記載の光プリントヘッドは、
ｎ個の発光部を有する発光素子と、１組のデータ信号群
を構成するｎ個のデータ信号に基づいて、ｎ個の前記発
光部を駆動させるための駆動信号を生成する駆動回路
と、ｘ組の前記データ信号群それぞれが格納されるｘ段
のラッチ回路と、前記発光部毎に対応するデータ信号を
前記駆動回路へ送出するタイミングを設定するために１
又は２入力のタイミング信号を遅延させてｙ個の点灯タ
イミング信号を生成する遅延制御回路と、前記発光部毎
に対応するデータ信号を、前記ｘ段のラッチ回路から選
択し、ｎ個のデータ信号によって１組のデータ信号群を
形成するとともに、該１組のデータ信号群を構成する各
データ信号を前記遅延制御回路から与えられる前記ｙ個
の点灯タイミング信号に応じて前記駆動回路に送出する
選択回路と、を備える駆動用ＩＣと、を有することを特
徴とする。

【００２６】このような光プリントヘッドにおいて、請
求項１２に記載するように、前記駆動用ＩＣにおいて、
前記ｎ個のデータ信号がｍ個毎に入力された後、ｎ個の
データ信号を並列的に１段目の前記ラッチ回路に送出す
るシフトレジスタが設けられるとともに、前記ｘ段の各
ラッチ回路が、後段に接続されるラッチ回路に対して、
ｎ個のデータ信号を並列的に送出するようにしても構わ
ない。

【００２７】又、請求項１３に記載するように、前記ｎ
個の発光部の配列方向に対して垂直な方向における前記
各発光部の結像位置に基づく前記各発光部の駆動タイミ
ングが格納されるメモリを備え、前記駆動用ＩＣにおい
て、前記メモリから読み出された前記駆動タイミングを
記憶する記憶回路が設けられるとともに、前記記憶回路
に記憶された前記駆動タイミングに応じて、前記ｎ個の
データ信号が前記ｘ段のラッチ回路より選択され、該選
択されたｎ個のデータ信号それぞれが前記駆動回路に送
出されるタイミングが設定されるようにしても構わな
い。

【００２８】このようにすることで、フラッシュメモリ
などの不揮発性のメモリに格納された駆動用タイミング
を、電源投入時などの設定変更時に、駆動用ＩＣ内の記
憶回路に書き込むことによって、初期設定を行うことが
できる。

【００２９】請求項１４に記載の光プリントヘッドは、
ｎ個の発光部を有する発光素子と、１組のデータ信号群
を構成するｎ個のデータ信号に基づいて、ｎ個の前記発
光部を駆動させるための駆動信号を生成する駆動回路
と、前記データ信号を格納するｘ段のラッチ回路と、前
記発光部毎に対応するデータ信号を前記駆動回路へ送出
するタイミングを設定するために１又は２入力のタイミ
ング信号を遅延させてｙ個の点灯タイミング信号を生成
し前記ｘ段のラッチ回路の最終段となるラッチ回路から
前記駆動回路へ与えられる各データ信号による前記各発
光部の駆動動作のタイミングを制御する出力制御回路
と、を備え、前記各発光部毎に、前記ラッチ回路でラッ
チされる段数を設定することによって、前記ｘ段のラッ
チ回路の最終段となるラッチ回路から前記駆動回路へ出
力される各データ信号のタイミングが設定される駆動用
ＩＣと、有することを特徴とする。

【００３０】このような光プリントヘッドにおいて、請
求項１５に記載するように、前記駆動用ＩＣにおいて、
前記ｎ個のデータ信号がｍ個毎に入力された後、ｎ個の
データ信号を並列的に１段目の前記ラッチ回路に送出す
るシフトレジスタが設けられるとともに、前記ｘ段の各
ラッチ回路が、後段のラッチ回路に対して、各データ信
号毎に、そのデータ信号をラッチした後に送出するか、
ラッチせずに後段のラッチ回路に送出するかが設定され
るようにしても構わない。

【００３１】又、請求項１６に記載するように、前記ｎ
個の発光部の配列方向に対して垂直な方向における前記
各発光部の結像位置に基づく前記各発光部の駆動タイミ
ングが格納されるメモリを備え、前記駆動用ＩＣにおい
て、前記記憶回路に記憶された前記駆動タイミングに応
じて、前記ｎ個のデータ信号毎の前記ｘ段のラッチ回路
同士における受け渡し動作が設定されるとともに、前記
最終段となるラッチ回路から前記駆動回路へ与えられる
各データ信号による前記発光部毎の駆動動作のタイミン
グが設定されるようにしても構わない。

【００３２】このようにすることで、フラッシュメモリ
などの不揮発性のメモリに格納された駆動用タイミング
を、電源投入時などの設定変更時に、駆動用ＩＣの初期
設定を行うことができる。

【００３３】請求項１７に記載の光プリントヘッドは、
ｎ個の発光部を有する発光素子と、ｎ個のデータ信号で
構成されるｘ組のデータ信号群それぞれが格納されるｘ
段のラッチ回路と、前記発光部毎に対応するデータ信号
を前記ｘ段のラッチ回路から選択するとともに選択した
ｎ個のデータ信号によって１組のデータ信号群を形成す
る第１選択回路と、該第１選択回路で選択されたデータ
信号を一時記憶するとともに順に外部に出力する第１シ
フトレジスタと、を備える制御回路と、１組のデータ信
号群を構成するｎ個のデータ信号に基づいて、ｎ個の前
記発光部を駆動させるための駆動信号を生成する駆動回
路と、前記発光部毎に対応するデータ信号を前記駆動回
路へ送出するタイミングを設定するために１又は２入力
のタイミング信号を遅延させてｙ個の点灯タイミング信
号を生成する遅延制御回路と、前記制御回路から送出さ
れる前記発光部毎に対応するデータ信号を前記遅延制御
回路から与えられる前記ｙ個の点灯タイミング信号に応
じて前記駆動回路に送出する第２選択回路と、を備える
駆動用ＩＣと、を有することを特徴とする。

【００３４】このような光プリントヘッドにおいて、ま
ず、制御回路で印字ライン毎の粗めのＹ曲がり補正が行
われる。このように粗めのＹ曲がり補正が施されたデー
タ信号が駆動用ＩＣに与えられると、駆動用ＩＣにおい
て、各発光部に与えるデータ信号の印字ライン周期内に
おけるタイミングの微調整が行われる。よって、駆動用
ＩＣにおいて、更に精度の高いＹ曲がり補正が施され
る。

【００３５】請求項１８に記載するように、前記制御回
路において、前記ｎ個のデータ信号がｍ個毎に入力され
た後、ｎ個のデータ信号を並列的に１段目の前記ラッチ
回路に送出する第２シフトレジスタが設けられるととも
に、前記ｘ段の各ラッチ回路が、後段に接続されるラッ
チ回路に対して、ｎ個のデータ信号を並列的に送出する
ようにしても構わない。

【００３６】請求項１９に記載するように、前記ｎ個の
発光部の配列方向に対して垂直な方向における前記各発
光部の結像位置に基づく前記各発光部の駆動タイミング
が格納されるメモリを備え、前記制御回路に、前記メモ
リから読み出された前記駆動タイミングを記憶する第１
記憶回路が設けられ、前記駆動用ＩＣに、前記メモリか
ら読み出された前記駆動タイミングを記憶する第２記憶
回路が設けられ、前記制御回路において、前記第１記憶
回路に記憶された前記駆動タイミングに応じて、前記ｎ
個のデータ信号が前記ｘ段のラッチ回路より選択され、
前記駆動用ＩＣにおいて、前記第２記憶回路に記憶され
た前記駆動タイミングに応じて、前記制御回路で選択さ
れたｎ個のデータ信号それぞれが前記駆動回路に送出さ
れるタイミングが設定されるようにしても構わない。

【００３７】このようにすることで、フラッシュメモリ
などの不揮発性のメモリに格納された駆動用タイミング
を、電源投入時などの設定変更時に、制御回路内の第１
記憶回路及び駆動用ＩＣ内の第２記憶回路に書き込むこ
とによって、初期設定を行うことができる。

【００３８】又、請求項２０に記載するように、前記光
プリントヘッドを使用したプリンタの印字方向を下側と
し、前記複数の発光部の内、最も下側に位置する発光部
の結像位置を基準位置としたとき、前記印字方向におい
て前記基準位置より離れた位置を結像位置とする発光部
に対応したデータ信号ほど、後段のラッチ回路より選択
される、又は、後段のラッチ回路までラッチされるよう
に、前記駆動タイミングが設定されるようにすること
で、結像位置のずれによるＹ曲がりの発生を抑え、直線
性を改善することができる。

【００３９】請求項２１に記載するように、前記ｙ個の
点灯タイミング信号が、印字ライン周期毎に発生し、前
記発光部の結像位置が、該結像位置より印字方向の下側
に位置するとともに最も近い位置にある印字ラインに対
してより離れた位置にある前記発光部ほど、前記印字ラ
イン周期においてより遅いタイミングで発生される前記
点灯タイミング信号に応じたタイミングで、前記駆動回
路によって駆動されることで、より高い精度で直線性を
改善することができる。又、請求項２２に記載するよう
に、前記ｙ個の点灯タイミング信号が、重なり合う期間
を有するようにすることで、点灯時間を長く設定できる
ために高速印刷に対応することが可能となる。

【００４０】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照して説明する。図１及び図２で示され
る構成は、後述する各実施の形態において、共通の構成
である。そして、図１のように、発光部１、ＳＬＡ２、
レンズホルダ３、及び位置決めピン４ａ，４ｂを有する
光プリントヘッドは、図２のブロック図で表されるよう
な内部構成となる。

【００４１】図２のように、本実施形態の光プリントヘ
ッドにおいて、発光素子群１が４９９２個の発光部＃１
〜＃４９９２で構成され、この発光部＃１〜＃４９９２
を１９２個毎に駆動させるための２６個の駆動用ＩＣａ
１〜ＩＣａ２６が設けられる。また、発光部＃１〜＃４
９９２のＹ方向の位置ずれに関するデータを格納するフ
ラッシュメモリなどで構成されたメモリ５とを有する。
又、メモリ５へのデータの読み出し及び書き込みや駆動
用ＩＣａ１〜ＩＣａ２６にデータを与えて動作制御を行
う制御回路６を付け加えても良い。尚、以下の各実施形
態では、駆動用ＩＣが２６個で、又、発光部が４９９２
個で構成されるものを一例に挙げて説明する。 ＜第１の実施の形態＞本発明の第１の実施の形態につい
て、図面を参照して説明する。図３及び図４は、本実施
形態における光プリントヘッドに設けられた駆動用ＩＣ
の内部構成を示すブロック回路図である。

【００４２】図２のような光プリントヘッドにおける駆
動用ＩＣａ（図２の駆動用ＩＣａ１〜ＩＣａ２６に相当
する）は、図３のブロック図のように、データ入力端子
ＳＩ０〜ＳＩ３より入力される４ビットのデータ信号を
取り込む１９２ビットのシフトレジスタ１１と、シフト
レジスタ１１で取り込まれたデータ信号を１９２ビット
単位毎に並列に取り込むラッチ回路１２と、Ｙ方向の補
正を行うための１９２組の補正データを格納するＹ位置
補正データ記憶回路１３とを有する。

【００４３】又、駆動用ＩＣａは、各部に所定のタイミ
ング信号を供給するタイミング制御回路１４と、ラッチ
回路１２に格納されたデータ信号をＹ位置補正データ記
憶回路１３に格納された補正データに応じて選択する選
択回路１５と、選択回路１５で選択されたデータ信号に
応じて出力端子ＤＯ１〜ＤＯ１９２に駆動信号を出力す
るドライブ回路１６と、ドライブ回路１６に定電流を供
給する電流供給回路１７とを有する。

【００４４】更に、上述したように駆動用ＩＣａが図３
のように構成されるとき、ラッチ回路１２は、１９２ビ
ットの構成のラッチ回路をシリアルに５段接続された構
成とされるとともに、ラッチ回路１２内の各段のラッチ
回路には、シフトレジスタ１１又は前段のラッチ回路よ
り出力される１９２ビットのデータ信号がパラレルに入
力される。又、ラッチ回路１２内の各段のラッチ回路よ
り出力される１９２ビットのデータ信号が選択回路１５
に与えられる。

【００４５】そして、選択回路１５では、ラッチ回路１
２より与えられる１９２×５ビットのデータ信号から、
Ｙ位置補正データ記憶回路１３より与えられる１９２×
９ビットの補正データの内の１９２×５ビットの補正デ
ータに応じて選択した１９２ビットのデータ信号を、残
りの１９２×４ビットの補正データで選択したタイミン
グ制御回路１４より供給される点灯タイミング信号ＥＮ
１〜ＥＮ４に応じてドライブ回路１６に出力する。

【００４６】Ｙ位置補正データ記憶回路１３は、９ビッ
トで構成される補正データを、データ信号に対応して１
９２個記憶することができるように、例えば、１９２×
９ビットのラッチ回路で構成することができる。そし
て、Ｙ位置補正データ記憶回路１３への補正データの書
き込みは、シフトレジスタ１１から並列に供給される１
９２個単位の信号に基づいて、前もって行うことができ
る。

【００４７】即ち、メモリ５内に格納された補正データ
が、プリンタ本体の制御回路又はプリントヘッド内の制
御回路６により読み出されて駆動用ＩＣａに与えられる
とき、Ｙ位置補正データ記憶回路１３のみを書き込み状
態としてシフトレジスタ１１を介して補正データの各ビ
ットを記憶する作業を９回繰り返すことによって書き込
まれる。

【００４８】以下に図４を参照して、このように構成さ
れる駆動用ＩＣａの詳細な構成について説明する。尚、
図４は、説明を簡単にするために出力端子ＤＯ１に基づ
いた回路ブロック図を示し、他の出力端子ＤＯ２〜ＤＯ
１９２については同様となるため省略する。

【００４９】ラッチ回路１２は、１９２ビットのデータ
信号を格納することができるラッチ回路１２ａ〜１２ｅ
を有し、ラッチ回路１２ａにシフトレジスタ１１に格納
された１９２ビットのデータ信号が、ラッチ回路１２ｂ
にラッチ回路１２ａに格納された１９２ビットのデータ
信号が、ラッチ回路１２ｃにラッチ回路１２ｂに格納さ
れた１９２ビットのデータ信号が、ラッチ回路１２ｄに
ラッチ回路１２ｃに格納された１９２ビットのデータ信
号が、ラッチ回路１２ｅにラッチ回路１２ｄに格納され
た１９２ビットのデータ信号が、ロード信号ＬＯＡＤに
応じてそれぞれ与えられる。

【００５０】又、このラッチ回路１２ａ〜１２ｅのそれ
ぞれに格納された１９２×５ビットのデータ信号が、ロ
ード信号ＬＯＡＤに応じて、選択回路１５に同時に送出
される。このように１９２×５ビットのデータ信号が与
えられる選択回路１５は、出力端子ＤＯ１〜ＤＯ１９２
のそれぞれに与えるための１９２ビットのデータ信号を
選択するために、５つのＡＮＤゲートＧ１〜Ｇ５と１つ
のＯＲゲートＧ６で構成されたゲート回路及び４つのＡ
ＮＤゲートＧ１１〜Ｇ１４と１つのＯＲゲートＧ１５で
構成されたゲート回路がそれぞれ１９２組構成される。

【００５１】この選択回路１５は、遅延制御回路１８で
生成された点灯タイミング信号ＥＮ１〜ＥＮ４のいずれ
か１つの信号に応じてドライブ回路１６にデータ信号を
送出するために、ＯＲゲートＧ６，Ｇ１５それぞれから
の出力が入力されるＡＮＤゲートＧ７を１９２個有す
る。又、ドライブ回路１６は、電流供給回路１７より供
給される電流を増幅して出力端子ＤＯ１〜ＤＯ１９２そ
れぞれに供給する１９２個の電流増幅器１６ａによって
構成される。

【００５２】又、遅延制御回路１８は、図５に波形を示
すように、タイミング信号ＥＮによって規定される期間
をタイミングクロックＥＣＬＫに応じて複数の期間に分
割するための点灯タイミング信号ＥＮ１〜ＥＮ４を生成
するための回路である。即ち、図６に示すように、タイ
ミング信号ＥＮ及びタイミングクロックＥＣＬＫが入力
される４つの出力遅延カウンタ６１〜６４によって構成
することができる。よって、この出力遅延カウンタ６１
〜６４それぞれより図５のように、タイミングクロック
ＥＣＬＫ１周期毎に順に遅延された点灯タイミング信号
ＥＮ１〜ＥＮ４が出力される。

【００５３】このように、遅延制御回路１８は１つのタ
イミング信号ＥＮに基づいて４つの点灯タイミング信号
ＥＮ１〜ＥＮ４を生成する。すなわち、点灯タイミング
信号の数よりも少数の信号線を用いて制御信号（タイミ
ング信号）を供給するので、外部と接続する制御信号の
端子の数を削減してＩＣの小型化を図ることができると
ともに、ワイヤボンド配線などの外部配線数を削減する
ことができる。又、点灯タイミング信号ＥＮ１〜ＥＮ４
がハイとなる期間が、タイミング信号ＥＮがハイとなる
期間とほぼ等しいため、各発光部の点灯時間を長く設定
することができる。

【００５４】ここで、出力端子ＤＯ１に基づいて説明す
ると、Ｙ位置補正データ記憶回路１３より出力される５
ビットの補正データｄａ〜ｄｅがそれぞれ、５つのＡＮ
ＤゲートＧ１〜Ｇ５に入力される。又、このＡＮＤゲー
トＧ１〜Ｇ５には、ラッチ回路１２ａ〜１２ｅからの出
力端子ＤＯ１に与えるためのデータ信号が１ビット毎に
入力される。ＯＲゲートＧ６には、ＡＮＤゲートＧ１〜
Ｇ５からの出力が入力され、補正データｄａ〜ｄｅの
内、ハイとなる補正データが入力されたＡＮＤゲートか
らの出力がＯＲゲートＧ６の出力となる。

【００５５】又、Ｙ位置補正データ記憶回路１３より出
力される４ビットの補正データｔａ〜ｔｄがそれぞれ、
４つのＡＮＤゲートＧ１１〜Ｇ１４に入力される。そし
て、このＡＮＤゲートＧ１１〜Ｇ１４には、遅延制御回
路１８で生成された点灯タイミング信号ＥＮ１〜ＥＮ４
がそれぞれ入力される。ＯＲゲートＧ１５には、ＡＮＤ
ゲートＧ１１〜Ｇ１４からの出力が入力され、補正デー
タｔａ〜ｔｄの内、ハイとなる補正データが入力された
ＡＮＤゲートからの出力がＯＲゲートＧ１５の出力とな
る。そして、ＯＲゲートＧ６，Ｇ１５それぞれの出力が
ＡＮＤゲートＧ７に与えられ、補正データｄａ〜ｄｅに
よって選択されたデータ信号が、補正データｔａ〜ｔｄ
によって選択された点灯タイミング信号ＥＮ１〜ＥＮ４
に応じて、ＡＮＤゲートＧ７を介して電流増幅回路１６
ａに送出される。

【００５６】シフトレジスタ１１より出力されるデータ
信号は、４ビット毎に、データ信号出力端子ＳＯ０〜Ｓ
Ｏ３より出力されて、隣接する駆動用ＩＣａの入力端子
ＳＩ０〜ＳＩ３に入力される。又、クロック入力端子Ｃ
Ｉに入力されるクロックＣＬＫがバッファＢ１を介して
クロック出力端子ＣＯより出力されて、隣接する駆動用
ＩＣａのクロック入力端子ＣＩに入力される。ロード信
号入力端子ＬＩに入力されるロード信号ＬＯＡＤは、バ
ッファＢ２を介してロード信号出力端子ＬＯより出力さ
れて、隣接する駆動用ＩＣａのロード信号入力端子ＬＩ
に入力される。

【００５７】このように構成される駆動用ＩＣａ１〜Ｉ
Ｃａ２６が設けられた光プリントヘッドの動作につい
て、図７及び図８を参照して説明する。図７は、発光部
のＹ方向の結像位置と補正後の印字イメージを示す図で
あり、又、図８は、駆動用ＩＣの動作を示すタイミング
チャートである。

【００５８】まず、図７を参照して、簡単に説明する。
尚、図７は、説明を簡単にするために、発光部数を１７
ドットとして説明する。又、紙送り方向（印字方向と反
対の方向となる）を図７の矢印の方向とする。このと
き、まず、各発光部＃１〜＃１７の結像位置を、ＣＣＤ
（Charge Coupled Device）による位置計測や印字され
た直線の曲がりの計測などを用いて確認する。そして、
このとき確認された各発光部＃１〜＃１７の結像位置か
ら、各発光部＃１〜＃１７の点灯タイミングを表す補正
データｄａ〜ｄｅ，ｔａ〜ｔｄを設定する。そして、設
定された補正データｄａ〜ｄｅ，ｔａ〜ｔｄが制御回路
６によってメモリ５に書き込まれる。

【００５９】即ち、まず、図７（ａ）のように発光部＃
１〜＃１７それぞれの結像位置が確認されるとともに、
発光部＃１〜＃１７の内その結像位置が最下部となる発
光部＃１７が基準位置となるとき、図７（ｂ）のよう
に、発光部＃１５〜＃１７に対して補正データｄａが、
発光部＃１，＃２，＃１３，＃１４に対して補正データ
ｄｂが、発光部＃３，＃４，＃１１，＃１２に対して補
正データｄｃが、発光部＃５〜＃７，＃９，＃１０に対
して補正データｄｄが、発光部＃８に対して補正データ
ｄｅが、それぞれ設定されてメモリ５に格納される。

【００６０】この補正データｄａ〜ｄｅは、それぞれ、
結像位置が基準位置付近であるものに対してｄａが、結
像位置が基準位置より略１ライン分紙送り方向にずれた
位置であるものに対してｄｂが、結像位置が基準位置よ
り略２ライン分紙送り方向にずれた位置であるものに対
してｄｃが、結像位置が基準位置より略３ライン分紙送
り方向にずれた位置であるものに対してｄｄが、結像位
置が基準位置より略４ライン分紙送り方向にずれた位置
であるものに対してｄｅが与えられるようにして、設定
される。

【００６１】このように設定されたライン毎のＹ位置補
正を行うための補正データｄａ〜ｄｅを用いてＹ位置補
正が行われると、図７（ａ）のように確認される発光部
＃１〜＃１７の結像位置が、図７（ｃ）のように補正さ
れる。しかしながら、図７（ｃ）から明らかなように、
ライン毎のＹ位置補正を行っても、まだ、基準位置にお
ける各発光部の結像位置のずれが完全に解消されていな
い。そこで、更に、基準位置と基準位置より略１ライン
分紙送り方向にずれた位置との間を４領域に分け、各領
域毎の結像位置のずれに対するＹ位置補正を行うための
補正データｔａ〜ｔｄが設定される。尚、各ライン間の
幅をＬとする。

【００６２】即ち、図７（ｄ）のように、発光部＃１，
＃３，＃５，＃８，＃１０，＃１２，＃１４，＃１７に
対して補正データｔａが、発光部＃６，＃１６に対して
補正データｔｂが、発光部＃２，＃４，＃９，＃１１，
＃１３に対して補正データｔｃが、発光部＃７，＃１５
に対して補正データｔｄが、それぞれ設定されてメモリ
５に格納される。

【００６３】この補正データｔａ〜ｔｄは、結像位置が
基準位置付近であるものに対して補正データｔａが、結
像位置が基準位置より略(１／４)Ｌ紙送り方向にずれた
位置であるものに対して補正データｔｂが、結像位置が
基準位置より略(１／２)Ｌ紙送り方向にずれた位置であ
るものに対して補正データｔｃが、結像位置が基準位置
より略(３／４)Ｌ紙送り方向にずれた位置であるものに
対して補正データｔｄが与えられるようにして設定され
る。

【００６４】例えば、電源投入されたときなどにおい
て、このようにメモリ５に格納された各発光部＃１〜＃
１７に対する補正データｄａ〜ｄｅ，ｔａ〜ｔｄが、プ
リンタ本体の制御回路又はプリントヘッド内の制御回路
６によって読み出されて、駆動用ＩＣａに与えられて、
シフトレジスタ１１を介してＹ位置補正データ記憶回路
１３に格納される。

【００６５】そして、まず、ラッチ回路１２ａに格納さ
れたデータ信号が、補正データｄａが与えられる出力端
子ＤＯ１５〜ＤＯ１７のそれぞれに対して設けられたＡ
ＮＤゲートＧ１及びＯＲゲートＧ６を介して、ＡＮＤゲ
ートＧ７に与えられる。このとき、遅延制御回路１８よ
り点灯タイミング信号ＥＮ１が送出されると、補正デー
タｔａが与えられる出力端子ＤＯ１７に設けられたＡＮ
ＤゲートＧ１１の出力がハイとなり、このＡＮＤゲート
Ｇ１１の出力がＯＲゲートＧ１５を介して、ＡＮＤゲー
トＧ７に与えられる。よって、出力端子ＤＯ１７に対し
て設けられた電流増幅回路１６ａに、ラッチ回路１２ａ
に格納されたデータ信号が与えられ、発光部＃１７に電
流供給されて、基準位置付近の印字が行われる。

【００６６】又、遅延制御回路１８より点灯タイミング
信号ＥＮ１が送出された後にタイミングクロック１周期
分遅延して点灯タイミング信号ＥＮ２が送出されると、
補正データｔｂが与えられる出力端子ＤＯ１６に設けら
れたＡＮＤゲートＧ１２の出力がハイとなり、このＡＮ
ＤゲートＧ１２の出力がＯＲゲートＧ１５を介して、Ａ
ＮＤゲートＧ７に与えられる。よって、出力端子ＤＯ１
６に対して設けられた電流増幅回路１６ａに、ラッチ回
路１２ａに格納されたデータ信号が与えられ、発光部＃
１６に電流供給されて、基準位置から（１／４）Ｌずれ
た位置の印字が行われる。そして、遅延制御回路１８よ
り点灯タイミング信号ＥＮ２が送出された後にタイミン
グクロック１周期分遅延して点灯タイミング信号ＥＮ３
が送出される。

【００６７】その後、更に、遅延制御回路１８より点灯
タイミング信号ＥＮ３が送出された後にタイミングクロ
ック１周期分遅延して点灯タイミング信号ＥＮ４が送出
されると、補正データｔｄが与えられる出力端子ＤＯ１
５に設けられたＡＮＤゲートＧ１４の出力がハイとな
り、このＡＮＤゲートＧ１４の出力がＯＲゲートＧ１５
を介して、ＡＮＤゲートＧ７に与えられる。よって、出
力端子ＤＯ１５に対して設けられた電流増幅回路１６ａ
に、ラッチ回路１２ａに格納されたデータ信号が与えら
れ、発光部＃１５に電流供給されて、基準位置から（３
／４）Ｌずれた位置の印字が行われる。このラインの印
字が終了すると、ラッチ回路１２ａに格納されたデータ
信号がラッチ回路１２ｂに格納される。

【００６８】次に、基準位置から１ラインずれた位置の
印字が行われるとき、ラッチ回路１２ｂに格納されたデ
ータ信号が、補正データｄｂが与えられる出力端子ＤＯ
１，ＤＯ２，ＤＯ１３，ＤＯ１４のそれぞれに対して設
けられたＡＮＤゲートＧ２及びＯＲゲートＧ６を介し
て、ＡＮＤゲートＧ７に与えられる。このとき、遅延制
御回路１８より点灯タイミング信号ＥＮ１が送出される
と、補正データｔａが与えられる出力端子ＤＯ１，ＤＯ
１４に設けられたＡＮＤゲートＧ１１の出力がハイとな
り、このＡＮＤゲートＧ１１の出力がＯＲゲートＧ１５
を介して、ＡＮＤゲートＧ７に与えられる。よって、出
力端子ＤＯ１，ＤＯ１４に対して設けられた電流増幅回
路１６ａに、ラッチ回路１２ｂに格納されたデータ信号
が与えられ、発光部＃１，＃１４に電流供給されて、１
ラインずれた位置の印字が行われる。

【００６９】又、遅延制御回路１８より点灯タイミング
信号ＥＮ２が送出された後に点灯タイミング信号ＥＮ３
が送出されると、補正データｔｃが与えられる出力端子
ＤＯ２，ＤＯ１３それぞれに設けられたＡＮＤゲートＧ
１３の出力がハイとなり、このＡＮＤゲートＧ１３の出
力がＯＲゲートＧ１５を介して、ＡＮＤゲートＧ７に与
えられる。よって、出力端子ＤＯ２，ＤＯ１３に対して
設けられた電流増幅回路１６ａに、ラッチ回路１２ｂに
格納されたデータ信号が与えられ、発光部＃２，＃１３
に電流供給されて、１ラインずれた位置から更に（１／
２）Ｌずれた位置の印字が行われる。

【００７０】更に、遅延制御回路１８より点灯タイミン
グ信号ＥＮ４が送出されて、このラインの印字が終了す
ると、ラッチ回路１２ｂに格納されたデータ信号がラッ
チ回路１２ｃに格納される。

【００７１】次に、基準位置から２ラインずれた位置の
印字が行われるとき、ラッチ回路１２ｃに格納されたデ
ータ信号が、補正データｄｃが与えられる出力端子ＤＯ
３，ＤＯ４，ＤＯ１１，ＤＯ１２のそれぞれに対して設
けられたＡＮＤゲートＧ３及びＯＲゲートＧ６を介し
て、ＡＮＤゲートＧ７に与えられる。このとき、遅延制
御回路１８より点灯タイミング信号ＥＮ１が送出される
と、補正データｔａが与えられる出力端子ＤＯ３，ＤＯ
１２に設けられたＡＮＤゲートＧ１１の出力がハイとな
り、このＡＮＤゲートＧ１１の出力がＯＲゲートＧ１５
を介して、ＡＮＤゲートＧ７に与えられる。よって、出
力端子ＤＯ３，ＤＯ１２に対して設けられた電流増幅回
路１６ａに、ラッチ回路１２ｃに格納されたデータ信号
が与えられ、発光部＃３，＃１２に電流供給されて、２
ラインずれた位置の印字が行われる。

【００７２】又、遅延制御回路１８より点灯タイミング
信号ＥＮ２が送出された後に点灯タイミング信号ＥＮ３
が送出されると、補正データｔｃが与えられる出力端子
ＤＯ４，ＤＯ１１それぞれに設けられたＡＮＤゲートＧ
１３の出力がハイとなり、このＡＮＤゲートＧ１３の出
力がＯＲゲートＧ１５を介して、ＡＮＤゲートＧ７に与
えられる。よって、出力端子ＤＯ４，ＤＯ１１に対して
設けられた電流増幅回路１６ａに、ラッチ回路１２ｃに
格納されたデータ信号が与えられ、発光部＃４，＃１１
に電流供給されて、２ラインずれた位置から更に（１／
２）Ｌずれた位置の印字が行われる。

【００７３】更に、遅延制御回路１８より点灯タイミン
グ信号ＥＮ４が送出されて、このラインの印字が終了す
ると、ラッチ回路１２ｃに格納されたデータ信号がラッ
チ回路１２ｄに格納される。

【００７４】次に、基準位置から３ラインずれた位置の
印字が行われるとき、ラッチ回路１２ｄに格納されたデ
ータ信号が、補正データｄｄが与えられる出力端子ＤＯ
５〜ＤＯ７，ＤＯ９，ＤＯ１０のそれぞれに対して設け
られたＡＮＤゲートＧ４及びＯＲゲートＧ６を介して、
ＡＮＤゲートＧ７に与えられる。このとき、遅延制御回
路１８より点灯タイミング信号ＥＮ１が送出されると、
補正データｔａが与えられる出力端子ＤＯ５，ＤＯ１０
に設けられたＡＮＤゲートＧ１１の出力がハイとなり、
このＡＮＤゲートＧ１１の出力がＯＲゲートＧ１５を介
して、ＡＮＤゲートＧ７に与えられる。よって、出力端
子ＤＯ５，ＤＯ１０に対して設けられた電流増幅回路１
６ａに、ラッチ回路１２ｄに格納されたデータ信号が与
えられ、発光部＃５，＃１０に電流供給されて、３ライ
ンずれた位置の印字が行われる。

【００７５】又、遅延制御回路１８より点灯タイミング
信号ＥＮ２が送出されると、補正データｔｂが与えられ
る出力端子ＤＯ６に設けられたＡＮＤゲートＧ１２の出
力がハイとなり、このＡＮＤゲートＧ１２の出力がＯＲ
ゲートＧ１５を介して、ＡＮＤゲートＧ７に与えられ
る。よって、出力端子ＤＯ６に対して設けられた電流増
幅回路１６ａに、ラッチ回路１２ｄに格納されたデータ
信号が与えられ、発光部＃６に電流供給されて、３ライ
ンずれた位置から更に（１／４）Ｌずれた位置の印字が
行われる。

【００７６】又、遅延制御回路１８より点灯タイミング
信号ＥＮ３が送出されると、補正データｔｃが与えられ
る出力端子ＤＯ９に設けられたＡＮＤゲートＧ１３の出
力がハイとなり、このＡＮＤゲートＧ１３の出力がＯＲ
ゲートＧ１５を介して、ＡＮＤゲートＧ７に与えられ
る。よって、出力端子ＤＯ９に対して設けられた電流増
幅回路１６ａに、ラッチ回路１２ｄに格納されたデータ
信号が与えられ、発光部＃９に電流供給されて、３ライ
ンずれた位置から更に（１／２）Ｌずれた位置の印字が
行われる。

【００７７】更に、遅延制御回路１８より点灯タイミン
グ信号ＥＮ４が送出されると、補正データｔｄが与えら
れる出力端子ＤＯ７に設けられたＡＮＤゲートＧ１４の
出力がハイとなり、このＡＮＤゲートＧ１４の出力がＯ
ＲゲートＧ１５を介して、ＡＮＤゲートＧ７に与えられ
る。よって、出力端子ＤＯ７に対して設けられた電流増
幅回路１６ａに、ラッチ回路１２ｄに格納されたデータ
信号が与えられ、発光部＃７に電流供給されて、３ライ
ンずれた位置から更に（３／４）Ｌずれた位置の印字が
行われる。このラインの印字が終了すると、ラッチ回路
１２ｄに格納されたデータ信号がラッチ回路１２ｅに格
納される。

【００７８】最後に、基準位置から４ラインずれた位置
の印字が行われるとき、ラッチ回路１２ｅに格納された
データ信号が、補正データｄｅが与えられる出力端子Ｄ
Ｏ８に対して設けられたＡＮＤゲートＧ５及びＯＲゲー
トＧ６を介して、ＡＮＤゲートＧ７に与えられる。この
とき、遅延制御回路１８より点灯タイミング信号ＥＮ１
が送出されると、補正データｔａが与えられる出力端子
ＤＯ８に設けられたＡＮＤゲートＧ１１の出力がハイと
なり、このＡＮＤゲートＧ１１の出力がＯＲゲートＧ１
５を介して、ＡＮＤゲートＧ７に与えられる。よって、
出力端子ＤＯ８に対して設けられた電流増幅回路１６ａ
に、ラッチ回路１２ｅに格納されたデータ信号が与えら
れ、発光部＃８に電流供給されて、４ラインずれた位置
の印字が行われる。

【００７９】その後、点灯タイミング信号ＥＮ２〜ＥＮ
４がそれぞれタイミングクロックＥＣＬＫ１周期分毎に
遅延されて送出されると、最終的に、補正後の印字イメ
ージが図７（ｅ）のようになり、図７（ｃ）と比べて、
その直線性が大幅に改善される。

【００８０】このように、発光部＃１５〜＃１７に現在
印字するラインのデータが、発光部＃１，＃２，＃１
３，＃１４に現在印字するラインの１ライン前のデータ
が、発光部＃３，＃４，＃１１，＃１２に現在印字する
ラインの２ライン前のデータが、発光部＃５〜＃７，＃
９，＃１０に現在印字するラインの３ライン前のデータ
が、発光部＃８に現在印字するラインの４ライン前のデ
ータが、それぞれ与えられる。

【００８１】更に、上述のように各発光部＃１〜＃１７
に与えられようとされる各データは、点灯タイミング信
号ＥＮ１が与えられたときに、発光部＃１，＃３，＃
５，＃８，＃１０，＃１２，＃１４，＃１７に対して、
点灯タイミング信号ＥＮ２が与えられたときに、発光部
＃６，＃１６に対して、点灯タイミング信号ＥＮ３が与
えられたときに、発光部＃２，＃４，＃９，＃１１，＃
１３に対して、点灯タイミング信号ＥＮ４が与えられた
ときに、発光部＃７，＃１５に対して、それぞれ与えら
れる。

【００８２】次に、この光プリンタヘッドの詳細な動作
について、図８のタイミングチャートにより説明する。
Ｙ位置補正データ記憶回路１３には、上述した動作が行
われることによって、既にメモリ５に格納された補正デ
ータが書き込まれると、まず、設定信号ＳＥＴがローか
らハイとなって、Ｙ位置補正データ記憶回路１３への書
き込みを禁止する。

【００８３】そして、端に位置する駆動用ＩＣａ２６の
データ入力端子ＳＩ０〜ＳＩ３に１ライン分（４９９２
ビット）のデータ信号が４ビット毎に順次与えられ、こ
れがクロックＣＬＫに同期して、駆動用ＩＣａ１〜ＩＣ
ａ２６のシフトレジスタ１１に取り込まれる。即ち、１
番目、５番目、９番目、…のデータ信号が駆動用ＩＣａ
２６のデータ入力端子ＳＩ０に、２番目、６番目、１０
番目、…のデータ信号が駆動用ＩＣａ２６のデータ入力
端子ＳＩ１に、３番目、７番目、１１番目、…のデータ
信号が駆動用ＩＣａ２６のデータ入力端子ＳＩ２に、４
番目、８番目、１２番目、…のデータ信号が駆動用ＩＣ
ａ２６のデータ入力端子ＳＩ３に、それぞれ、与えられ
る。

【００８４】そして、１２４８回目のクロックＣＬＫが
入力されたとき、駆動用ＩＣａ１，ＩＣａ２，…，ＩＣ
ａ２６のシフトレジスタ１１に、それぞれ、１ライン目
のデータ信号の内、１〜１９２番目、１９３〜３８４番
目、…、４８０１〜４９９２番目のデータ信号が格納さ
れる。このようにして、１ライン目のデータ信号が、駆
動用ＩＣａ１〜ＩＣａ２６のシフトレジスタ１１に格納
されると、クロックＣＬＫが停止し、ハイのロード信号
ＬＯＡＤが与えられる。

【００８５】このロード信号ＬＯＡＤが与えられると、
駆動用ＩＣａ１〜ＩＣａ２６において、シフトレジスタ
１１に格納された１ライン目のデータ信号が、ラッチ回
路１２ａに書き込まれる。このラッチ回路１２ａに書き
込まれたデータ信号は、補正データｄａが与えられるＡ
ＮＤゲートＧ１及びＯＲゲートＧ６を介して、ＡＮＤゲ
ートＧ７に入力される。よって、ラッチ回路１２ａに格
納された１ライン目のデータ信号の内、補正データｄａ
が与えられた位置（基準位置付近）の発光部に与えるデ
ータ信号が、ラッチ回路１２ａよりＡＮＤゲートＧ７に
入力される。

【００８６】そして、ロード信号ＬＯＡＤをローにした
後、再び、クロックＣＬＫの入力を開始するとともに、
所定期間ハイとなるパルス信号となるタイミング信号Ｅ
Ｎを与える。このとき、図５で説明したように、点灯タ
イミング信号ＥＮ１〜ＥＮ４が、ＥＮ１，ＥＮ２，ＥＮ
３，ＥＮ４の順に遅延制御回路１８より出力される。

【００８７】よって、まず、点灯タイミング信号ＥＮ１
が、補正データｔａが与えられるＡＮＤゲートＧ１１と
ＯＲゲートＧ１５を介してＡＮＤゲートＧ７に与えられ
るため、１ライン目の基準位置付近に存在する発光部に
与えるデータ信号がドライブ回路１６に与えられる。次
に、タイミングクロックＥＣＬＫ１周期分遅延して点灯
タイミング信号ＥＮ２が、補正データｔｂが与えられる
ＡＮＤゲートＧ１２とＯＲゲートＧ１５を介してＡＮＤ
ゲートＧ７に与えられるため、１ライン目の基準位置か
ら(１／４)Ｌずれた位置に存在する発光部に与えるデー
タ信号がドライブ回路１６に与えられる。

【００８８】次に、タイミングクロックＥＣＬＫ１周期
分遅延して点灯タイミング信号ＥＮ３が、補正データｔ
ｃが与えられるＡＮＤゲートＧ１３とＯＲゲートＧ１５
を介してＡＮＤゲートＧ７に与えられるため、１ライン
目の基準位置から(１／２)Ｌずれた位置に存在する発光
部に与えるデータ信号がドライブ回路１６に与えられ
る。最後に、タイミングクロックＥＣＬＫ１周期分遅延
して点灯タイミング信号ＥＮ４が、補正データｔｄが与
えられるＡＮＤゲートＧ１４とＯＲゲートＧ１５を介し
てＡＮＤゲートＧ７に与えられるため、１ライン目の基
準位置から(３／４)Ｌずれた位置に存在する発光部に与
えるデータ信号がドライブ回路１６に与えられる。更
に、このとき、クロックＣＬＫに同期して、駆動用ＩＣ
ａのシフトレジスタ１１に２ライン目のデータ信号が取
り込まれる。

【００８９】その後、２ライン目のデータ信号が駆動用
ＩＣａのシフトレジスタ１１に格納されると、ハイのロ
ード信号ＬＯＡＤを与えることによって、ラッチ回路１
２ａに格納された１ライン目のデータ信号をラッチ回路
１２ｂに書き込むとともに、シフトレジスタ１１に格納
された２ライン目のデータ信号をラッチ回路１２ａに書
き込む。ラッチ回路１２ａに書き込まれたデータ信号
は、補正データｄａが与えられるＡＮＤゲートＧ１及び
ＯＲゲートＧ６を介して、ＡＮＤゲートＧ７に入力され
る。又、ラッチ回路１２ｂに書き込まれたデータ信号
は、補正データｄｂが与えられるＡＮＤゲートＧ２及び
ＯＲゲートＧ６を介して、ＡＮＤゲートＧ７に入力され
る。

【００９０】よって、まず、点灯タイミング信号ＥＮ１
が、補正データｔａが与えられるＡＮＤゲートＧ１１と
ＯＲゲートＧ１５を介してＡＮＤゲートＧ７に与えられ
るため、２ライン目の基準位置付近に存在する発光部と
１ライン目の基準位置から１ラインずれた位置に存在す
る発光部とに与えるデータ信号がドライブ回路１６に与
えられる。次に、タイミングクロックＥＣＬＫ１周期分
遅延して点灯タイミング信号ＥＮ２が、補正データｔｂ
が与えられるＡＮＤゲートＧ１２とＯＲゲートＧ１５を
介してＡＮＤゲートＧ７に与えられるため、２ライン目
の基準位置から(１／４)Ｌずれた位置に存在する発光部
と１ライン目の基準位置から１ライン及び(１／４)Ｌず
れた位置に存在する発光部とに与えるデータ信号がドラ
イブ回路１６に与えられる。

【００９１】次に、タイミングクロックＥＣＬＫ１周期
分遅延して点灯タイミング信号ＥＮ３が、補正データｔ
ｃが与えられるＡＮＤゲートＧ１３とＯＲゲートＧ１５
を介してＡＮＤゲートＧ７に与えられるため、２ライン
目の基準位置から(１／２)Ｌずれた位置に存在する発光
部と１ライン目の基準位置から１ライン及び(１／２)Ｌ
ずれた位置に存在する発光部とに与えるデータ信号がド
ライブ回路１６に与えられる。

【００９２】最後に、タイミングクロックＥＣＬＫ１周
期分遅延して点灯タイミング信号ＥＮ４が、補正データ
ｔｄが与えられるＡＮＤゲートＧ１４とＯＲゲートＧ１
５を介してＡＮＤゲートＧ７に与えられるため、２ライ
ン目の基準位置から(３／４)Ｌずれた位置に存在する発
光部と１ライン目の基準位置から１ライン及び(３／４)
Ｌずれた位置に存在する発光部とに与えるデータ信号が
ドライブ回路１６に与えられる。更に、このとき、クロ
ックＣＬＫに同期して、駆動用ＩＣａのシフトレジスタ
１１に３ライン目のデータ信号が取り込まれる。

【００９３】その後、クロックＣＬＫ、ロード信号ＬＯ
ＡＤ、タイミング信号ＥＮがそれぞれ、上述の動作を繰
り返すことによって、まず、ラッチ回路１２ａ，１２
ｂ，１２ｃのそれぞれに、３ライン目、２ライン目、１
ライン目のデータ信号が格納される。そして、１ライン
目の基準位置から略２ラインずれた位置の発光部、２ラ
イン目の基準位置から略１ラインずれた位置の発光部、
及び、３ライン目の基準位置付近に存在する発光部それ
ぞれに対して、各ライン位置、各ラインから(１／４)Ｌ
ずれた位置、各ラインから(１／２)Ｌずれた位置、各ラ
インから(３／４)Ｌずれた位置の順に、電流が供給され
る。

【００９４】次に、ラッチ回路１２ａ，１２ｂ，１２
ｃ，１２ｄのそれぞれに、４ライン目、３ライン目、２
ライン目、１ライン目のデータ信号が格納される。そし
て、１ライン目の基準位置から略３ラインずれた位置の
発光部、２ライン目の基準位置から略２ラインずれた位
置の発光部、３ライン目の基準位置から略１ラインずれ
た位置の発光部、及び、４ライン目の基準位置付近に存
在する発光部それぞれに対して、各ライン位置、各ライ
ンから(１／４)Ｌずれた位置、各ラインから(１／２)Ｌ
ずれた位置、各ラインから(３／４)Ｌずれた位置の順
に、電流が供給される。

【００９５】次に、ラッチ回路１２ａ，１２ｂ，１２
ｃ，１２ｄ，１２ｅのそれぞれに、５ライン目、４ライ
ン目、３ライン目、２ライン目、１ライン目のデータ信
号が格納される。そして、１ライン目の基準位置から略
４ラインずれた位置の発光部、２ライン目の基準位置か
ら略３ラインずれた位置の発光部、３ライン目の基準位
置から略２ラインずれた位置の発光部、４ライン目の基
準位置から略１ラインずれた位置の発光部、及び、５ラ
イン目の基準位置付近に存在する発光部それぞれに対し
て、各ライン位置、各ラインから(１／４)Ｌずれた位
置、各ラインから(１／２)Ｌずれた位置、各ラインから
(３／４)Ｌずれた位置の順に、電流が供給される。

【００９６】よって、このように５ライン分の発光が終
了した時点で初めて、１ライン目の発光が完了する。そ
の後、上述した動作が繰り返されることによって、２ラ
イン目、３ライン目、…の発光が順次行われ、最終的
に、静電写真型プリンタ１画面分の露光が行われる。

【００９７】このように、本実施形態では、駆動用ＩＣ
ａ１〜ａ２６において、ライン毎のＹ位置のずれとライ
ン間の領域毎のＹ位置のずれに対する補正が同時に行わ
れる。即ち、駆動用ＩＣａ１〜ａ２６で、図７（ａ）の
ようなＹ位置のずれが、直接、図７（ｅ）のように補正
される。よって、高精度なＹ曲がり補正を行うことがで
きる。 ＜第２の実施の形態＞本発明の第２の実施の形態につい
て、図面を参照して説明する。図９は、本実施形態にお
ける光プリントヘッドに設けられた制御回路の要部の構
成を示すブロック回路図である。図１０は、本実施形態
における光プリントヘッドに設けられた駆動用ＩＣの内
部構成を示すブロック回路図である。尚、図１０におい
て、図４に示す部分と同一の目的で使用する部分につい
ては、同一の符号を付し、その詳細な説明は省略する。
又、本実施形態における駆動用ＩＣは、その概略的なブ
ロックは、第１の実施形態と同様、図３のようになる。

【００９８】本実施形態では、上述したように光プリン
トヘッドが図２のように構成されるとき、制御回路６に
補正データｄａ〜ｄｅが与えられて、まず、制御回路６
において、駆動用ＩＣａ１〜ａ２６に与えられるデータ
信号に対するライン毎のＹ位置のずれに対する補正が行
われる。そして、制御回路６で補正されたデータ信号
は、更に、補正データｔａ〜ｔｄが与えられる駆動用Ｉ
Ｃａ１〜ａ２６において、ライン間の領域毎のＹ位置の
ずれに対する補正が行われる。

【００９９】この制御回路６は、図９のように構成され
る。尚、図９は、説明を簡単にするために発光部＃１に
基づいた回路ブロック図を示し、他の発光部＃２〜＃４
９９２については同様となるため省略する。

【０１００】図９に示す制御回路６は、データ入力端子
ＳＩ０〜ＳＩ３より入力される４ビットのデータ信号を
取り込む４９９２ビットのシフトレジスタ２１と、シフ
トレジスタ２１で取り込まれたデータ信号を４９９２ビ
ット単位毎に並列に取り込む５段のラッチ回路２２と、
Ｙ方向の補正を行うための４９９２組の補正データを格
納するＹ位置補正データ記憶回路２３と、ラッチ回路２
２に格納されたデータ信号をＹ位置補正データ記憶回路
２３に格納された補正データに応じて選択する選択回路
２４と、選択回路２４で選択されたデータ信号を取り込
む４９９２ビットのシフトレジスタ２５とを有する。

【０１０１】そして、ラッチ回路２２は、４９９２ビッ
トのデータ信号を格納することができるラッチ回路２２
ａ〜２２ｅを有し、ラッチ回路２２ａにシフトレジスタ
２１に格納された４９９２ビットのデータ信号が、ラッ
チ回路２２ｂにラッチ回路２２ａに格納された４９９２
ビットのデータ信号が、ラッチ回路２２ｃにラッチ回路
２２ｂに格納された４９９２ビットのデータ信号が、ラ
ッチ回路２２ｄにラッチ回路２２ｃに格納された４９９
２ビットのデータ信号が、ラッチ回路２２ｅにラッチ回
路２２ｄに格納された４９９２ビットのデータ信号が、
ロード信号ＬＯＡＤに応じてそれぞれ与えられる。

【０１０２】又、このラッチ回路２２ａ〜２２ｅのそれ
ぞれに格納された４９９２×５ビットのデータ信号が、
ロード信号ＬＯＡＤに応じて、選択回路２４に同時に送
出される。このように４９９２×５ビットのデータ信号
が与えられる選択回路２４は、駆動用ＩＣａ１〜ａ２６
のそれぞれに与えるための４９９２ビットのデータ信号
を選択するために、５つのＡＮＤゲートＧ１〜Ｇ５と１
つのＯＲゲートＧ６で構成されたゲート回路が４９９２
組構成される。

【０１０３】そして、この選択回路２４で選択された４
９９２ビットのデータ信号が、シフトレジスタ２５に与
えられた後、一旦、格納される。又、シフトレジスタ２
５は、格納した４９９２ビットのデータ信号を、データ
出力端子ＳＯ０〜ＳＯ３から、４ビット毎に、駆動用Ｉ
Ｃａ２６に出力する。

【０１０４】即ち、発光部＃１に対するデータ信号に基
づいて説明すると、Ｙ位置補正データ記憶回路２３より
出力される５ビットの補正データｄａ〜ｄｅがそれぞ
れ、５つのＡＮＤゲートＧ１〜Ｇ５に入力される。又、
このＡＮＤゲートＧ１〜Ｇ５には、ラッチ回路２２ａ〜
２２ｅからの発光部＃１に対するデータ信号が１ビット
毎に入力される。ＯＲゲートＧ６には、ＡＮＤゲートＧ
１〜Ｇ５からの出力が入力され、補正データｄａ〜ｄｅ
の内、ハイとなる補正データが入力されたＡＮＤゲート
からの出力が出力となる。そして、このＯＲゲートＧ６
の出力が、シフトレジスタ２５に送出される。

【０１０５】クロック入力端子ＣＩに入力されるクロッ
クＣＬＫがバッファＢ１を介してクロック出力端子ＣＯ
より出力されて、駆動用ＩＣａ２６のクロック入力端子
ＣＩに入力される。ロード信号入力端子ＬＩに入力され
るロード信号ＬＯＡＤは、バッファＢ２を介してロード
信号出力端子ＬＯより出力されて、駆動用ＩＣａ２６の
ロード信号入力端子ＬＩに入力される。

【０１０６】又、Ｙ位置補正データ記憶回路２３は、５
ビットで構成される補正データを、データ信号に対応し
て４９９２個記憶することができるように、例えば、４
９９２×５ビットのラッチ回路で構成することができ
る。そして、Ｙ位置補正データ記憶回路２３への補正デ
ータの書き込みは、シフトレジスタ２１から並列に供給
される４９９２個単位の信号に基づいて、前もって行う
ことができる。

【０１０７】即ち、メモリ５内に格納された補正データ
が、プリンタ本体の制御回路又はプリントヘッド内の制
御回路６により読み出されて制御回路６に与えられると
き、Ｙ位置補正データ記憶回路２３のみを書き込み状態
としてシフトレジスタ２１を介して補正データの各ビッ
トを記憶する作業を５回繰り返すことによって書き込ま
れる。

【０１０８】又、駆動用ＩＣａが図１０のように構成さ
れるとき、ラッチ回路１２は、第１の実施形態と異な
り、シフトレジスタ１１より出力される１９２ビットの
データ信号がパラレルに入力される１９２ビットの構成
のラッチ回路１段で構成される。そして、選択回路１５
では、ラッチ回路１２より与えられる１９２ビットのデ
ータ信号を、Ｙ位置補正データ記憶回路より与えられる
１９２×４ビットの補正データで選択したタイミング制
御回路１４より供給される点灯タイミング信号ＥＮ１〜
ＥＮ４に応じてドライブ回路１６に出力する。

【０１０９】Ｙ位置補正データ記憶回路１３は、４ビッ
トで構成される補正データを、データ信号に対応して１
９２個記憶することができるように、例えば、１９２×
４ビットのラッチ回路で構成することができる。そし
て、Ｙ位置補正データ記憶回路１３への補正データの書
き込みは、シフトレジスタ１１から並列に供給される１
９２個単位の信号に基づいて、前もって行うことができ
る。

【０１１０】即ち、メモリ５内に格納された補正データ
ｔａ〜ｔｄが、プリンタ本体の制御回路又はプリントヘ
ッド内の制御回路６により読み出されて駆動用ＩＣａに
与えられるとき、Ｙ位置補正データ記憶回路１３のみを
書き込み状態としてシフトレジスタ１１を介して補正デ
ータの各ビットを記憶する作業を４回繰り返すことによ
って書き込まれる。

【０１１１】以下に図１０を参照して、このように構成
される駆動用ＩＣａの詳細な構成について説明する。
尚、図１０は、説明を簡単にするために出力端子ＤＯ１
に基づいた回路ブロック図を示し、他の出力端子ＤＯ２
〜ＤＯ１９２については同様となるため省略する。

【０１１２】ラッチ回路１２は、１９２ビットのデータ
信号を格納することができるラッチ回路であり、シフト
レジスタ１１に格納された１９２ビットのデータ信号
が、ロード信号ＬＯＡＤに応じて与えられる。又、この
ラッチ回路１２に格納された１９２ビットのデータ信号
が、ロード信号ＬＯＡＤに応じて、選択回路１５に同時
に送出される。そして、この選択回路１５は、４つのＡ
ＮＤゲートＧ１１〜Ｇ１４と１つのＯＲゲートＧ１５で
構成されたゲート回路がそれぞれ１９２組構成される。

【０１１３】又、この選択回路１５は、遅延制御回路１
８で生成された点灯タイミング信号ＥＮ１〜ＥＮ４のい
ずれか１つの信号に応じてドライブ回路１６にデータ信
号を送出するために、ラッチ回路１２から出力されるデ
ータ信号とＯＲゲートＧ１５の出力とが入力されるＡＮ
ＤゲートＧ７を１９２個有する。尚、シフトレジスタ１
１、ドライブ回路１６、電流供給回路１７、及び遅延制
御回路１８については、第１の実施形態（図４）と同様
になる。

【０１１４】即ち、Ｙ位置補正データ記憶回路１３より
出力される４ビットの補正データｔａ〜ｔｄがそれぞ
れ、４つのＡＮＤゲートＧ１１〜Ｇ１４に入力される。
そして、このＡＮＤゲートＧ１１〜Ｇ１４には、遅延制
御回路１８で生成された点灯タイミング信号ＥＮ１〜Ｅ
Ｎ４がそれぞれ入力される。ＯＲゲートＧ１５には、Ａ
ＮＤゲートＧ１１〜Ｇ１４からの出力が入力され、補正
データｔａ〜ｔｄの内、ハイとなる補正データが入力さ
れたＡＮＤゲートからの出力がＯＲゲートＧ１５の出力
となる。そして、ラッチ回路１２から出力されるデータ
信号が、補正データｔａ〜ｔｄによって選択された点灯
タイミング信号ＥＮ１〜ＥＮ４に応じて、ＡＮＤゲート
Ｇ７を介して電流増幅回路１６ａに送出される。

【０１１５】このように構成される制御回路６及び駆動
用ＩＣａ１〜ＩＣａ２６が設けられた光プリントヘッド
の動作について、図７、図１１及び図１２を参照して説
明する。図１１は、制御回路の動作を示すタイミングチ
ャートであり、図１２は、駆動用ＩＣの動作を示すタイ
ミングチャートである。

【０１１６】まず、制御回路６の動作について、図１１
のタイミングチャートを参照して、説明する。第１の実
施形態と同様にして得られた補正データｄａ〜ｄｅが、
例えば、電源投入されたときなどにおいて、プリンタ本
体の制御回路又はプリントヘッド内の制御回路６によっ
てメモリ５より読み出されて、シフトレジスタ２１を介
してＹ位置補正データ記憶回路２３に格納される。この
ようにして、メモリ５に格納された補正データが書き込
まれると、まず、設定信号ＳＥＴがローからハイとなっ
て、Ｙ位置補正データ記憶回路２３への書き込みを禁止
する。

【０１１７】そして、１ライン分（４９９２ビット）の
データ信号が４ビット毎に順次与えられ、これがクロッ
クＣＬＫに同期して、制御回路６のシフトレジスタ２１
に取り込まれる。このクロックＣＬＫが１２４８回入力
されたとき、シフトレジスタ２１に、１ライン目のデー
タ信号が格納される。このようにして、１ライン目のデ
ータ信号が、シフトレジスタ２１に格納されると、クロ
ックＣＬＫが停止し、ハイのロード信号ＬＯＡＤが与え
られる。

【０１１８】このロード信号ＬＯＡＤが与えられると、
シフトレジスタ２１に格納された１ライン目のデータ信
号が、ラッチ回路２２ａに書き込まれる。このラッチ回
路２２ａに書き込まれたデータ信号は、補正データｄａ
が与えられるＡＮＤゲートＧ１及びＯＲゲートＧ６を介
して、シフトレジスタ２５に入力される。よって、ラッ
チ回路２２ａに格納された１ライン目のデータ信号の
内、補正データｄａが与えられた位置（基準位置付近）
の発光部に与えるデータ信号が、ラッチ回路２２ａより
シフトレジスタ２５に入力される。

【０１１９】そして、ロード信号ＬＯＡＤをローにした
後、再び、１２４８回分のクロックＣＬＫの入力を開始
すると、シフトレジスタ２５に格納された１ライン目の
基準位置付近の発光部に与えるデータ信号が、４ビット
毎に、データ出力端子ＳＯ０〜ＳＯ３より駆動用ＩＣａ
２６のデータ入力端子ＳＩ０〜ＳＩ３に出力される。よ
って、駆動用ＩＣａ１，ＩＣａ２，…，ＩＣａ２６のシ
フトレジスタ１１に、それぞれ、選択された１ライン目
のデータ信号の内、１〜１９２番目、１９３〜３８４番
目、…、４８０１〜４９９２番目のデータ信号が格納さ
れる。又、このとき、シフトレジスタ２１に２ライン目
のデータ信号が与えられる。

【０１２０】そして、再度、ハイのロード信号ＬＯＡＤ
を与えることで、ラッチ回路２２ａに格納された１ライ
ン目のデータ信号をラッチ回路２２ｂに書き込むととも
に、シフトレジスタ２１に格納された２ライン目のデー
タ信号をラッチ回路２２ａに書き込む。ラッチ回路２２
ａに書き込まれた２ライン目のデータ信号は、補正デー
タｄａが与えられるＡＮＤゲートＧ１及びＯＲゲートＧ
６を介して、又、ラッチ回路２２ｂに書き込まれた１ラ
イン目のデータ信号は、補正データｄｂが与えられるＡ
ＮＤゲートＧ２及びＯＲゲートＧ６を介して、それぞ
れ、シフトレジスタ２５に入力される。

【０１２１】よって、２ライン目の基準位置付近に存在
する発光部と１ライン目の基準位置から１ラインずれた
位置に存在する発光部とに与えるデータ信号がシフトレ
ジスタ２５に格納される。このシフトレジスタ２５に格
納されたデータ信号は、再びクロックＣＬＫが与えられ
たときに、４ビット毎に、データ出力端子ＳＯ０〜ＳＯ
３より駆動用ＩＣａ２６のデータ入力端子ＳＩ０〜ＳＩ
３に出力される。

【０１２２】その後、クロックＣＬＫ及びロード信号Ｌ
ＯＡＤがそれぞれ、上述の動作を繰り返すことによっ
て、まず、ラッチ回路２２ａ，２２ｂ，２２ｃのそれぞ
れに、３ライン目、２ライン目、１ライン目のデータ信
号が格納される。そして、１ライン目の基準位置から略
２ラインずれた位置の発光部、２ライン目の基準位置か
ら略１ラインずれた位置の発光部、及び、３ライン目の
基準位置付近に存在する発光部それぞれに対して与えら
れるデータ信号が、シフトレジスタ２５に格納される。

【０１２３】次に、シフトレジスタ２５に格納されたデ
ータ信号が、データ出力端子ＳＯ０〜ＳＯ３より駆動用
ＩＣａ２６のデータ入力端子ＳＩ０〜ＳＩ３に出力され
ると、ラッチ回路２２ａ，２２ｂ，２２ｃ，２２ｄのそ
れぞれに、４ライン目、３ライン目、２ライン目、１ラ
イン目のデータ信号が格納される。そして、１ライン目
の基準位置から略３ラインずれた位置の発光部、２ライ
ン目の基準位置から略２ラインずれた位置の発光部、３
ライン目の基準位置から略１ラインずれた位置の発光
部、及び、４ライン目の基準位置付近に存在する発光部
それぞれに対して与えられるデータ信号が、シフトレジ
スタ２５に格納される。

【０１２４】次に、シフトレジスタ２５に格納されたデ
ータ信号が、データ出力端子ＳＯ０〜ＳＯ３より駆動用
ＩＣａ２６のデータ入力端子ＳＩ０〜ＳＩ３に出力され
ると、ラッチ回路１２ａ，１２ｂ，１２ｃ，１２ｄ，１
２ｅのそれぞれに、５ライン目、４ライン目、３ライン
目、２ライン目、１ライン目のデータ信号が格納され
る。そして、１ライン目の基準位置から略４ラインずれ
た位置の発光部、２ライン目の基準位置から略３ライン
ずれた位置の発光部、３ライン目の基準位置から略２ラ
インずれた位置の発光部、４ライン目の基準位置から略
１ラインずれた位置の発光部、及び、５ライン目の基準
位置付近に存在する発光部それぞれに対して与えられる
データ信号が、シフトレジスタ２５に格納される。

【０１２５】制御回路６において、このような動作が繰
り返されることによって、駆動用ＩＣａ１〜ａ２６に、
補正データｄａ〜ｄｅに基づいたライン分毎のＹ曲がり
補正が行われたデータ信号が与えられることとなる。即
ち、発光部＃１〜＃１７において、図７（ａ）のような
Ｙ位置のずれがある場合に、発光部＃８に与える１ライ
ン目のデータ信号が制御回路６のシフトレジスタ２５よ
り出力されるとき、発光部＃５〜＃７，＃９，＃１０に
与える２ライン目のデータ信号、発光部＃３，＃４，＃
１１，＃１２に与える３ライン目のデータ信号、発光部
＃１，＃２，＃１３，＃１４に与える４ライン目のデー
タ信号、及び発光部＃１５〜＃１７に与える５ライン目
のデータ信号がともに出力される。よって、この制御回
路６より出力されるデータ信号を用いて発光部＃１〜＃
１７を点灯させたとき、図７（ｃ）のように、Ｙ曲がり
補正が成される。

【０１２６】次に、駆動用ＩＣａ１〜ａ２６の動作につ
いて、図１２のタイミングチャートを参照して、説明す
る。第１の実施形態と同様にして得られた補正データｔ
ａ〜ｔｄが、例えば、電源投入されたときなどにおい
て、プリンタ本体の制御回路又はプリントヘッド内の制
御回路６によってメモリ５より読み出されて、シフトレ
ジスタ１１を介してＹ位置補正データ記憶回路１３に格
納される。このようにして、メモリ５に格納された補正
データが書き込まれると、まず、設定信号ＳＥＴがロー
からハイとなって、Ｙ位置補正データ記憶回路１３への
書き込みを禁止する。

【０１２７】そして、端に位置する駆動用ＩＣａ２６の
データ入力端子ＳＩ０〜ＳＩ３に１ライン分（４９９２
ビット）のデータ信号が４ビット毎に順次与えられ、こ
れがクロックＣＬＫに同期して、駆動用ＩＣａ１〜ＩＣ
ａ２６のシフトレジスタ１１に取り込まれる。そして、
１２４８回目のクロックＣＬＫが入力されたとき、駆動
用ＩＣａ１，ＩＣａ２，…，ＩＣａ２６のシフトレジス
タ１１に、それぞれ、５つの連続したラインから選択さ
れたデータ信号の内、１〜１９２番目、１９３〜３８４
番目、…、４８０１〜４９９２番目のデータ信号が格納
される。このようにして、５つの連続したラインから選
択されたデータ信号が、駆動用ＩＣａ１〜ＩＣａ２６の
シフトレジスタ１１に格納されると、クロックＣＬＫが
停止し、ハイのロード信号ＬＯＡＤが与えられる。

【０１２８】このロード信号ＬＯＡＤが与えられると、
駆動用ＩＣａ１〜ＩＣａ２６において、シフトレジスタ
１１に格納されたデータ信号が、ラッチ回路１２に書き
込まれる。このラッチ回路１２に書き込まれたデータ信
号は、ＡＮＤゲートＧ７に入力される。そして、ロード
信号ＬＯＡＤをローにした後、再び、クロックＣＬＫの
入力を開始するとともに、所定期間ハイとなるパルス信
号となるタイミング信号ＥＮを与える。このとき、図５
で説明したように、点灯タイミング信号ＥＮ１〜ＥＮ４
が、ＥＮ１，ＥＮ２，ＥＮ３，ＥＮ４の順に遅延制御回
路１８より出力される。

【０１２９】よって、まず、点灯タイミング信号ＥＮ１
が、補正データｔａが与えられるＡＮＤゲートＧ１１と
ＯＲゲートＧ１５を介してＡＮＤゲートＧ７に与えられ
るため、各ラインの基準位置付近に存在する発光部に与
えるデータ信号がドライブ回路１６に与えられる。次
に、タイミングクロックＥＣＬＫ１周期分遅延して点灯
タイミング信号ＥＮ２が、補正データｔｂが与えられる
ＡＮＤゲートＧ１２とＯＲゲートＧ１５を介してＡＮＤ
ゲートＧ７に与えられるため、各ラインの基準位置から
(１／４)Ｌずれた位置に存在する発光部に与えるデータ
信号がドライブ回路１６に与えられる。

【０１３０】次に、タイミングクロックＥＣＬＫ１周期
分遅延して点灯タイミング信号ＥＮ３が、補正データｔ
ｃが与えられるＡＮＤゲートＧ１３とＯＲゲートＧ１５
を介してＡＮＤゲートＧ７に与えられるため、各ライン
の基準位置から(１／２)Ｌずれた位置に存在する発光部
に与えるデータ信号がドライブ回路１６に与えられる。

【０１３１】最後に、タイミングクロックＥＣＬＫ１周
期分遅延して点灯タイミング信号ＥＮ４が、補正データ
ｔｄが与えられるＡＮＤゲートＧ１４とＯＲゲートＧ１
５を介してＡＮＤゲートＧ７に与えられるため、各ライ
ンの基準位置から(３／４)Ｌずれた位置に存在する発光
部に与えるデータ信号がドライブ回路１６に与えられ
る。更に、このとき、クロックＣＬＫに同期して、駆動
用ＩＣａのシフトレジスタ１１に次に制御回路６より出
力されるデータ信号が取り込まれる。

【０１３２】駆動用ＩＣａ１〜ａ２６において、このよ
うな動作が繰り返されることによって、各ラインの領域
毎のＹ曲がり補正を行って、各発光部＃１〜＃４９９２
の発光動作を制御することができる。

【０１３３】即ち、図７（ａ）のように発光部＃１〜＃
１７に与えられるデータ信号が制御回路６で補正された
場合に、発光部＃８に与える１ライン目のデータ信号が
制御回路６より与えられてラッチ回路１２に格納される
と、まず、点灯タイミング信号ＥＮ１が遅延制御回路１
８より出力されるとき、発光部＃８に１ライン目のデー
タ信号が、発光部＃５，＃１０に２ライン目のデータ信
号が、発光部＃３，＃１２に３ライン目のデータ信号
が、発光部＃１，＃１４に４ライン目のデータ信号が、
発光部＃１７に５ライン目のデータ信号が、それぞれ与
えられる。

【０１３４】次に、遅延制御回路１８より点灯タイミン
グ信号ＥＮ１が送出された後にタイミングクロック１周
期分遅延して点灯タイミング信号ＥＮ２が遅延制御回路
１８より出力されるとき、発光部＃６に２ライン目のデ
ータ信号が、発光部＃１６に５ライン目のデータ信号
が、それぞれ与えられる。

【０１３５】次に、遅延制御回路１８より点灯タイミン
グ信号ＥＮ２が送出された後にタイミングクロック１周
期分遅延して点灯タイミング信号ＥＮ３が遅延制御回路
１８より出力されるとき、発光部＃９に２ライン目のデ
ータ信号が、発光部＃４，＃１１に３ライン目のデータ
信号が、発光部＃２，＃１３に４ライン目のデータ信号
が、それぞれ与えられる。

【０１３６】最後に、遅延制御回路１８より点灯タイミ
ング信号ＥＮ３が送出された後にタイミングクロック１
周期分遅延して点灯タイミング信号ＥＮ４が遅延制御回
路１８より出力されるとき、発光部＃７に２ライン目の
データ信号が、発光部＃１５に５ライン目のデータ信号
が、それぞれ与えられる。

【０１３７】よって、この制御回路６により図７（ｃ）
のようにＹ曲がり補正が成されたデータ信号を用いて、
駆動用ＩＣａによって発光部＃１〜＃１７を点灯させた
とき、図７（ｅ）のように、更に高精度なＹ曲がり補正
が成される。又、制御回路でライン毎のＹ曲がり補正を
行うことで、駆動用ＩＣａの回路構成が簡単化されるた
め、第１の実施形態と比べて、駆動用ＩＣａを小型化す
ることができる。＜第３の実施形態＞本発明の第３の実
施の形態について、図面を参照して説明する。図１３
は、本実施形態における光プリントヘッドに設けられた
駆動用ＩＣの内部構成を示すブロック回路図である。
尚、図１３において、図３に示す部分と同一の目的で使
用する部分については、同一の符号を付し、その詳細な
説明は省略する。

【０１３８】本実施形態において、図２のような光プリ
ントヘッドにおける駆動用ＩＣａは、図１３のブロック
図のように、シフトレジスタ１１と、タイミング制御回
路１４と、電流供給回路１７と、シフトレジスタ１１で
取り込まれたデータ信号を１９２ビット単位毎に並列に
取り込むとともにＹ方向に対して粗い補正を行って出力
するラッチ回路３１と、Ｙ方向に対して細かい補正を行
うためにドライブ回路３３を制御する出力制御回路３２
と、ラッチ回路３１から与えられるデータ信号と出力制
御回路３２によって制御される出力タイミングとに応じ
て出力端子ＤＯ１〜ＤＯ１９２に駆動信号を出力するド
ライブ回路３３とを有する。

【０１３９】駆動用ＩＣａが図１３のように構成される
とき、ラッチ回路３１は、シリアルに５段接続された１
９２ビット構成のラッチ回路と、各段のラッチ回路を各
ビット毎に制御信号を与えるラッチ制御回路とで構成さ
れる。このラッチ回路３１内に構成される各段のラッチ
回路には、シフトレジスタ１１より出力される１９２ビ
ットのデータ信号がパラレルに入力される。更に、ラッ
チ制御回路には、各段のラッチ回路に対して、各ビット
毎に制御信号を与えて、各段のラッチ回路内に設けられ
る後述する１９２ビット分のフリップフロップ回路それ
ぞれの動作を制御するために、１９２×５ビットの補正
データが格納される。

【０１４０】よって、ラッチ回路３１内の各段のラッチ
回路が、ラッチ制御回路によって各ビット毎にラッチ動
作が制御されるため、シフトレジスタ１１から与えられ
るデータ信号が、ビット毎に異なるタイミングで遅延さ
れて出力される。又、ラッチ回路３１内の各段のラッチ
回路のラッチ動作を制御するために、ラッチ制御回路に
格納する補正データは、シフトレジスタ１１を通じて、
前もって書き込むことができる。

【０１４１】出力制御回路３２は、後述するように、各
出力端子毎に出力タイミングを決定するための１９２ビ
ット分の出力遅延カウンタと、各出力遅延カウンタに制
御信号を与えるカウンタ制御回路とで構成される。各遅
延カウンタがクロック４周期分までの遅延動作をそれぞ
れ行うので、カウンタ制御回路に１９２×４ビットの補
正データが格納される。

【０１４２】よって、出力制御回路３２では、出力端子
ＤＯ１〜ＤＯ１９２毎に設定されたタイミングで、各遅
延カウンタより点灯タイミング信号ＥＮが遅延されて、
ドライブ回路３３に出力される。この際、各タイミング
は、カウンタ制御回路に格納された補正データによって
決定される。又、カウンタ制御回路に格納する補正デー
タは、シフトレジスタ１１を通じて、前もって書き込む
ことができる。

【０１４３】ドライブ回路３３は、第１の実施形態と同
様、出力端子に出力電流を与える電流増幅回路１６ａを
１９２個有するとともに、第１の実施形態における駆動
用ＩＣａ内の選択回路１５に備えられたＡＮＤゲートＧ
７を１９２個有する。ＡＮＤゲートＧ７には、ラッチ回
路３１から出力されるデータ信号と、出力制御回路３２
から出力される遅延された点灯タイミング信号とが入力
される。

【０１４４】このＡＮＤゲートＧ７の出力が電流増幅回
路１６ａに与えられるため、ラッチ回路３１から出力さ
れるデータ信号が、出力制御回路３２から出力される点
灯タイミング信号に応じたタイミングで電流増幅回路１
６ａに与えられる。よって、データ信号と点灯タイミン
グ信号によって決定されるタイミングで、電流増幅回路
１６ａより出力端子へ電流が出力される。

【０１４５】このような駆動用ＩＣａにおいて、ラッチ
回路３１及び出力制御回路３２の詳細について、更に説
明する。まず、ラッチ回路３１の構成について、図１４
を参照して説明する。尚、図１４は、説明を簡単にする
ために出力端子ＤＯ１に基づいて回路ブロック図を示
し、他の出力端子ＤＯ２〜ＤＯ１９２については同様と
なるため省略する。

【０１４６】図１４のラッチ回路３１において、ラッチ
回路３１ａ〜３１ｅは、それぞれ、１９２個のフリップ
フロップ回路より構成され、各段のラッチ回路内のフリ
ップフロップ回路が、各出力端子毎に直列に接続される
ことで、ラッチ回路３１ａ〜３１ｅが直列に接続され
る。よって、シフトレジスタ１１からの１９２個のデー
タ信号が並列的にラッチ回路３１ａ〜３１ｅに与えられ
る。又、前述したように、各ラッチ回路３１ａ〜３１ｅ
に設けられたフリップフロップ回路それぞれに制御信号
を与えるラッチ制御回路４１が設けられる。このラッチ
制御回路４１は、１９２×５の制御信号を各フリップフ
ロップ回路に与えるため、その制御信号となる１９２×
５ビットの補正データが格納される。

【０１４７】即ち、図１４のように、出力端子ＤＯ１に
おいて、ラッチ回路３１ａ〜３１ｅそれぞれに、フリッ
プフロップ回路ｆ１〜ｆ５が設けられる。そして、シフ
トレジスタ１１からの出力端子ＤＯ１へのデータ信号が
フリップフロップ回路ｆ１に与えられ、フリップフロッ
プ回路ｆ１からの出力がフリップフロップ回路ｆ２に与
えられ、フリップフロップ回路ｆ２からの出力がフリッ
プフロップ回路ｆ３に与えられ、フリップフロップ回路
ｆ３からの出力がフリップフロップ回路ｆ４に与えら
れ、フリップフロップ回路ｆ４からの出力がフリップフ
ロップ回路ｆ５に与えられる。そして、フリップフロッ
プ回路ｆ５からの出力が、ドライブ回路３３のＡＮＤゲ
ートＧ７に与えられる。

【０１４８】このフリップフロップ回路ｆ１〜ｆ５は、
図１５のように、Ｄフリップフロップ４２と、ＯＲゲー
トＧ３１，Ｇ３２とによって構成される。シフトレジス
タ１１又は前段のラッチ回路におけるＤフリップフロッ
プ４２の出力端子Ｑからの出力となるデータ信号が、Ｄ
フリップフロップ４２の入力端子Ｄと、ＯＲゲートＧ３
１の入力端子と、その入力が反転されるＯＲゲートＧ３
２の入力端子とに与えられる。又、ラッチ制御回路４１
からの補正データがＯＲゲートＧ３１，Ｇ３２それぞれ
の他方の入力端子に与えられ、ラッチ信号ＬＡＴＣＨが
Ｄフリップフロップ４２のクロック端子ＣＫに与えられ
る。更に、ＯＲゲートＧ３１の出力がＤフリップフロッ
プ４２のクリア端子ＣＬＲに与えられるとともに、ＯＲ
ゲートＧ３２の出力がＤフリップフロップ４２のプリセ
ット端子ＰＲに与えられる。

【０１４９】このとき、Ｄフリップフロップ４２は、次
のように動作する。クリア端子ＣＬＲ及びプリセット端
子ＰＲにハイの信号が入力されるとき、Ｄフリップフロ
ップ４２は、クロック端子ＣＫに入力されるラッチ信号
ＬＡＴＣＨに応じてラッチ動作を行う。クリア端子ＣＬ
Ｒにハイの信号が入力されるとともにプリセット端子Ｐ
Ｒにローの信号が入力されるとき、Ｄフリップフロップ
４２は、入力端子Ｄの入力のレベルに関係なく出力端子
Ｑよりハイの信号を出力する。又、クリア端子ＣＬＲに
ローの信号が入力されるとともにプリセット端子ＰＲに
ハイの信号が入力されるとき、Ｄフリップフロップ４２
は、入力端子Ｄの入力のレベルに関係なく出力端子Ｑよ
りローの信号を出力する。

【０１５０】よって、ラッチ制御回路４１からの制御信
号となる補正データがハイのときは、ＯＲゲートＧ３
１，Ｇ３２の出力が共にハイとなる。そのため、Ｄフリ
ップフロップ４２のクリア端子ＣＬＲ及びプリセット端
子ＰＲへの入力がハイとなり、Ｄフリップフロップ４は
クロック端子ＣＫへ入力されるラッチ信号ＬＡＴＣＨに
応じて、入力端子Ｄに入力されるデータ信号のラッチ動
作を行う。

【０１５１】又、ラッチ制御回路４１からの制御信号と
なる補正データがローであるとともに、Ｄフリップフロ
ップ４２の入力端子Ｄに入力されるデータ信号がハイで
あるとき、ＯＲゲートＧ３１からクリア端子ＣＬＲへの
入力がハイとなるとともにＯＲゲートＧ３２からプリセ
ット端子ＰＲへの入力がローとなる。よって、Ｄフリッ
プフロップ４２の出力端子Ｑからの出力がハイとなり、
Ｄフリップフロップ４２の入力端子Ｄに入力されたデー
タ信号と同じレベルの信号が出力される。

【０１５２】又、ラッチ制御回路４１からの制御信号と
なる補正データ及びＤフリップフロップ４２の入力端子
Ｄに入力されるデータ信号が共にローであるとき、ＯＲ
ゲートＧ３１からクリア端子ＣＬＲへの入力がローとな
るとともにＯＲゲートＧ３２からプリセット端子ＰＲへ
の入力がハイとなる。よって、Ｄフリップフロップ４２
の出力端子Ｑからの出力がローとなり、Ｄフリップフロ
ップ４２の入力端子Ｄに入力されたデータ信号と同じレ
ベルの信号が出力される。

【０１５３】即ち、ラッチ制御回路４１から出力される
補正データがハイの時、この補正データが与えられるフ
リップフロップ回路ｆ（フリップフロップ回路ｆ１〜ｆ
５に相当する）は、入力されるデータ信号に対して、ラ
ッチ信号ＬＡＴＣＨに応じたラッチ動作を行う。又、ラ
ッチ制御回路４１から出力される補正データがローの
時、この補正データが与えられるフリップフロップ回路
ｆは、入力されたデータ信号をそのまま出力するスルー
動作を行う。

【０１５４】又、このようなフリップフロップ回路ｆ１
〜ｆ５を備えたラッチ回路３１ａ〜３１ｅに制御信号を
与えるラッチ制御回路４１は、補正データｄａ〜ｄｅが
格納される。よって、フリップフロップ回路ｆ１〜ｆ５
それぞれに設けられたＯＲゲートＧ３１，Ｇ３２に入力
される補正データが、ｄａ〜ｄｅとなる。即ち、補正デ
ータ（ｄａ，ｄｂ，ｄｃ，ｄｄ，ｄｅ）の関係が、
（Ｈ，Ｌ，Ｌ，Ｌ，Ｌ）となるとき、このような補正デ
ータがフリップフロップ回路ｆ１〜ｆ５に発光部位置で
は、ライン補正を行わない。尚、Ｈがハイに、Ｌがロー
に相当する。

【０１５５】又、補正データが（Ｈ，Ｈ，Ｌ，Ｌ，Ｌ）
となるとき、１ライン分のライン補正が、補正データが
（Ｈ，Ｈ，Ｈ，Ｌ，Ｌ）となるとき、２ライン分のライ
ン補正が、補正データが（Ｈ，Ｈ，Ｈ，Ｈ，Ｌ）となる
とき、３ライン分のライン補正が、補正データが（Ｈ，
Ｈ，Ｈ，Ｈ，Ｈ）となるとき、４ライン分のライン補正
が、それぞれ施される。出力端子ＤＯ１〜ＤＯ１９２に
対する、このような補正データｄａ〜ｄｅが、シフトレ
ジスタ１１を通じて、ラッチ制御回路４１に与えられ、
ラッチ制御回路４１内で格納される。

【０１５６】次に、出力制御回路３２の構成について、
図１６を参照して説明する。尚、図１６は、説明を簡単
にするために出力端子ＤＯ１に基づいて回路ブロック図
を示し、他の出力端子ＤＯ２〜ＤＯ１９２については同
様となるため省略する。

【０１５７】図１６の出力制御回路３２において、出力
遅延カウンタ５１に点灯タイミング信号ＥＮが入力され
ると、出力端子ＤＯ１のみに設定されたタイミングで、
ドライブ回路３３のＡＮＤゲートＧ７に出力する。この
出力遅延カウンタ５１は、出力端子ＤＯ１に対するもの
のみ図示しているが、実際は、出力端子ＤＯ２〜ＤＯ１
９２についても設けられる。この出力遅延カウンタ５１
は、タイミングクロックＥＣＬＫに同期して動作を行
う。

【０１５８】又、遅延カウンタ５１は、カウンタ制御回
路５２から与えられる制御信号となる補正データによっ
て、点灯タイミング信号ＥＮに対する遅延動作を行う。
更に、遅延カウンタ５１のカウンタがそれぞれ、タイミ
ングクロックＥＣＬＫ４周期分まで遅延を行うことが可
能であるものとする。このとき、カウンタ制御回路５２
は、シフトレジスタ１１を通じて、１チップの駆動用Ｉ
Ｃａ共通の４ビットの補正データｔａ〜ｔｄが与えら
れ、１９２×４ビットの補正データが格納される。

【０１５９】更に、出力遅延カウンタ５１が、図１５の
ような構成のフリップフロップ回路ｆａ〜ｆｄが直列に
接続されて構成される。このとき、カウンタ制御回路５
２より、フリップフロップ回路ｆａ〜ｆｄのそれぞれに
補正データｔａ〜ｔｄが制御信号として与えられる。

【０１６０】よって、補正データ（ｔａ，ｔｂ，ｔｃ，
ｔｄ）の関係が（Ｈ，Ｌ，Ｌ，Ｌ）となるとき、点灯タ
イミング信号ＥＮが１周期分遅延されて出力される。同
様に、点灯タイミング信号ＥＮが、補正データ（ｔａ，
ｔｂ，ｔｃ，ｔｄ）の関係が（Ｈ，Ｈ，Ｌ，Ｌ）となる
とき、タイミングクロックＥＣＬＫ２周期分、又、補正
データ（ｔａ，ｔｂ，ｔｃ，ｔｄ）の関係が（Ｈ，Ｈ，
Ｈ，Ｌ）となるとき、タイミングクロックＥＣＬＫ３周
期分、又、補正データ（ｔａ，ｔｂ，ｔｃ，ｔｄ）の関
係が（Ｈ，Ｈ，Ｈ，Ｈ）となるとき、タイミングクロッ
クＥＣＬＫ４周期分、それぞれ遅延されて出力される。

【０１６１】このような４ビットの補正データｔａ〜ｔ
ｄ１９２組分が、シフトレジスタ１１を通じて、カウン
タ制御回路５２に与えられると、カウンタ制御回路５２
内に書き込まれる。

【０１６２】このようなラッチ回路３１と出力制御回路
３２が動作する際の、データ信号の遷移について、第１
の実施形態と同様、図７を参照して説明する。尚、図７
におけるｄａ、ｄｂ、ｄｃ、ｄｄ、ｄｅが、それぞれ、
補正データ（ｄａ，ｄｂ，ｄｃ，ｄｄ，ｄｅ）の関係が
（Ｈ，Ｌ，Ｌ，Ｌ，Ｌ）、（Ｈ，Ｈ，Ｌ，Ｌ，Ｌ）、
（Ｈ，Ｈ，Ｈ，Ｌ，Ｌ）、（Ｈ，Ｈ，Ｈ，Ｈ，Ｌ）、
（Ｈ，Ｈ，Ｈ，Ｈ，Ｈ）となることを示している。又、
図７におけるｔａ、ｔｂ、ｔｃ、ｔｄが、それぞれ、補
正データ（ｔａ，ｔｂ，ｔｃ，ｔｄ）の関係が（Ｈ，
Ｌ，Ｌ，Ｌ）、（Ｈ，Ｈ，Ｌ，Ｌ）、（Ｈ，Ｈ，Ｈ，
Ｌ）、（Ｈ，Ｈ，Ｈ，Ｈ）となることを示している。

【０１６３】このとき、図７（ａ）のようなＹ位置のず
れがある場合に、ラッチ回路３１内の各段のラッチ回路
３１ａ〜３１ｅがそれぞれ、ラッチ制御回路４１から与
えられる発光部＃１〜＃１７それぞれに対する図７
（ｂ）のような補正データによって、動作制御される。
即ち、ラッチ回路３１の最終段となるラッチ回路３１ｅ
から、ドライブ回路３３に対して、発光部＃８に与える
１ライン目のデータ信号が出力されるとき、発光部＃５
〜＃７，＃９，＃１０に与える２ライン目のデータ信
号、発光部＃３，＃４，＃１１，＃１２に与える３ライ
ン目のデータ信号、発光部＃１，＃２，＃１３，＃１４
に与える４ライン目のデータ信号、及び発光部＃１５〜
＃１７に与える５ライン目のデータ信号がともに出力さ
れる。よって、ラッチ回路３１より出力されるデータ信
号を用いて発光部＃１〜＃１７を点灯させたとき、図７
（ｃ）のように、Ｙ曲がり補正が成される。

【０１６４】又、出力制御回路３２内の発光部＃１〜＃
１７に対する出力遅延カウンタ５１がそれぞれ、カウン
タ制御回路５２より与えられる発光部＃１〜＃１７それ
ぞれに対する図７（ｄ）のような補正データによって、
動作制御される。即ち、出力制御回路３２からドライブ
回路３３に対して、まず、発光部＃１，＃３，＃５，＃
８，＃１０，＃１２，＃１４，＃１７に対する点灯タイ
ミング信号ＥＮが出力され、次に、発光部＃６，＃１６
に対する点灯タイミング信号ＥＮが出力される。そし
て、発光部＃２，＃４，＃９，＃１１，＃１３に対する
点灯タイミング信号ＥＮが出力され、最後に、発光部＃
７，＃１５に対する点灯タイミング信号ＥＮが出力され
る。

【０１６５】このように、ラッチ回路３１及び出力制御
回路３２がそれぞれ、データ信号及び点灯タイミング信
号をドライブ回路３３に出力するため、まず、発光部＃
８に１ライン目のデータ信号が、発光部＃５，＃１０に
２ライン目のデータ信号が、発光部＃３，＃１２に３ラ
イン目のデータ信号が、発光部＃１，＃１４に４ライン
目のデータ信号が、発光部＃１７に５ライン目のデータ
信号が、それぞれ与えられる。

【０１６６】次に、タイミングクロックＥＣＬＫ１周期
分遅延して、発光部＃６に２ライン目のデータ信号が、
発光部＃１６に５ライン目のデータ信号が、それぞれ与
えられる。そして、更にタイミングクロックＥＣＬＫ１
周期分遅延して、発光部＃９に２ライン目のデータ信号
が、発光部＃４，＃１１に３ライン目のデータ信号が、
発光部＃２，＃１３に４ライン目のデータ信号が、それ
ぞれ与えられる。最後に、更にタイミングクロックＥＣ
ＬＫ１周期分遅延して、発光部＃７に２ライン目のデー
タ信号が、発光部＃１５に５ライン目のデータ信号が、
それぞれ与えられる。

【０１６７】このように動作するラッチ回路３１及び出
力制御回路３２を有する駆動用ＩＣａ１〜ａ２６におい
て、各信号は、第１の実施形態と同様、図８のように変
化する。但し、本実施形態において、第１の実施形態と
異なり、フリップフロップ回路ｆのラッチ動作とスルー
動作を制御することで、ラッチ回路３１の最終段のラッ
チ回路３１ｅより各発光部に与えるデータ信号が出力さ
れるとともに、出力制御回路３２の各出力遅延カウンタ
から各発光部に与える点灯タイミング信号が出力され
る。よって、第１の実施形態のように、各発光部に与え
るデータ信号及び点灯タイミング信号を選択するための
選択回路を省略することができる。

【０１６８】尚、第１〜第３の実施形態において、発光
部の数を４９９２、駆動用ＩＣの出力端子の数を１９
２、Ｙ位置の補正するライン数を５、各ライン間でＹ位
置の補正を行う領域数を４としたが、それぞれの数量に
ついて限定するものではない。又、Ｙ位置の補正するラ
イン数及び領域数については、紙送り速度や発光素子の
点滅スピードに応じて変化させる必要がある。又、紙送
り速度や発光素子の点滅スピードに応じた異なる複数組
の補正データをメモリ内に格納して、印字スピードの変
更時などに適切な補正データの組を読み出して駆動用Ｉ
Ｃに転送するようにしても構わない。

【０１６９】又、各発光部毎に点灯タイミングを変える
ことができるものとしたが、本発明はこれに限られるも
のでなく、複数の発光部群単位毎に、又は、駆動用ＩＣ
単位毎に、点灯タイミングを変えることができるように
しても構わない。このように複数の発光部群毎に点灯タ
イミングが変えられるようにすることで、駆動用ＩＣの
回路構成を簡素なものとすることができる。

【０１７０】又、Ｙ位置補正データ以外に、各発光部の
光量を均一にするために、予め求めた光量補正データを
格納するための光量補正データ記憶回路を駆動用ＩＣ内
に設けても構わない。このとき、各発光部毎にＳビット
の補正データが光量補正データ記憶回路に格納されると
き、駆動用ＩＣにおいて、各発光部に電流を供給するた
めの出力端子毎に、出力端子に電流供給するＳ個の電流
増幅器を設けることで、Ｓビットの補正データに応じて
Ｓ個の電流増幅器を動作させて、光量補正を行うことが
できる。

【０１７１】又、駆動用ＩＣの出力端子に対して発光部
１つが接続された光プリントヘッドとしたが、例えば特
開平６−１６３９８０号公報や特開平１０−２２６１０
２号公報などに示されるように、その一端が共通電極に
接続されるｎ個の発光部を１群としてｍ群に分けるとと
もに、異なる群のｍ個の発光部の他端を個別電極に接続
し、駆動用ＩＣの出力端子を共通電極に接続されるもの
と、個別電極に接続されるものの２種類とすることで、
時分割駆動を行うことができるようにしても構わない。

【０１７２】又、データ信号を複数ビットで構成する場
合などにおいては、それに応じてシフトレジスタやラッ
チ回路などの構成を変更することもでき、例えば、シフ
トレジスタをアドレス指定方式のメモリで構成すること
もできる。

【０１７３】

【発明の効果】以上のように本発明の駆動用ＩＣによれ
ば、光プリントヘッドに設けられた発光素子の複数の発
光部の結像位置ずれに応じて、各発光部の点灯タイミン
グを変更することができる。そして、このような駆動用
ＩＣが設けられた光プリントヘッドが印字する際に、そ
の直線性を改善することができる。よって、本発明の光
プリントヘッドを複数備えたカラータンデム方式のプリ
ンタにおいて、色ずれの少ないカラー印字を得ることが
できる。更に、印字ライン周期毎に、異なるタイミング
で発生する点灯タイミング信号が生成され、発光部の結
像位置ずれに応じて、各発光部の点灯タイミングをそれ
ぞれの点灯タイミング信号に同期させる。よって、その
直線性の微調整を行うことが可能となり、高精度な補正
を行うことができる。

【０１７４】又、直線性を改善するために、従来のよう
な機械的な調整や光学的な調整がほとんど不要となる。
よって、組立工数が大幅に削減されるとともに、レンズ
や発光素子などの各部品について大まかな良否判定でよ
くなるので、光プリントヘッド及びこれが設けられたプ
リンタを高品質化で安価なものとすることができる。

【図面の簡単な説明】

【図１】光プリントヘッドの外観上面図。

【図２】本発明の光プリントヘッドの内部構成を示すブ
ロック図。

【図３】本発明の光プリントヘッド内に設けられた駆動
用ＩＣの内部構成を示すブロック図。

【図４】第１の実施形態の光プリントヘッド内に設けら
れた駆動用ＩＣの内部構成を示すブロック回路図。

【図５】遅延制御回路の動作を示すタイミングチャー
ト。

【図６】遅延制御回路の内部構成を示すブロック回路
図。

【図７】発光部の結像位置とＹ位置補正後の印字イメー
ジの関係を示す図。

【図８】図４の駆動用ＩＣの動作を示すタイミングチャ
ート。

【図９】第２の実施形態の光プリントヘッド内に設けら
れた制御回路の要部構成を示すブロック回路図。

【図１０】第２の実施形態の光プリントヘッド内に設け
られた駆動用ＩＣの内部構成を示すブロック回路図。

【図１１】図９の制御回路の動作を示すタイミングチャ
ート。

【図１２】図１０の駆動用ＩＣの動作を示すタイミング
チャート。

【図１３】第３の実施形態の光プリントヘッド内に設け
られた駆動用ＩＣの内部構成を示すブロック回路図。

【図１４】図１３の駆動用ＩＣ内のラッチ回路の内部構
成を示すブロック図。

【図１５】フリップフロップ回路の内部構成を示すブロ
ック回路図。

【図１６】図１３の駆動用ＩＣ内の出力制御回路の内部
構成を示すブロック図。

【図１７】従来の駆動用ＩＣの内部構成を示すブロック
回路図。

【図１８】従来の光プリントヘッドの内部構成を示すブ
ロック図。

【図１９】従来の光プリントヘッドの動作を示すタイミ
ングチャート。

【図２０】従来の光プリントヘッドで印字後のＹ位置の
ずれを示す図。

【図２１】従来の光プリントヘッドで印字後のＹ位置の
ずれを示す図。

【符号の説明】

１ 発光素子 ２ ＳＬＡ ３ レンズホルダ ４ａ，４ｂ 位置決めピン ５ メモリ ６ 制御回路 ａ１〜ａ２６ 駆動用ＩＣ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾前 充弘 鳥取県鳥取市南吉方３丁目201番地 鳥取 三洋電機株式会社内 (72)発明者 錦織 修 島根県大原郡木次町山方320番地１ 島根 三洋工業株式会社内 Ｆターム(参考） 2C162 AE04 AE12 AE28 AE47 AF13 AF23 AF59 AF73 AF95 AH71 FA04 FA17 5C051 AA02 CA08 DA03 DB02 DB07 DB29 DC03 DE02 DE29 EA01 5C074 AA10 BB04 BB26 CC04 CC26 DD15 EE04 FF15 GG08 HH10

Claims (22)

【特許請求の範囲】
1. 【請求項１】 素子駆動用の駆動用ＩＣにおいて、 １組のデータ信号群を構成するｎ個のデータ信号に基づ
   いて、ｎ個の素子を駆動させるための駆動信号を生成す
   る駆動回路と、 ｘ組の前記データ信号群それぞれが格納されるｘ段のラ
   ッチ回路と、 前記素子毎に対応するデータ信号を前記駆動回路へ送出
   するタイミングを設定するために、１又は２入力のタイ
   ミング信号を遅延させて、ｙ個の点灯タイミング信号を
   生成する遅延制御回路と、 前記素子毎に対応するデータ信号を、前記ｘ段のラッチ
   回路から選択し、ｎ個のデータ信号によって１組のデー
   タ信号群を形成するとともに、該１組のデータ信号群を
   構成する各データ信号を前記遅延制御回路から与えられ
   る前記ｙ個の点灯タイミング信号に応じて前記駆動回路
   に送出する選択回路と、 を有することを特徴とする駆動用ＩＣ。
2. 【請求項２】 前記ｎ個のデータ信号がｍ個毎に入力さ
   れた後、ｎ個のデータ信号を並列的に１段目の前記ラッ
   チ回路に送出するシフトレジスタを備えるとともに、 前記ｘ段の各ラッチ回路が、後段に接続されるラッチ回
   路に対して、ｎ個のデータ信号を並列的に送出すること
   を特徴とする請求項１に記載の駆動用ＩＣ。
3. 【請求項３】 前記各素子の駆動タイミングを記憶する
   記憶回路を備えるとともに、 前記記憶回路に記憶された前記駆動タイミングに応じ
   て、前記ｎ個のデータ信号が前記ｘ段のラッチ回路より
   選択され、該選択されたｎ個のデータ信号それぞれが前
   記駆動回路に送出されるタイミングが設定されることを
   特徴とする請求項１又は請求項２に記載の駆動用ＩＣ。
4. 【請求項４】 素子駆動用の駆動用ＩＣにおいて、 １組のデータ信号群を構成するｎ個のデータ信号に基づ
   いて、ｎ個の素子を駆動させるための駆動信号を生成す
   る駆動回路と、 前記データ信号を格納するｘ段のラッチ回路と、 前記素子毎に対応するデータ信号を前記駆動回路へ送出
   するタイミングを設定するために、１又は２入力のタイ
   ミング信号を遅延させて、ｙ個の点灯タイミング信号を
   生成し、前記ｘ段のラッチ回路の最終段となるラッチ回
   路から前記駆動回路へ与えられる各データ信号による前
   記素子の駆動動作のタイミングを制御する出力制御回路
   と、 を有し、 前記各素子毎に、前記ラッチ回路でラッチされる段数を
   設定することによって、前記ｘ段のラッチ回路の最終段
   となるラッチ回路から前記駆動回路へ出力される各デー
   タ信号のタイミングが設定されることを特徴とする駆動
   用ＩＣ。
5. 【請求項５】 前記ｎ個のデータ信号がｍ個毎に入力さ
   れた後、ｎ個のデータ信号を並列的に１段目の前記ラッ
   チ回路に送出するシフトレジスタを備えるとともに、 前記ｘ段の各ラッチ回路が、後段のラッチ回路に対し
   て、各データ信号毎に、そのデータ信号をラッチした後
   に送出するか、ラッチせずに後段のラッチ回路に送出す
   るかが設定されることを特徴とする請求項４に記載の駆
   動用ＩＣ。
6. 【請求項６】 前記ｎ個の素子が発光素子を構成するｎ
   個の発光部であるとともに、該複数の発光部が一列に配
   されているとき、 前記選択回路において、前記ｎ個の発光部の配列方向に
   対して垂直な方向における前記各発光部の結像位置に基
   づいて、前記各発光部に対応するデータ信号が選択され
   る前記ラッチ回路と前記駆動回路に送出されるタイミン
   グとが設定されることを特徴とする請求項１〜請求項５
   のいずれかに記載の駆動用ＩＣ。
7. 【請求項７】 前記駆動用ＩＣが光プリントヘッド内に
   備えられた前記発光素子の発光部を駆動するための駆動
   用ＩＣであるとともに、 前記光プリントヘッドを使用したプリンタの印字方向を
   下側とし、前記複数の発光部の内、最も下側に位置する
   発光部の結像位置を基準位置としたとき、 前記印字方向において前記基準位置より離れた位置を結
   像位置とする発光部に対応したデータ信号ほど、後段の
   ラッチ回路より選択される、又は、後段のラッチ回路ま
   でラッチされることを特徴とする請求項１〜請求項６の
   いずれかに記載の駆動用ＩＣ。
8. 【請求項８】 前記ｙ個の点灯タイミング信号が、印字
   ライン周期毎に発生することを特徴とする請求項７のい
   ずれかに記載の駆動用ＩＣ。
9. 【請求項９】 前記発光部の結像位置が、該結像位置よ
   り印字方向の下側に位置するとともに最も近い位置にあ
   る印字ラインに対してより離れた位置にある前記発光部
   ほど、前記印字ライン周期においてより遅いタイミング
   で発生される前記点灯タイミング信号に応じたタイミン
   グで、前記駆動回路が駆動させることを特徴とする請求
   項８に記載の駆動用ＩＣ。
10. 【請求項１０】 前記ｙ個の点灯タイミング信号が、重
    なり合う期間を有することを特徴とする請求項１〜請求
    項９のいずれかに記載の駆動用ＩＣ。
11. 【請求項１１】 ｎ個の発光部を有する発光素子と、 １組のデータ信号群を構成するｎ個のデータ信号に基づ
    いて、ｎ個の前記発光部を駆動させるための駆動信号を
    生成する駆動回路と、ｘ組の前記データ信号群それぞれ
    が格納されるｘ段のラッチ回路と、前記発光部毎に対応
    するデータ信号を前記駆動回路へ送出するタイミングを
    設定するために１又は２入力のタイミング信号を遅延さ
    せてｙ個の点灯タイミング信号を生成する遅延制御回路
    と、前記発光部毎に対応するデータ信号を、前記ｘ段の
    ラッチ回路から選択し、ｎ個のデータ信号によって１組
    のデータ信号群を形成するとともに、該１組のデータ信
    号群を構成する各データ信号を前記遅延制御回路から与
    えられる前記ｙ個の点灯タイミング信号に応じて前記駆
    動回路に送出する選択回路と、を備える駆動用ＩＣと、 を有することを特徴とする光プリントヘッド。
12. 【請求項１２】 前記駆動用ＩＣにおいて、 前記ｎ個のデータ信号がｍ個毎に入力された後、ｎ個の
    データ信号を並列的に１段目の前記ラッチ回路に送出す
    るシフトレジスタが設けられるとともに、前記ｘ段の各
    ラッチ回路が、後段に接続されるラッチ回路に対して、
    ｎ個のデータ信号を並列的に送出することを特徴とする
    請求項１１に記載の光プリントヘッド。
13. 【請求項１３】 前記ｎ個の発光部の配列方向に対して
    垂直な方向における前記各発光部の結像位置に基づく前
    記各発光部の駆動タイミングが格納されるメモリを備
    え、 前記駆動用ＩＣにおいて、 前記メモリから読み出された前記駆動タイミングを記憶
    する記憶回路が設けられるとともに、 前記記憶回路に記憶された前記駆動タイミングに応じ
    て、前記ｎ個のデータ信号が前記ｘ段のラッチ回路より
    選択され、該選択されたｎ個のデータ信号それぞれが前
    記駆動回路に送出されるタイミングが設定されることを
    特徴とする請求項１１又は請求項１２に記載の光プリン
    トヘッド。
14. 【請求項１４】 ｎ個の発光部を有する発光素子と、 １組のデータ信号群を構成するｎ個のデータ信号に基づ
    いて、ｎ個の前記発光部を駆動させるための駆動信号を
    生成する駆動回路と、前記データ信号を格納するｘ段の
    ラッチ回路と、前記発光部毎に対応するデータ信号を前
    記駆動回路へ送出するタイミングを設定するために１又
    は２入力のタイミング信号を遅延させて、ｙ個の点灯タ
    イミング信号を生成し前記ｘ段のラッチ回路の最終段と
    なるラッチ回路から前記駆動回路へ与えられる各データ
    信号による前記各発光部の駆動動作のタイミングを制御
    する出力制御回路と、を備え、前記各発光部毎に、前記
    ラッチ回路でラッチされる段数を設定することによっ
    て、前記ｘ段のラッチ回路の最終段となるラッチ回路か
    ら前記駆動回路へ出力される各データ信号のタイミング
    が設定される駆動用ＩＣと、 有することを特徴とする光プリントヘッド。
15. 【請求項１５】 前記駆動用ＩＣにおいて、 前記ｎ個のデータ信号がｍ個毎に入力された後、ｎ個の
    データ信号を並列的に１段目の前記ラッチ回路に送出す
    るシフトレジスタが設けられるとともに、 前記ｘ段の各ラッチ回路が、後段のラッチ回路に対し
    て、各データ信号毎に、そのデータ信号をラッチした後
    に送出するか、ラッチせずに後段のラッチ回路に送出す
    るかが設定されることを特徴とする請求項１４に記載の
    光プリントヘッド。
16. 【請求項１６】 前記ｎ個の発光部の配列方向に対して
    垂直な方向における前記各発光部の結像位置に基づく前
    記各発光部の駆動タイミングが格納されるメモリを備
    え、 前記駆動用ＩＣにおいて、 前記記憶回路に記憶された前記駆動タイミングに応じ
    て、前記ｎ個のデータ信号毎の前記ｘ段のラッチ回路同
    士における受け渡し動作が設定されるとともに、前記最
    終段となるラッチ回路から前記駆動回路へ与えられる各
    データ信号による前記発光部毎の駆動動作のタイミング
    が設定されることを特徴とする請求項１４又は請求項１
    ５に記載の光プリントヘッド。
17. 【請求項１７】 ｎ個の発光部を有する発光素子と、ｎ
    個のデータ信号で構成されるｘ組のデータ信号群それぞ
    れが格納されるｘ段のラッチ回路と、前記発光部毎に対
    応するデータ信号を前記ｘ段のラッチ回路から選択する
    とともに選択したｎ個のデータ信号によって１組のデー
    タ信号群を形成する第１選択回路と、該第１選択回路で
    選択されたデータ信号を一時記憶するとともに順に外部
    に出力する第１シフトレジスタと、を備える制御回路
    と、 １組のデータ信号群を構成するｎ個のデータ信号に基づ
    いて、ｎ個の前記発光部を駆動させるための駆動信号を
    生成する駆動回路と、前記発光部毎に対応するデータ信
    号を前記駆動回路へ送出するタイミングを設定するため
    に１又は２入力のタイミング信号を遅延させてｙ個の点
    灯タイミング信号を生成する遅延制御回路と、前記制御
    回路から送出される前記発光部毎に対応するデータ信号
    を前記遅延制御回路から与えられる前記ｙ個の点灯タイ
    ミング信号に応じて前記駆動回路に送出する第２選択回
    路と、を備える駆動用ＩＣと、 を有することを特徴とする光プリントヘッド。
18. 【請求項１８】 前記制御回路において、 前記ｎ個のデータ信号がｍ個毎に入力された後、ｎ個の
    データ信号を並列的に１段目の前記ラッチ回路に送出す
    る第２シフトレジスタが設けられるとともに、 前記ｘ段の各ラッチ回路が、後段に接続されるラッチ回
    路に対して、ｎ個のデータ信号を並列的に送出すること
    を特徴とする請求項１７に記載の光プリントヘッド。
19. 【請求項１９】 前記ｎ個の発光部の配列方向に対して
    垂直な方向における前記各発光部の結像位置に基づく前
    記各発光部の駆動タイミングが格納されるメモリを備
    え、 前記制御回路に、前記メモリから読み出された前記駆動
    タイミングを記憶する第１記憶回路が設けられ、 前記駆動用ＩＣに、前記メモリから読み出された前記駆
    動タイミングを記憶する第２記憶回路が設けられ、 前記制御回路において、前記第１記憶回路に記憶された
    前記駆動タイミングに応じて、前記ｎ個のデータ信号が
    前記ｘ段のラッチ回路より選択され、 前記駆動用ＩＣにおいて、前記第２記憶回路に記憶され
    た前記駆動タイミングに応じて、前記制御回路で選択さ
    れたｎ個のデータ信号それぞれが前記駆動回路に送出さ
    れるタイミングが設定されることを特徴とする請求項１
    ７又は請求項１８に記載の光プリントヘッド。
20. 【請求項２０】 前記光プリントヘッドを使用したプリ
    ンタの印字方向を下側とし、前記複数の発光部の内、最
    も下側に位置する発光部の結像位置を基準位置としたと
    き、 前記印字方向において前記基準位置より離れた位置を結
    像位置とする発光部に対応したデータ信号ほど、後段の
    ラッチ回路より選択される、又は、後段のラッチ回路ま
    でラッチされるように、前記駆動タイミングが設定され
    ることを特徴とする請求項１３又は請求項１６又は請求
    項１９に記載の光プリントヘッド。
21. 【請求項２１】 前記ｙ個の点灯タイミング信号が、印
    字ライン周期毎に発生し、 前記発光部の結像位置が、該結像位置より印字方向の下
    側に位置するとともに最も近い位置にある印字ラインに
    対してより離れた位置にある前記発光部ほど、前記印字
    ライン周期においてより遅いタイミングで発生される前
    記点灯タイミング信号に応じたタイミングで、前記駆動
    回路によって駆動されることを特徴とする請求項２０に
    記載の光プリントヘッド。
22. 【請求項２２】 前記ｙ個の点灯タイミング信号が、重
    なり合う期間を有することを特徴とする請求項１１〜請
    求項２１のいずれかに記載の光プリントヘッド。