JP2003007769A - 半導体チップの実装構造 - Google Patents
半導体チップの実装構造Info
- Publication number
- JP2003007769A JP2003007769A JP2001192186A JP2001192186A JP2003007769A JP 2003007769 A JP2003007769 A JP 2003007769A JP 2001192186 A JP2001192186 A JP 2001192186A JP 2001192186 A JP2001192186 A JP 2001192186A JP 2003007769 A JP2003007769 A JP 2003007769A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- mounting structure
- chip mounting
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 接着剤内にボイドが混入するのを抑圧するこ
とができる半導体チップ実装構造を得る。 【解決手段】 基板１１の、半導体チップ実装領域１２
に、配線パターン１３，１４とは別に、ダミーパターン
１５，１６を形成することで、基板１１と接着剤間を遮
断して、加熱した際に基板から発生する水蒸気、アウト
ガス等が接着剤に混入するのを阻止する。
とができる半導体チップ実装構造を得る。 【解決手段】 基板１１の、半導体チップ実装領域１２
に、配線パターン１３，１４とは別に、ダミーパターン
１５，１６を形成することで、基板１１と接着剤間を遮
断して、加熱した際に基板から発生する水蒸気、アウト
ガス等が接着剤に混入するのを阻止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップの実
装構造に関し、特に半導体チップを基板に接続用樹脂を
介して実装する際に、樹脂にボイドが混入されて、半導
体チップの電極と基板の歯異性パターンとの接続信頼性
が低下するのを防止するようにした、半導体チップの実
装構造に関する。
装構造に関し、特に半導体チップを基板に接続用樹脂を
介して実装する際に、樹脂にボイドが混入されて、半導
体チップの電極と基板の歯異性パターンとの接続信頼性
が低下するのを防止するようにした、半導体チップの実
装構造に関する。
【０００２】
【従来の技術】従来、半導体チップの実装構造は、例え
ば、図３及び図４に示すものがあった。
ば、図３及び図４に示すものがあった。
【０００３】すなわち、図３に示すように、基板３１
に、半導体チップの接続端子に対応して配線パターン３
１ａを形成し、図４に示すように、半導体チップ４１と
基板３１とを、半導体チップ４１の電極と基板３１の配
線パターン３１ａとの間にバンプ４２を介在させて異方
性導電接着剤４３で接着し、接着部分を加熱すると共
に、加圧することで、半導体チップ４１の電極と基板３
１の配線パターン３１ａとを電気的に接続しつつ、半導
体チップ４１と基板３１との機械的結合を実現して、半
導体チップ４１の基板３１への実装を実現するようにし
ている。
に、半導体チップの接続端子に対応して配線パターン３
１ａを形成し、図４に示すように、半導体チップ４１と
基板３１とを、半導体チップ４１の電極と基板３１の配
線パターン３１ａとの間にバンプ４２を介在させて異方
性導電接着剤４３で接着し、接着部分を加熱すると共
に、加圧することで、半導体チップ４１の電極と基板３
１の配線パターン３１ａとを電気的に接続しつつ、半導
体チップ４１と基板３１との機械的結合を実現して、半
導体チップ４１の基板３１への実装を実現するようにし
ている。
【０００４】従来、以上のような半導体チップの実装構
造が実用に供されていたが、基板３１を加熱した際に、
基板３１から水蒸気あるいはアウトガスが発生して、こ
れが接着剤内に入り込んでボイドが生成されてしまい、
半導体チップ４１の電極と基板３１の配線パターン３１
ａ間の接続信頼性を著しく低下させてしまう。
造が実用に供されていたが、基板３１を加熱した際に、
基板３１から水蒸気あるいはアウトガスが発生して、こ
れが接着剤内に入り込んでボイドが生成されてしまい、
半導体チップ４１の電極と基板３１の配線パターン３１
ａ間の接続信頼性を著しく低下させてしまう。
【０００５】
【発明が解決しようとする課題】以上のように、従来の
半導体チップの実装構造では、半導体チップと基板とを
電気的に接続し、かつ機械的に接着する際の加熱処理に
より、基板から発生する水蒸気、あるいはガスがボイド
として接着剤内に混入して、接続の信頼性を低下させる
という問題が発生していた。
半導体チップの実装構造では、半導体チップと基板とを
電気的に接続し、かつ機械的に接着する際の加熱処理に
より、基板から発生する水蒸気、あるいはガスがボイド
として接着剤内に混入して、接続の信頼性を低下させる
という問題が発生していた。
【０００６】この発明は、フィレット部分を含む基板の
半導体チップと対応する部分に、配線パターンとは別
に、ダミーパターンを形成することで、基板を加熱した
際に生ずる、ボイドの原因となる成分を、接着剤から遮
断して、接着剤内に混入しないようにした半導体チップ
の実装構造を提供することを目的とする。
半導体チップと対応する部分に、配線パターンとは別
に、ダミーパターンを形成することで、基板を加熱した
際に生ずる、ボイドの原因となる成分を、接着剤から遮
断して、接着剤内に混入しないようにした半導体チップ
の実装構造を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の、半導体チップ
の実装構造は、複数の配線パターンを有した基板と、前
記基板に、接続用樹脂を介して前記配線パターンと電気
的に接続される電極を有した半導体を装着してなる半導
体チップの実装構造において、前記基板の前記半導体チ
ップが装着される部分に対応して前記配線パターンとは
別にダミーパターンを形成したことを特徴とする。
の実装構造は、複数の配線パターンを有した基板と、前
記基板に、接続用樹脂を介して前記配線パターンと電気
的に接続される電極を有した半導体を装着してなる半導
体チップの実装構造において、前記基板の前記半導体チ
ップが装着される部分に対応して前記配線パターンとは
別にダミーパターンを形成したことを特徴とする。
【０００８】本発明によれば、半導体チップが実装され
る部分の基板表面が、配線パターンと、ダミーパターン
で、広く覆われるようになるため、ボイドの原因となる
水蒸気、ガスが発生しても、それが接着剤内に混入する
のを阻止することができ、接続信頼性を向上させること
ができる。
る部分の基板表面が、配線パターンと、ダミーパターン
で、広く覆われるようになるため、ボイドの原因となる
水蒸気、ガスが発生しても、それが接着剤内に混入する
のを阻止することができ、接続信頼性を向上させること
ができる。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。
施の形態について詳細に説明する。
【００１０】図１は、この発明の半導体チップの実装構
造を構成する基板１１の平面図である。
造を構成する基板１１の平面図である。
【００１１】図に示すように、基板１１には、平面形状
方形の半導体チップが装着される領域１２が、半導体チ
ップと略同形状に設けられ、この領域１２の３の辺に
は、複数本の配線パターン１３がそれぞれ設けられ、残
りの１つの辺には、他の辺と同形状の配線パターン１３
と、これら配線パターン１３とは異なる形状の、幅広の
配線パターン１４が設けられている。
方形の半導体チップが装着される領域１２が、半導体チ
ップと略同形状に設けられ、この領域１２の３の辺に
は、複数本の配線パターン１３がそれぞれ設けられ、残
りの１つの辺には、他の辺と同形状の配線パターン１３
と、これら配線パターン１３とは異なる形状の、幅広の
配線パターン１４が設けられている。
【００１２】幅広配線パターン１４は、全く同じ信号が
供給または導出される配線パターンであったり、あるい
は、全く同じ直流電圧が供給される電源端子であった
り、あるいはアース端子であったりする。
供給または導出される配線パターンであったり、あるい
は、全く同じ直流電圧が供給される電源端子であった
り、あるいはアース端子であったりする。
【００１３】また、基板１１の半導体チップが装着され
る領域の中央部には、各配線パターン１３，１４から所
定間隔を空けて、中央ダミーパターン１５が形成されて
いる。さらに、基板１１の領域１２の四隅には、半導体
チップを装着した際に形成される樹脂フィレット部分を
も囲むように、端部ダミーパターン１６ａ，１６ｂ，１
６ｃ，１６ｄが形成されている。
る領域の中央部には、各配線パターン１３，１４から所
定間隔を空けて、中央ダミーパターン１５が形成されて
いる。さらに、基板１１の領域１２の四隅には、半導体
チップを装着した際に形成される樹脂フィレット部分を
も囲むように、端部ダミーパターン１６ａ，１６ｂ，１
６ｃ，１６ｄが形成されている。
【００１４】端部ダミーパターン１６ｄは、図１では、
幅広ダミーパターン１４と、一体的に形成されているよ
うに示されているが、両ダミーパターン１４，１６ｄ間
に間隙を設けて別々に形成してもよい。あるいは、アー
ス端子として使用する場合には、ダミーパターン１４，
１６ｄを一体に形成し、さらに中央ダミーパターン１５
とも一体となるように形成することも可能である。
幅広ダミーパターン１４と、一体的に形成されているよ
うに示されているが、両ダミーパターン１４，１６ｄ間
に間隙を設けて別々に形成してもよい。あるいは、アー
ス端子として使用する場合には、ダミーパターン１４，
１６ｄを一体に形成し、さらに中央ダミーパターン１５
とも一体となるように形成することも可能である。
【００１５】以上のように形成された基板１１に、図２
に示すように、半導体チップ２１を、その電極と、配線
パターン１３，１４との間にバンプ２２を介在させて、
異方性導電接着剤２３で基板１１に装着する。図２は、
図１のＡ−Ａ’線に沿う断面図である。
に示すように、半導体チップ２１を、その電極と、配線
パターン１３，１４との間にバンプ２２を介在させて、
異方性導電接着剤２３で基板１１に装着する。図２は、
図１のＡ−Ａ’線に沿う断面図である。
【００１６】そして、異方性導電接着剤２３を加熱しつ
つ圧力を加えて、半導体チップ２１の電極と基板１１の
配線パターン１３，１４との電気的接続を実現しつつ、
接着剤２３を硬化させて、半導体チップ２１を基板１１
に固定する。以上により半導体チップの実装が完了す
る。
つ圧力を加えて、半導体チップ２１の電極と基板１１の
配線パターン１３，１４との電気的接続を実現しつつ、
接着剤２３を硬化させて、半導体チップ２１を基板１１
に固定する。以上により半導体チップの実装が完了す
る。
【００１７】以上のように、本発明の半導体チップの実
装構造によれば、基板１１の半導体チップを実装する部
分に、配線パターン１３，１４とは別にダミーパターン
１５，１６を形成したため、基板１１と半導体チップ２
１を接着して加熱しても、その際に基板１１から発生す
る水蒸気、アウトガス等のボイドの原因となる要素は、
それら配線パターン１３，１４及びダミーパターン１
５，１６に遮られて、異方性導電接着剤の内部に混入す
ることはない。したがって、樹脂内部にボイドが発生す
ることを高い確率で防止することができ、半導体チップ
２１の電極と、基板１１の配線パターン１３，１４との
電気的接続品位を高く保つことができるものである。
装構造によれば、基板１１の半導体チップを実装する部
分に、配線パターン１３，１４とは別にダミーパターン
１５，１６を形成したため、基板１１と半導体チップ２
１を接着して加熱しても、その際に基板１１から発生す
る水蒸気、アウトガス等のボイドの原因となる要素は、
それら配線パターン１３，１４及びダミーパターン１
５，１６に遮られて、異方性導電接着剤の内部に混入す
ることはない。したがって、樹脂内部にボイドが発生す
ることを高い確率で防止することができ、半導体チップ
２１の電極と、基板１１の配線パターン１３，１４との
電気的接続品位を高く保つことができるものである。
【００１８】なお、配線パターン１４と端部ダミーパタ
ーン１６ｄを一体的に形成して、アースパターンとすれ
ば、基板１１の表面から電気的ノイズが入り込むのを阻
止する効果があり、中央部のダミーパターン１５まで一
体的に形成すれば、さらにノイズ抑制効果が向上するも
のである。
ーン１６ｄを一体的に形成して、アースパターンとすれ
ば、基板１１の表面から電気的ノイズが入り込むのを阻
止する効果があり、中央部のダミーパターン１５まで一
体的に形成すれば、さらにノイズ抑制効果が向上するも
のである。
【００１９】また、以上の説明では、接続用接着剤とし
て、異方性導電接着剤を用いたものとして説明したが、
アンダーフィラーを用いる場合にも同じ効果が得られる
ものである。
て、異方性導電接着剤を用いたものとして説明したが、
アンダーフィラーを用いる場合にも同じ効果が得られる
ものである。
【００２０】以上のように、本発明によれば、基板の、
半導体チップ実装部分に、配線パターンとは別に、ダミ
ーパターンを設けることで、基板から発生する水蒸気、
アウトガス等が、接着剤に混入するのを阻止することが
でき、半導体チップと基板間の接続信頼性を高く保つこ
とができるものである。
半導体チップ実装部分に、配線パターンとは別に、ダミ
ーパターンを設けることで、基板から発生する水蒸気、
アウトガス等が、接着剤に混入するのを阻止することが
でき、半導体チップと基板間の接続信頼性を高く保つこ
とができるものである。
【００２１】
【発明の効果】以上説明したように、基板の、半導体チ
ップ実装部分に、配線パターンとは別に、ダミーパター
ンを設けることで、加熱によって基板から発生する水蒸
気、アウトガス等を、接着剤から遮断することができ、
半導体チップと基板の配線パターン端間の電気的接続の
信頼性を高くすることができるものである。
ップ実装部分に、配線パターンとは別に、ダミーパター
ンを設けることで、加熱によって基板から発生する水蒸
気、アウトガス等を、接着剤から遮断することができ、
半導体チップと基板の配線パターン端間の電気的接続の
信頼性を高くすることができるものである。
【図１】本発明に係る、半導体チップ実装構造を構成す
る基板の平面図。
る基板の平面図。
【図２】本発明の、半導体チップ実装構造の断面図。
【図３】従来の半導体チップ実装構造の基板の平面図。
【図４】従来の半導体チップ実装構造の断面図。
１１…基板
１２…半導体チップ実装領域
１３，１４…配線パターン
１５，１６…ダミーパターン
２１…半導体チップ
２２…バンプ
２３…異方性導電性接着剤
フロントページの続き
Ｆターム(参考） 4M109 AA01 CA05 DB16
5E319 AA03 AA06 AB06 AC20 BB01
BB16 CC03 CC12 CD25 GG20
5E338 AA01 BB75 CC01 CC06 CC09
CD23 CD33 EE31
5F044 KK09 LL07 LL09 LL11 RR18
RR19
Claims (9)
- 【請求項１】 複数の配線パターンを有した基板と、 前記基板に、接続用樹脂を介して前記配線パターンと電
気的に接続される電極を有した半導体を装着してなる半
導体チップの実装構造において、 前記基板の前記半導体チップが装着される部分に対応し
て前記配線パターンとは別にダミーパターンを形成した
ことを特徴とする半導体チップの実装装置。 - 【請求項２】 前記複数の配線パターンのうち、電気的
に同一信号を扱う同士が、一体に形成されたていること
を特徴とする請求項１に記載の半導体チップの実装構
造。 - 【請求項３】 前記一体に形成された配線パターンが、
アース電極に接続されていることを特徴とする請求項２
に記載の半導体チップの実装構造。 - 【請求項４】 前記半導体チップは、平面形状が方形で
あり、前記ダミーパターンは、前記半導体チップの四隅
に対応して形成されたパターンを含むことを特徴とする
請求項１に記載の半導体チップの実装構造。 - 【請求項５】 前記ダミーパターンは、前記半導体が前
記接続用樹脂によって装着された際に、形成される樹脂
フィレット部分を覆う形状で形成されていることを特徴
とする請求項４に記載の半導体チップの実装構造。 - 【請求項６】 前記半導体チップは、平面形状が方形で
あり、前記ダミーパターンが、前記半導体チップの中央
部に対応して設けられていることを特徴とする請求項１
に記載の半導体チップの実装構造。 - 【請求項７】 前記ダミーパターンが、アース電位に接
続されていることを特徴とする請求項４または６のいず
れかに記載の半導体チップの実装構造。 - 【請求項８】 前記接続用樹脂が、異方性導電接着剤で
あることを特徴とする請求項１乃至７のいずれかに記載
の半導体チップの実装構造。 - 【請求項９】 前記接続用樹脂が、アンダーフィルであ
ることを特徴とする請求項１乃至７のいずれかに記載の
半導体チップの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001192186A JP2003007769A (ja) | 2001-06-26 | 2001-06-26 | 半導体チップの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001192186A JP2003007769A (ja) | 2001-06-26 | 2001-06-26 | 半導体チップの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007769A true JP2003007769A (ja) | 2003-01-10 |
Family
ID=19030676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001192186A Pending JP2003007769A (ja) | 2001-06-26 | 2001-06-26 | 半導体チップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007769A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191076A (ja) * | 2003-12-24 | 2005-07-14 | Nippon Mektron Ltd | 電磁シールド型可撓性回路基板 |
| JP2008004607A (ja) * | 2006-06-20 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 回路基板及び電子部品の実装方法 |
| JP2010141110A (ja) * | 2008-12-11 | 2010-06-24 | Sharp Corp | 半導体装置 |
| KR100988969B1 (ko) | 2007-03-13 | 2010-10-20 | 도시바 기카이 가부시키가이샤 | 프린트 기판 및 그 기판의 가스 배출 방법 |
-
2001
- 2001-06-26 JP JP2001192186A patent/JP2003007769A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191076A (ja) * | 2003-12-24 | 2005-07-14 | Nippon Mektron Ltd | 電磁シールド型可撓性回路基板 |
| JP2008004607A (ja) * | 2006-06-20 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 回路基板及び電子部品の実装方法 |
| JP4650351B2 (ja) * | 2006-06-20 | 2011-03-16 | パナソニック株式会社 | 回路基板及び電子部品の実装方法 |
| KR100988969B1 (ko) | 2007-03-13 | 2010-10-20 | 도시바 기카이 가부시키가이샤 | 프린트 기판 및 그 기판의 가스 배출 방법 |
| JP2010141110A (ja) * | 2008-12-11 | 2010-06-24 | Sharp Corp | 半導体装置 |
| CN101752340B (zh) * | 2008-12-11 | 2012-04-18 | 夏普株式会社 | 半导体装置 |
| US8269353B2 (en) | 2008-12-11 | 2012-09-18 | Sharp Kabushiki Kaisha | Semiconductor device having a plurality of adhesion area patterns and one or more non-adhesion area patterns |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09260436A (ja) | 半導体装置 | |
| JPS6094744A (ja) | 混成集積回路装置 | |
| JP4161267B2 (ja) | 弾性表面波装置 | |
| JP2003007769A (ja) | 半導体チップの実装構造 | |
| JP2000504490A (ja) | 絶縁基板上に高周波バイポーラトランジスタを備える半導体装置 | |
| JPH09330952A (ja) | プリント回路基板および半導体チップの積層方法 | |
| JP3096536B2 (ja) | 混成集積回路 | |
| JPH0714949A (ja) | 半導体モジュール | |
| JP3446608B2 (ja) | 半導体ユニット | |
| JPH04262376A (ja) | 混成集積回路装置 | |
| JPH0418732A (ja) | 半導体集積回路装置 | |
| JP3956824B2 (ja) | 表面実装型圧電発振器ユニット | |
| JP2004281899A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2594172Y2 (ja) | 半導体装置 | |
| JPH0917937A (ja) | Ｂｇａ型集積回路の実装構造 | |
| JPH06232524A (ja) | 回路基板装置 | |
| JP2533277Y2 (ja) | チップキャパシタの接地構造 | |
| JP3205272B2 (ja) | 半導体装置 | |
| JPH1056278A (ja) | 高電力型半導体素子の実装構造 | |
| JPH09283887A (ja) | 半導体装置及びこの装置に用いる金属絶縁基板 | |
| JP2004119670A (ja) | パワー素子を用いた半導体装置 | |
| JP2004193147A (ja) | 半導体チップ、その実装部材への実装方法および半導体装置 | |
| JP2004281603A (ja) | 半導体装置 | |
| JP2001168143A (ja) | 集積素子及びその実装構造並びにこれを用いた水晶発振器 | |
| JPH0778936A (ja) | マルチチツプモジユール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |