JP2004119670A - パワー素子を用いた半導体装置 - Google Patents
パワー素子を用いた半導体装置 Download PDFInfo
- Publication number
- JP2004119670A JP2004119670A JP2002280717A JP2002280717A JP2004119670A JP 2004119670 A JP2004119670 A JP 2004119670A JP 2002280717 A JP2002280717 A JP 2002280717A JP 2002280717 A JP2002280717 A JP 2002280717A JP 2004119670 A JP2004119670 A JP 2004119670A
- Authority
- JP
- Japan
- Prior art keywords
- power element
- semiconductor device
- wiring
- electrode
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】パワー素子とプリント基板上の配線パターンとの配線構造を改良して、これらの容易な配線接合を可能とし、また薄型にすることのできるパワー素子を用いた半導体装置の提供。
【解決手段】両面に上部電極5および下部電極が形成された複数のパワー素子3をプリント基板1上に実装した半導体装置において、プリント基板1上に、プリント基板1上の配線パターン2とパワー素子3の上部電極5とを接続するための接続端子4を配置し、接続端子4の上面とパワー素子の上部電極5の上面とを同じ高さとし、パワー素子3の上部電極5の上面および接続端子4の上面と、配線用プリント基板7の下面に形成された配線パターンとをバンプ6を介して接続する。
【選択図】 図2
【解決手段】両面に上部電極5および下部電極が形成された複数のパワー素子3をプリント基板1上に実装した半導体装置において、プリント基板1上に、プリント基板1上の配線パターン2とパワー素子3の上部電極5とを接続するための接続端子4を配置し、接続端子4の上面とパワー素子の上部電極5の上面とを同じ高さとし、パワー素子3の上部電極5の上面および接続端子4の上面と、配線用プリント基板7の下面に形成された配線パターンとをバンプ6を介して接続する。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、各種モータの制御用インバータ回路などの電力変換装置に使用されるパワー素子を用いた半導体装置に関する。
【0002】
【従来の技術】
各種モータの制御用インバータ回路などの電力変換装置に使用されるパワー素子を用いた半導体装置として、両面に電極が形成された複数のパワー素子を用いてプリント基板上にパワー回路を形成したものが知られている(例えば、特許文献1を参照。)。
このような従来のパワー素子を用いた半導体装置の例を図3に示す。図3に示すように、従来のパワー素子を用いた半導体装置は、プリント基板1上にパワー素子3などの回路部品を実装することにより、パワー回路を形成したものである。
【0003】
パワー素子3は、プリント基板1の配線パターン2上に半田付けにより実装される。このパワー素子3の上部電極5同士や、上部電極5とプリント基板1の配線パターン2とは、アルミワイヤ8によって配線される。
【0004】
【特許文献1】
特開平11−68035号公報(第5−7頁、第9図)
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来のパワー素子を用いた半導体装置では、プリント基板1の配線パターン2やパワー素子3の上部電極5などの電極が3次元的に配置されているため、これらの電極同士の配線はフレキシブルな接続が可能なワイヤ配線によらざるを得ない。
そのため、各電極が同一平面上に配置されている場合に各電極を一括して接合する配線手段、例えば各々の電極に突起を設け、配線パターンを形成したプリント基板などの配線部材を圧接することにより接合を行う、いわゆるバンプ接合などを利用することが困難である。
また、ワイヤ配線では、接続されるべき箇所以外の箇所にワイヤが接触して短絡を生じないように、絶縁距離を十分確保した空間を介して配線されるので、半導体装置としての厚みを薄くすることに限界があった。
そこで、本発明においては、パワー素子とプリント基板上の配線パターンとの配線構造を改良して、これらの容易な配線接合を可能とし、また薄型にすることのできるパワー素子を用いた半導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明のパワー素子を用いた半導体装置は、両面に電極が形成された複数のパワー素子をプリント基板上に実装した半導体装置において、プリント基板上に、プリント基板上の配線パターンとパワー素子上部の電極とを接続するための接続端子を配置し、接続端子の上面とパワー素子上部の電極の上面とを同じ高さとしたことを特徴とするものである。
本発明の半導体装置では、プリント基板上の配線パターンとパワー素子上部の電極とを接続するための接続端子の上面と、パワー素子上部の電極の上面とが、同一平面上に配置されることになる。これにより、パワー素子上部の電極の上面と接続端子の上面とをいわゆるバンプ接合などにより容易に配線接合することができる。
また、本発明のパワー素子を用いた半導体装置は、前記パワー素子上部の電極の上面および前記接続端子の上面と、配線用プリント基板の下面に形成された配線パターンとをバンプを介して接続したことを特徴とする。
この半導体装置では、同一平面上に配置されたパワー素子上部の電極の上面と接続端子の上面とが、配線用プリント基板の配線パターンとバンプを介して同一平面で接続される。これにより、所要の配線が施された薄型の半導体装置が得られる。
【0007】
【発明の実施の形態】
図1は本発明の実施の形態におけるパワー素子を用いた半導体装置の配線構造を示す部分斜視図、図2は図1の部分断面図である。
図1において、プリント基板1上には配線パターン2が形成されており、この配線パターン2上に複数のパワー素子3などの回路部品および接続端子4が実装される。パワー素子3の上下両面にはそれぞれ上部電極5および下部電極(図示せず)が形成され、下部電極によって配線パターン2上に半田付けされる。
【0008】
接続端子4は、後述のように、プリント基板1上の配線パターン2とパワー素子3の上部電極5とを電気的に接続するために、導電率の高い銅または銅合金により形成されたものである。接続端子4は、パワー素子3と同様に配線パターン2上に半田付けされる。また、接続端子4は、図2に示すように、実装状態において、その上面とパワー素子3の上部電極5の上面とが同じ高さとなるように形成されている。
そして、パワー素子3の上部電極5の上面および接続端子4の上面にはバンプ6が形成され、このバンプ6を介してパワー素子3の上部電極5と接続端子4とを接続する配線パターン(図示せず)が形成された配線用プリント基板7が配置される。
【0009】
上記構成の半導体装置では、接続端子4の上面と、パワー素子3の上部電極5の上面とが同一平面上に配置されているため、パワー素子3の上部電極5の上面と接続端子4の上面とを、バンプ6および配線用プリント基板7を用いたバンプ接合により容易に配線接合することが可能となっている。
なお、接続端子4は、例えば、プリント基板1上の配線パターン2の実装面からパワー素子3の上部電極5の上面までの高さと同じ厚みを有する銅または銅合金の板を切断することにより製作することが可能であるが、これに限定されるものではなく、前述の高さでかつ実装に適した形状であればよい。
また、パワー素子3の放熱性を向上させるために、プリント基板1にパワー素子3を実装する前に、パワー素子3よりも大きな面積を有する銅板を実装し、この上にパワー素子3を実装し、配線を行う場合がある。この場合も前述と同様、銅板上に実装されたパワー素子3の上部電極5の上面と接続端子4の上面とを同じ高さとすればよい。
【0010】
【発明の効果】
本発明によれば、プリント基板上に、プリント基板上の配線パターンとパワー素子上部の電極とを接続するための接続端子を配置し、接続端子の上面とパワー素子上部の電極の上面とを同じ高さとしたことにより、接続端子の上面とパワー素子上部の電極の上面とが同一平面上に配置されるため、パワー素子の配線を、バンプ接合などの容易な接合方法を適宜選択して行うことができる。
さらに、パワー素子上部の電極の上面および接続端子の上面と、配線用プリント基板の下面に形成された配線パターンとをバンプを介して接続することにより、ワイヤ配線等の複雑な3次元的な配線のない薄型の半導体装置を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるパワー素子を用いた半導体装置の配線構造を示す部分斜視図である。
【図2】図1の部分断面図である。
【図3】従来のパワー素子を用いた半導体装置の配線構造を示す部分斜視図である。
【符号の説明】
1 プリント基板
2 配線パターン
3 パワー素子
4 接続端子
5 上部電極
6 バンプ
7 配線用プリント基板
8 アルミワイヤ
【発明の属する技術分野】
本発明は、各種モータの制御用インバータ回路などの電力変換装置に使用されるパワー素子を用いた半導体装置に関する。
【0002】
【従来の技術】
各種モータの制御用インバータ回路などの電力変換装置に使用されるパワー素子を用いた半導体装置として、両面に電極が形成された複数のパワー素子を用いてプリント基板上にパワー回路を形成したものが知られている(例えば、特許文献1を参照。)。
このような従来のパワー素子を用いた半導体装置の例を図3に示す。図3に示すように、従来のパワー素子を用いた半導体装置は、プリント基板1上にパワー素子3などの回路部品を実装することにより、パワー回路を形成したものである。
【0003】
パワー素子3は、プリント基板1の配線パターン2上に半田付けにより実装される。このパワー素子3の上部電極5同士や、上部電極5とプリント基板1の配線パターン2とは、アルミワイヤ8によって配線される。
【0004】
【特許文献1】
特開平11−68035号公報(第5−7頁、第9図)
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来のパワー素子を用いた半導体装置では、プリント基板1の配線パターン2やパワー素子3の上部電極5などの電極が3次元的に配置されているため、これらの電極同士の配線はフレキシブルな接続が可能なワイヤ配線によらざるを得ない。
そのため、各電極が同一平面上に配置されている場合に各電極を一括して接合する配線手段、例えば各々の電極に突起を設け、配線パターンを形成したプリント基板などの配線部材を圧接することにより接合を行う、いわゆるバンプ接合などを利用することが困難である。
また、ワイヤ配線では、接続されるべき箇所以外の箇所にワイヤが接触して短絡を生じないように、絶縁距離を十分確保した空間を介して配線されるので、半導体装置としての厚みを薄くすることに限界があった。
そこで、本発明においては、パワー素子とプリント基板上の配線パターンとの配線構造を改良して、これらの容易な配線接合を可能とし、また薄型にすることのできるパワー素子を用いた半導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明のパワー素子を用いた半導体装置は、両面に電極が形成された複数のパワー素子をプリント基板上に実装した半導体装置において、プリント基板上に、プリント基板上の配線パターンとパワー素子上部の電極とを接続するための接続端子を配置し、接続端子の上面とパワー素子上部の電極の上面とを同じ高さとしたことを特徴とするものである。
本発明の半導体装置では、プリント基板上の配線パターンとパワー素子上部の電極とを接続するための接続端子の上面と、パワー素子上部の電極の上面とが、同一平面上に配置されることになる。これにより、パワー素子上部の電極の上面と接続端子の上面とをいわゆるバンプ接合などにより容易に配線接合することができる。
また、本発明のパワー素子を用いた半導体装置は、前記パワー素子上部の電極の上面および前記接続端子の上面と、配線用プリント基板の下面に形成された配線パターンとをバンプを介して接続したことを特徴とする。
この半導体装置では、同一平面上に配置されたパワー素子上部の電極の上面と接続端子の上面とが、配線用プリント基板の配線パターンとバンプを介して同一平面で接続される。これにより、所要の配線が施された薄型の半導体装置が得られる。
【0007】
【発明の実施の形態】
図1は本発明の実施の形態におけるパワー素子を用いた半導体装置の配線構造を示す部分斜視図、図2は図1の部分断面図である。
図1において、プリント基板1上には配線パターン2が形成されており、この配線パターン2上に複数のパワー素子3などの回路部品および接続端子4が実装される。パワー素子3の上下両面にはそれぞれ上部電極5および下部電極(図示せず)が形成され、下部電極によって配線パターン2上に半田付けされる。
【0008】
接続端子4は、後述のように、プリント基板1上の配線パターン2とパワー素子3の上部電極5とを電気的に接続するために、導電率の高い銅または銅合金により形成されたものである。接続端子4は、パワー素子3と同様に配線パターン2上に半田付けされる。また、接続端子4は、図2に示すように、実装状態において、その上面とパワー素子3の上部電極5の上面とが同じ高さとなるように形成されている。
そして、パワー素子3の上部電極5の上面および接続端子4の上面にはバンプ6が形成され、このバンプ6を介してパワー素子3の上部電極5と接続端子4とを接続する配線パターン(図示せず)が形成された配線用プリント基板7が配置される。
【0009】
上記構成の半導体装置では、接続端子4の上面と、パワー素子3の上部電極5の上面とが同一平面上に配置されているため、パワー素子3の上部電極5の上面と接続端子4の上面とを、バンプ6および配線用プリント基板7を用いたバンプ接合により容易に配線接合することが可能となっている。
なお、接続端子4は、例えば、プリント基板1上の配線パターン2の実装面からパワー素子3の上部電極5の上面までの高さと同じ厚みを有する銅または銅合金の板を切断することにより製作することが可能であるが、これに限定されるものではなく、前述の高さでかつ実装に適した形状であればよい。
また、パワー素子3の放熱性を向上させるために、プリント基板1にパワー素子3を実装する前に、パワー素子3よりも大きな面積を有する銅板を実装し、この上にパワー素子3を実装し、配線を行う場合がある。この場合も前述と同様、銅板上に実装されたパワー素子3の上部電極5の上面と接続端子4の上面とを同じ高さとすればよい。
【0010】
【発明の効果】
本発明によれば、プリント基板上に、プリント基板上の配線パターンとパワー素子上部の電極とを接続するための接続端子を配置し、接続端子の上面とパワー素子上部の電極の上面とを同じ高さとしたことにより、接続端子の上面とパワー素子上部の電極の上面とが同一平面上に配置されるため、パワー素子の配線を、バンプ接合などの容易な接合方法を適宜選択して行うことができる。
さらに、パワー素子上部の電極の上面および接続端子の上面と、配線用プリント基板の下面に形成された配線パターンとをバンプを介して接続することにより、ワイヤ配線等の複雑な3次元的な配線のない薄型の半導体装置を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるパワー素子を用いた半導体装置の配線構造を示す部分斜視図である。
【図2】図1の部分断面図である。
【図3】従来のパワー素子を用いた半導体装置の配線構造を示す部分斜視図である。
【符号の説明】
1 プリント基板
2 配線パターン
3 パワー素子
4 接続端子
5 上部電極
6 バンプ
7 配線用プリント基板
8 アルミワイヤ
Claims (2)
- 両面に電極が形成された複数のパワー素子をプリント基板上に実装した半導体装置において、
前記プリント基板上に、同プリント基板上の配線パターンと前記パワー素子上部の電極とを接続するための接続端子を配置し、同接続端子の上面と前記パワー素子上部の電極の上面とを同じ高さとしたことを特徴とするパワー素子を用いた半導体装置。 - 前記パワー素子上部の電極の上面および前記接続端子の上面と、配線用プリント基板の下面に形成された配線パターンとをバンプを介して接続したことを特徴とする請求項1記載のパワー素子を用いた半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002280717A JP2004119670A (ja) | 2002-09-26 | 2002-09-26 | パワー素子を用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002280717A JP2004119670A (ja) | 2002-09-26 | 2002-09-26 | パワー素子を用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004119670A true JP2004119670A (ja) | 2004-04-15 |
Family
ID=32275347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002280717A Abandoned JP2004119670A (ja) | 2002-09-26 | 2002-09-26 | パワー素子を用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004119670A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006313821A (ja) * | 2005-05-09 | 2006-11-16 | Toyota Industries Corp | 半導体装置 |
JP2007288013A (ja) * | 2006-04-19 | 2007-11-01 | Nec Electronics Corp | 半導体装置の製造方法 |
-
2002
- 2002-09-26 JP JP2002280717A patent/JP2004119670A/ja not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006313821A (ja) * | 2005-05-09 | 2006-11-16 | Toyota Industries Corp | 半導体装置 |
JP4572736B2 (ja) * | 2005-05-09 | 2010-11-04 | 株式会社豊田自動織機 | 半導体装置 |
JP2007288013A (ja) * | 2006-04-19 | 2007-11-01 | Nec Electronics Corp | 半導体装置の製造方法 |
JP4722757B2 (ja) * | 2006-04-19 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5176507B2 (ja) | 半導体装置 | |
KR900000206B1 (ko) | 전력용 반도체 모듈의 배선구조 | |
JP5369798B2 (ja) | 半導体装置およびその製造方法 | |
WO2005076676A1 (ja) | 回路構成体 | |
JP2010129550A (ja) | 電力用半導体モジュール | |
US8860220B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2008270527A (ja) | 電力用半導体モジュール | |
JPH1012812A (ja) | 電力用半導体装置 | |
JP2005197435A (ja) | 電力半導体装置 | |
JP2007109932A (ja) | 半導体装置 | |
JP2004172211A (ja) | パワーモジュール | |
JP2004095769A (ja) | 電力用半導体装置 | |
JP2004119670A (ja) | パワー素子を用いた半導体装置 | |
JP5682511B2 (ja) | 半導体モジュール | |
JP2009164511A (ja) | 半導体装置およびその製造方法 | |
JP4810898B2 (ja) | 半導体装置 | |
JP2004022968A (ja) | 半導体装置およびその製造方法 | |
JP4622646B2 (ja) | 半導体装置 | |
JP2000183275A (ja) | 半導体装置 | |
JPH0278265A (ja) | リードフレームおよびそのリードフレームを使用した複合半導体装置 | |
JP2003282821A (ja) | パワーモジュール | |
JP3624622B2 (ja) | 電力変換器の製造方法 | |
JPH0617317Y2 (ja) | 混成集積回路の接続構造 | |
US20070231968A1 (en) | Method for Producing an Electronic Circuit | |
JP2003347507A (ja) | 半導体パワーデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060517 |