JP2004281603A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004281603A JP2004281603A JP2003069240A JP2003069240A JP2004281603A JP 2004281603 A JP2004281603 A JP 2004281603A JP 2003069240 A JP2003069240 A JP 2003069240A JP 2003069240 A JP2003069240 A JP 2003069240A JP 2004281603 A JP2004281603 A JP 2004281603A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- semiconductor chip
- semiconductor device
- external connection
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】チップサイズパッケージが適用される半導体装置において、半導体チップ1の裏面に張り合わされるプレート31を、半導体チップ1の少なくとも一対の角部分がプレート31からはみ出すように露出する形状、具体的には、半導体チップ1よりも平面的に小さい形状、あるいは少なくとも一対の角部分を切除した形状とする。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、チップサイズパッケージの半導体装置に関し、半導体装置の回路基板への搭載を高精度に行えるようにするための技術に関する。
【0002】
【従来の技術】
近年、外形寸法を半導体チップと同等の大きさにまで小さくすることが可能なチップサイズパッケージによる半導体装置が増えている。このチップサイズパッケージによる半導体装置の従来の一例としては、特許文献1に示されるようなものが存在した。
図7は特許文献1に示された半導体装置の概略の構造を示している。なお、図7中の(a)は半導体装置の側面形状を示し、(b)は上面形状を示している。
【0003】
図7において、1は表面と裏面の両方に電極パッドが形成された半導体チップであり、2は半導体チップ1の表面側(図(a)の下側)の電極パッド上に設けられた第1の外部接続端子である。なお、この第1の外部接続端子2はマトリクス状に配置されたボールグリットよりなっている。3は半導体チップ1の裏面側(図(b)の上側)の電極パッドと接続されるように半導体チップ1の裏面に張り合わされたプレートであり、4はプレート3と一体に形成され、プレート3の端から半導体チップ1の表面側に向かって延びるように形成された第2の外部接続用端子である。
【0004】
図7に示すような構造を持つ半導体装置は、基本的にフリップチップボンディングにて回路基板上に搭載される。
半導体装置を回路基板へ搭載する時、半導体チップ1の表面側に設けられた電極パッドは第1の外部接続用端子2を介して回路基板のパターンと電気的に接続され、一方、裏面側に設けられた電極パッドは第2の外部接続用端子4とプレート3を介して回路基板のパターンと電気的に接続される。
このような外形・接続構造とすることで、図7の半導体装置は、パッケージのチップサイズ化と共に電気抵抗の低減が可能になっていた。
【0005】
【特許文献1】
特開2000−277542号公報
【0006】
【発明が解決しようとする課題】
当然の事ながら半導体装置を回路基板へ搭載する時、外部接続用端子2、4と回路基板上に設けられた接続パッドの位置合わせが必要になる。ところが図5のような構造を持つ半導体装置では、プレート3が半導体チップ1よりも僅かに大きく、半導体装置を上側から見ると、半導体チップ1がプレート3の影に隠れてしまう。このため、半導体装置の外部接続用端子2、4と回路基板の接続パッドとの位置合わせは、プレート3の位置を合わせることで間接的に行わなければならない。
【0007】
しかし、このようなプレート3の位置による間接的な位置合わせでは、
(1)外部接続用端子2、4の形成位置の誤差、
(2)半導体チップ1のプレート3への張り付け位置の誤差、
(3)半導体装置の回路基板上への搭載位置の誤差、
の3つの誤差が累積し、外部接続用端子2、4と回路基板の接続パッドとの位置がズレてしまう恐れが有った。
そこで本発明は、外部接続用端子と回路基板の接続パッドとの位置合わせを高精度で行うことの出来る半導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記課題を解決した本発明による半導体装置は、表面と裏面にそれぞれ電極を有し、表面側電極には回路基板と接続するための第1の外部接続用端子が設けられた半導体チップと、半導体チップの裏面側電極と接続されるように該半導体チップの裏面に張り合わされたプレートと、プレートの端から該半導体チップの表面側に向かって延び、該第1の外部接続用端子とほぼ同じ高さでプレートと回路基板とを接続するよう設けられた第2の外部接続用端子とを具備し、半導体チップの少なくとも一対の角部分がプレートからはみ出すように露出していることを特徴とする。
【0009】
【発明の実施の形態】
半導体チップの表面に設けられた電極パッド上に、ボールグリッドによる第1の外部接続用端子を形成する。半導体チップの裏面には、当該裏面に設けられた電極パッドと電気的に接続するように、第2の外部接続用端子が一体に形成されたプレートを張り合わせる。
ここでプレートは、半導体チップの少なくとも一対の角部分がプレートからはみ出すように露出する形状とする。その第1の具体例としては、プレートを半導体チップよりも平面的に小さい形状とする。そして第2の具体例としては、プレートを、その少なくとも一対の角部分が切除され、その切除部分からはみ出すように半導体チップの一対の角部分が露出する形状とする。
【0010】
【実施例】
外部接続用端子と回路基板の接続パッドとの位置合わせを高精度で行うことの出来る本発明による半導体装置の第1の実施例を図1、図2に示した。なお、図1中の(a)は半導体装置の側面形状、(b)は上面形状を示し、図2はその斜視図である。
本発明による半導体装置の構造上の特徴は、半導体装置を上側から見た時、半導体チップ1の裏面の一部、特に半導体チップの位置や姿勢の確認が容易な角部分がプレートからはみ出すように露出している所である。具体的に図1、図2の半導体装置では、プレート31を半導体チップ1よりも小さいものとし、これにより半導体チップ1の四辺、四隅の部分をプレート31からはみ出すように露出させている。
【0011】
このプレート31の一辺のほぼ中央には、プレート31と一体に形成され、プレート31の端から半導体チップ1の表面側に向かって延び、第1の外部接続用端2子とほぼ同じ高さでプレート3と回路基板とを接続するための第2の外部接続用端子41が設けられている。
なお、半導体チップ1と第1の外部接続用端子2の構造等については従来の半導体装置と同一である。
【0012】
このような構造の半導体装置では、回路基板への搭載作業の時、半導体チップ1の位置や姿勢をその四辺、四隅の位置から確認することができる。例えば、半導体チップ1の露出した四隅(=四つの角部分)のうち、その一対の角部分を利用して外部接続用端子2、41と回路基板の接続パッドとの位置合わせを行えば、先に指摘した3つの誤差の2番目、「半導体チップのプレートへの張り付け位置の誤差」を排除できる。これにより、外部接続用端子2、41と回路基板の接続パッドとの位置合わせを高精度で行うことが可能となる。
【0013】
回路基板への搭載時、半導体チップ1の露出した四隅のうち、その一対の角部分のみを利用して外部接続用端子2、41と回路基板の接続パッドとの位置合わせを行うのであれば、半導体装置を図3、図4に示す構造としても良い。
図3、図4に示す本発明による半導体装置の第2の実施例は、パッケージとしての機能を維持するため、基本的にはプレート32を半導体チップ1とほぼ同じ大きさにしてある。ただし、このプレート32の一対の角部分は、半導体チップ1をプレート3と張り合わせた時に、位置ズレ(誤差)などによって半導体チップ1の角部分がプレート32の影に隠れないように切除されている。つまり、半導体装置を上側から見た時、切除部分51a、51bから半導体チップ1の一対の角部分が確実に露出するようにプレート32を形成してある。
【0014】
図5、図6には本発明による半導体装置の第3、第4の実施例を示した。
図5に示す半導体装置は、図1に示す半導体装置では1つだけ設けられていた第2の外部接続用端子41を単純に2つに増やしたものである。すなわち、プレート33の対向する辺のほぼ中央に、それぞれプレート33の端から半導体チップ1の表面側に向かって延び、第1の外部接続用端2とほぼ同じ高さでプレート33と回路基板とを接続するための第2の外部接続用端子42aと42bが設けられている。
【0015】
一方、図6に示す半導体装置は、プレート34の四辺全てのほぼ中央に、それぞれ第2の外部接続用端子43a、43b、43c、43dを設けている。
この図6に示す半導体装置は、第2の外部接続用端子43の数を増やすことで、他の実施例よりも電気抵抗の低減と放熱効果の向上を図るものとなっている。なお、図6の半導体装置を上から見た時、半導体チップ1の四辺の大部分は第2の外部接続用端子43a〜43dの影に隠れてしまっている。しかし、半導体チップ1の四つの角部分はプレート34及び第2の外部接続用端子43a〜43dからはみ出すように露出しており、その一対の角部分を利用して外部接続用端子2、43と回路基板の接続パッドとの位置合わせを行うことができる。
【0016】
【発明の効果】
以上に説明したように本発明による半導体装置は、半導体チップの裏面に張り合わされるプレートを、半導体チップの少なくとも一対の角部分がプレートからはみ出すように露出する形状、具体的には、半導体チップよりも平面的に小さい形状、あるいは少なくとも一対の角部分を切除した形状とする。
このような構成とした本発明では、半導体装置の上側からでも半導体チップの位置や姿勢を、露出した半導体チップの四辺、四隅、あるいは一対の角部分を利用して確認することができる。半導体チップの位置や姿勢を確認しながら搭載作業を行えば、位置ズレの原因の一つである「半導体チップのプレートへの張り付け位置の誤差」を排除でき、これにより、半導体装置の外部接続用端子と回路基板の接続パッドとの位置合わせを高精度で行うことが可能となる。
【0017】
【図面の簡単な説明】
【図1】本発明の第1の実施例による半導体装置の側面図(a)および上面図(b)。
【図2】本発明の第1の実施例による半導体装置の斜視図。
【図3】本発明の第2の実施例による半導体装置の側面図(a)および上面図(b)。
【図4】本発明の第2の実施例による半導体装置の斜視図。
【図5】本発明の第3の実施例による半導体装置の側面図(a)および上面図(b)。
【図6】本発明の第4の実施例による半導体装置の側面図(a)および上面図(b)。
【図7】従来のチップサイズパッケージによる半導体装置の構造の一例を説明するための側面図(a)および上面図(b)。
【符号の説明】
1:半導体チップ 2:第1の外部接続用端子(ボールグリッド) 3、31、32、33、34:プレート 4、41、42a、42b、43a、43b、43c、43d:第2の外部接続用端子 5a、5b:切除部分
Claims (5)
- 表面と裏面にそれぞれ電極を有し、表面側電極には回路基板と接続するための第1の外部接続用端子が設けられた半導体チップと、
該半導体チップの裏面側電極と接続されるように該半導体チップの裏面に張り合わされたプレートと、
該プレートの端から該半導体チップの表面側に向かって延び、該第1の外部接続用端子とほぼ同じ高さで該プレートと該回路基板とを接続するよう設けられた第2の外部接続用端子と、
を具備し、
該半導体チップの少なくとも一対の角部分が該プレートからはみ出すように露出していることを特徴とする半導体装置。 - 前記プレートの少なくとも一対の角部分が切除されており、該切除部分からはみ出すように前記半導体チップの角部分が露出していることを特徴とする、請求項1に記載した半導体装置。
- 前記第1の外部接続用端子がボールグリッドアレーで形成され、該第1の外部接続用端子と前記第2の外部接続用端子を回路基板に対向接着することにより該回路基板上に搭載されることを特徴とする、請求項1あるいは請求項2に記載した半導体装置。
- 前記プレートと前記第2の外部接続用端子が一体に形成されている事を特徴とする、請求項1から請求項3のいずれかに記載した半導体装置。
- 前記第2の外部接続用端子が格子状になっていることを特徴とする、請求項1から請求項4のいずれかに記載した半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069240A JP3757212B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069240A JP3757212B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004281603A true JP2004281603A (ja) | 2004-10-07 |
JP3757212B2 JP3757212B2 (ja) | 2006-03-22 |
Family
ID=33286328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003069240A Expired - Fee Related JP3757212B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3757212B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009502026A (ja) * | 2005-07-12 | 2009-01-22 | フェアチャイルド・セミコンダクター・コーポレーション | Mos電界効果トランジスタbgaの折り畳みフレームキャリヤ |
JP2014216508A (ja) * | 2013-04-26 | 2014-11-17 | パナソニック株式会社 | 半導体装置 |
-
2003
- 2003-03-14 JP JP2003069240A patent/JP3757212B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009502026A (ja) * | 2005-07-12 | 2009-01-22 | フェアチャイルド・セミコンダクター・コーポレーション | Mos電界効果トランジスタbgaの折り畳みフレームキャリヤ |
JP4903205B2 (ja) * | 2005-07-12 | 2012-03-28 | フェアチャイルド・セミコンダクター・コーポレーション | フリップチップ・パッケージングされた半導体デバイス及び半導体ダイをパッケージングする方法 |
JP2014216508A (ja) * | 2013-04-26 | 2014-11-17 | パナソニック株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3757212B2 (ja) | 2006-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4750131B2 (ja) | 3軸磁気センサのための単一パッケージの設計 | |
US20110266672A1 (en) | Integrated-circuit attachment structure with solder balls and pins | |
US20040051170A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2001196529A (ja) | 半導体装置及びその配線方法 | |
JP2003133518A (ja) | 半導体モジュール | |
JPH11289024A (ja) | 半導体装置及びその製造方法 | |
JP2003017649A (ja) | 半導体装置及び半導体モジュール | |
JP4062066B2 (ja) | 半導体パッケージ及び積層型半導体パッケージ | |
US20090184405A1 (en) | Package structure | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
TWI683373B (zh) | 電子模組 | |
JP2004281603A (ja) | 半導体装置 | |
JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
JP4577686B2 (ja) | 半導体装置及びその製造方法 | |
JP2006156643A (ja) | 表面実装型発光ダイオード | |
JP3183063B2 (ja) | 半導体装置 | |
JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
JP2003229637A (ja) | レーザダイオード装置及びその実装装置 | |
JPH0832296A (ja) | 電子部品を実装する際の位置合わせ方法 | |
JP2001257289A (ja) | 半導体パッケージ、半導体装置並びに半導体装置の製造方法 | |
JP3185783B2 (ja) | チップの熱圧着用ノズル | |
JP2816496B2 (ja) | 電子部品搭載用基板 | |
JP3670636B2 (ja) | 電子部品を実装した電子装置 | |
JP2001077236A (ja) | 半導体装置及びその接合構造 | |
JPH0720923Y2 (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051226 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |