JP2002534890A - 共鳴トンネルダイオードブリッジを用いたアナログ信号量子化装置 - Google Patents
共鳴トンネルダイオードブリッジを用いたアナログ信号量子化装置Info
- Publication number
- JP2002534890A JP2002534890A JP2000592945A JP2000592945A JP2002534890A JP 2002534890 A JP2002534890 A JP 2002534890A JP 2000592945 A JP2000592945 A JP 2000592945A JP 2000592945 A JP2000592945 A JP 2000592945A JP 2002534890 A JP2002534890 A JP 2002534890A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- clock
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Radar Systems Or Details Thereof (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】
アナログ信号量子化装置は、入力信号を受けるための入力端子、反転入力信号を受けるための反転入力端子、クロック信号を受けるためのクロック端子、および反転クロック信号を受けるための反転クロック端子を含む。第１の負性抵抗素子は、クロック端子と結合している第１の端子と、入力端子と結合しているクロック端子と結合している第２の端子を有する。第２の負性抵抗素子はクロック端子と結合している第３の端子と、反転入力端子と結合している第４の端子とを有する。第３の負性抵抗素子は、反転入力端子と結合している第５の端子と、反転クロック端子と結合している第六の端子とを有する。第４の負性抵抗は、反転入力端子と結合している第七の端子と、反転クロック端子と結合した第八の端子とを有する。出力信号を与えるための出力端子は、入力端子と接続される。反転出力信号を与えるための反転出力端子は、反転入力端子と接続している。
Description
【０００１】 発明の技術分野 本発明は、概して、電子的量子化に関し、特に、共鳴トンネルダイオードブリ
ッジを用いたアナログ信号の量子化装置に関する。
ッジを用いたアナログ信号の量子化装置に関する。
【０００２】 発明の背景 アナログ−デジタル変換器は様々な設計によって作られてきた。従来、これら
の設計はトランジスタを用いて実施されている。例えば、一般的な実施の１つで
は、交差結合した一組のトランジスタが含まれる。しかしながら、アナログ−デ
ジタル変換器にトランジスタを用いて実施するのに関連したいくつかの欠点があ
る。
の設計はトランジスタを用いて実施されている。例えば、一般的な実施の１つで
は、交差結合した一組のトランジスタが含まれる。しかしながら、アナログ−デ
ジタル変換器にトランジスタを用いて実施するのに関連したいくつかの欠点があ
る。
【０００３】 第一に、デジタル回路に用いられる装置はどんどん小さくなっている。これら
の装置は、サイズが小さくなることによって量子力学的効果が現れはじめる。量
子力学的効果により、従来のトランジスタの電気的特性は容認できなくなる。第
二に、トランジスタ利用アナログ−デジタル変換器は、トランジスタのスイッチ
ング速度によって限界となり、いくつかの適用においては遅すぎる。最後に、従
来のトランジスタは二安定状態に限定されている。したがって、トランジスタを
用いた装置は、一般的にはアナログ信号をバイナリデジタル信号にただ変換する
だけで、多値論理に用いるのを難しくしている。
の装置は、サイズが小さくなることによって量子力学的効果が現れはじめる。量
子力学的効果により、従来のトランジスタの電気的特性は容認できなくなる。第
二に、トランジスタ利用アナログ−デジタル変換器は、トランジスタのスイッチ
ング速度によって限界となり、いくつかの適用においては遅すぎる。最後に、従
来のトランジスタは二安定状態に限定されている。したがって、トランジスタを
用いた装置は、一般的にはアナログ信号をバイナリデジタル信号にただ変換する
だけで、多値論理に用いるのを難しくしている。
【０００４】 発明の開示 本発明により、共鳴トンネルダイオードブリッジを用いてアナログ信号を量子
化する装置を提供して、今まで発展してきた量子化装置に伴う欠点や問題点を実
質上除去しまたは減少するものある。
化する装置を提供して、今まで発展してきた量子化装置に伴う欠点や問題点を実
質上除去しまたは減少するものある。
【０００５】 本発明の１つの実施形態においては、共鳴トンネルダイオードブリッジを用い
てアナログ信号を量子化する装置を提供するが、装置は、第１の負性抵抗素子を
含んでいる。第１の負性抵抗素子は、クロック信号を受けるために結合される第
１の端子と、第１の入力信号を受けるために結合される第２の端子を有する。第
２の負性抵抗素子は、クロック信号を受けるために結合される第１の端子と、第
２の入力信号を受けるために結合される第２の端子を有する。第３の負性抵抗素
子は、第１の入力信号を受けるために結合される第１の端子と、反転クロック信
号を受けるために結合される第２の端子を有する。第４の負性抵抗素子は、第２
の入力信号を受けるために結合される第１の端子と、反転クロック信号を受ける
ために結合される第２の端子を有する。出力端子は、第１の負性抵抗素子の第２
の端子、及び第３の負性抵抗素子の第１の端子に結合している。出力端子は出力
信号を出力する。反転出力端子は、第２の負性抵抗素子の第２の端子、及び第４
の負性抵抗の第１の端子に結合している。反転出力端子は反転出力信号を出力す
る。
てアナログ信号を量子化する装置を提供するが、装置は、第１の負性抵抗素子を
含んでいる。第１の負性抵抗素子は、クロック信号を受けるために結合される第
１の端子と、第１の入力信号を受けるために結合される第２の端子を有する。第
２の負性抵抗素子は、クロック信号を受けるために結合される第１の端子と、第
２の入力信号を受けるために結合される第２の端子を有する。第３の負性抵抗素
子は、第１の入力信号を受けるために結合される第１の端子と、反転クロック信
号を受けるために結合される第２の端子を有する。第４の負性抵抗素子は、第２
の入力信号を受けるために結合される第１の端子と、反転クロック信号を受ける
ために結合される第２の端子を有する。出力端子は、第１の負性抵抗素子の第２
の端子、及び第３の負性抵抗素子の第１の端子に結合している。出力端子は出力
信号を出力する。反転出力端子は、第２の負性抵抗素子の第２の端子、及び第４
の負性抵抗の第１の端子に結合している。反転出力端子は反転出力信号を出力す
る。
【０００６】 本発明の技術的長所は、アナログ信号の量子化のために改良した装置の提供を
含んでいる。特に、共鳴トンネルダイオードのような負性抵抗素子が、アナログ
−デジタル変換器の一部として含まれている。したがって、トランジスタに依拠
することが避けられる。その結果として、不利益な量子力学的効果は、最小限に
なるか又は存在せずに、スイッチング速度は上昇し、そして多値論理を用いるこ
とが可能となる。
含んでいる。特に、共鳴トンネルダイオードのような負性抵抗素子が、アナログ
−デジタル変換器の一部として含まれている。したがって、トランジスタに依拠
することが避けられる。その結果として、不利益な量子力学的効果は、最小限に
なるか又は存在せずに、スイッチング速度は上昇し、そして多値論理を用いるこ
とが可能となる。
【０００７】 本発明における他の技術的長所は、以下の図面、説明、及び請求項から、この
分野の専門家にあっては、容易に理解することができるであろう。 ここで、本発明およびその長所のより完全な理解のために、添付の図と関連し
て、以下の説明が参照される。
分野の専門家にあっては、容易に理解することができるであろう。 ここで、本発明およびその長所のより完全な理解のために、添付の図と関連し
て、以下の説明が参照される。
【０００８】 発明の詳細な説明 本発明の好ましい実施の形態及び効果は、図１から図１０を参照して詳細に理
解されるが、ここに同じ番号が同じ部材を示す。
解されるが、ここに同じ番号が同じ部材を示す。
【０００９】 図１は、本発明の教示に基づいて、負性抵抗素子として使用される共鳴トンネ
ルダイオード（ＲＴＤ）１０の模式図である。ＲＴＤ１０は、入力信号を受け取
る入力端子１１と、出力信号を出す出力端子１２と、２つのトンネル障壁層１３
と、量子井戸層１４と、から構成されている。
ルダイオード（ＲＴＤ）１０の模式図である。ＲＴＤ１０は、入力信号を受け取
る入力端子１１と、出力信号を出す出力端子１２と、２つのトンネル障壁層１３
と、量子井戸層１４と、から構成されている。
【００１０】 図２は、ＲＴＤ１０のような負性抵抗素子の、電圧に対する電流の関係を示す
グラフである。このＩ−Ｖ曲線の形状は、トンネル障壁層１３と量子井戸層１４
の厚さを非常に薄くした場合に現れる量子効果に依存する。層１３及び１４の厚
さは、大体、１０〜２０原子厚みである。
グラフである。このＩ−Ｖ曲線の形状は、トンネル障壁層１３と量子井戸層１４
の厚さを非常に薄くした場合に現れる量子効果に依存する。層１３及び１４の厚
さは、大体、１０〜２０原子厚みである。
【００１１】 微小振幅の電圧が入力端子１１に印加されると、電子は２つのトンネル障壁層
１３をトンネリングしない。これは、無視できる程度の電流しか流れないこと、
及びＲＴＤ１０のスイッチが切れているためである。電圧を大きくしていくと、
入力端子１１で受け取る電子のエネルギーも増加し、これら電子の波長は減少す
る。入力端子１１が特定の電圧レベルに達すると、電子の波長の特定の値が量子
井戸層１４の内部に適合（fit）するようになる。この点で、一つのトンネル障
壁層１３をトンネリングする電子が量子井戸層１４の中に留まり、共鳴状態とな
る。これにより、電子は第２のトンネル障壁層１３をトンネリングして出力端子
１２に到達することが可能となる。このようにして、入力端子１１から出力端子
１２への電流の流れが完成し、ＲＴＤ１０のスイッチが入る。しかし、電圧レベ
ルが増加し続けると、終には、電子はトンネル障壁層１３をトンネリングするに
必要な波長を持つことができず、ＲＴＤ１０のスイッチが切れる。ＲＴＤ１０の
ような負性抵抗素子のこのような特性、すなわち、電圧を増加させた時、オン状
態とオフ状態との間を交互にスイッチングする特性は、図２に示した３つの安定
状態の中の一つの状態で動作するように電圧を印加することを可能にする。これ
らの３つの安定状態とは、負バイアスの谷領域１６、プレピーク領域１７、そし
て正バイアスの谷領域１８である。
１３をトンネリングしない。これは、無視できる程度の電流しか流れないこと、
及びＲＴＤ１０のスイッチが切れているためである。電圧を大きくしていくと、
入力端子１１で受け取る電子のエネルギーも増加し、これら電子の波長は減少す
る。入力端子１１が特定の電圧レベルに達すると、電子の波長の特定の値が量子
井戸層１４の内部に適合（fit）するようになる。この点で、一つのトンネル障
壁層１３をトンネリングする電子が量子井戸層１４の中に留まり、共鳴状態とな
る。これにより、電子は第２のトンネル障壁層１３をトンネリングして出力端子
１２に到達することが可能となる。このようにして、入力端子１１から出力端子
１２への電流の流れが完成し、ＲＴＤ１０のスイッチが入る。しかし、電圧レベ
ルが増加し続けると、終には、電子はトンネル障壁層１３をトンネリングするに
必要な波長を持つことができず、ＲＴＤ１０のスイッチが切れる。ＲＴＤ１０の
ような負性抵抗素子のこのような特性、すなわち、電圧を増加させた時、オン状
態とオフ状態との間を交互にスイッチングする特性は、図２に示した３つの安定
状態の中の一つの状態で動作するように電圧を印加することを可能にする。これ
らの３つの安定状態とは、負バイアスの谷領域１６、プレピーク領域１７、そし
て正バイアスの谷領域１８である。
【００１２】 ＲＴＤ１０のトンネル障壁層１３と量子井戸層１４とを非常に薄くした場合に
現れる別の特性は、スイッチング速度に関するものである。これらの層１３と１
４は、１０〜２０原子厚み程度であるので、電子は、入力端子１１から出力端子
１２まで約０．０１μを移動するだけで良い。この短い距離により、ＲＴＤ１０
は非常に速い速度でスイッチのオンとオフとを行うことができる。
現れる別の特性は、スイッチング速度に関するものである。これらの層１３と１
４は、１０〜２０原子厚み程度であるので、電子は、入力端子１１から出力端子
１２まで約０．０１μを移動するだけで良い。この短い距離により、ＲＴＤ１０
は非常に速い速度でスイッチのオンとオフとを行うことができる。
【００１３】 図３と図４は、本発明に基づいてアナログ信号を量子化する装置２０と４０を
示す回路図である。装置２０と４０は、第１の共鳴トンネルダイオード２２と、
第２の共鳴トンネルダイオード２４とで構成されている。装置２０と４０は、ま
た、アナログ入力信号を受ける入力端子２６と、クロック信号を受けるクロック
端子２８と、反転クロック信号を受け取る反転クロック端子３０と、量子化され
た出力信号を出す出力端子３２と、から構成されている。
示す回路図である。装置２０と４０は、第１の共鳴トンネルダイオード２２と、
第２の共鳴トンネルダイオード２４とで構成されている。装置２０と４０は、ま
た、アナログ入力信号を受ける入力端子２６と、クロック信号を受けるクロック
端子２８と、反転クロック信号を受け取る反転クロック端子３０と、量子化され
た出力信号を出す出力端子３２と、から構成されている。
【００１４】 本発明の一実施の形態によれば、入力端子２６で受けた入力は、電流可変信号
からなり、一方、出力端子３２での出力は電圧可変信号からなる。装置２０と４
０の一つの実施において、入力信号はＸバンド領域（１０ＧＨｚ以上）で変化す
る。図３の装置２０において、ＲＴＤ２２と２４は、クロック端子２８に対して
同電圧にバイアスされている。図４の装置４０において、ＲＴＤ２２と２４は、
それぞれ、並列に接続され、互いに逆方向にバイアスされた対から成る。
からなり、一方、出力端子３２での出力は電圧可変信号からなる。装置２０と４
０の一つの実施において、入力信号はＸバンド領域（１０ＧＨｚ以上）で変化す
る。図３の装置２０において、ＲＴＤ２２と２４は、クロック端子２８に対して
同電圧にバイアスされている。図４の装置４０において、ＲＴＤ２２と２４は、
それぞれ、並列に接続され、互いに逆方向にバイアスされた対から成る。
【００１５】 本発明によれば、出力端子３２は、入力信号が第１の閾値よりも大きい時は＋
１の電圧信号を出力し、入力信号が第２の閾値よりも小さい時は−１の電圧信号
を出力し、入力信号が第１と第２の閾値の間にある時はゼロの電圧信号を出力す
る。
１の電圧信号を出力し、入力信号が第２の閾値よりも小さい時は−１の電圧信号
を出力し、入力信号が第１と第２の閾値の間にある時はゼロの電圧信号を出力す
る。
【００１６】 図３に示した実施の形態において、装置２０は１個のＲＴＤ２２と１個のＲＴ
Ｄ２４とから成る。この実施の形態は、よりコンパクトな配置を提供するもので
あり、図４に示した実施の形態、すなわち、ＲＴＤ２２と２４がそれぞれ対で構
成されているものよりも高速で動作する。しかし、図４に示した実施の形態は、
より対称的な配置を提供し、図３に示した実施の形態に存在する可能性のある偶
数次高調波を減少させることができる。
Ｄ２４とから成る。この実施の形態は、よりコンパクトな配置を提供するもので
あり、図４に示した実施の形態、すなわち、ＲＴＤ２２と２４がそれぞれ対で構
成されているものよりも高速で動作する。しかし、図４に示した実施の形態は、
より対称的な配置を提供し、図３に示した実施の形態に存在する可能性のある偶
数次高調波を減少させることができる。
【００１７】 図５,６,７は、本発明に基づいてアナログ信号を量子化するブリッジ５０,７
０,８０を示す回路図である。ブリッジ５０,７０,８０は、第１の共鳴トンネル
ダイオード５２と、第２の共鳴トンネルダイオード５４と、第３の共鳴トンネル
ダイオード５６と、第４の共鳴トンネルダイオード５８と、から成る。ブリッジ
５０,７０,８０は、また、入力信号を受け取る入力端子６０と、反転入力信号を
受け取る反転入力端子６２と、クロック信号を受け取るクロック端子６４と、反
転クロック信号を受け取る反転クロック端子６６と、から成る。別の実施の形態
では、反転入力信号を受け取る反転入力端子６２に、基準信号を受け取る基準端
子を用いることができる。
０,８０を示す回路図である。ブリッジ５０,７０,８０は、第１の共鳴トンネル
ダイオード５２と、第２の共鳴トンネルダイオード５４と、第３の共鳴トンネル
ダイオード５６と、第４の共鳴トンネルダイオード５８と、から成る。ブリッジ
５０,７０,８０は、また、入力信号を受け取る入力端子６０と、反転入力信号を
受け取る反転入力端子６２と、クロック信号を受け取るクロック端子６４と、反
転クロック信号を受け取る反転クロック端子６６と、から成る。別の実施の形態
では、反転入力信号を受け取る反転入力端子６２に、基準信号を受け取る基準端
子を用いることができる。
【００１８】 図５に示した実施の形態において、ＲＴＤ５２，５４，５６，５８は、それぞ
れ、クロック端子６４に対し、同じ電圧をバイアスされている。図６に示した実
施の形態では、ＲＴＤ５２，５４，５６，５８は、それぞれ、並列に接続され、
互いに逆方向にバイアスされた一対のダイオードから構成されている。図７に示
した装置８０は、第５の共鳴トンネルダイオード８２を含んでいる。この実施の
形態では、ＲＴＤ５２，５４，５６，５８，８２は、それぞれ、クロック端子６
４に対し、同じ電圧をバイアスされている。しかし、別の形態として、ＲＴＤ５
２，５４，５６，５８，８２は、それぞれ、並列に接続され、互いに逆方向にバ
イアスされた一対のＲＴＤから構成されても良い。
れ、クロック端子６４に対し、同じ電圧をバイアスされている。図６に示した実
施の形態では、ＲＴＤ５２，５４，５６，５８は、それぞれ、並列に接続され、
互いに逆方向にバイアスされた一対のダイオードから構成されている。図７に示
した装置８０は、第５の共鳴トンネルダイオード８２を含んでいる。この実施の
形態では、ＲＴＤ５２，５４，５６，５８，８２は、それぞれ、クロック端子６
４に対し、同じ電圧をバイアスされている。しかし、別の形態として、ＲＴＤ５
２，５４，５６，５８，８２は、それぞれ、並列に接続され、互いに逆方向にバ
イアスされた一対のＲＴＤから構成されても良い。
【００１９】 ブリッジ５０,７０では、ＲＴＤ５２，５４，５６，５８は、入力電流がゼロ
の時、プレピーク領域１７で動作する（図２参照）。これにより、ゼロの出力信
号が出力される。しかし、入力電流が特定のレベルに達すると、非対称性により
−１又は＋１の出力信号が出力される。
の時、プレピーク領域１７で動作する（図２参照）。これにより、ゼロの出力信
号が出力される。しかし、入力電流が特定のレベルに達すると、非対称性により
−１又は＋１の出力信号が出力される。
【００２０】 クロック信号のレベルが増加する時に、出力信号が−１又は＋１のいずれにな
るかの決定がなされる。この場合、ブリッジ５０,７０は、正電位にバイアスさ
れ、ＲＴＤ５２，５４，５６，５８の内の２つは、負バイアスの谷領域１６で−
１Ｖの出力信号を出力するか、あるいは、正バイアスの谷領域１８で＋１Ｖの出
力信号を出力するように動作する。もし入力電流レベルによりＲＴＤ５２が切換
わると、ＲＴＤ５８も切換わる。しかし、もし入力電流レベルによりＲＴＤ５４
が切換わると、ＲＴＤ５６は２番目に切換わる。もしＲＴＤ５２，５８が切換わ
ると、出力信号は＋１Ｖになり、ＲＴＤ５４，５６が切換わると、出力信号は−
１Ｖになる。
るかの決定がなされる。この場合、ブリッジ５０,７０は、正電位にバイアスさ
れ、ＲＴＤ５２，５４，５６，５８の内の２つは、負バイアスの谷領域１６で−
１Ｖの出力信号を出力するか、あるいは、正バイアスの谷領域１８で＋１Ｖの出
力信号を出力するように動作する。もし入力電流レベルによりＲＴＤ５２が切換
わると、ＲＴＤ５８も切換わる。しかし、もし入力電流レベルによりＲＴＤ５４
が切換わると、ＲＴＤ５６は２番目に切換わる。もしＲＴＤ５２，５８が切換わ
ると、出力信号は＋１Ｖになり、ＲＴＤ５４，５６が切換わると、出力信号は−
１Ｖになる。
【００２１】 クロック信号のレベルが減少する時に、出力信号が−１又は＋１のいずれにな
るかの決定がなされる。この場合、ブリッジ５０,７０は、負電位にバイアスさ
れ、ＲＴＤ５２，５４，５６，５８の内の２つは、クロック信号の増加に関係し
て説明したように、負バイアスの谷領域１６、図２を参照、又は正バイアスの谷
領域１８のいずれかの状態に強いられる。前述のように、ＲＴＤ５２，５８ある
いはＲＴＤ５４，５６のいずれかが切換わる。しかし、この場合、もしＲＴＤ５
２，５８が切換わると、出力信号は−１であり、もしＲＴＤ５４，５６が切換わ
ると、出力信号は＋１である。
るかの決定がなされる。この場合、ブリッジ５０,７０は、負電位にバイアスさ
れ、ＲＴＤ５２，５４，５６，５８の内の２つは、クロック信号の増加に関係し
て説明したように、負バイアスの谷領域１６、図２を参照、又は正バイアスの谷
領域１８のいずれかの状態に強いられる。前述のように、ＲＴＤ５２，５８ある
いはＲＴＤ５４，５６のいずれかが切換わる。しかし、この場合、もしＲＴＤ５
２，５８が切換わると、出力信号は−１であり、もしＲＴＤ５４，５６が切換わ
ると、出力信号は＋１である。
【００２２】 ブリッジ８０では、第５のＲＴＤ８２は非対称性を作り出す。すなわち、ＲＴ
Ｄの対である、５２と５８、又は５４と５６のいずれか一方が、負バイアスの谷
領域１６又は正バイアスの谷領域１８の状態をとるように強いられる。この配置
では、出力信号ゼロをもたらすような入力信号は実質的に有り得ない。そのため
、ブリッジ８０が第５のＲＴＤを含むような実施の形態においては、出力信号は
３値の代わりに２値になる。
Ｄの対である、５２と５８、又は５４と５６のいずれか一方が、負バイアスの谷
領域１６又は正バイアスの谷領域１８の状態をとるように強いられる。この配置
では、出力信号ゼロをもたらすような入力信号は実質的に有り得ない。そのため
、ブリッジ８０が第５のＲＴＤを含むような実施の形態においては、出力信号は
３値の代わりに２値になる。
【００２３】 ブリッジ５０と７０の場合のように、ブリッジ８０は、クロックが増加した時
とクロックが減少した時の両方の出力信号の値を決定する。したがって、ブリッ
ジ５０，７０，８０は、各クロックサイクルに対し、２つの出力を行う。例えば
、１秒当り２５ギガのサンプリングを行うには、１２．５ＧＨｚのクロックで十
分である。
とクロックが減少した時の両方の出力信号の値を決定する。したがって、ブリッ
ジ５０，７０，８０は、各クロックサイクルに対し、２つの出力を行う。例えば
、１秒当り２５ギガのサンプリングを行うには、１２．５ＧＨｚのクロックで十
分である。
【００２４】 図５および７に示す実施形態では、シングルＲＴＤ５２、５４、５６、５８と
、図７のＲＴＤ８２とがブリッジを備えており、これらは図６に示される実施形
態よりも小型の設計であり、より高速で作用する。しかしながら、図６の実施形
態はより対称で、図５および７に示される実施形態に存在し得る偶数次高調波を
減少させる。
、図７のＲＴＤ８２とがブリッジを備えており、これらは図６に示される実施形
態よりも小型の設計であり、より高速で作用する。しかしながら、図６の実施形
態はより対称で、図５および７に示される実施形態に存在し得る偶数次高調波を
減少させる。
【００２５】 図８は、直結動作モードにおけるアナログ信号を量子化するための装置９０を
示す回路図である。装置９０は、図５、６または７に示される実施形態の１つに
よって構成されたブリッジ１００を有する。このように、ブリッジ１００は、ア
ナログ入力信号を受けるための入力端子６０と、反転入力信号を受けるための反
転入力端子６２と、クロック信号を受けるためのクロック端子６４と、反転クロ
ック信号を受けるための反転クロック端子６６とを有する。あるいは他の実施形
態では、反転入力信号を受けるための反転入力端子６２は、基準信号を受けるた
めの基準端子であってもよい。
示す回路図である。装置９０は、図５、６または７に示される実施形態の１つに
よって構成されたブリッジ１００を有する。このように、ブリッジ１００は、ア
ナログ入力信号を受けるための入力端子６０と、反転入力信号を受けるための反
転入力端子６２と、クロック信号を受けるためのクロック端子６４と、反転クロ
ック信号を受けるための反転クロック端子６６とを有する。あるいは他の実施形
態では、反転入力信号を受けるための反転入力端子６２は、基準信号を受けるた
めの基準端子であってもよい。
【００２６】 図８に示す実施形態によると、入力は、装置入力端子１０２で受けた電圧可変
信号を有する。反転入力信号は装置入力端子１０４で受信される。入力増幅器１
０６は、入力端子６０と反転入力端子６２とにそれぞれ接続された出力を有し、
入力信号および反転入力信号は、入力増幅器１０６の入力端子６０および反転入
力端子６２にそれぞれ印加される。同様に、クロック信号はクロック入力端子１
０８で受けて、反転クロック信号はクロック入力端子１１０で受ける。クロック
信号および反転クロック信号は、クロック増幅器１１２に付与され、クロック増
幅器１１２は、クロック端子６４に付与される第１の出力と、クロック端子６６
に付与される第２の出力とをそれぞれ有している。
信号を有する。反転入力信号は装置入力端子１０４で受信される。入力増幅器１
０６は、入力端子６０と反転入力端子６２とにそれぞれ接続された出力を有し、
入力信号および反転入力信号は、入力増幅器１０６の入力端子６０および反転入
力端子６２にそれぞれ印加される。同様に、クロック信号はクロック入力端子１
０８で受けて、反転クロック信号はクロック入力端子１１０で受ける。クロック
信号および反転クロック信号は、クロック増幅器１１２に付与され、クロック増
幅器１１２は、クロック端子６４に付与される第１の出力と、クロック端子６６
に付与される第２の出力とをそれぞれ有している。
【００２７】 装置９０からの出力信号は装置出力端子１１４で与えられ、反転装置出力は反
転装置出力端子１１６で与えられる。一つの実施形態では、出力は、電流が可変
する信号を有する。装置出力端子１１４は、ブリッジ１００の入力端子６０に結
合されており、反転装置出力端子１１６は、ブリッジ１００の反転入力端子６２
に結合されている。
転装置出力端子１１６で与えられる。一つの実施形態では、出力は、電流が可変
する信号を有する。装置出力端子１１４は、ブリッジ１００の入力端子６０に結
合されており、反転装置出力端子１１６は、ブリッジ１００の反転入力端子６２
に結合されている。
【００２８】 ブリッジ１００が図５または図６に従って構成される場合には、出力信号は、
−１、０、および＋１で表される３つのレベルを有する。本発明によると、入力
増幅器１０６は、入力信号および反転入力信号を増幅し、クロック増幅器１１２
は、クロック信号を増幅する。この増幅によって、第１の閾値よりも入力信号が
大きい場合に、出力信号に＋１が形成され、第２の閾値よりも入力信号が小さい
場合に、出力信号に−１が形成され、第１の閾値と第２の閾値との間に入力信号
がある場合に、出力信号に０が形成される。
−１、０、および＋１で表される３つのレベルを有する。本発明によると、入力
増幅器１０６は、入力信号および反転入力信号を増幅し、クロック増幅器１１２
は、クロック信号を増幅する。この増幅によって、第１の閾値よりも入力信号が
大きい場合に、出力信号に＋１が形成され、第２の閾値よりも入力信号が小さい
場合に、出力信号に−１が形成され、第１の閾値と第２の閾値との間に入力信号
がある場合に、出力信号に０が形成される。
【００２９】 図７に従ってブリッジ１００が構成された場合、出力信号は−１および＋１に
よって表される２つのレベルのうちの１つを有する。本発明によると、入力増幅
器１０６は、入力信号および反転入力信号を増幅させ、クロック増幅器１１２は
クロック信号および反転クロック信号を増幅させる。この増幅によって、第１の
閾値よりも入力信号が大きい場合に、出力信号に＋１が形成され、第２の閾値よ
りも入力信号が小さい場合に、出力信号に−１が形成される。
よって表される２つのレベルのうちの１つを有する。本発明によると、入力増幅
器１０６は、入力信号および反転入力信号を増幅させ、クロック増幅器１１２は
クロック信号および反転クロック信号を増幅させる。この増幅によって、第１の
閾値よりも入力信号が大きい場合に、出力信号に＋１が形成され、第２の閾値よ
りも入力信号が小さい場合に、出力信号に−１が形成される。
【００３０】 図９は、容量結合動作モードでアナログ信号を量子化するための装置１２０の
回路図である。装置１２０は、図５、図６または図７に示された実施形態のうち
の１つに従って構成されたブリッジ１００を有する。このように、ブリッジ１０
０は、アナログ入力信号を受けるための入力端子６０と、反転入力信号を受ける
ための反転入力端子６２と、クロック信号を受けるためのクロック端子と、反転
クロック信号を受けるための反転クロック端子６６とを有する。あるいは、他の
実施形態によると、反転入力信号を受けるための反転入力端子６２は、基準信号
を受けるための基準端子であってもよい。
回路図である。装置１２０は、図５、図６または図７に示された実施形態のうち
の１つに従って構成されたブリッジ１００を有する。このように、ブリッジ１０
０は、アナログ入力信号を受けるための入力端子６０と、反転入力信号を受ける
ための反転入力端子６２と、クロック信号を受けるためのクロック端子と、反転
クロック信号を受けるための反転クロック端子６６とを有する。あるいは、他の
実施形態によると、反転入力信号を受けるための反転入力端子６２は、基準信号
を受けるための基準端子であってもよい。
【００３１】 図９に示される実施形態によると、入力は、装置入力端子１０２で受けた電流
可変信号を有する。反転入力信号は、装置入力端子１０４で受ける。入力信号お
よび反転入力信号は、それぞれ、入力増幅器１０６の入力端子６０および反転入
力端子６２に与えられ、入力増幅器１０６は、入力端子６０に接続された出力と
、反転入力端子６２に接続された出力とを、それぞれ、有する。これと同様に、
クロック信号はクロック入力端子１０８で受けて、反転クロック信号はクロック
入力端子１１０で受ける。クロック信号と反転クロック信号とはそれぞれ、抵抗
器１２４とキャパシタ１２６に印加され、次に、クロック端子６４および反転ク
ロック端子６６に、それぞれ、接続される。
可変信号を有する。反転入力信号は、装置入力端子１０４で受ける。入力信号お
よび反転入力信号は、それぞれ、入力増幅器１０６の入力端子６０および反転入
力端子６２に与えられ、入力増幅器１０６は、入力端子６０に接続された出力と
、反転入力端子６２に接続された出力とを、それぞれ、有する。これと同様に、
クロック信号はクロック入力端子１０８で受けて、反転クロック信号はクロック
入力端子１１０で受ける。クロック信号と反転クロック信号とはそれぞれ、抵抗
器１２４とキャパシタ１２６に印加され、次に、クロック端子６４および反転ク
ロック端子６６に、それぞれ、接続される。
【００３２】 出力信号は、装置出力端子１１４で装置１２０から与えられ、反転出力信号は
、反転装置出力端子１１６で与えられる。出力は、電圧可変信号を含む。装置出
力端子１１４は、入力端子６０でブリッジ１００に結合され、反転装置出力端子
１１６は、反転入力端子６２でブリッジ１００に結合される。
、反転装置出力端子１１６で与えられる。出力は、電圧可変信号を含む。装置出
力端子１１４は、入力端子６０でブリッジ１００に結合され、反転装置出力端子
１１６は、反転入力端子６２でブリッジ１００に結合される。
【００３３】 図９に示される容量結合動作モードにおいて、ブリッジ１００が、図５、図６
または図７に示される実施形態に従って構成されるか否かに拘わらず、出力は−
１と＋１とで表される２つのレベルのうちの１つを有する。本発明によると、入
力増幅器１０６は、入力信号および反転入力信号を増幅させる。装置１２０に対
して、入力信号が第１の閾値よりも大きい場合、装置出力１１４における出力信
号は＋１であり、入力信号が第２の閾値よりも小さい場合、−１である。
または図７に示される実施形態に従って構成されるか否かに拘わらず、出力は−
１と＋１とで表される２つのレベルのうちの１つを有する。本発明によると、入
力増幅器１０６は、入力信号および反転入力信号を増幅させる。装置１２０に対
して、入力信号が第１の閾値よりも大きい場合、装置出力１１４における出力信
号は＋１であり、入力信号が第２の閾値よりも小さい場合、−１である。
【００３４】 図１０は、本発明に係る連続−時間変調器１３０を示す回路図である。 変調器１３０は、図５、図６及び図７に示す実施形態の１つであるブリッジ１０
０を備える。そして、ブリッジ１００は、アナログ入力信号を受け取るための入
力端子６０と、反転入力信号を受けるための反転入力端子６２と、クロック信号
を受け取るためのクロック端子６４と、反転クロック信号を受け取るための反転
クロック端子６６とを備える。他の実施形態では、反転入力信号を受け取るため
の反転入力端子６２は、リファレンス信号を受け取るためのリファレンス端子で
あっても良い。
０を備える。そして、ブリッジ１００は、アナログ入力信号を受け取るための入
力端子６０と、反転入力信号を受けるための反転入力端子６２と、クロック信号
を受け取るためのクロック端子６４と、反転クロック信号を受け取るための反転
クロック端子６６とを備える。他の実施形態では、反転入力信号を受け取るため
の反転入力端子６２は、リファレンス信号を受け取るためのリファレンス端子で
あっても良い。
【００３５】 図１０に示した変調器の場合、入力には電流の変化する信号が含まれ、その入
力はシステム入力端子１３２に入力される。反転入力信号は、システム入力端子
１３３によって受け取られる。入力信号と、反転された入力信号は、入力増幅器
１３４に送られる。入力増幅器１３４は、接続配線１３６及び１３８の各々に出
力を有する。配線１３６及び１３８は、各々、ブリッジ増幅器１４４の端子１４
０及び１４２に接続している。ブリッジ増幅器１４４は、１４６及び１４８に接
続する配線に出力している。接続配線１４６及び１４８は、各々、入力端子６０
と反転入力端子６２に接続している。また、入力端子６０及び反転入力端子には
、接続配線１５０及び１５２が接続している。これらの接続配線は、端子６０及
び６２における信号をフィードバック増幅器１５４に送り、フィードバック増幅
器１５４は、接続配線１５６及び１５８に出力している。接続配線１５６及び１
５８は、各々、端子１４０及び１４２につながれており、これによってブリッジ
信号をブリッジ増幅器１４４にフィードバックする。キャパシタ１６０は、接続
配線１３６と１３８の間を容量性結合にしている。
力はシステム入力端子１３２に入力される。反転入力信号は、システム入力端子
１３３によって受け取られる。入力信号と、反転された入力信号は、入力増幅器
１３４に送られる。入力増幅器１３４は、接続配線１３６及び１３８の各々に出
力を有する。配線１３６及び１３８は、各々、ブリッジ増幅器１４４の端子１４
０及び１４２に接続している。ブリッジ増幅器１４４は、１４６及び１４８に接
続する配線に出力している。接続配線１４６及び１４８は、各々、入力端子６０
と反転入力端子６２に接続している。また、入力端子６０及び反転入力端子には
、接続配線１５０及び１５２が接続している。これらの接続配線は、端子６０及
び６２における信号をフィードバック増幅器１５４に送り、フィードバック増幅
器１５４は、接続配線１５６及び１５８に出力している。接続配線１５６及び１
５８は、各々、端子１４０及び１４２につながれており、これによってブリッジ
信号をブリッジ増幅器１４４にフィードバックする。キャパシタ１６０は、接続
配線１３６と１３８の間を容量性結合にしている。
【００３６】 クロック信号は、クロック入力端子１６２に入力され、反転されたクロック信
号は、反転クロック入力端子１６４で入力される。クロック信号と反転クロック
信号は、クロック増幅器１６６に送られる。クロック増幅器１６６は、接続配線
１６８及び１７０に出力している。接続配線１６８及び１７０は、各々、クロッ
ク端子６４及び反転クロック端子６６に接続されている。
号は、反転クロック入力端子１６４で入力される。クロック信号と反転クロック
信号は、クロック増幅器１６６に送られる。クロック増幅器１６６は、接続配線
１６８及び１７０に出力している。接続配線１６８及び１７０は、各々、クロッ
ク端子６４及び反転クロック端子６６に接続されている。
【００３７】 また、変調器１３０は、出力信号用の出力端子１７２と、反転出力信号用の反
転出力端子１７４を備える。出力には、電圧の変化する信号が含まれる。出力端
子１７２は、入力端子６０においてブリッジ１００に接続されている。反転出力
端子１７４は、反転入力端子６２においてブリッジ１００に接続されている。
転出力端子１７４を備える。出力には、電圧の変化する信号が含まれる。出力端
子１７２は、入力端子６０においてブリッジ１００に接続されている。反転出力
端子１７４は、反転入力端子６２においてブリッジ１００に接続されている。
【００３８】 ブリッジ１００が、図５及び６の態様に従って構成されている場合、出力信号
は、−１、０、＋１で表される３つのレベルのいずれかを有する。本発明によれ
ば、入力増幅器１３４は、入力信号と反転入力信号とを増幅し、ブリッジ増幅器
１４４は、端子１４０及び１４２において受けた信号の増幅を行い、フィードバ
ック増幅器１５４は、接続配線１５０及び１５２上に受信された信号の増幅を行
い、クロック増幅器１６６は、クロック信号と反転クロック信号を増幅する。変
調器１３０については、端子１７２における出力信号は、入力信号が第１のしき
い値よりも大きければ＋１であり、入力信号が第２のしきい値よりも小さければ
−１であり、入力信号が第１のしきい値と第２のしきい値の間にあれば０である
。
は、−１、０、＋１で表される３つのレベルのいずれかを有する。本発明によれ
ば、入力増幅器１３４は、入力信号と反転入力信号とを増幅し、ブリッジ増幅器
１４４は、端子１４０及び１４２において受けた信号の増幅を行い、フィードバ
ック増幅器１５４は、接続配線１５０及び１５２上に受信された信号の増幅を行
い、クロック増幅器１６６は、クロック信号と反転クロック信号を増幅する。変
調器１３０については、端子１７２における出力信号は、入力信号が第１のしき
い値よりも大きければ＋１であり、入力信号が第２のしきい値よりも小さければ
−１であり、入力信号が第１のしきい値と第２のしきい値の間にあれば０である
。
【００３９】 ブリッジ１００が、図７の態様に従って構成されている場合、出力信号は、−
１と＋１で表される２つのレベルの一方を有する。入力増幅器１３４は、そこに
送られた信号を増幅し、ブリッジ増幅器１４４は、受信した信号を増幅し、フィ
ードバック増幅器１５４は、それへの入力を増幅し、クロック増幅器１６６は、
クロック信号を増幅する。出力端子１７２では、入力信号が第１のしきい値より
も大きければ＋１であり、入力信号が第２のしきい値よりも小さければ−１であ
る。
１と＋１で表される２つのレベルの一方を有する。入力増幅器１３４は、そこに
送られた信号を増幅し、ブリッジ増幅器１４４は、受信した信号を増幅し、フィ
ードバック増幅器１５４は、それへの入力を増幅し、クロック増幅器１６６は、
クロック信号を増幅する。出力端子１７２では、入力信号が第１のしきい値より
も大きければ＋１であり、入力信号が第２のしきい値よりも小さければ−１であ
る。
【００４０】 クロック増幅器１６６による増幅度は、ブリッジ増幅器１４４による増幅度よ
りも、４倍から１０倍大きい。このことは、デジタル信号の出力を高めており、
その結果アナログフィードバックが相対的に減少している。また、このことは、
出力抵抗を下げ、スピードと感度の両方を増加させる。
りも、４倍から１０倍大きい。このことは、デジタル信号の出力を高めており、
その結果アナログフィードバックが相対的に減少している。また、このことは、
出力抵抗を下げ、スピードと感度の両方を増加させる。
【００４１】 本発明を、種々の実施形態について説明したが、この分野の専門家であれば種
々の変形が可能である。本発明は、そうした変形もクレームの技術的範囲に属す
るものとして包含することを意図したものである。
々の変形が可能である。本発明は、そうした変形もクレームの技術的範囲に属す
るものとして包含することを意図したものである。
【図１】 本発明の説明に従った負性抵抗素子として用いるための共鳴トン
ネルダイオード（ＲＴＤ）の概略図である。
ネルダイオード（ＲＴＤ）の概略図である。
【図２】 図１に示した負性抵抗素子の、電圧に対する電流のグラフである
。
。
【図３】 本発明の第一実施例にしたがって、アナログ信号を量子化する装
置を示した回路図である。
置を示した回路図である。
【図４】 本発明の第二実施例によるアナログ信号量子化装置を示した回路
図である。
図である。
【図５】 本発明のさらなる実施例にしたがって、アナログ信号を量子化す
るためのブリッジを示した回路図である。
るためのブリッジを示した回路図である。
【図６】 本発明のさらなる実施例にしたがって、アナログ信号量子化のた
めのブリッジを示した回路図である。
めのブリッジを示した回路図である。
【図７】 本発明のさらなる実施例によるアナログ信号量子化のためのブリ
ッジを示した回路図である。
ッジを示した回路図である。
【図８】 直結動作モードにある図５、６及び７のブリッジを示した回路図
である。、
である。、
【図９】 容量結合型動作モードにある図５、６及び７のブリッジを示した
回路図である。
回路図である。
【図１０】 本発明の他の実施例にしたがって構成された連続時間変調器の
回路図である。
回路図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ
Claims (22)
- 【請求項１】 クロック信号を受けるための結合した第１の端子と、第１の
入力信号を受けるために結合した第２の端子と、を有する第１の負性抵抗素子と
、 クロック信号を受けるために結合した第１の端子と、第２の入力信号を受ける
ために結合した第２の端子とを、有する第２の負性抵抗素子と、 第１の入力信号を受けるために結合された第１の端子と、反転クロック信号を
受けるために結合された第２の端子と、を有する第３の負性抵抗素子と、 第２の入力信号を受けるために結合された第１の端子と、反転クロック信号を
受けるために結合された第２の端子と、を有する第４の負性抵抗素子と、 第１の負性抵抗素子の第２の端子と第３の負性抵抗素子の第１の端子とに接続
されて出力信号を出す出力端子と、 第２の負性抵抗素子の第２の端端子と第４の負性抵抗素子の第１の端子と接続
されて反転出力信号を出す反転出力端子と、 を含むアナログ信号量子化装置。 - 【請求項２】 第１、第２、第３及び第４の負性抵抗素子が各々、共振トン
ネルダイオードである請求項１の装置。 - 【請求項３】 さらに、クロック信号に対して、第１、第２、第３及び第４
の負性抵抗素子をバイアスする手段を含む請求項１の装置。 - 【請求項４】 第１、第２、第３及び第４の負性抵抗素子が各々、並列の第
１と第２のトンネルダイオードとを含み、第１のトンネルダイオードが、第２の
トンネルダイオードに対して反対にバイアスされている請求項１の装置。 - 【請求項５】 第１及び第２の入力信号が、可変電流を含む成る請求項１の
装置。 - 【請求項６】 出力信号が可変電圧を含む請求項１の装置。
- 【請求項７】 出力信号が、−１、０、＋１で表せる３水準の１つである請
求項１の装置。 - 【請求項８】 第１の入力信号が、Ｘバンド領域の信号である請求項１の装
置。 - 【請求項９】 さらに、クロック信号を受ける第１の端子と、反転クロック
信号を受ける第２の端子と、を有する第５の負性抵抗素子を含む請求項１の装置
。 - 【請求項１０】 第１、第２、第３、第４及び第５の負性抵抗素子が各々、
共振トンネルダイオードを含む請求項９の装置。 - 【請求項１１】 さらに、クロック端子に対して第１、第２、第３及び第４
の負性抵抗素子をバイアスする手段を含む請求項１の装置。 - 【請求項１２】 第１、第２、第３及び第４の負性抵抗素子が各々、平行な
第１の共振トンネルダイオードと第２の共振トンネルダイオードを含み、第１の
共振トンネルダイオードが、第２の共振トンネルダイオードとは反対にバイアス
されている請求項９の装置。 - 【請求項１３】 第１及び第２の入力信号が、可変電流を含む請求項９の装
置。 - 【請求項１４】 出力信号が、可変電圧を含む請求項９の装置。
- 【請求項１５】 出力信号が、−１、０、＋１で表せる３水準の１つである
請求項９の装置。 - 【請求項１６】 さらに、第１の入力端子と第２の入力端子と第１の出力端
子と第２の出力端子とを有するクロック増幅器と、 クロック信号をクロック増幅器の第１の入力端子に結合する手段と、 反転クロック信号をクロック増幅器の第２の入力端子に結合する手段と、 第１の出力端子をクロック端子に結合する手段と、 第２の出力端子を反転クロック端子に結合する手段と、 を含む請求項１の装置。 - 【請求項１７】 さらに、クロック信号をクロック端子に結合するキャパシ
タと、反転クロック信号を反転クロック端子に結合するキャパシタとを含む請求
項１の装置。 - 【請求項１８】 ブリッジ入力端子、反転ブリッジ入力端子、クロック端子
及び反転クロック端子を有する量子化ブリッジと、 第１の入力信号と第２の入力信号とを受けて増幅して出力をブリッジに供給す
る入力増幅器と、 クロック信号と反転クロック信号とを受けて増幅し、出力を受けるブリッジと
結合されたクロック増幅器と、 ブリッジ入力端子に結合されて出力信号を出す出力端子と、 反転ブリッジ入力端子に結合されて反転出力信号を出す反転出力端子と、 を含むアナログ信号量子化装置。 - 【請求項１９】 量子化ブリッジが、さらに、 クロック端子と結合した第１の端子と、ブリッジ入力端子と結合した第２の端
子と、を有する第１の負性抵抗素子と、 クロック端子と結合した第１の端子と、反転ブリッジ入力端子と結合した第２
の端子と、を有する第２の負性抵抗素子と、 ブリッジ入力端子に結合した第１の端子と、反転クロック端子と結合した第２
の端子と、を有する第３の負性抵抗素子と、 反転ブリッジ入力端子と結合したの第１の端子と、反転クロック端子と結合し
た第２の端子と、を有する負性抵抗素子と、を含む請求項１８の装置。 - 【請求項２０】ブリッジ入力端子、反転ブリッジ入力端子、クロック端子及
び反転クロック端子を有する量子化ブリッジと、 第１の入力信号と第２の入力信号とを受けて増幅して出力をブリッジに供給す
る入力増幅器と、 クロック信号を受ける第１の結合素子であって、その出力をブリッジが受ける
ように接続された当該第１の結合素子と、 反転クロック信号を受ける第２の結合素子であって、その出力をブリッジが受
けるように接続された当該第２の結合素子と、 ブリッジ入力端子に接続されて出力信号を出す出力端子と、 反転ブリッジ入力端子に接続されて反転出力信号を出す反転出力端子と、 を含むアナログ信号量子化装置。 - 【請求項２１】 クロック端子と結合した第１の端子と、ブリッジ入力端子と結合した第２の
端子と、を有する第１の負性抵抗素子と、 クロック端子と結合した第１の端子と、反転ブリッジ入力端子と結合した第２
の端子とを有する第２の負性抵抗素子と、 ブリッジ入力端子に結合した第１の端子と、反転クロック端子と結合した第２
の端子と、を有する第３の負性抵抗素子と、 反転ブリッジ入力端子と結合したの第１の端子と、反転クロック端子と結合し
た第２の端子と、を有する負性抵抗素子と、を含む請求項２０の装置。 - 【請求項２２】 第１の結合素子と第２の結合素子とが各々、キャパシタと
直列に接続した抵抗とを含む請求項２０の装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11512999P | 1999-01-06 | 1999-01-06 | |
| US60/115,129 | 1999-01-06 | ||
| PCT/US2000/000173 WO2000041310A2 (en) | 1999-01-06 | 2000-01-05 | System for quantizing an analog signal utilizing a resonant tunneling diode bridge |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002534890A true JP2002534890A (ja) | 2002-10-15 |
| JP2002534890A5 JP2002534890A5 (ja) | 2007-06-07 |
| JP4550288B2 JP4550288B2 (ja) | 2010-09-22 |
Family
ID=22359460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000592945A Expired - Fee Related JP4550288B2 (ja) | 1999-01-06 | 2000-01-05 | 共鳴トンネルダイオードブリッジを用いたアナログ信号量子化装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6292118B1 (ja) |
| EP (1) | EP1142125B1 (ja) |
| JP (1) | JP4550288B2 (ja) |
| AT (1) | ATE327592T1 (ja) |
| AU (1) | AU2719600A (ja) |
| DE (1) | DE60028182T2 (ja) |
| WO (1) | WO2000041310A2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288617B1 (en) * | 2000-01-18 | 2001-09-11 | Raytheon Company | System and method for phase-locking a bridge with an optical pulse |
| US6323737B1 (en) | 2000-01-18 | 2001-11-27 | Raytheon Company | System and method for generating a multi-phase signal with a ring oscillator |
| JP2002261615A (ja) * | 2001-02-28 | 2002-09-13 | Nagoya Industrial Science Research Inst | Δ−σ型モジュレータおよびδ−σ型アナログ−デジタル変換回路 |
| US6509859B1 (en) | 2001-08-22 | 2003-01-21 | Raytheon Company | Method and system for quantizing an analog signal |
| US6490193B1 (en) | 2001-08-22 | 2002-12-03 | Raytheon Company | Forming and storing data in a memory cell |
| US6864816B1 (en) * | 2004-01-21 | 2005-03-08 | Raytheon Company | Method and apparatus for high-speed quantization using resonant tunneling technology |
| US9912253B2 (en) | 2015-12-03 | 2018-03-06 | Motorola Mobility Llc | Full bridge tunnel diode inverter |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0499966A (ja) * | 1990-08-20 | 1992-03-31 | Yokogawa Electric Corp | サンプリング装置 |
| JPH0730130A (ja) * | 1993-07-14 | 1995-01-31 | Nec Corp | 微分負性抵抗ダイオードとスタティックメモリー |
| JPH08307396A (ja) * | 1995-04-28 | 1996-11-22 | Victor Co Of Japan Ltd | Ｓｓ方式無線装置 |
| JPH0946220A (ja) * | 1995-05-22 | 1997-02-14 | Nippon Telegr & Teleph Corp <Ntt> | 多値論理回路 |
| JPH10308669A (ja) * | 1997-05-09 | 1998-11-17 | Nippon Telegr & Teleph Corp <Ntt> | アナログ・デジタル変換装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3569733A (en) | 1967-12-28 | 1971-03-09 | Gen Electric | Reversible counter circuit utilizing tunnel diodes |
| CH484562A (de) * | 1968-06-20 | 1970-01-15 | Ibm | Analog-Digital-Wandler |
| US3815124A (en) | 1973-01-16 | 1974-06-04 | Westinghouse Electric Corp | Analog to digital converter |
| US3889134A (en) | 1974-05-16 | 1975-06-10 | Trw Inc | Tunnel diode digital data sample, decision and hold circuit |
| DE2755228A1 (de) | 1977-12-10 | 1979-06-13 | Wandel & Goltermann | Schaltungsanordnung zur traegereinspeisung fuer modulatoren |
| SU1370758A1 (ru) * | 1986-08-28 | 1988-01-30 | Институт Проблем Управления (Автоматики И Телемеханики) | Компаратор тока |
| US5272480A (en) | 1992-08-17 | 1993-12-21 | Hewlett-Packard Company | Track and hold circuit with continuously suppressed Josephson effect |
| JP3429821B2 (ja) * | 1992-11-04 | 2003-07-28 | テキサス インスツルメンツ インコーポレイテツド | 多機能共鳴トンネリング論理ゲート |
| US5698997A (en) | 1995-09-28 | 1997-12-16 | Mayo Foundation For Medical Education And Research | Resonant tunneling diode structures for functionally complete low power logic |
| JPH10285037A (ja) | 1997-04-10 | 1998-10-23 | Mitsubishi Electric Corp | アナログ−デジタル変換回路 |
| US6037819A (en) * | 1997-08-01 | 2000-03-14 | Texas Instruments Incorporated | High frequency clock signal generator |
| DE10112938A1 (de) | 2001-03-12 | 2002-10-02 | Volkswagen Ag | Verfahren zur Steuerung eines Warmlaufs eines Katalysatorsystems |
-
2000
- 2000-01-05 US US09/478,041 patent/US6292118B1/en not_active Expired - Lifetime
- 2000-01-05 AT AT00905537T patent/ATE327592T1/de not_active IP Right Cessation
- 2000-01-05 AU AU27196/00A patent/AU2719600A/en not_active Abandoned
- 2000-01-05 WO PCT/US2000/000173 patent/WO2000041310A2/en active IP Right Grant
- 2000-01-05 JP JP2000592945A patent/JP4550288B2/ja not_active Expired - Fee Related
- 2000-01-05 DE DE60028182T patent/DE60028182T2/de not_active Expired - Lifetime
- 2000-01-05 EP EP00905537A patent/EP1142125B1/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0499966A (ja) * | 1990-08-20 | 1992-03-31 | Yokogawa Electric Corp | サンプリング装置 |
| JPH0730130A (ja) * | 1993-07-14 | 1995-01-31 | Nec Corp | 微分負性抵抗ダイオードとスタティックメモリー |
| JPH08307396A (ja) * | 1995-04-28 | 1996-11-22 | Victor Co Of Japan Ltd | Ｓｓ方式無線装置 |
| JPH0946220A (ja) * | 1995-05-22 | 1997-02-14 | Nippon Telegr & Teleph Corp <Ntt> | 多値論理回路 |
| JPH10308669A (ja) * | 1997-05-09 | 1998-11-17 | Nippon Telegr & Teleph Corp <Ntt> | アナログ・デジタル変換装置 |
Non-Patent Citations (2)
| Title |
|---|
| JPN6009035706, 伏見和郎, "「エサキダイオードを用いたパルス回路」", 電気通信学会雑誌, 196404, 第４７巻４号, １１５−１２３頁, JP, 電気通信学会 * |
| JPN6009037063, Ｔ． Ｈ． Ｋｕｏ ｅｔ ａｌ．, ""Ａ Ｎｏｖｅｌ Ａ／Ｄ Ｃｏｎｖｅｒｔｅｒ Ｕｓｉｎｇ Ｒｅｓｏｎａｎｔ Ｔｕｎｎｅｌｉｎｇ Ｄｉｏｄｅｓ"", ＩＥＥＥ Ｊ． ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ, 199102, Ｖｏｌ． ２６， Ｎｏ． ２, ｐｐ． １４５−１４９, US, ＩＥＥＥ * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60028182D1 (de) | 2006-06-29 |
| WO2000041310A3 (en) | 2000-09-28 |
| WO2000041310A2 (en) | 2000-07-13 |
| US6292118B1 (en) | 2001-09-18 |
| JP4550288B2 (ja) | 2010-09-22 |
| AU2719600A (en) | 2000-07-24 |
| ATE327592T1 (de) | 2006-06-15 |
| DE60028182T2 (de) | 2007-03-29 |
| EP1142125A2 (en) | 2001-10-10 |
| EP1142125B1 (en) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002534889A (ja) | クロック共鳴トンネルダイオードペアを用いたアナログ信号量子化方法とその装置 | |
| US5945855A (en) | High speed phase lock loop having high precision charge pump with error cancellation | |
| JP3591841B2 (ja) | 広い周波数範囲を持つｃｍｏｓ電圧制御発振器 | |
| US6911864B2 (en) | Circuit, including feedback, for reducing DC-offset and noise produced by an amplifier | |
| KR101063872B1 (ko) | 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로 | |
| JPS61500398A (ja) | 多重レベル入力電圧を受取る入力緩衝回路 | |
| JPH0677345U (ja) | クロックト電圧比較器 | |
| US6597303B2 (en) | Comparator with very fast regeneration time constant | |
| JP2002534890A (ja) | 共鳴トンネルダイオードブリッジを用いたアナログ信号量子化装置 | |
| JPS61120518A (ja) | クロツクド比較器 | |
| US6509859B1 (en) | Method and system for quantizing an analog signal | |
| US6229468B1 (en) | System for quantizing an analog signal utilizing a resonant tunneling diode differential ternary quantizer | |
| US6037819A (en) | High frequency clock signal generator | |
| US7688125B2 (en) | Latched comparator and methods for using such | |
| US6366229B2 (en) | System for continuous-time modulation | |
| JPH0555900A (ja) | レベル変換回路 | |
| JP3461036B2 (ja) | 周波数位相比較器 | |
| US6208277B1 (en) | High speed analog to digital conversion circuitry using quantum mechanical tunneling structures | |
| US6288617B1 (en) | System and method for phase-locking a bridge with an optical pulse | |
| CA1181137A (en) | Analogue current switch using bipolar injection technology | |
| EP0289818A2 (en) | A non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| KR100936770B1 (ko) | 서브 피드백 루프를 이용한 전압 제어 발진기 및 이를포함하는 아날로그 디지털 변환기 | |
| US6243435B1 (en) | System and method for storing digital data utilizing a resonant tunneling diode bridge | |
| JPH05175803A (ja) | 電圧比較回路、及びアナログ・ディジタル変換器 | |
| Kawada et al. | A Bipolar ECL Comparator for a 4 GS/s and 6-Bit Flash A-to-D Converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091027 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100409 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100708 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |