JPH10308669A - アナログ・デジタル変換装置 - Google Patents
アナログ・デジタル変換装置Info
- Publication number
- JPH10308669A JPH10308669A JP9118987A JP11898797A JPH10308669A JP H10308669 A JPH10308669 A JP H10308669A JP 9118987 A JP9118987 A JP 9118987A JP 11898797 A JP11898797 A JP 11898797A JP H10308669 A JPH10308669 A JP H10308669A
- Authority
- JP
- Japan
- Prior art keywords
- value
- signal
- analog
- binary
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 アナログ・デジタル変換装置を半導体基板上
に構成するのに必要な素子数を少なくして、アナログ・
デジタル変換装置の半導体基板上の面積または半導体基
板を小にするとともに、消費電力を低くし、動作速度を
高速化させる。 【解決手段】 アナログ信号Ｖinを、その値をＶ−１、
Ｖ−２……Ｖ−（ｎ−１）（ただし、ｎは３以上の整
数、Ｖ−１＜Ｖ−２＜……＜Ｖ−（ｎ−１））とすると
き、Ｖin≦Ｖ−１の場合ｆ−１の値、Ｖ−１＜Ｖin≦Ｖ
−２の場合ｆ−２の値、……、Ｖ−（ｎ−２）＜Ｖin＜
Ｖ−（ｎ−１）の場合ｆ−（ｎ−１）の値、Ｖ−（ｎ−
１）＜Ｖinの場合ｆ−ｎの値をそれぞれとるｎ値信号に
量子化する量子化手段と、その量子化手段で得られるｎ
値信号を２値符号の全てまたは一部のビットとしての２
値信号にデジタル変換するｎ値・２値変換手段とを有す
る。
に構成するのに必要な素子数を少なくして、アナログ・
デジタル変換装置の半導体基板上の面積または半導体基
板を小にするとともに、消費電力を低くし、動作速度を
高速化させる。 【解決手段】 アナログ信号Ｖinを、その値をＶ−１、
Ｖ−２……Ｖ−（ｎ−１）（ただし、ｎは３以上の整
数、Ｖ−１＜Ｖ−２＜……＜Ｖ−（ｎ−１））とすると
き、Ｖin≦Ｖ−１の場合ｆ−１の値、Ｖ−１＜Ｖin≦Ｖ
−２の場合ｆ−２の値、……、Ｖ−（ｎ−２）＜Ｖin＜
Ｖ−（ｎ−１）の場合ｆ−（ｎ−１）の値、Ｖ−（ｎ−
１）＜Ｖinの場合ｆ−ｎの値をそれぞれとるｎ値信号に
量子化する量子化手段と、その量子化手段で得られるｎ
値信号を２値符号の全てまたは一部のビットとしての２
値信号にデジタル変換するｎ値・２値変換手段とを有す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ信号を２
値符号にデジタル変換するアナログ・デジタル変換装置
に関する。
値符号にデジタル変換するアナログ・デジタル変換装置
に関する。
【０００２】
【従来の技術】従来、図３５を伴って次に述べる、アナ
ログ信号Ｖinを４ビットの２値符号にデジタル変換する
アナログ・デジタル変換装置が、４ビット並列比較型ア
ナログ・デジタル変換装置として提案されている。
ログ信号Ｖinを４ビットの２値符号にデジタル変換する
アナログ・デジタル変換装置が、４ビット並列比較型ア
ナログ・デジタル変換装置として提案されている。
【０００３】すなわち、１６（＝４2 ）個の、２つの入
力端子を有する電圧比較回路Ｃ−１、Ｃ−２………Ｃ−
１６を有し、そして、それらの一方の入力端子に、とも
に入力端子Ｔ１からのアナログ信号Ｖinを供給するよう
になされている。
力端子を有する電圧比較回路Ｃ−１、Ｃ−２………Ｃ−
１６を有し、そして、それらの一方の入力端子に、とも
に入力端子Ｔ１からのアナログ信号Ｖinを供給するよう
になされている。
【０００４】また、電源端子Ｅ１及びＥ２間に直列に接
続されている１６（＝４2 ）個の分圧用の抵抗Ｒ−１、
Ｒ２………Ｒ１６を有し、そして、抵抗Ｒ−１及びＲ−
２の接続中点、Ｒ−２及びＲ−３の接続中点………Ｒ−
１５及びＲ−１６の接続中点でそれぞれ得られる参照電
圧を、電圧比較回路Ｃ−１、Ｃ−２………Ｃ−１５の他
方の入力端子にそれぞれ供給するようにされ、また抵抗
Ｒ−１６の抵抗Ｒ−１５側とは反対側で得られる参照電
圧を、電圧比較回路Ｃ−１６の他の入力端子に供給する
ようになされている。
続されている１６（＝４2 ）個の分圧用の抵抗Ｒ−１、
Ｒ２………Ｒ１６を有し、そして、抵抗Ｒ−１及びＲ−
２の接続中点、Ｒ−２及びＲ−３の接続中点………Ｒ−
１５及びＲ−１６の接続中点でそれぞれ得られる参照電
圧を、電圧比較回路Ｃ−１、Ｃ−２………Ｃ−１５の他
方の入力端子にそれぞれ供給するようにされ、また抵抗
Ｒ−１６の抵抗Ｒ−１５側とは反対側で得られる参照電
圧を、電圧比較回路Ｃ−１６の他の入力端子に供給する
ようになされている。
【０００５】さらに、１５（４2 −１）個の、２つの入
力端子を有するノア回路ＮＯＲ−１、ＮＯＲ−２………
ＮＯＲ−１５を有し、そして、ノア回路ＮＯＲ−１の２
つの入力端子に電圧比較回路Ｃ−１の否定出力及び電圧
比較回路Ｃ−２の肯定出力を、ノア回路ＮＯＲ−２の２
つの入力端子に電圧比較回路Ｃ−２の否定出力及び電圧
比較回路Ｃ−４の肯定出力を、ノア回路ＮＯＲ−３の２
つの入力端子に電圧比較回路Ｃ−３の否定出力及び電圧
比較回路Ｃ−４の肯定出力を、ノア回路ＮＯＲ−４の２
つの入力端子に電圧比較回路Ｃ−４の否定出力及び電圧
比較回路Ｃ−８の肯定出力を、ノア回路ＮＯＲ−５の２
つの入力端子に電圧比較回路Ｃ−５の否定出力及び電圧
比較回路Ｃ−６の肯定出力を、ノア回路ＮＯＲ−６の２
つの入力端子に電圧比較回路Ｃ−６の否定出力及び電圧
比較回路Ｃ−８の肯定出力を、ノア回路ＮＯＲ−７の２
つの入力端子に電圧比較回路Ｃ−７の否定出力及び電圧
比較回路Ｃ−８の肯定出力を、ノア回路ＮＯＲ−８の２
つの入力端子に電圧比較回路Ｃ−８の否定出力及び電圧
比較回路Ｃ−１６の肯定出力を、ノア回路ＮＯＲ−９の
２つの入力端子に電圧比較回路Ｃ−９の否定出力及び電
圧比較回路Ｃ−１０の肯定出力を、ノア回路ＮＯＲ−１
０の２つの入力端子に電圧比較回路Ｃ−１０の否定出力
及び電圧比較回路Ｃ−１２の肯定出力を、ノア回路ＮＯ
Ｒ−１１の２つの入力端子に電圧比較回路Ｃ−１１の否
定出力及び電圧比較回路Ｃ−１２の肯定出力を、ノア回
路ＮＯＲ−１２の２つの入力端子に電圧比較回路Ｃ−１
２の否定出力及び電圧比較回路Ｃ−１６の肯定出力を、
ノア回路ＮＯＲ−１３の２つの入力端子に電圧比較回路
Ｃ−１３の否定出力及び電圧比較回路Ｃ−１４の肯定出
力を、ノア回路ＮＯＲ−１４の２つの入力端子に電圧比
較回路Ｃ−１４の否定出力及び電圧比較回路Ｃ−１６の
肯定出力を、ノア回路ＮＯＲ−１５の２つの入力端子に
電圧比較回路Ｃ−１５の否定出力及び電圧比較回路Ｃ−
１６の肯定出力をそれぞれ供給するようになされてい
る。
力端子を有するノア回路ＮＯＲ−１、ＮＯＲ−２………
ＮＯＲ−１５を有し、そして、ノア回路ＮＯＲ−１の２
つの入力端子に電圧比較回路Ｃ−１の否定出力及び電圧
比較回路Ｃ−２の肯定出力を、ノア回路ＮＯＲ−２の２
つの入力端子に電圧比較回路Ｃ−２の否定出力及び電圧
比較回路Ｃ−４の肯定出力を、ノア回路ＮＯＲ−３の２
つの入力端子に電圧比較回路Ｃ−３の否定出力及び電圧
比較回路Ｃ−４の肯定出力を、ノア回路ＮＯＲ−４の２
つの入力端子に電圧比較回路Ｃ−４の否定出力及び電圧
比較回路Ｃ−８の肯定出力を、ノア回路ＮＯＲ−５の２
つの入力端子に電圧比較回路Ｃ−５の否定出力及び電圧
比較回路Ｃ−６の肯定出力を、ノア回路ＮＯＲ−６の２
つの入力端子に電圧比較回路Ｃ−６の否定出力及び電圧
比較回路Ｃ−８の肯定出力を、ノア回路ＮＯＲ−７の２
つの入力端子に電圧比較回路Ｃ−７の否定出力及び電圧
比較回路Ｃ−８の肯定出力を、ノア回路ＮＯＲ−８の２
つの入力端子に電圧比較回路Ｃ−８の否定出力及び電圧
比較回路Ｃ−１６の肯定出力を、ノア回路ＮＯＲ−９の
２つの入力端子に電圧比較回路Ｃ−９の否定出力及び電
圧比較回路Ｃ−１０の肯定出力を、ノア回路ＮＯＲ−１
０の２つの入力端子に電圧比較回路Ｃ−１０の否定出力
及び電圧比較回路Ｃ−１２の肯定出力を、ノア回路ＮＯ
Ｒ−１１の２つの入力端子に電圧比較回路Ｃ−１１の否
定出力及び電圧比較回路Ｃ−１２の肯定出力を、ノア回
路ＮＯＲ−１２の２つの入力端子に電圧比較回路Ｃ−１
２の否定出力及び電圧比較回路Ｃ−１６の肯定出力を、
ノア回路ＮＯＲ−１３の２つの入力端子に電圧比較回路
Ｃ−１３の否定出力及び電圧比較回路Ｃ−１４の肯定出
力を、ノア回路ＮＯＲ−１４の２つの入力端子に電圧比
較回路Ｃ−１４の否定出力及び電圧比較回路Ｃ−１６の
肯定出力を、ノア回路ＮＯＲ−１５の２つの入力端子に
電圧比較回路Ｃ−１５の否定出力及び電圧比較回路Ｃ−
１６の肯定出力をそれぞれ供給するようになされてい
る。
【０００６】また、８つの入力端子を有するオア回路Ｏ
Ｒ−１と、４つの入力端子を有するオア回路ＯＲ−２
と、２つの入力端子を有するオア回路ＯＲ−３とを有
し、そして、オア回路ＯＲ−１の８つの入力端子にノア
回路ＮＯＲ−１、ＮＯＲ−３、ＮＯＲ−５、ＮＯＲ−
７、ＮＯＲ−９、ＮＯＲ−１１、ＮＯＲ−１３及びＮＯ
Ｒ−１５の出力が、オア回路ＯＲ−２の４つの入力端子
にノア回路ＮＯＲ−２、ＮＯＲ−６、ＮＯＲ−１０及び
ＮＯＲ−１４の出力が、オア回路ＯＲ−３の２つの入力
にノア回路ＮＯＲ−４及びＮＯＲ−１２の出力がそれぞ
れ供給されるようになされている。
Ｒ−１と、４つの入力端子を有するオア回路ＯＲ−２
と、２つの入力端子を有するオア回路ＯＲ−３とを有
し、そして、オア回路ＯＲ−１の８つの入力端子にノア
回路ＮＯＲ−１、ＮＯＲ−３、ＮＯＲ−５、ＮＯＲ−
７、ＮＯＲ−９、ＮＯＲ−１１、ＮＯＲ−１３及びＮＯ
Ｒ−１５の出力が、オア回路ＯＲ−２の４つの入力端子
にノア回路ＮＯＲ−２、ＮＯＲ−６、ＮＯＲ−１０及び
ＮＯＲ−１４の出力が、オア回路ＯＲ−３の２つの入力
にノア回路ＮＯＲ−４及びＮＯＲ−１２の出力がそれぞ
れ供給されるようになされている。
【０００７】さらに、オア回路ＯＲ−１の出力が４ビッ
トの２値符号Ｂの第１（最下位）ビットとしてビット端
子ｂ４に得られ、オア回路ＯＲ−２の出力が２値符号Ｂ
の第２ビットとしてビット端子ｂ３に得られ、オア回路
ＯＲ−３の出力が２値符号Ｂの第３ビットとしてビット
端子ｂ２に得られ、ノア回路ＮＯＲ−８の出力が２値符
号Ｂの第４（最上位）ビットとしてビット端子ｂ１に得
られるようになされている。
トの２値符号Ｂの第１（最下位）ビットとしてビット端
子ｂ４に得られ、オア回路ＯＲ−２の出力が２値符号Ｂ
の第２ビットとしてビット端子ｂ３に得られ、オア回路
ＯＲ−３の出力が２値符号Ｂの第３ビットとしてビット
端子ｂ２に得られ、ノア回路ＮＯＲ−８の出力が２値符
号Ｂの第４（最上位）ビットとしてビット端子ｂ１に得
られるようになされている。
【０００８】以上が、従来４ビット並列比較型アナログ
・デジタル変換装置として提案されているアナログ・デ
ジタル変換装置の構成である。
・デジタル変換装置として提案されているアナログ・デ
ジタル変換装置の構成である。
【０００９】このような構成を有する従来のアナログ・
デジタル変換装置によれば、アナログ信号Ｖinを、ビッ
ト端子ｂ４〜ｂ１上の４ビットの２値符号Ｂに変換して
得ることができることは明らかである。
デジタル変換装置によれば、アナログ信号Ｖinを、ビッ
ト端子ｂ４〜ｂ１上の４ビットの２値符号Ｂに変換して
得ることができることは明らかである。
【００１０】
【発明が解決しようとする課題】図３５に示す従来のア
ナログ・デジタル変換装置によれば、アナログ信号Ｖin
を４ビットの２値符号Ｂにデジタル変換して得るにつ
き、１６個の電圧比較回路Ｃ−１〜Ｃ−１６と、１６個
の抵抗Ｒ−１〜Ｒ−１６と、１５個のノア回路ＮＯＲ−
１〜ＮＯＲ−１５と、３個のオア回路ＯＲ−１〜ＯＲ−
３とを用いているため、アナログ・デジタル変換装置を
構成するのに必要な素子数がきわめて多い、という欠点
を有していた。
ナログ・デジタル変換装置によれば、アナログ信号Ｖin
を４ビットの２値符号Ｂにデジタル変換して得るにつ
き、１６個の電圧比較回路Ｃ−１〜Ｃ−１６と、１６個
の抵抗Ｒ−１〜Ｒ−１６と、１５個のノア回路ＮＯＲ−
１〜ＮＯＲ−１５と、３個のオア回路ＯＲ−１〜ＯＲ−
３とを用いているため、アナログ・デジタル変換装置を
構成するのに必要な素子数がきわめて多い、という欠点
を有していた。
【００１１】また、このため、アナログ・デジタル変換
装置を半導体基板上にアナログ・デジタル変換装置以外
の装置とともに集積化した場合の、アナログ・デジタル
変換装置が半導体基板上に占める面積、またはアナログ
・デジタル変換装置のみを半導体基板上に集積化して構
成した場合の半導体基板の大きさが大きい、という欠点
を有していた。
装置を半導体基板上にアナログ・デジタル変換装置以外
の装置とともに集積化した場合の、アナログ・デジタル
変換装置が半導体基板上に占める面積、またはアナログ
・デジタル変換装置のみを半導体基板上に集積化して構
成した場合の半導体基板の大きさが大きい、という欠点
を有していた。
【００１２】さらに、アナログ・デジタル変換装置を構
成するのに必要な素子数が多いことから、消費電力が高
いとともに動作速度が遅い、という欠点を有していた。
成するのに必要な素子数が多いことから、消費電力が高
いとともに動作速度が遅い、という欠点を有していた。
【００１３】よって、本発明は、上述した欠点を有効に
回避し得る、新規なアナログ・デジタル変換装置を提案
せんとするものである。
回避し得る、新規なアナログ・デジタル変換装置を提案
せんとするものである。
【００１４】
【課題を解決するための手段】本願第１番目の発明によ
るアナログ・デジタル変換装置は、２値符号にデジタル
変換されるアナログ信号Ｖinを、その値をＶ−１、Ｖ−
２………Ｖ−（ｎ−１）（ただし、ｎは３以上の整数、
Ｖ−１＜Ｖ−２＜………＜Ｖ−（ｎ−１））とすると
き、 Ｖin≦Ｖ−１の場合ｆ−１の値 Ｖ−１＜Ｖin≦Ｖ−２の場合ｆ−２の値 ……… Ｖ−（ｎ−２）＜Ｖin＜Ｖ−（ｎ−１）の場合ｆ−（ｎ
−１）の値 Ｖ−（ｎ−１）＜Ｖinの場合ｆ−ｎの値 をそれぞれとるｎ値信号に量子化する量子化手段と、上
記量子化手段で得られるｎ値信号を上記２値符号の全て
または一部のビットとしての２値信号にデジタル変換す
るｎ値・２値変換手段とを有する。
るアナログ・デジタル変換装置は、２値符号にデジタル
変換されるアナログ信号Ｖinを、その値をＶ−１、Ｖ−
２………Ｖ−（ｎ−１）（ただし、ｎは３以上の整数、
Ｖ−１＜Ｖ−２＜………＜Ｖ−（ｎ−１））とすると
き、 Ｖin≦Ｖ−１の場合ｆ−１の値 Ｖ−１＜Ｖin≦Ｖ−２の場合ｆ−２の値 ……… Ｖ−（ｎ−２）＜Ｖin＜Ｖ−（ｎ−１）の場合ｆ−（ｎ
−１）の値 Ｖ−（ｎ−１）＜Ｖinの場合ｆ−ｎの値 をそれぞれとるｎ値信号に量子化する量子化手段と、上
記量子化手段で得られるｎ値信号を上記２値符号の全て
または一部のビットとしての２値信号にデジタル変換す
るｎ値・２値変換手段とを有する。
【００１５】本願第２番目の発明によるアナログ・デジ
タル変換装置は、（Ａ）２値符号にデジタル変換される
アナログ信号Ｖinを、その値をＶ−１、Ｖ−２………Ｖ
−（ｎ−１）（ただし、ｎは３以上の整数、Ｖ−１＜Ｖ
−２＜………＜Ｖ−（ｎ−１））とするとき、 Ｖin≦Ｖ−１の場合ｆ−１の値 Ｖ−１＜Ｖin≦Ｖ−２の場合ｆ−２の値 ……… Ｖ−（ｎ−２）＜Ｖin＜Ｖ−（ｎ−１）の場合ｆ−（ｎ
−１） Ｖ−（ｎ−１）＜Ｖinの場合ｆ−ｎの値 をそれぞれとるｎ値信号Ｆに量子化する粗量子化手段
と、（Ｂ）（１）上記アナログ信号Ｖinを、その値をＶ
−１・１、Ｖ−１・２………Ｖ−１・（ｎ−１）（ただ
し、Ｖ−１・１＜Ｖ−１・２＜………＜Ｖ−１・（ｎ−
１）＜Ｖ−１）とするとき、 Ｖin≦Ｖ−１・１の場合ｆ−１・１の値 Ｖ−１・１＜Ｖin≦Ｖ−１・２の場合ｆ−１・２の値 ……… Ｖ−１・（ｎ−２）＜Ｖin≦Ｖ−１・（ｎ−１）の場合
ｆ−１・（ｎ−１）の値 Ｖ−１・（ｎ−１）＜Ｖinの場合ｆ−１・ｎの値 をそれぞれとるｎ値信号Ｆ−１に量子化する微量子化手
段Ｑ−１と、（２）上記アナログ信号Ｖinを、その値を
Ｖ−２・１、Ｖ−２・２、………Ｖ−２・（ｎ−１）
（ただし、Ｖ−１＜Ｖ−２・１＜Ｖ−２・２＜………＜
Ｖ−２・（ｎ−１）≦Ｖ−２）とするとき、 Ｖin≦Ｖ−２・１の場合ｆ−２・１の値 Ｖ−２・１＜Ｖin≦Ｖ−２・２の場合ｆ−２・２の値 ……… Ｖ−２・（ｎ−２）＜Ｖin≦Ｖ−２・（ｎ−１）の場合
ｆ−２・（ｎ−１）の値 Ｖ−２・（ｎ−１）＜Ｖinの場合ｆ−２・ｎの値 をそれぞれとるｎ値信号Ｆ−２に量子化する微量子化手
段Ｑ−２と、 ……… （ｎ−１）上記アナログ信号Ｖinを、その値をＶ−（ｎ
−１）・１、Ｖ−（ｎ−１）・２、………Ｖ−（ｎ−
１）・（ｎ−１）（ただし、Ｖ−（ｎ−２）＜Ｖ−（ｎ
−１）・１＜Ｖ−（ｎ−１）・２＜………＜Ｖ−（ｎ−
１）・（ｎ−１）＜Ｖ−（ｎ−１））とするとき、 Ｖin≦Ｖ−（ｎ−１）・１の場合ｆ−（ｎ−１）・１の
値 Ｖ−（ｎ−１）・１＜Ｖin≦Ｖ−（ｎ−１）・２の場合
ｆ−（ｎ−１）・２の値 ……… Ｖ−（ｎ−１）・（ｎ−２）＜Ｖin≦Ｖ−（ｎ−１）・
（ｎ−１）の場合ｆ−（ｎ−１）・（ｎ−１）の値 Ｖ−（ｎ−１）・（ｎ−１）＜Ｖinの場合ｆ−（ｎ−
１）・ｎの値 をそれぞれとるｎ値信号Ｆ−（ｎ−１）に量子化する微
量子化手段Ｑ−（ｎ−１）と、（ｎ）上記アナログ信号
Ｖinを、その値をＶ−ｎ・１、Ｖ−ｎ・２………Ｖ−ｎ
・（ｎ−１）（ただし、Ｖ−（ｎ−１）＜Ｖ−ｎ・１＜
Ｖ−ｎ・２＜………＜Ｖ−ｎ・（ｎ−１））とすると
き、 Ｖin≦Ｖ−ｎ・１の場合ｆ−ｎ・１の値 Ｖ−ｎ・１＜Ｖin≦Ｖ−ｎ・２の場合ｆ−ｎ・２の値 ……… Ｖ−ｎ・（ｎ−２）＜Ｖin≦Ｖ−ｎ・（ｎ−１）の場合
ｆ−ｎ・（ｎ−１）の値 Ｖ−ｎ・（ｎ−１）＜Ｖinの場合ｆ−ｎ・ｎの値 をそれぞれとるｎ値信号Ｆ−ｎに量子化する微量子化手
段Ｑ−ｎと、（Ｃ）上記粗量子化手段で得られるｎ値信
号Ｆを上記２値符号の一部のビットとしての２値信号Ｂ
−１にデジタル変換するｎ値・２値変換手段Ｕ１と、
（Ｄ）上記粗量子化手段で得られるｎ値信号Ｆに基づ
き、その値が、ｆ−１である場合上記微量子化手段Ｑ−
１で得られるｎ値信号Ｆ−１を、ｆ−２である場合上記
微量子化手段Ｑ−２で得られるｎ値信号Ｆ−２を、……
…ｆ−ｎである場合上記微量子化手段Ｑ−ｎで得られる
ｎ値信号Ｆ−ｎをそれぞれｎ値信号Ｆ′として選択する
ｎ値信号選択手段と、（Ｅ）上記ｎ値信号選択手段で選
択して得られるｎ値信号を２値符号の他の部のビットと
しての２値信号Ｂ−２にデジタル変換するｎ値・２値変
換手段Ｕ２とを有する。
タル変換装置は、（Ａ）２値符号にデジタル変換される
アナログ信号Ｖinを、その値をＶ−１、Ｖ−２………Ｖ
−（ｎ−１）（ただし、ｎは３以上の整数、Ｖ−１＜Ｖ
−２＜………＜Ｖ−（ｎ−１））とするとき、 Ｖin≦Ｖ−１の場合ｆ−１の値 Ｖ−１＜Ｖin≦Ｖ−２の場合ｆ−２の値 ……… Ｖ−（ｎ−２）＜Ｖin＜Ｖ−（ｎ−１）の場合ｆ−（ｎ
−１） Ｖ−（ｎ−１）＜Ｖinの場合ｆ−ｎの値 をそれぞれとるｎ値信号Ｆに量子化する粗量子化手段
と、（Ｂ）（１）上記アナログ信号Ｖinを、その値をＶ
−１・１、Ｖ−１・２………Ｖ−１・（ｎ−１）（ただ
し、Ｖ−１・１＜Ｖ−１・２＜………＜Ｖ−１・（ｎ−
１）＜Ｖ−１）とするとき、 Ｖin≦Ｖ−１・１の場合ｆ−１・１の値 Ｖ−１・１＜Ｖin≦Ｖ−１・２の場合ｆ−１・２の値 ……… Ｖ−１・（ｎ−２）＜Ｖin≦Ｖ−１・（ｎ−１）の場合
ｆ−１・（ｎ−１）の値 Ｖ−１・（ｎ−１）＜Ｖinの場合ｆ−１・ｎの値 をそれぞれとるｎ値信号Ｆ−１に量子化する微量子化手
段Ｑ−１と、（２）上記アナログ信号Ｖinを、その値を
Ｖ−２・１、Ｖ−２・２、………Ｖ−２・（ｎ−１）
（ただし、Ｖ−１＜Ｖ−２・１＜Ｖ−２・２＜………＜
Ｖ−２・（ｎ−１）≦Ｖ−２）とするとき、 Ｖin≦Ｖ−２・１の場合ｆ−２・１の値 Ｖ−２・１＜Ｖin≦Ｖ−２・２の場合ｆ−２・２の値 ……… Ｖ−２・（ｎ−２）＜Ｖin≦Ｖ−２・（ｎ−１）の場合
ｆ−２・（ｎ−１）の値 Ｖ−２・（ｎ−１）＜Ｖinの場合ｆ−２・ｎの値 をそれぞれとるｎ値信号Ｆ−２に量子化する微量子化手
段Ｑ−２と、 ……… （ｎ−１）上記アナログ信号Ｖinを、その値をＶ−（ｎ
−１）・１、Ｖ−（ｎ−１）・２、………Ｖ−（ｎ−
１）・（ｎ−１）（ただし、Ｖ−（ｎ−２）＜Ｖ−（ｎ
−１）・１＜Ｖ−（ｎ−１）・２＜………＜Ｖ−（ｎ−
１）・（ｎ−１）＜Ｖ−（ｎ−１））とするとき、 Ｖin≦Ｖ−（ｎ−１）・１の場合ｆ−（ｎ−１）・１の
値 Ｖ−（ｎ−１）・１＜Ｖin≦Ｖ−（ｎ−１）・２の場合
ｆ−（ｎ−１）・２の値 ……… Ｖ−（ｎ−１）・（ｎ−２）＜Ｖin≦Ｖ−（ｎ−１）・
（ｎ−１）の場合ｆ−（ｎ−１）・（ｎ−１）の値 Ｖ−（ｎ−１）・（ｎ−１）＜Ｖinの場合ｆ−（ｎ−
１）・ｎの値 をそれぞれとるｎ値信号Ｆ−（ｎ−１）に量子化する微
量子化手段Ｑ−（ｎ−１）と、（ｎ）上記アナログ信号
Ｖinを、その値をＶ−ｎ・１、Ｖ−ｎ・２………Ｖ−ｎ
・（ｎ−１）（ただし、Ｖ−（ｎ−１）＜Ｖ−ｎ・１＜
Ｖ−ｎ・２＜………＜Ｖ−ｎ・（ｎ−１））とすると
き、 Ｖin≦Ｖ−ｎ・１の場合ｆ−ｎ・１の値 Ｖ−ｎ・１＜Ｖin≦Ｖ−ｎ・２の場合ｆ−ｎ・２の値 ……… Ｖ−ｎ・（ｎ−２）＜Ｖin≦Ｖ−ｎ・（ｎ−１）の場合
ｆ−ｎ・（ｎ−１）の値 Ｖ−ｎ・（ｎ−１）＜Ｖinの場合ｆ−ｎ・ｎの値 をそれぞれとるｎ値信号Ｆ−ｎに量子化する微量子化手
段Ｑ−ｎと、（Ｃ）上記粗量子化手段で得られるｎ値信
号Ｆを上記２値符号の一部のビットとしての２値信号Ｂ
−１にデジタル変換するｎ値・２値変換手段Ｕ１と、
（Ｄ）上記粗量子化手段で得られるｎ値信号Ｆに基づ
き、その値が、ｆ−１である場合上記微量子化手段Ｑ−
１で得られるｎ値信号Ｆ−１を、ｆ−２である場合上記
微量子化手段Ｑ−２で得られるｎ値信号Ｆ−２を、……
…ｆ−ｎである場合上記微量子化手段Ｑ−ｎで得られる
ｎ値信号Ｆ−ｎをそれぞれｎ値信号Ｆ′として選択する
ｎ値信号選択手段と、（Ｅ）上記ｎ値信号選択手段で選
択して得られるｎ値信号を２値符号の他の部のビットと
しての２値信号Ｂ−２にデジタル変換するｎ値・２値変
換手段Ｕ２とを有する。
【００１６】本願第３番目の発明によるアナログ・デジ
タル変換装置は、本願第２番目の発明によるアナログ・
デジタル変換装置において、（Ｆ）微量子化手段Ｑ−１
・１、Ｑ−１・２、………Ｑ−１・ｎと；Ｑ−２・１、
Ｑ−２・２、………Ｑ−２・ｎと；………Ｑ−ｎ・１、
Ｑ−ｎ・２、………Ｑ−ｎ・ｎとを有するとともに、ｎ
値信号選択手段Ｓ′と、ｎ値・２値変換手段Ｕ３とを有
し、（Ｇ）（１）上記微量子化手段Ｑ−Ｐ・１（ただ
し、Ｐ＝１、２………ｎ）が、上記アナログ信号Ｖ
inを、その値をＶ−Ｐ・１・１、Ｖ−Ｐ・１・２、……
…Ｖ−Ｐ・１・（ｎ−１）（ただし、Ｖ−Ｐ・１・１＜
Ｖ−Ｐ・１・２＜………＜Ｖ−Ｐ・１・（ｎ−１）＜Ｖ
−Ｐ・１）とするとき、 Ｖin≦Ｖ−Ｐ・１・１の場合ｆ−Ｐ・１・１の値 Ｖ−Ｐ・１・１＜Ｖin≦Ｖ−Ｐ・１・２の場合ｆ−Ｐ・
１・２の値 ……… Ｖ−Ｐ・１・（ｎ−２）＜Ｖin≦Ｖ−Ｐ・１・（ｎ−
１）の場合ｆ−１・１・（ｎ−１）の値 Ｖ−Ｐ・１・（ｎ−１）＜Ｖinの場合ｆ−Ｐ・１・ｎの
値 をそれぞれとるｎ値信号Ｆ−Ｐ・１に量子化し、（２）
上記微量子化手段Ｑ−Ｐ・２が、上記アナログ信号Ｖin
を、その値をＶ−Ｐ・２・１、Ｖ−Ｐ・２・２、………
Ｖ−Ｐ・２・（ｎ−１）（ただし、Ｖ−Ｐ・１＜Ｖ−Ｐ
・２・１＜Ｖ−Ｐ・２・２＜………＜Ｖ−Ｐ・２・（ｎ
−１）＜Ｖ−Ｐ・２）とするとき、 Ｖin≦Ｖ−Ｐ・２・１の場合ｆ−Ｐ・２・１の値 Ｖ−Ｐ・２・１＜Ｖin≦Ｖ−Ｐ・２・２の場合ｆ−Ｐ・
２・２の値 ……… Ｖ−Ｐ・２・（ｎ−２）＜Ｖin≦Ｖ−Ｐ・２・（ｎ−
１）の場合ｆ−Ｐ・２・（ｎ−１）の値 Ｖ−Ｐ・２・（ｎ−１）＜Ｖinの場合ｆ−Ｐ・２・ｎの
値 をそれぞれとるｎ値信号Ｆ−Ｐ・２に量子化し、 ……… （ｎ−１）上記微量子化手段Ｑ−Ｐ・（ｎ−１）が、上
記アナログ信号Ｖinを、その値をＶ−Ｐ・（ｎ−１）・
１、Ｖ−Ｐ・（ｎ−１）・２、………Ｖ−Ｐ・（ｎ−
１）・（ｎ−１）（ただし、Ｖ−Ｐ・（ｎ−２）＜Ｖ−
Ｐ・（ｎ−１）・１＜Ｖ−Ｐ・（ｎ−１）・２＜………
＜Ｖ−Ｐ・（ｎ−１）・（ｎ−１）＜Ｖ−Ｐ・（ｎ−
１））とするとき、 Ｖin≦Ｖ−Ｐ・（ｎ−１）・１の場合ｆ−Ｐ・（ｎ−
１）・１の値 Ｖ−Ｐ・（ｎ−１）・１＜Ｖin≦Ｖ−Ｐ・（ｎ−１）・
２の場合ｆ−Ｐ・（ｎ−１）・２の値 ……… Ｖ−Ｐ・（ｎ−１）・（ｎ−２）＜Ｖin≦Ｖ−Ｐ・（ｎ
−１）・（ｎ−１）の場合ｆ−Ｐ・（ｎ−１）・（ｎ−
１）の値 Ｖ−Ｐ・（ｎ−１）・（ｎ−１）＜Ｖinの場合ｆ−Ｐ・
（ｎ−１）・ｎの値 をそれぞれとるｎ値信号Ｆ−Ｐ・（ｎ−１）に量子化
し、（ｎ）上記微量子化手段Ｑ−Ｐ・ｎが、上記アナロ
グ信号Ｖinを、その値をＶ−Ｐ・ｎ・１、Ｖ−Ｐ・ｎ・
２、………Ｖ−Ｐ・ｎ・（ｎ−１）（ただし、Ｖ−Ｐ・
（ｎ−１）＜Ｖ−Ｐ・ｎ・１＜Ｖ−Ｐ・ｎ・２＜………
＜Ｖ−Ｐ・ｎ・（ｎ−１）とするとき、 Ｖin≦Ｖ−１・Ｐ・ｎの場合ｆ−Ｐ・ｎ・１の値 Ｖ−Ｐ・ｎ・１＜Ｖin≦Ｖ−Ｐ・ｎ・２の場合ｆ−Ｐ・
ｎ・２の値 ……… Ｖ−Ｐ・ｎ・（ｎ−２）＜Ｖin≦Ｖ−Ｐ・ｎ・（ｎ−
１）の場合ｆ−Ｐ・ｎ・（ｎ−１）の値 Ｖ−Ｐ・ｎ・（ｎ−１）＜Ｖinの場合ｆ−Ｐ・ｎ・ｎの
値 をそれぞれとるｎ値信号Ｆ−Ｐ・ｎに量子化し、（Ｈ）
上記ｎ値信号選択手段Ｓ′が、上記粗量子化手段で得ら
れるｎ値信号Ｆの値が、ｆ−１（＝３）であり、且つｎ
値信号選択手段Ｓから得られるｎ値信号Ｆ′がｎ値信号
Ｆ−１であって、その値がｆ−１・Ｐ（Ｐ＝１、２、
３、４）である場合、上記微量子化手段Ｑ−１・Ｐで得
られるｎ値信号Ｆ−１・Ｐ 上記粗量子化手段で得られるｎ値信号Ｆの値が、ｆ−２
であり、且つ上記ｎ信号選択手段Ｓから得られるｎ値信
号Ｆ′がｎ値信号Ｆ−２であって、その値がｆ−２・Ｐ
である場合、上記微量子化手段Ｑ−２・Ｐで得られるｎ
値信号Ｆ−２・Ｐ ……… 上記粗量子化手段で得られるｎ値信号Ｆの値がｆ−ｎで
あり、且つ上記ｎ信号選択手段Ｓから得られるｎ値信号
Ｆ′がｎ値信号Ｆ−ｎであって、その値がｆ−ｎ・Ｐで
ある場合、上記微量子化手段Ｑ−ｎ・Ｐで得られるｎ値
信号Ｆ−ｎ・Ｐ をそれぞれｎ４値信号Ｆ″として選択し、（Ｉ）上記ｎ
値・２値変換手段Ｕ３が、上記ｎ値信号選択手段Ｓ′で
選択して得られるｎ値信号Ｆ″を上記２値符号の他の部
のビットとしての２値信号Ｂ−３にデジタル変換する。
タル変換装置は、本願第２番目の発明によるアナログ・
デジタル変換装置において、（Ｆ）微量子化手段Ｑ−１
・１、Ｑ−１・２、………Ｑ−１・ｎと；Ｑ−２・１、
Ｑ−２・２、………Ｑ−２・ｎと；………Ｑ−ｎ・１、
Ｑ−ｎ・２、………Ｑ−ｎ・ｎとを有するとともに、ｎ
値信号選択手段Ｓ′と、ｎ値・２値変換手段Ｕ３とを有
し、（Ｇ）（１）上記微量子化手段Ｑ−Ｐ・１（ただ
し、Ｐ＝１、２………ｎ）が、上記アナログ信号Ｖ
inを、その値をＶ−Ｐ・１・１、Ｖ−Ｐ・１・２、……
…Ｖ−Ｐ・１・（ｎ−１）（ただし、Ｖ−Ｐ・１・１＜
Ｖ−Ｐ・１・２＜………＜Ｖ−Ｐ・１・（ｎ−１）＜Ｖ
−Ｐ・１）とするとき、 Ｖin≦Ｖ−Ｐ・１・１の場合ｆ−Ｐ・１・１の値 Ｖ−Ｐ・１・１＜Ｖin≦Ｖ−Ｐ・１・２の場合ｆ−Ｐ・
１・２の値 ……… Ｖ−Ｐ・１・（ｎ−２）＜Ｖin≦Ｖ−Ｐ・１・（ｎ−
１）の場合ｆ−１・１・（ｎ−１）の値 Ｖ−Ｐ・１・（ｎ−１）＜Ｖinの場合ｆ−Ｐ・１・ｎの
値 をそれぞれとるｎ値信号Ｆ−Ｐ・１に量子化し、（２）
上記微量子化手段Ｑ−Ｐ・２が、上記アナログ信号Ｖin
を、その値をＶ−Ｐ・２・１、Ｖ−Ｐ・２・２、………
Ｖ−Ｐ・２・（ｎ−１）（ただし、Ｖ−Ｐ・１＜Ｖ−Ｐ
・２・１＜Ｖ−Ｐ・２・２＜………＜Ｖ−Ｐ・２・（ｎ
−１）＜Ｖ−Ｐ・２）とするとき、 Ｖin≦Ｖ−Ｐ・２・１の場合ｆ−Ｐ・２・１の値 Ｖ−Ｐ・２・１＜Ｖin≦Ｖ−Ｐ・２・２の場合ｆ−Ｐ・
２・２の値 ……… Ｖ−Ｐ・２・（ｎ−２）＜Ｖin≦Ｖ−Ｐ・２・（ｎ−
１）の場合ｆ−Ｐ・２・（ｎ−１）の値 Ｖ−Ｐ・２・（ｎ−１）＜Ｖinの場合ｆ−Ｐ・２・ｎの
値 をそれぞれとるｎ値信号Ｆ−Ｐ・２に量子化し、 ……… （ｎ−１）上記微量子化手段Ｑ−Ｐ・（ｎ−１）が、上
記アナログ信号Ｖinを、その値をＶ−Ｐ・（ｎ−１）・
１、Ｖ−Ｐ・（ｎ−１）・２、………Ｖ−Ｐ・（ｎ−
１）・（ｎ−１）（ただし、Ｖ−Ｐ・（ｎ−２）＜Ｖ−
Ｐ・（ｎ−１）・１＜Ｖ−Ｐ・（ｎ−１）・２＜………
＜Ｖ−Ｐ・（ｎ−１）・（ｎ−１）＜Ｖ−Ｐ・（ｎ−
１））とするとき、 Ｖin≦Ｖ−Ｐ・（ｎ−１）・１の場合ｆ−Ｐ・（ｎ−
１）・１の値 Ｖ−Ｐ・（ｎ−１）・１＜Ｖin≦Ｖ−Ｐ・（ｎ−１）・
２の場合ｆ−Ｐ・（ｎ−１）・２の値 ……… Ｖ−Ｐ・（ｎ−１）・（ｎ−２）＜Ｖin≦Ｖ−Ｐ・（ｎ
−１）・（ｎ−１）の場合ｆ−Ｐ・（ｎ−１）・（ｎ−
１）の値 Ｖ−Ｐ・（ｎ−１）・（ｎ−１）＜Ｖinの場合ｆ−Ｐ・
（ｎ−１）・ｎの値 をそれぞれとるｎ値信号Ｆ−Ｐ・（ｎ−１）に量子化
し、（ｎ）上記微量子化手段Ｑ−Ｐ・ｎが、上記アナロ
グ信号Ｖinを、その値をＶ−Ｐ・ｎ・１、Ｖ−Ｐ・ｎ・
２、………Ｖ−Ｐ・ｎ・（ｎ−１）（ただし、Ｖ−Ｐ・
（ｎ−１）＜Ｖ−Ｐ・ｎ・１＜Ｖ−Ｐ・ｎ・２＜………
＜Ｖ−Ｐ・ｎ・（ｎ−１）とするとき、 Ｖin≦Ｖ−１・Ｐ・ｎの場合ｆ−Ｐ・ｎ・１の値 Ｖ−Ｐ・ｎ・１＜Ｖin≦Ｖ−Ｐ・ｎ・２の場合ｆ−Ｐ・
ｎ・２の値 ……… Ｖ−Ｐ・ｎ・（ｎ−２）＜Ｖin≦Ｖ−Ｐ・ｎ・（ｎ−
１）の場合ｆ−Ｐ・ｎ・（ｎ−１）の値 Ｖ−Ｐ・ｎ・（ｎ−１）＜Ｖinの場合ｆ−Ｐ・ｎ・ｎの
値 をそれぞれとるｎ値信号Ｆ−Ｐ・ｎに量子化し、（Ｈ）
上記ｎ値信号選択手段Ｓ′が、上記粗量子化手段で得ら
れるｎ値信号Ｆの値が、ｆ−１（＝３）であり、且つｎ
値信号選択手段Ｓから得られるｎ値信号Ｆ′がｎ値信号
Ｆ−１であって、その値がｆ−１・Ｐ（Ｐ＝１、２、
３、４）である場合、上記微量子化手段Ｑ−１・Ｐで得
られるｎ値信号Ｆ−１・Ｐ 上記粗量子化手段で得られるｎ値信号Ｆの値が、ｆ−２
であり、且つ上記ｎ信号選択手段Ｓから得られるｎ値信
号Ｆ′がｎ値信号Ｆ−２であって、その値がｆ−２・Ｐ
である場合、上記微量子化手段Ｑ−２・Ｐで得られるｎ
値信号Ｆ−２・Ｐ ……… 上記粗量子化手段で得られるｎ値信号Ｆの値がｆ−ｎで
あり、且つ上記ｎ信号選択手段Ｓから得られるｎ値信号
Ｆ′がｎ値信号Ｆ−ｎであって、その値がｆ−ｎ・Ｐで
ある場合、上記微量子化手段Ｑ−ｎ・Ｐで得られるｎ値
信号Ｆ−ｎ・Ｐ をそれぞれｎ４値信号Ｆ″として選択し、（Ｉ）上記ｎ
値・２値変換手段Ｕ３が、上記ｎ値信号選択手段Ｓ′で
選択して得られるｎ値信号Ｆ″を上記２値符号の他の部
のビットとしての２値信号Ｂ−３にデジタル変換する。
【００１７】本願第４番目の発明によるアナログ・デジ
タル変換装置は、（Ａ）２値符号にデジタル変換される
アナログ信号Ｖinを、その値をＶ−１、Ｖ−２、………
Ｖ−（ｎ−１）（ただし、ｎは３以上の整数、Ｖ−１＜
Ｖ−２＜………＜Ｖ−（ｎ−１））とするとき、 Ｖin≦Ｖ−１の場合ｆ−１の値 Ｖ−１＜Ｖin≦Ｖ−２の場合ｆ−２の値 ……… Ｖ−（ｎ−２）＜Ｖin≦Ｖ−（ｎ−１）の場合ｆ−（ｎ
−１）の値 Ｖ−（ｎ−１）＜Ｖinの場合ｆ−ｎの値 をそれぞれとるｎ値信号Ｆに量子化する粗量子化手段
と、（Ｂ）（１）上記アナログ信号Ｖinを、その値をＶ
−１・１、Ｖ−１・２、………Ｖ−１・（ｎ−１）（た
だし、Ｖ−１・１＜Ｖ−１・２＜………＜Ｖ−１・（ｎ
−１）＜Ｖ−１）とするとき、 Ｖin≦Ｖ−１・１の場合ｆ−１・１の値 Ｖ−１・１＜Ｖin≦Ｖ−１・２の場合ｆ−１・２の値 ……… Ｖ−１・（ｎ−２）＜Ｖin≦Ｖ−１・（ｎ−１）の場合
ｆ−１・（ｎ−１）の値 Ｖ−１・（ｎ−１）＜Ｖinの場合ｆ−１・ｎの値 をそれぞれとるｎ値信号Ｆ−１に量子化する微量子化手
段Ｑ−１と、（２）上記アナログ信号Ｖinを、その値を
Ｖ−２・１、Ｖ−２・２、………Ｖ−２・（ｎ−１）
（ただし、Ｖ−１＜Ｖ−２・１＜Ｖ−２・２＜………＜
Ｖ−２・（ｎ−１）≦Ｖ−２）とするとき、 Ｖin≦Ｖ−２・１の場合ｆ−２・１の値 Ｖ−２・１＜Ｖin≦Ｖ−２・２の場合ｆ−２・２の値 ……… Ｖ−２・（ｎ−２）＜Ｖin≦Ｖ−２・（ｎ−１）の場合
ｆ−２・（ｎ−１）の値 Ｖ−２・（ｎ−１）＜Ｖinの場合ｆ−２・ｎの値 をそれぞれとるｎ値信号Ｆ−２に量子化する微量子化手
段Ｑ−２と、 ……… （ｎ−１）上記アナログ信号Ｖinを、その値をＶ−（ｎ
−１）・１、Ｖ−（ｎ−１）・２、………Ｖ−（ｎ−
１）・（ｎ−１）（ただし、Ｖ−（ｎ−２）＜Ｖ−（ｎ
−１）・１＜Ｖ−（ｎ−１）・２＜………＜Ｖ−（ｎ−
１）・（ｎ−１）≦Ｖ−（ｎ−１））とするとき、 Ｖin≦Ｖ−（ｎ−１）・１の場合ｆ−（ｎ−１）・１の
値 Ｖ−（ｎ−１）・１＜Ｖin≦Ｖ−（ｎ−１）・２の場合
ｆ−（ｎ−１）・２の値 Ｖ−（ｎ−１）・（ｎ−２）＜Ｖin≦Ｖ−（ｎ−１）・
（ｎ−１）の場合ｆ−（ｎ−１）・（ｎ−１）の値 Ｖ−（ｎ−１）・（ｎ−１）＜Ｖinの場合ｆ−（ｎ−
１）・ｎの値 をそれぞれとるｎ値信号Ｆ−（ｎ−１）に量子化する微
量子化手段Ｑ−（ｎ−１）と、（ｎ）上記アナログ信号
Ｖinを、その値をＶ−ｎ・１、Ｖ−ｎ・２、………Ｖ−
ｎ・（ｎ−１）（ただし、Ｖ−（ｎ−１）＜Ｖ−ｎ・１
＜Ｖ−ｎ・２＜………＜Ｖ−ｎ・（ｎ−１））とすると
き、 Ｖin≦Ｖ−ｎ・１の場合ｆ−ｎ・１の値 Ｖ−ｎ・１＜Ｖin≦Ｖ−ｎ・２の場合ｆ−ｎ・２の値 ……… Ｖ−ｎ・（ｎ−２）＜Ｖin≦Ｖ−ｎ・（ｎ−１）の場合
ｆ−ｎ・（ｎ−１）値 Ｖ−ｎ・（ｎ−１）＜Ｖinの場合ｆ−ｎ・ｎの値 をそれぞれとるｎ値信号Ｆ−ｎに量子化する微量子化手
段Ｑ−ｎと、（Ｃ）上記粗量子化手段で得られるｎ値信
号Ｆを上記２値符号の一部のビットとしての２値信号Ｂ
−１にデジタル変換するｎ値・２値変換手段Ｕ１と、
（Ｄ）（１）上記微量子化手段Ｑ−１で得られるｎ値信
号Ｆ−１を２値信号Ｃ−１にデジタル変換するｎ値・２
値変換手段Ｕ２と、（２）上記微量子化手段Ｑ−２で得
られるｎ値信号Ｆ−２を２値信号Ｃ−２にデジタル変換
するｎ値・２値変換手段Ｕ２２と、 ……… （ｎ）上記微量子化手段Ｑ−ｎで得られるｎ値信号Ｆ−
ｎを２値信号Ｃ−ｎにデジタル変換するｎ値・２値変換
手段Ｕ２ｎと、（Ｅ）上記ｎ値・ｎ値変換手段Ｕ１で得
られる２値信号Ｂ−１に基づき、上記粗量子化手段で得
られる上記ｎ値信号Ｆの値でみて、その値が、 ｆ−１である場合上記ｎ値・２値変換手段Ｕ２１で得ら
れる２値信号Ｃ−１ ｆ−２である場合上記ｎ値・２値変換手段Ｕ２２で得ら
れる２値信号Ｃ−２ ……… ｆ−ｎである場合上記ｎ値・２値変換手段Ｕ２ｎで得ら
れる２値信号Ｃ−ｎ を上記２値符号Ｂの他の部のビットとしてそれぞれ選択
する２値信号選択手段（Ｗ１、Ｗ２）とを有する。
タル変換装置は、（Ａ）２値符号にデジタル変換される
アナログ信号Ｖinを、その値をＶ−１、Ｖ−２、………
Ｖ−（ｎ−１）（ただし、ｎは３以上の整数、Ｖ−１＜
Ｖ−２＜………＜Ｖ−（ｎ−１））とするとき、 Ｖin≦Ｖ−１の場合ｆ−１の値 Ｖ−１＜Ｖin≦Ｖ−２の場合ｆ−２の値 ……… Ｖ−（ｎ−２）＜Ｖin≦Ｖ−（ｎ−１）の場合ｆ−（ｎ
−１）の値 Ｖ−（ｎ−１）＜Ｖinの場合ｆ−ｎの値 をそれぞれとるｎ値信号Ｆに量子化する粗量子化手段
と、（Ｂ）（１）上記アナログ信号Ｖinを、その値をＶ
−１・１、Ｖ−１・２、………Ｖ−１・（ｎ−１）（た
だし、Ｖ−１・１＜Ｖ−１・２＜………＜Ｖ−１・（ｎ
−１）＜Ｖ−１）とするとき、 Ｖin≦Ｖ−１・１の場合ｆ−１・１の値 Ｖ−１・１＜Ｖin≦Ｖ−１・２の場合ｆ−１・２の値 ……… Ｖ−１・（ｎ−２）＜Ｖin≦Ｖ−１・（ｎ−１）の場合
ｆ−１・（ｎ−１）の値 Ｖ−１・（ｎ−１）＜Ｖinの場合ｆ−１・ｎの値 をそれぞれとるｎ値信号Ｆ−１に量子化する微量子化手
段Ｑ−１と、（２）上記アナログ信号Ｖinを、その値を
Ｖ−２・１、Ｖ−２・２、………Ｖ−２・（ｎ−１）
（ただし、Ｖ−１＜Ｖ−２・１＜Ｖ−２・２＜………＜
Ｖ−２・（ｎ−１）≦Ｖ−２）とするとき、 Ｖin≦Ｖ−２・１の場合ｆ−２・１の値 Ｖ−２・１＜Ｖin≦Ｖ−２・２の場合ｆ−２・２の値 ……… Ｖ−２・（ｎ−２）＜Ｖin≦Ｖ−２・（ｎ−１）の場合
ｆ−２・（ｎ−１）の値 Ｖ−２・（ｎ−１）＜Ｖinの場合ｆ−２・ｎの値 をそれぞれとるｎ値信号Ｆ−２に量子化する微量子化手
段Ｑ−２と、 ……… （ｎ−１）上記アナログ信号Ｖinを、その値をＶ−（ｎ
−１）・１、Ｖ−（ｎ−１）・２、………Ｖ−（ｎ−
１）・（ｎ−１）（ただし、Ｖ−（ｎ−２）＜Ｖ−（ｎ
−１）・１＜Ｖ−（ｎ−１）・２＜………＜Ｖ−（ｎ−
１）・（ｎ−１）≦Ｖ−（ｎ−１））とするとき、 Ｖin≦Ｖ−（ｎ−１）・１の場合ｆ−（ｎ−１）・１の
値 Ｖ−（ｎ−１）・１＜Ｖin≦Ｖ−（ｎ−１）・２の場合
ｆ−（ｎ−１）・２の値 Ｖ−（ｎ−１）・（ｎ−２）＜Ｖin≦Ｖ−（ｎ−１）・
（ｎ−１）の場合ｆ−（ｎ−１）・（ｎ−１）の値 Ｖ−（ｎ−１）・（ｎ−１）＜Ｖinの場合ｆ−（ｎ−
１）・ｎの値 をそれぞれとるｎ値信号Ｆ−（ｎ−１）に量子化する微
量子化手段Ｑ−（ｎ−１）と、（ｎ）上記アナログ信号
Ｖinを、その値をＶ−ｎ・１、Ｖ−ｎ・２、………Ｖ−
ｎ・（ｎ−１）（ただし、Ｖ−（ｎ−１）＜Ｖ−ｎ・１
＜Ｖ−ｎ・２＜………＜Ｖ−ｎ・（ｎ−１））とすると
き、 Ｖin≦Ｖ−ｎ・１の場合ｆ−ｎ・１の値 Ｖ−ｎ・１＜Ｖin≦Ｖ−ｎ・２の場合ｆ−ｎ・２の値 ……… Ｖ−ｎ・（ｎ−２）＜Ｖin≦Ｖ−ｎ・（ｎ−１）の場合
ｆ−ｎ・（ｎ−１）値 Ｖ−ｎ・（ｎ−１）＜Ｖinの場合ｆ−ｎ・ｎの値 をそれぞれとるｎ値信号Ｆ−ｎに量子化する微量子化手
段Ｑ−ｎと、（Ｃ）上記粗量子化手段で得られるｎ値信
号Ｆを上記２値符号の一部のビットとしての２値信号Ｂ
−１にデジタル変換するｎ値・２値変換手段Ｕ１と、
（Ｄ）（１）上記微量子化手段Ｑ−１で得られるｎ値信
号Ｆ−１を２値信号Ｃ−１にデジタル変換するｎ値・２
値変換手段Ｕ２と、（２）上記微量子化手段Ｑ−２で得
られるｎ値信号Ｆ−２を２値信号Ｃ−２にデジタル変換
するｎ値・２値変換手段Ｕ２２と、 ……… （ｎ）上記微量子化手段Ｑ−ｎで得られるｎ値信号Ｆ−
ｎを２値信号Ｃ−ｎにデジタル変換するｎ値・２値変換
手段Ｕ２ｎと、（Ｅ）上記ｎ値・ｎ値変換手段Ｕ１で得
られる２値信号Ｂ−１に基づき、上記粗量子化手段で得
られる上記ｎ値信号Ｆの値でみて、その値が、 ｆ−１である場合上記ｎ値・２値変換手段Ｕ２１で得ら
れる２値信号Ｃ−１ ｆ−２である場合上記ｎ値・２値変換手段Ｕ２２で得ら
れる２値信号Ｃ−２ ……… ｆ−ｎである場合上記ｎ値・２値変換手段Ｕ２ｎで得ら
れる２値信号Ｃ−ｎ を上記２値符号Ｂの他の部のビットとしてそれぞれ選択
する２値信号選択手段（Ｗ１、Ｗ２）とを有する。
【００１８】
【発明の実施の形態１】次に、図１を伴って、本発明に
よるアナログ・デジタル変換装置の第１の実施の形態例
を述べよう。
よるアナログ・デジタル変換装置の第１の実施の形態例
を述べよう。
【００１９】図１に示す本発明によるアナログ・デジタ
ル変換装置の第１の実施の形態例は、アナログ信号Ｖin
を４値信号でなる多値信号に量子化し、その４値信号で
なる多値信号を２値信号に２値符号Ｂとしてデジタル変
換する場合の実施の形態例で、次に述べる構成を有す
る。
ル変換装置の第１の実施の形態例は、アナログ信号Ｖin
を４値信号でなる多値信号に量子化し、その４値信号で
なる多値信号を２値信号に２値符号Ｂとしてデジタル変
換する場合の実施の形態例で、次に述べる構成を有す
る。
【００２０】すなわち、入力端子Ｔ１からの、２値符号
Ｂにデジタル変換されるアナログ信号Ｖinを、その値を
Ｖ−１、Ｖ−２及びＶ−３（ただし、Ｖ−１＜Ｖ−２＜
Ｖ−３の大小関係を有する）とするとき、図２に示すよ
うに、 Ｖin≦Ｖ−１の場合ｆ−１の値 Ｖ−１＜Ｖin≦Ｖ−２の場合ｆ−２の値 Ｖ−２＜Ｖin≦Ｖ−３の場合ｆ−３の値 Ｖ−３＜Ｖinの場合ｆ−４の値 をそれぞれとる４値信号でなる多値信号Ｆに量子化する
粗量子化手段Ｑを有する。
Ｂにデジタル変換されるアナログ信号Ｖinを、その値を
Ｖ−１、Ｖ−２及びＶ−３（ただし、Ｖ−１＜Ｖ−２＜
Ｖ−３の大小関係を有する）とするとき、図２に示すよ
うに、 Ｖin≦Ｖ−１の場合ｆ−１の値 Ｖ−１＜Ｖin≦Ｖ−２の場合ｆ−２の値 Ｖ−２＜Ｖin≦Ｖ−３の場合ｆ−３の値 Ｖ−３＜Ｖinの場合ｆ−４の値 をそれぞれとる４値信号でなる多値信号Ｆに量子化する
粗量子化手段Ｑを有する。
【００２１】この場合、アナログ信号Ｖinの値Ｖ−１〜
Ｖ−３は、図２中に示すように、 Ｖ−１＝ ３．５Ｖ Ｖ−２＝ ７．５Ｖ Ｖ−３＝１１．５Ｖ の電圧値を有するものとし得る。なお、４値信号でなる
多値信号Ｆの値ｆ−１〜ｆ−４は、同様に図２中に示す
ように、 ｆ−１＝３ ｆ−２＝２ ｆ−３＝１ ｆ−４＝０ の数値で表し得る。
Ｖ−３は、図２中に示すように、 Ｖ−１＝ ３．５Ｖ Ｖ−２＝ ７．５Ｖ Ｖ−３＝１１．５Ｖ の電圧値を有するものとし得る。なお、４値信号でなる
多値信号Ｆの値ｆ−１〜ｆ−４は、同様に図２中に示す
ように、 ｆ−１＝３ ｆ−２＝２ ｆ−３＝１ ｆ−４＝０ の数値で表し得る。
【００２２】また、入力端子Ｔ１からのアナログ信号Ｖ
inを、その値をＶ−１・１、Ｖ−１・２及びＶ−１・３
（ただし、Ｖ−１・１＜Ｖ−１・２＜Ｖ−１・３＜Ｖ−
１の大小関係を有する）とするとき、図３に示すよう
に、 Ｖin≦Ｖ−１・１の場合ｆ−１・１の値 Ｖ−１・１＜Ｖin≦Ｖ−１・２の場合ｆ−１・２の値 Ｖ−１・２＜Ｖin≦Ｖ−１・３の場合ｆ−１・３の値 Ｖ−１・３＜Ｖinの場合ｆ−１・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−１に量子化
する微量子化手段Ｑ−１を有する。
inを、その値をＶ−１・１、Ｖ−１・２及びＶ−１・３
（ただし、Ｖ−１・１＜Ｖ−１・２＜Ｖ−１・３＜Ｖ−
１の大小関係を有する）とするとき、図３に示すよう
に、 Ｖin≦Ｖ−１・１の場合ｆ−１・１の値 Ｖ−１・１＜Ｖin≦Ｖ−１・２の場合ｆ−１・２の値 Ｖ−１・２＜Ｖin≦Ｖ−１・３の場合ｆ−１・３の値 Ｖ−１・３＜Ｖinの場合ｆ−１・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−１に量子化
する微量子化手段Ｑ−１を有する。
【００２３】この場合、アナログ信号Ｖinの値Ｖ−１・
１〜Ｖ−１・３は、図３中に示すように、 Ｖ−１・１＝０．５Ｖ Ｖ−１・２＝１．５Ｖ Ｖ−１・３＝２．５Ｖ の電圧値を有するものとし得る。なお、４値信号でなる
多値信号Ｆ−１の値ｆ−１・１〜ｆ−１・４は、同じく
図３中に示すように、 ｆ−１・１＝３ ｆ−１・２＝２ ｆ−１・３＝１ ｆ−１・４＝０ の数値で表し得る。
１〜Ｖ−１・３は、図３中に示すように、 Ｖ−１・１＝０．５Ｖ Ｖ−１・２＝１．５Ｖ Ｖ−１・３＝２．５Ｖ の電圧値を有するものとし得る。なお、４値信号でなる
多値信号Ｆ−１の値ｆ−１・１〜ｆ−１・４は、同じく
図３中に示すように、 ｆ−１・１＝３ ｆ−１・２＝２ ｆ−１・３＝１ ｆ−１・４＝０ の数値で表し得る。
【００２４】さらに、入力端子Ｔ１からのアナログ信号
Ｖinを、その値をＶ−２・１、Ｖ−２・２及びＶ−２・
３（ただし、Ｖ−１＜Ｖ−２・１＜Ｖ−２・２＜Ｖ−２
・３＜Ｖ−２の大小関係を有する）とするとき、図４に
示すように、 Ｖin≦Ｖ−２・１の場合ｆ−２・１の値 Ｖ−２・１＜Ｖin≦Ｖ−２・２の場合ｆ−２・２の値 Ｖ−２・２＜Ｖin≦Ｖ−２・３の場合ｆ−２・３の値 Ｖ−２・３＜Ｖinの場合ｆ−２・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−２に量子化
する微量子化手段Ｑ−２を有する。
Ｖinを、その値をＶ−２・１、Ｖ−２・２及びＶ−２・
３（ただし、Ｖ−１＜Ｖ−２・１＜Ｖ−２・２＜Ｖ−２
・３＜Ｖ−２の大小関係を有する）とするとき、図４に
示すように、 Ｖin≦Ｖ−２・１の場合ｆ−２・１の値 Ｖ−２・１＜Ｖin≦Ｖ−２・２の場合ｆ−２・２の値 Ｖ−２・２＜Ｖin≦Ｖ−２・３の場合ｆ−２・３の値 Ｖ−２・３＜Ｖinの場合ｆ−２・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−２に量子化
する微量子化手段Ｑ−２を有する。
【００２５】この場合、アナログ信号Ｖinの値Ｖ−２・
１〜Ｖ−２・３は、図４中に示すように、 Ｖ−２・１＝４．５Ｖ Ｖ−２・２＝５．５Ｖ Ｖ−２・３＝６．５Ｖ の電圧値を有するものとし得る。なお、４値信号でなる
多値信号Ｆ−２の値ｆ−２・１〜ｆ−２・４は、同じく
図４中に示すように、 ｆ−２・１＝３ ｆ−２・２＝２ ｆ−２・３＝１ ｆ−２・４＝０ の数値で表し得る。
１〜Ｖ−２・３は、図４中に示すように、 Ｖ−２・１＝４．５Ｖ Ｖ−２・２＝５．５Ｖ Ｖ−２・３＝６．５Ｖ の電圧値を有するものとし得る。なお、４値信号でなる
多値信号Ｆ−２の値ｆ−２・１〜ｆ−２・４は、同じく
図４中に示すように、 ｆ−２・１＝３ ｆ−２・２＝２ ｆ−２・３＝１ ｆ−２・４＝０ の数値で表し得る。
【００２６】また、入力端子Ｔ１からのアナログ信号Ｖ
inを、その値をＶ−３・１、Ｖ−３・２及びＶ−３・３
（ただし、Ｖ−２＜Ｖ−３・１＜Ｖ−３・２＜Ｖ−３・
３＜Ｖ−３の大小関係を有する）とするとき、図５に示
すように、 Ｖin≦Ｖ−３・１の場合ｆ−３・１の値 Ｖ−３・１＜Ｖin≦Ｖ−３・２の場合ｆ−３・２の値 Ｖ−３・２＜Ｖin≦Ｖ−３・３の場合ｆ−３・３の値 Ｖ−３・３＜Ｖinの場合ｆ−３・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−３に量子化
する微量子化手段Ｑ−３を有する。
inを、その値をＶ−３・１、Ｖ−３・２及びＶ−３・３
（ただし、Ｖ−２＜Ｖ−３・１＜Ｖ−３・２＜Ｖ−３・
３＜Ｖ−３の大小関係を有する）とするとき、図５に示
すように、 Ｖin≦Ｖ−３・１の場合ｆ−３・１の値 Ｖ−３・１＜Ｖin≦Ｖ−３・２の場合ｆ−３・２の値 Ｖ−３・２＜Ｖin≦Ｖ−３・３の場合ｆ−３・３の値 Ｖ−３・３＜Ｖinの場合ｆ−３・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−３に量子化
する微量子化手段Ｑ−３を有する。
【００２７】この場合、アナログ信号Ｖinの値Ｖ−３・
１〜Ｖ−３・３は、図５中に示すように、 Ｖ−３・１＝８．５Ｖ Ｖ−３・２＝９．５Ｖ Ｖ−３・３＝１０．５Ｖ の電圧値を有するものとし得る。なお、４値信号でなる
多値信号Ｆ−３の値ｆ−３・１〜ｆ−３・４は、同じく
図５中に示すように、 ｆ−３・１＝３ ｆ−３・２＝２ ｆ−３・３＝１ ｆ−３・４＝０ の数値で表し得る。
１〜Ｖ−３・３は、図５中に示すように、 Ｖ−３・１＝８．５Ｖ Ｖ−３・２＝９．５Ｖ Ｖ−３・３＝１０．５Ｖ の電圧値を有するものとし得る。なお、４値信号でなる
多値信号Ｆ−３の値ｆ−３・１〜ｆ−３・４は、同じく
図５中に示すように、 ｆ−３・１＝３ ｆ−３・２＝２ ｆ−３・３＝１ ｆ−３・４＝０ の数値で表し得る。
【００２８】さらに、アナログ信号Ｖinを、その値をＶ
−４・１、Ｖ−４・２及びＶ−４・３（ただし、Ｖ−３
＜Ｖ−４・１＜Ｖ−４・２＜Ｖ−４・３の大小関係を有
する）とするとき、図６に示すように、 Ｖin≦Ｖ−４・１の場合ｆ−４・１の値 Ｖ−４・１＜Ｖin≦Ｖ−４・２の場合ｆ−４・２の値 Ｖ−４・２＜Ｖin≦Ｖ−４・３の場合ｆ−４・３の値 Ｖ−４・３＜Ｖinの場合ｆ−４・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−４に量子化
する微量子化手段Ｑ−４を有する。
−４・１、Ｖ−４・２及びＶ−４・３（ただし、Ｖ−３
＜Ｖ−４・１＜Ｖ−４・２＜Ｖ−４・３の大小関係を有
する）とするとき、図６に示すように、 Ｖin≦Ｖ−４・１の場合ｆ−４・１の値 Ｖ−４・１＜Ｖin≦Ｖ−４・２の場合ｆ−４・２の値 Ｖ−４・２＜Ｖin≦Ｖ−４・３の場合ｆ−４・３の値 Ｖ−４・３＜Ｖinの場合ｆ−４・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−４に量子化
する微量子化手段Ｑ−４を有する。
【００２９】この場合、アナログ信号Ｖinの値Ｖ−４・
１〜Ｖ−４・３は、図６中に示すように、 Ｖ−４・１＝１２．５Ｖ Ｖ−４・２＝１３．５Ｖ Ｖ−４・３＝１４．５Ｖ の電圧値を有するものとし得る。また、４値信号でなる
多値信号Ｆ−４の値ｆ−４・１〜ｆ−４・４は、同じく
図６中に示すように、 ｆ−４・１＝３ ｆ−４・２＝２ ｆ−４・３＝１ ｆ−４・４＝０ の数値で表し得る。なお、上述した粗量子化手段Ｑ、微
量子化手段Ｑ−１〜Ｑ−４は、端子Ｔ２からのクロック
信号ＣＬによって制御されて、上述した多値（４値）信
号Ｆ、Ｆ−１〜Ｆ−４を得るようになされている。
１〜Ｖ−４・３は、図６中に示すように、 Ｖ−４・１＝１２．５Ｖ Ｖ−４・２＝１３．５Ｖ Ｖ−４・３＝１４．５Ｖ の電圧値を有するものとし得る。また、４値信号でなる
多値信号Ｆ−４の値ｆ−４・１〜ｆ−４・４は、同じく
図６中に示すように、 ｆ−４・１＝３ ｆ−４・２＝２ ｆ−４・３＝１ ｆ−４・４＝０ の数値で表し得る。なお、上述した粗量子化手段Ｑ、微
量子化手段Ｑ−１〜Ｑ−４は、端子Ｔ２からのクロック
信号ＣＬによって制御されて、上述した多値（４値）信
号Ｆ、Ｆ−１〜Ｆ−４を得るようになされている。
【００３０】また、粗量子化手段Ｑで得られる４値信号
でなる多値信号Ｆを２値符号Ｂの一部のビットとしての
２値信号Ｂ−１にデジタル変換する４値・２値変換手段
でなる多値・２値変換手段Ｕ１を有する。
でなる多値信号Ｆを２値符号Ｂの一部のビットとしての
２値信号Ｂ−１にデジタル変換する４値・２値変換手段
でなる多値・２値変換手段Ｕ１を有する。
【００３１】この場合、２値信号Ｂ−１は、図２中に示
すように、４値信号でなる多値信号Ｆの値が、 ｆ−１（＝３）である場合「００」 ｆ−２（＝２）である場合「０１」 ｆ−３（＝１）である場合「１０」 ｆ−４（＝０）である場合「１１」 の２ビットで表されている値を有し、そして、その２ビ
ット中の上位ビット及び下位ビットが、図１に示すよう
に、ビット端子ｂ１及びｂ２にそれぞれ得られるように
なされている。
すように、４値信号でなる多値信号Ｆの値が、 ｆ−１（＝３）である場合「００」 ｆ−２（＝２）である場合「０１」 ｆ−３（＝１）である場合「１０」 ｆ−４（＝０）である場合「１１」 の２ビットで表されている値を有し、そして、その２ビ
ット中の上位ビット及び下位ビットが、図１に示すよう
に、ビット端子ｂ１及びｂ２にそれぞれ得られるように
なされている。
【００３２】さらに、粗量子化手段Ｑで得られる４値信
号でなる多値信号Ｆの値が、図２中に示すように、 ｆ−１（＝３）である場合微量子化手段Ｑ−１で得られ
る多値（４値）信号Ｆ−１ ｆ−２（＝２）である場合微量子化手段Ｑ−２で得られ
る多値（４値）信号Ｆ−２ ｆ−３（＝１）である場合微量子化手段Ｑ−３で得られ
る多値（４値）信号Ｆ−３ ｆ−４（＝０）である場合微量子化手段Ｑ−４で得られ
る多値（４値）信号Ｆ−４ をそれぞれ４値信号でなる多値信号Ｆ′として選択す
る、４値信号選択手段でなる多値信号選択手段Ｓを有す
る。
号でなる多値信号Ｆの値が、図２中に示すように、 ｆ−１（＝３）である場合微量子化手段Ｑ−１で得られ
る多値（４値）信号Ｆ−１ ｆ−２（＝２）である場合微量子化手段Ｑ−２で得られ
る多値（４値）信号Ｆ−２ ｆ−３（＝１）である場合微量子化手段Ｑ−３で得られ
る多値（４値）信号Ｆ−３ ｆ−４（＝０）である場合微量子化手段Ｑ−４で得られ
る多値（４値）信号Ｆ−４ をそれぞれ４値信号でなる多値信号Ｆ′として選択す
る、４値信号選択手段でなる多値信号選択手段Ｓを有す
る。
【００３３】この場合、４値信号選択手段でなる多値信
号選択手段Ｓは、それが、図１に示すように、粗量子化
手段Ｑで得られる４値信号でなる多値信号Ｆによって制
御されることによって、または、図示しないが、多値
（４値）・２値変換手段Ｕ１で得られる２値信号Ｂ−１
によって制御されることによって、４値信号でなる多値
信号Ｆ−１、Ｆ−２、Ｆ−３及びＦ−４中の１つを４値
信号でなる多値信号Ｆ′として選択するようになされて
いる。
号選択手段Ｓは、それが、図１に示すように、粗量子化
手段Ｑで得られる４値信号でなる多値信号Ｆによって制
御されることによって、または、図示しないが、多値
（４値）・２値変換手段Ｕ１で得られる２値信号Ｂ−１
によって制御されることによって、４値信号でなる多値
信号Ｆ−１、Ｆ−２、Ｆ−３及びＦ−４中の１つを４値
信号でなる多値信号Ｆ′として選択するようになされて
いる。
【００３４】また、４値信号選択手段でなる多値信号選
択手段Ｓで選択して得られる４値信号でなる多値信号
Ｆ′を２値符号Ｂの他の部のビットとしての２値信号Ｂ
−２にデジタル変換する４値・２値変換手段でなる多値
・２値変換手段Ｕ２を有する。
択手段Ｓで選択して得られる４値信号でなる多値信号
Ｆ′を２値符号Ｂの他の部のビットとしての２値信号Ｂ
−２にデジタル変換する４値・２値変換手段でなる多値
・２値変換手段Ｕ２を有する。
【００３５】この場合、２値信号Ｂ−２は、図３〜図６
に示すように、多値（４値）信号Ｆ−Ｐ（ただし、Ｐ＝
１、２、３、４）の値が ｆ−Ｐ・１（＝３）である場合「００」 ｆ−Ｐ・２（＝２）である場合「０１」 ｆ−Ｐ・３（＝１）である場合「１０」 ｆ−Ｐ・４（＝０）である場合「１１」 の２ビットで表される値を有し、そして、その２ビット
中の上位ビット及び下位ビットが、図１に示すように、
ビット端子ｂ３及びｂ４にそれぞれ得られるようになさ
れ、よって、アナログ信号Ｖinのデジタル変換された２
値符号Ｂが４個のビット端子ｂ１〜ｂ４に、ビット端子
ｂ４に得られるビットを最下位ビット、ビット端子ｂ１
に得られるビットを最上位ビットとしている４ビットで
得られるようになされている。
に示すように、多値（４値）信号Ｆ−Ｐ（ただし、Ｐ＝
１、２、３、４）の値が ｆ−Ｐ・１（＝３）である場合「００」 ｆ−Ｐ・２（＝２）である場合「０１」 ｆ−Ｐ・３（＝１）である場合「１０」 ｆ−Ｐ・４（＝０）である場合「１１」 の２ビットで表される値を有し、そして、その２ビット
中の上位ビット及び下位ビットが、図１に示すように、
ビット端子ｂ３及びｂ４にそれぞれ得られるようになさ
れ、よって、アナログ信号Ｖinのデジタル変換された２
値符号Ｂが４個のビット端子ｂ１〜ｂ４に、ビット端子
ｂ４に得られるビットを最下位ビット、ビット端子ｂ１
に得られるビットを最上位ビットとしている４ビットで
得られるようになされている。
【００３６】なお、上述した粗量子化手段Ｑ、微量子化
手段Ｑ−１〜Ｑ−４は、特開平９−４６２２０号公報第
６１頁中、図４７に示されているような、第１及び第２
の端子を有し且つそれら第１及び第２の端子間で互に異
なるピーク電流値ＩP1、ＩP2………ＩP6（ＩP1＜ＩP2＜
ＩP3、ＩP4＜ＩP5＜ＩP6＜ＩP1）をそれぞれとる微分負
性特性を有する電圧−電流特性を呈する６個の共鳴トン
ネルダイオードでなる２端子半導体素子Ｄ1 、Ｄ2 ……
…Ｄ6 の、クロック電源端子間に接続された直列回路
と、２端子半導体素子Ｄ4 、Ｄ5 及びＤ6 の直列回路と
並列に接続され、アナログ信号を入力する電界効果トラ
ンジスタとを有する多値論理回路で構成し得る。
手段Ｑ−１〜Ｑ−４は、特開平９−４６２２０号公報第
６１頁中、図４７に示されているような、第１及び第２
の端子を有し且つそれら第１及び第２の端子間で互に異
なるピーク電流値ＩP1、ＩP2………ＩP6（ＩP1＜ＩP2＜
ＩP3、ＩP4＜ＩP5＜ＩP6＜ＩP1）をそれぞれとる微分負
性特性を有する電圧−電流特性を呈する６個の共鳴トン
ネルダイオードでなる２端子半導体素子Ｄ1 、Ｄ2 ……
…Ｄ6 の、クロック電源端子間に接続された直列回路
と、２端子半導体素子Ｄ4 、Ｄ5 及びＤ6 の直列回路と
並列に接続され、アナログ信号を入力する電界効果トラ
ンジスタとを有する多値論理回路で構成し得る。
【００３７】また、多値（４値）信号選択手段Ｓは、
「多値情報処理」樋口、亀山著、昭晃堂、１９８９年の
第２７頁に示されているような、「Ｔゲート」で構成し
得る。
「多値情報処理」樋口、亀山著、昭晃堂、１９８９年の
第２７頁に示されているような、「Ｔゲート」で構成し
得る。
【００３８】さらに、多値（４値）・２値変換手段Ｕ１
及びＵ２は、上記した［「多値情報処理」樋口、亀山
著、昭晃堂、１９８９年］の第１９頁に示されているよ
うな、多値（４値）信号Ｆ′を入力とし、２値信号の上
位ビットを出力するインバータと、多値（４値）信号
Ｆ′を入力とする「ユニバーサルリテラル」と、その出
力を入力とし、２値信号の下位ビットを出力する他のイ
ンバータとで構成し得る。
及びＵ２は、上記した［「多値情報処理」樋口、亀山
著、昭晃堂、１９８９年］の第１９頁に示されているよ
うな、多値（４値）信号Ｆ′を入力とし、２値信号の上
位ビットを出力するインバータと、多値（４値）信号
Ｆ′を入力とする「ユニバーサルリテラル」と、その出
力を入力とし、２値信号の下位ビットを出力する他のイ
ンバータとで構成し得る。
【００３９】以上が、本発明によるアナログ・デジタル
変換装置の第１の実施の形態例の構成である。
変換装置の第１の実施の形態例の構成である。
【００４０】このような構成を有する、図１に示す本発
明によるアナログ・デジタル変換装置の第１の実施の形
態例によれば、アナログ信号Ｖinが、例えば、 Ｖ−３・１（＝８．５Ｖ）＜Ｖin≦Ｖ−３・２（＝９．
５Ｖ） の関係を満足している値、例えば９．０Ｖの値を有して
いれば、この場合、アナログ信号Ｖinが、 Ｖ−２（＝７．５Ｖ）＜Ｖin＜Ｖ−３（１１．５Ｖ） の関係を満足しているので、粗量子化手段Ｑから多値
（４値）信号Ｆがｆ−３（＝１）の値を有して得られ、
このため、多値（４値）・２値変換手段Ｕ１から、２値
信号Ｂ−１が、「１０」の値で、２値符号Ｂの上位２ビ
ットとしてビット端子ｂ１及びｂ２上に得られ、一方、
粗量子化手段Ｑから得られる多値（４値）信号Ｆがこの
場合ｆ−３（＝１）の値を有していることから、多値
（４値）信号選択手段Ｓが微量子化手段Ｑ−３から得ら
れる多値（４値）信号Ｆ−３を選択し、そして、この場
合、多値（４値）信号Ｆ−３がｆ−３・２（＝２）の値
を有して得られていることから、多値（４値）・２値変
換手段Ｕ２から、２値信号Ｂ−２が、「０１」の値で２
値符号Ｂの下位２ビットとしてビット端子ｂ３及びｂ４
上に得られ、よって、２値符号Ｂが、４ビットの「１０
０１」でビット端子ｂ１〜ｂ４上に得られる、というよ
うに、アナログ信号Ｖinを４ビットの２値符号Ｂにデジ
タル変換して得ることができる。
明によるアナログ・デジタル変換装置の第１の実施の形
態例によれば、アナログ信号Ｖinが、例えば、 Ｖ−３・１（＝８．５Ｖ）＜Ｖin≦Ｖ−３・２（＝９．
５Ｖ） の関係を満足している値、例えば９．０Ｖの値を有して
いれば、この場合、アナログ信号Ｖinが、 Ｖ−２（＝７．５Ｖ）＜Ｖin＜Ｖ−３（１１．５Ｖ） の関係を満足しているので、粗量子化手段Ｑから多値
（４値）信号Ｆがｆ−３（＝１）の値を有して得られ、
このため、多値（４値）・２値変換手段Ｕ１から、２値
信号Ｂ−１が、「１０」の値で、２値符号Ｂの上位２ビ
ットとしてビット端子ｂ１及びｂ２上に得られ、一方、
粗量子化手段Ｑから得られる多値（４値）信号Ｆがこの
場合ｆ−３（＝１）の値を有していることから、多値
（４値）信号選択手段Ｓが微量子化手段Ｑ−３から得ら
れる多値（４値）信号Ｆ−３を選択し、そして、この場
合、多値（４値）信号Ｆ−３がｆ−３・２（＝２）の値
を有して得られていることから、多値（４値）・２値変
換手段Ｕ２から、２値信号Ｂ−２が、「０１」の値で２
値符号Ｂの下位２ビットとしてビット端子ｂ３及びｂ４
上に得られ、よって、２値符号Ｂが、４ビットの「１０
０１」でビット端子ｂ１〜ｂ４上に得られる、というよ
うに、アナログ信号Ｖinを４ビットの２値符号Ｂにデジ
タル変換して得ることができる。
【００４１】また、図１に示す本発明によるアナログ・
デジタル変換装置によれば、上述したようにアナログ信
号Ｖinを４ビットの２値符号Ｂにデジタル変換して得る
につき、上述したところから明らかなように、１個の粗
量子化手段Ｑと、４個の微量子化手段Ｑ−１〜Ｑ−４
と、１つの多値（４値）信号選択手段Ｓと、２個の多値
（４値）・２値変換手段Ｕ１及びＵ２とを用いているだ
けであるので、それら手段をそれぞれ構成するのに必要
な素子数の総和、従ってアナログ・デジタル変換装置を
構成するのに必要な素子数を、図３５前述した従来の４
ビット並列比較型アナログ・デジタル変換装置の場合に
比し、格段的に低減させることができる。
デジタル変換装置によれば、上述したようにアナログ信
号Ｖinを４ビットの２値符号Ｂにデジタル変換して得る
につき、上述したところから明らかなように、１個の粗
量子化手段Ｑと、４個の微量子化手段Ｑ−１〜Ｑ−４
と、１つの多値（４値）信号選択手段Ｓと、２個の多値
（４値）・２値変換手段Ｕ１及びＵ２とを用いているだ
けであるので、それら手段をそれぞれ構成するのに必要
な素子数の総和、従ってアナログ・デジタル変換装置を
構成するのに必要な素子数を、図３５前述した従来の４
ビット並列比較型アナログ・デジタル変換装置の場合に
比し、格段的に低減させることができる。
【００４２】また、このため、アナログ・デジタル変換
装置を半導体基板上にアナログ・デジタル変換装置以外
の装置とともに集積化して構成した場合の、アナログ・
デジタル変換装置が半導体基板上に占める面積を、図３
５で前述した従来の４ビット並列比較型アナログ・デジ
タル変換装置を同様に半導体基板上に集積化して構成し
た場合のその従来の４ビット並列比較型アナログ・デジ
タル変換装置が半導体基板上に占める面積に比し、格段
的に低減させることができ、または、アナログ・デジタ
ル変換装置のみを半導体基板上に集積化して構成した場
合の半導体基板の大きさを、図３５で前述した従来の４
ビット並列比較型アナログ・デジタル変換装置のみを半
導体基板上に集積化して構成した場合の半導体基板の大
きさに比し、格段的に小さくすることができる。
装置を半導体基板上にアナログ・デジタル変換装置以外
の装置とともに集積化して構成した場合の、アナログ・
デジタル変換装置が半導体基板上に占める面積を、図３
５で前述した従来の４ビット並列比較型アナログ・デジ
タル変換装置を同様に半導体基板上に集積化して構成し
た場合のその従来の４ビット並列比較型アナログ・デジ
タル変換装置が半導体基板上に占める面積に比し、格段
的に低減させることができ、または、アナログ・デジタ
ル変換装置のみを半導体基板上に集積化して構成した場
合の半導体基板の大きさを、図３５で前述した従来の４
ビット並列比較型アナログ・デジタル変換装置のみを半
導体基板上に集積化して構成した場合の半導体基板の大
きさに比し、格段的に小さくすることができる。
【００４３】さらに、アナログ・デジタル変換装置を構
成するのに必要な素子数を低減させることができるの
で、消費電力を、図３５で前述した従来の４ビット並列
比較型アナログ・デジタル変換装置の場合に比し、格段
的に低減させることができるとともに、動作速度を、図
３５で前述した従来の４ビット並列比較型アナログ・デ
ジタル変換装置の場合に比し、格段的に高速化させるこ
とができる。
成するのに必要な素子数を低減させることができるの
で、消費電力を、図３５で前述した従来の４ビット並列
比較型アナログ・デジタル変換装置の場合に比し、格段
的に低減させることができるとともに、動作速度を、図
３５で前述した従来の４ビット並列比較型アナログ・デ
ジタル変換装置の場合に比し、格段的に高速化させるこ
とができる。
【００４４】
【発明の実施の形態２】次に、図７を伴って、本発明に
よるアナログ・デジタル変換装置の第２の実施の形態例
を述べよう。
よるアナログ・デジタル変換装置の第２の実施の形態例
を述べよう。
【００４５】図７において、図１との対応部分には同一
符号を付して示す。
符号を付して示す。
【００４６】図７に示す本発明によるアナログ・デジタ
ル変換装置の第２の実施の形態例は、アナログ信号Ｖin
を８値信号でなる多値信号Ｆに量子化し、その８値信号
でる多値信号を２値信号に２値符号Ｂとしてデジタル変
換する場合の実施の形態例で、次に述べる構成を有す
る。
ル変換装置の第２の実施の形態例は、アナログ信号Ｖin
を８値信号でなる多値信号Ｆに量子化し、その８値信号
でる多値信号を２値信号に２値符号Ｂとしてデジタル変
換する場合の実施の形態例で、次に述べる構成を有す
る。
【００４７】すなわち、入力端子Ｔ１からの、２値符号
にデジタル変換されるアナログ信号Ｖinを、その値をＶ
−１、Ｖ−２、Ｖ−３、Ｖ−４、Ｖ−５、Ｖ−６及びＶ
−７（ただし、Ｖ−１＜Ｖ−２＜Ｖ−３＜Ｖ−４＜Ｖ−
５＜Ｖ−６＜Ｖ−７の大小関係を有する）とするとき、
図８に示すように、 Ｖin≦Ｖ−１の場合ｆ−１の値 Ｖ−１＜Ｖin≦Ｖ−２の場合ｆ−２の値 Ｖ−２＜Ｖin≦Ｖ−３の場合ｆ−３の値 Ｖ−３＜Ｖin≦Ｖ−４の場合ｆ−４の値 Ｖ−４＜Ｖin≦Ｖ−５の場合ｆ−５の値 Ｖ−５＜Ｖin≦Ｖ−６の場合ｆ−６の値 Ｖ−６＜Ｖin≦Ｖ−７の場合ｆ−７の値 Ｖ−７＜Ｖinの場合ｆ−８の値 をそれぞれとる８値信号でなる多値信号Ｆに量子化する
粗量子化手段Ｑを有する。
にデジタル変換されるアナログ信号Ｖinを、その値をＶ
−１、Ｖ−２、Ｖ−３、Ｖ−４、Ｖ−５、Ｖ−６及びＶ
−７（ただし、Ｖ−１＜Ｖ−２＜Ｖ−３＜Ｖ−４＜Ｖ−
５＜Ｖ−６＜Ｖ−７の大小関係を有する）とするとき、
図８に示すように、 Ｖin≦Ｖ−１の場合ｆ−１の値 Ｖ−１＜Ｖin≦Ｖ−２の場合ｆ−２の値 Ｖ−２＜Ｖin≦Ｖ−３の場合ｆ−３の値 Ｖ−３＜Ｖin≦Ｖ−４の場合ｆ−４の値 Ｖ−４＜Ｖin≦Ｖ−５の場合ｆ−５の値 Ｖ−５＜Ｖin≦Ｖ−６の場合ｆ−６の値 Ｖ−６＜Ｖin≦Ｖ−７の場合ｆ−７の値 Ｖ−７＜Ｖinの場合ｆ−８の値 をそれぞれとる８値信号でなる多値信号Ｆに量子化する
粗量子化手段Ｑを有する。
【００４８】この場合、アナログ信号Ｖinの値Ｖ−１〜
Ｖ−７は、図８中に示すように、 Ｖ−１＝ ７．５Ｖ Ｖ−２＝１５．５Ｖ Ｖ−３＝２３．５Ｖ Ｖ−４＝３１．５Ｖ Ｖ−５＝３９．５Ｖ Ｖ−６＝４７．５Ｖ Ｖ−７＝５５．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆの値ｆ−１〜ｆ−８は、同じく図８中に示す
ように、 ｆ−１＝７ ｆ−２＝６ ｆ−３＝５ ｆ−４＝４ ｆ−５＝３ ｆ−６＝２ ｆ−７＝１ ｆ−８＝０ の数値で表し得る。
Ｖ−７は、図８中に示すように、 Ｖ−１＝ ７．５Ｖ Ｖ−２＝１５．５Ｖ Ｖ−３＝２３．５Ｖ Ｖ−４＝３１．５Ｖ Ｖ−５＝３９．５Ｖ Ｖ−６＝４７．５Ｖ Ｖ−７＝５５．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆの値ｆ−１〜ｆ−８は、同じく図８中に示す
ように、 ｆ−１＝７ ｆ−２＝６ ｆ−３＝５ ｆ−４＝４ ｆ−５＝３ ｆ−６＝２ ｆ−７＝１ ｆ−８＝０ の数値で表し得る。
【００４９】また、入力端子Ｔ１からのアナログ信号Ｖ
inを、その値をＶ−１・１、Ｖ−１・２、Ｖ−１・３、
Ｖ−１・４、Ｖ−１・５、Ｖ−１・６及びＶ−１・７
（ただし、Ｖ−１・１＜Ｖ−１・２＜Ｖ−１・３＜Ｖ−
１・４＜Ｖ−１・５＜Ｖ−１・６＜Ｖ−１・７＜Ｖ−１
の大小関係を有する）とするとき、図９に示すように、 Ｖin≦Ｖ−１・１の場合ｆ−１・１の値 Ｖ−１・１＜Ｖin≦Ｖ−１・２の場合ｆ−１・２の値 Ｖ−１・２＜Ｖin≦Ｖ−１・３の場合ｆ−１・３の値 Ｖ−１・３＜Ｖin≦Ｖ−１・４の場合ｆ−１・４の値 Ｖ−１・４＜Ｖin≦Ｖ−１・５の場合ｆ−１・５の値 Ｖ−１・５＜Ｖin≦Ｖ−１・６の場合ｆ−１・６の値 Ｖ−１・６＜Ｖin≦Ｖ−１・７の場合ｆ−１・７の値 Ｖ−１・７＜Ｖinの場合ｆ−１・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−１に量子化
する微量子化手段Ｑ−１を有する。
inを、その値をＶ−１・１、Ｖ−１・２、Ｖ−１・３、
Ｖ−１・４、Ｖ−１・５、Ｖ−１・６及びＶ−１・７
（ただし、Ｖ−１・１＜Ｖ−１・２＜Ｖ−１・３＜Ｖ−
１・４＜Ｖ−１・５＜Ｖ−１・６＜Ｖ−１・７＜Ｖ−１
の大小関係を有する）とするとき、図９に示すように、 Ｖin≦Ｖ−１・１の場合ｆ−１・１の値 Ｖ−１・１＜Ｖin≦Ｖ−１・２の場合ｆ−１・２の値 Ｖ−１・２＜Ｖin≦Ｖ−１・３の場合ｆ−１・３の値 Ｖ−１・３＜Ｖin≦Ｖ−１・４の場合ｆ−１・４の値 Ｖ−１・４＜Ｖin≦Ｖ−１・５の場合ｆ−１・５の値 Ｖ−１・５＜Ｖin≦Ｖ−１・６の場合ｆ−１・６の値 Ｖ−１・６＜Ｖin≦Ｖ−１・７の場合ｆ−１・７の値 Ｖ−１・７＜Ｖinの場合ｆ−１・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−１に量子化
する微量子化手段Ｑ−１を有する。
【００５０】この場合、アナログ信号Ｖinの値Ｖ−１・
１〜Ｖ−１・７は、図９中に示すように、 Ｖ−１・１＝０．５Ｖ Ｖ−１・２＝１．５Ｖ Ｖ−１・３＝２．５Ｖ Ｖ−１・４＝３．５Ｖ Ｖ−１・５＝４．５Ｖ Ｖ−１・６＝５．５Ｖ Ｖ−１・７＝６．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−１の値ｆ−１・１〜ｆ−１・８は、同じく
図９中に示すように、 ｆ−１・１＝７ ｆ−１・２＝６ ｆ−１・３＝５ ｆ−１・４＝４ ｆ−１・５＝３ ｆ−１・６＝２ ｆ−１・７＝１ ｆ−１・８＝０ の数値で表し得る。
１〜Ｖ−１・７は、図９中に示すように、 Ｖ−１・１＝０．５Ｖ Ｖ−１・２＝１．５Ｖ Ｖ−１・３＝２．５Ｖ Ｖ−１・４＝３．５Ｖ Ｖ−１・５＝４．５Ｖ Ｖ−１・６＝５．５Ｖ Ｖ−１・７＝６．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−１の値ｆ−１・１〜ｆ−１・８は、同じく
図９中に示すように、 ｆ−１・１＝７ ｆ−１・２＝６ ｆ−１・３＝５ ｆ−１・４＝４ ｆ−１・５＝３ ｆ−１・６＝２ ｆ−１・７＝１ ｆ−１・８＝０ の数値で表し得る。
【００５１】さらに、入力端子Ｔ１からのアナログ信号
Ｖinを、その値をＶ−２・１、Ｖ−２・２、Ｖ−２・
３、Ｖ−２・４、Ｖ−２・５、Ｖ−２・６及びＶ−２・
７（ただし、Ｖ−１＜Ｖ−２・１＜Ｖ−２・２＜Ｖ−２
・３＜Ｖ−２・４＜Ｖ−２・５＜Ｖ−２・６＜Ｖ−２・
７＜Ｖ−２の大小関係を有する）とするとき、図１０に
示すように、 Ｖin≦Ｖ−２・１の場合ｆ−２・１の値 Ｖ−２・１＜Ｖin≦Ｖ−２・２の場合ｆ−２・２の値 Ｖ−２・２＜Ｖin≦Ｖ−２・３の場合ｆ−２・３の値 Ｖ−２・３＜Ｖin≦Ｖ−２・４の場合ｆ−２・４の値 Ｖ−２・４＜Ｖin≦Ｖ−２・５の場合ｆ−２・５の値 Ｖ−２・５＜Ｖin≦Ｖ−２・６の場合ｆ−２・６の値 Ｖ−２・６＜Ｖin≦Ｖ−２・７の場合ｆ−２・７の値 Ｖ−２・７＜Ｖinの場合ｆ−２・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−２に量子化
する微量子化手段Ｑ−２を有する。
Ｖinを、その値をＶ−２・１、Ｖ−２・２、Ｖ−２・
３、Ｖ−２・４、Ｖ−２・５、Ｖ−２・６及びＶ−２・
７（ただし、Ｖ−１＜Ｖ−２・１＜Ｖ−２・２＜Ｖ−２
・３＜Ｖ−２・４＜Ｖ−２・５＜Ｖ−２・６＜Ｖ−２・
７＜Ｖ−２の大小関係を有する）とするとき、図１０に
示すように、 Ｖin≦Ｖ−２・１の場合ｆ−２・１の値 Ｖ−２・１＜Ｖin≦Ｖ−２・２の場合ｆ−２・２の値 Ｖ−２・２＜Ｖin≦Ｖ−２・３の場合ｆ−２・３の値 Ｖ−２・３＜Ｖin≦Ｖ−２・４の場合ｆ−２・４の値 Ｖ−２・４＜Ｖin≦Ｖ−２・５の場合ｆ−２・５の値 Ｖ−２・５＜Ｖin≦Ｖ−２・６の場合ｆ−２・６の値 Ｖ−２・６＜Ｖin≦Ｖ−２・７の場合ｆ−２・７の値 Ｖ−２・７＜Ｖinの場合ｆ−２・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−２に量子化
する微量子化手段Ｑ−２を有する。
【００５２】この場合、アナログ信号Ｖinの値Ｖ−２・
１〜Ｖ−２・７は、図１０中に示すように、 Ｖ−２・１＝ ８．５Ｖ Ｖ−２・２＝ ９．５Ｖ Ｖ−２・３＝１０．５Ｖ Ｖ−２・４＝１１．５Ｖ Ｖ−２・５＝１２．５Ｖ Ｖ−２・６＝１３．５Ｖ Ｖ−２・７＝１４．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−２の値ｆ−２・１〜ｆ−２・８は、同じく
図１０中に示すように、 ｆ−２・１＝７ ｆ−２・２＝６ ｆ−２・３＝５ ｆ−２・４＝４ ｆ−２・５＝３ ｆ−２・６＝２ ｆ−２・７＝１ ｆ−２・８＝０ の数値で表し得る。
１〜Ｖ−２・７は、図１０中に示すように、 Ｖ−２・１＝ ８．５Ｖ Ｖ−２・２＝ ９．５Ｖ Ｖ−２・３＝１０．５Ｖ Ｖ−２・４＝１１．５Ｖ Ｖ−２・５＝１２．５Ｖ Ｖ−２・６＝１３．５Ｖ Ｖ−２・７＝１４．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−２の値ｆ−２・１〜ｆ−２・８は、同じく
図１０中に示すように、 ｆ−２・１＝７ ｆ−２・２＝６ ｆ−２・３＝５ ｆ−２・４＝４ ｆ−２・５＝３ ｆ−２・６＝２ ｆ−２・７＝１ ｆ−２・８＝０ の数値で表し得る。
【００５３】また、入力端子Ｔ１からのアナログ信号Ｖ
inを、その値をＶ−３・１、Ｖ−３・２、Ｖ−３・３、
Ｖ−３・４、Ｖ−３・５、Ｖ−３・６及びＶ−３・７
（ただし、Ｖ−２＜Ｖ−３・１＜Ｖ−３・２＜Ｖ−３・
３＜Ｖ−３・４＜Ｖ−３・５＜Ｖ−３・６＜Ｖ−３・７
＜Ｖ−３の大小関係を有する）とするとき、図１１に示
すように、 Ｖin≦Ｖ−３・１の場合ｆ−３・１の値 Ｖ−３・１＜Ｖin≦Ｖ−３・２の場合ｆ−３・２の値 Ｖ−３・２＜Ｖin≦Ｖ−３・３の場合ｆ−３・３の値 Ｖ−３・３＜Ｖin≦Ｖ−３・４の場合ｆ−３・４の値 Ｖ−３・４＜Ｖin≦Ｖ−３・５の場合ｆ−３・５の値 Ｖ−３・５＜Ｖin≦Ｖ−３・６の場合ｆ−３・６の値 Ｖ−３・６＜Ｖin≦Ｖ−３・７の場合ｆ−３・７の値 Ｖ−３・７＜Ｖinの場合ｆ−３・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−３に量子化
する微量子化手段Ｑ−３を有する。
inを、その値をＶ−３・１、Ｖ−３・２、Ｖ−３・３、
Ｖ−３・４、Ｖ−３・５、Ｖ−３・６及びＶ−３・７
（ただし、Ｖ−２＜Ｖ−３・１＜Ｖ−３・２＜Ｖ−３・
３＜Ｖ−３・４＜Ｖ−３・５＜Ｖ−３・６＜Ｖ−３・７
＜Ｖ−３の大小関係を有する）とするとき、図１１に示
すように、 Ｖin≦Ｖ−３・１の場合ｆ−３・１の値 Ｖ−３・１＜Ｖin≦Ｖ−３・２の場合ｆ−３・２の値 Ｖ−３・２＜Ｖin≦Ｖ−３・３の場合ｆ−３・３の値 Ｖ−３・３＜Ｖin≦Ｖ−３・４の場合ｆ−３・４の値 Ｖ−３・４＜Ｖin≦Ｖ−３・５の場合ｆ−３・５の値 Ｖ−３・５＜Ｖin≦Ｖ−３・６の場合ｆ−３・６の値 Ｖ−３・６＜Ｖin≦Ｖ−３・７の場合ｆ−３・７の値 Ｖ−３・７＜Ｖinの場合ｆ−３・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−３に量子化
する微量子化手段Ｑ−３を有する。
【００５４】この場合、アナログ信号Ｖinの値Ｖ−３・
１〜Ｖ−３・７は、図１１中に示すように、 Ｖ−３・１＝１６．５Ｖ Ｖ−３・２＝１７．５Ｖ Ｖ−３・３＝１８．５Ｖ Ｖ−３・４＝１９．５Ｖ Ｖ−３・５＝２０．５Ｖ Ｖ−３・６＝２１．５Ｖ Ｖ−３・７＝２２．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−３の値ｆ−３・１〜ｆ−３・８は、同じく
図１１中に示すように、 ｆ−３・１＝７ ｆ−３・２＝６ ｆ−３・３＝５ ｆ−３・４＝４ ｆ−３・５＝３ ｆ−３・６＝２ ｆ−３・７＝１ ｆ−３・８＝０ の数値で表し得る。
１〜Ｖ−３・７は、図１１中に示すように、 Ｖ−３・１＝１６．５Ｖ Ｖ−３・２＝１７．５Ｖ Ｖ−３・３＝１８．５Ｖ Ｖ−３・４＝１９．５Ｖ Ｖ−３・５＝２０．５Ｖ Ｖ−３・６＝２１．５Ｖ Ｖ−３・７＝２２．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−３の値ｆ−３・１〜ｆ−３・８は、同じく
図１１中に示すように、 ｆ−３・１＝７ ｆ−３・２＝６ ｆ−３・３＝５ ｆ−３・４＝４ ｆ−３・５＝３ ｆ−３・６＝２ ｆ−３・７＝１ ｆ−３・８＝０ の数値で表し得る。
【００５５】さらに、アナログ信号Ｖinを、その値をＶ
−４・１、Ｖ−４・２、Ｖ−４・３、Ｖ−４・４、Ｖ−
４・５、Ｖ−４・６、Ｖ−４・７（ただし、Ｖ−３＜Ｖ
−４・１＜Ｖ−４・２＜Ｖ−４・３＜Ｖ−４・４＜Ｖ−
４・５＜Ｖ−４・６＜Ｖ−４・７の大小関係を有する）
とするとき、図１２に示すように、 Ｖin≦Ｖ−４・１の場合ｆ−４・１の値 Ｖ−４・１＜Ｖin≦Ｖ−４・２の場合ｆ−４・２の値 Ｖ−４・２＜Ｖin≦Ｖ−４・３の場合ｆ−４・３の値 Ｖ−４・３＜Ｖin≦Ｖ−４・４の場合ｆ−４・４の値 Ｖ−４・４＜Ｖin≦Ｖ−４・５の場合ｆ−４・５の値 Ｖ−４・５＜Ｖin≦Ｖ−４・６の場合ｆ−４・６の値 Ｖ−４・６＜Ｖin≦Ｖ−４・７の場合ｆ−４・７の値 Ｖ−４・７＜Ｖinの場合ｆ−４・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−４に量子化
する微量子化手段Ｑ−４を有する。
−４・１、Ｖ−４・２、Ｖ−４・３、Ｖ−４・４、Ｖ−
４・５、Ｖ−４・６、Ｖ−４・７（ただし、Ｖ−３＜Ｖ
−４・１＜Ｖ−４・２＜Ｖ−４・３＜Ｖ−４・４＜Ｖ−
４・５＜Ｖ−４・６＜Ｖ−４・７の大小関係を有する）
とするとき、図１２に示すように、 Ｖin≦Ｖ−４・１の場合ｆ−４・１の値 Ｖ−４・１＜Ｖin≦Ｖ−４・２の場合ｆ−４・２の値 Ｖ−４・２＜Ｖin≦Ｖ−４・３の場合ｆ−４・３の値 Ｖ−４・３＜Ｖin≦Ｖ−４・４の場合ｆ−４・４の値 Ｖ−４・４＜Ｖin≦Ｖ−４・５の場合ｆ−４・５の値 Ｖ−４・５＜Ｖin≦Ｖ−４・６の場合ｆ−４・６の値 Ｖ−４・６＜Ｖin≦Ｖ−４・７の場合ｆ−４・７の値 Ｖ−４・７＜Ｖinの場合ｆ−４・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−４に量子化
する微量子化手段Ｑ−４を有する。
【００５６】この場合、アナログ信号Ｖinの値Ｖ−４・
１〜Ｖ−４・７は、図１２中に示すように、 Ｖ−４・１＝２４．５Ｖ Ｖ−４・２＝２５．５Ｖ Ｖ−４・３＝２６．５Ｖ Ｖ−４・４＝２７．５Ｖ Ｖ−４・５＝２８．５Ｖ Ｖ−４・６＝２９．５Ｖ Ｖ−４・７＝３０．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−４の値ｆ−４・１〜ｆ−４・８は、、同じ
く図１２中に示すように、 ｆ−４・１＝７ ｆ−４・２＝６ ｆ−４・３＝５ ｆ−４・４＝４ ｆ−４・５＝３ ｆ−４・６＝２ ｆ−４・７＝１ ｆ−４・８＝０ の数値で表し得る。
１〜Ｖ−４・７は、図１２中に示すように、 Ｖ−４・１＝２４．５Ｖ Ｖ−４・２＝２５．５Ｖ Ｖ−４・３＝２６．５Ｖ Ｖ−４・４＝２７．５Ｖ Ｖ−４・５＝２８．５Ｖ Ｖ−４・６＝２９．５Ｖ Ｖ−４・７＝３０．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−４の値ｆ−４・１〜ｆ−４・８は、、同じ
く図１２中に示すように、 ｆ−４・１＝７ ｆ−４・２＝６ ｆ−４・３＝５ ｆ−４・４＝４ ｆ−４・５＝３ ｆ−４・６＝２ ｆ−４・７＝１ ｆ−４・８＝０ の数値で表し得る。
【００５７】また、入力端子Ｔ１からのアナログ信号Ｖ
inを、その値をＶ−５・１、Ｖ−５・２、Ｖ−５・３、
Ｖ−５・４、Ｖ−５・５、Ｖ−５・６及びＶ−５・７
（ただし、Ｖ−４＜Ｖ−５・１＜Ｖ−５・２＜Ｖ−５・
３＜Ｖ−５・４＜Ｖ−５・５＜Ｖ−５・６＜Ｖ−５・７
＜Ｖ−５の大小関係を有する）とするとき、図１３に示
すように、 Ｖin≦Ｖ−５・１の場合ｆ−５・１の値 Ｖ−５・１＜Ｖin≦Ｖ−５・２の場合ｆ−５・２の値 Ｖ−５・２＜Ｖin≦Ｖ−５・３の場合ｆ−５・３の値 Ｖ−５・３＜Ｖin≦Ｖ−５・４の場合ｆ−５・４の値 Ｖ−５・４＜Ｖin≦Ｖ−５・５の場合ｆ−５・５の値 Ｖ−５・５＜Ｖin≦Ｖ−５・６の場合ｆ−５・６の値 Ｖ−５・６＜Ｖin≦Ｖ−５・７の場合ｆ−５・７の値 Ｖ−５・７＜Ｖinの場合ｆ−５・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−５に量子化
する微量子化手段Ｑ−５を有する。
inを、その値をＶ−５・１、Ｖ−５・２、Ｖ−５・３、
Ｖ−５・４、Ｖ−５・５、Ｖ−５・６及びＶ−５・７
（ただし、Ｖ−４＜Ｖ−５・１＜Ｖ−５・２＜Ｖ−５・
３＜Ｖ−５・４＜Ｖ−５・５＜Ｖ−５・６＜Ｖ−５・７
＜Ｖ−５の大小関係を有する）とするとき、図１３に示
すように、 Ｖin≦Ｖ−５・１の場合ｆ−５・１の値 Ｖ−５・１＜Ｖin≦Ｖ−５・２の場合ｆ−５・２の値 Ｖ−５・２＜Ｖin≦Ｖ−５・３の場合ｆ−５・３の値 Ｖ−５・３＜Ｖin≦Ｖ−５・４の場合ｆ−５・４の値 Ｖ−５・４＜Ｖin≦Ｖ−５・５の場合ｆ−５・５の値 Ｖ−５・５＜Ｖin≦Ｖ−５・６の場合ｆ−５・６の値 Ｖ−５・６＜Ｖin≦Ｖ−５・７の場合ｆ−５・７の値 Ｖ−５・７＜Ｖinの場合ｆ−５・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−５に量子化
する微量子化手段Ｑ−５を有する。
【００５８】この場合、アナログ信号Ｖinの値Ｖ−５・
１〜Ｖ−５・７は、 Ｖ−５・１＝３２．５Ｖ Ｖ−５・２＝３３．５Ｖ Ｖ−５・３＝３４．５Ｖ Ｖ−５・４＝３５．５Ｖ Ｖ−５・５＝３６．５Ｖ Ｖ−５・６＝３７．５Ｖ Ｖ−５・７＝３８．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−５の値ｆ−５・１〜ｆ−５・８は、同じく
図１３中に示すように、 ｆ−５・１＝７ ｆ−５・２＝６ ｆ−５・３＝５ ｆ−５・４＝４ ｆ−５・５＝３ ｆ−５・６＝２ ｆ−５・７＝１ ｆ−５・８＝０ の数値で表し得る。
１〜Ｖ−５・７は、 Ｖ−５・１＝３２．５Ｖ Ｖ−５・２＝３３．５Ｖ Ｖ−５・３＝３４．５Ｖ Ｖ−５・４＝３５．５Ｖ Ｖ−５・５＝３６．５Ｖ Ｖ−５・６＝３７．５Ｖ Ｖ−５・７＝３８．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−５の値ｆ−５・１〜ｆ−５・８は、同じく
図１３中に示すように、 ｆ−５・１＝７ ｆ−５・２＝６ ｆ−５・３＝５ ｆ−５・４＝４ ｆ−５・５＝３ ｆ−５・６＝２ ｆ−５・７＝１ ｆ−５・８＝０ の数値で表し得る。
【００５９】さらに、入力端子Ｔ１からのアナログ信号
Ｖinを、その値をＶ−６・１、Ｖ−６・２、Ｖ−６・
３、Ｖ−６・４、Ｖ−６・５、Ｖ−６・６及びＶ−６・
７（ただし、Ｖ−５＜Ｖ−６・１＜Ｖ−６・２＜Ｖ−６
・３＜Ｖ−６・４＜Ｖ−６・５＜Ｖ−６・６＜Ｖ−６・
７＜Ｖ−６の大小関係を有する）とするとき、図１４に
示すように、 Ｖin≦Ｖ−６・１の場合ｆ−６・１の値 Ｖ−６・１＜Ｖin≦Ｖ−６・２の場合ｆ−６・２の値 Ｖ−６・２＜Ｖin≦Ｖ−６・３の場合ｆ−６・３の値 Ｖ−６・３＜Ｖin≦Ｖ−６・４の場合ｆ−６・４の値 Ｖ−６・４＜Ｖin≦Ｖ−６・５の場合ｆ−６・５の値 Ｖ−６・５＜Ｖin≦Ｖ−６・６の場合ｆ−６・６の値 Ｖ−６・６＜Ｖin≦Ｖ−６・７の場合ｆ−６・７の値 Ｖ−６・７＜Ｖinの場合ｆ−６・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−６に量子化
する微量子化手段Ｑ−６を有する。
Ｖinを、その値をＶ−６・１、Ｖ−６・２、Ｖ−６・
３、Ｖ−６・４、Ｖ−６・５、Ｖ−６・６及びＶ−６・
７（ただし、Ｖ−５＜Ｖ−６・１＜Ｖ−６・２＜Ｖ−６
・３＜Ｖ−６・４＜Ｖ−６・５＜Ｖ−６・６＜Ｖ−６・
７＜Ｖ−６の大小関係を有する）とするとき、図１４に
示すように、 Ｖin≦Ｖ−６・１の場合ｆ−６・１の値 Ｖ−６・１＜Ｖin≦Ｖ−６・２の場合ｆ−６・２の値 Ｖ−６・２＜Ｖin≦Ｖ−６・３の場合ｆ−６・３の値 Ｖ−６・３＜Ｖin≦Ｖ−６・４の場合ｆ−６・４の値 Ｖ−６・４＜Ｖin≦Ｖ−６・５の場合ｆ−６・５の値 Ｖ−６・５＜Ｖin≦Ｖ−６・６の場合ｆ−６・６の値 Ｖ−６・６＜Ｖin≦Ｖ−６・７の場合ｆ−６・７の値 Ｖ−６・７＜Ｖinの場合ｆ−６・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−６に量子化
する微量子化手段Ｑ−６を有する。
【００６０】この場合、アナログ信号Ｖinの値Ｖ−６・
１〜Ｖ−６・８は、図１４中に示すように、 Ｖ−６・１＝４０．５Ｖ Ｖ−６・２＝４１．５Ｖ Ｖ−６・３＝４２．５Ｖ Ｖ−６・４＝４３．５Ｖ Ｖ−６・５＝４４．５Ｖ Ｖ−６・６＝４５．５Ｖ Ｖ−６・７＝４６．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−６の値ｆ−６・１〜ｆ−６・８は、同じく
図１４中に示すように、 ｆ−６・１＝７ ｆ−６・２＝６ ｆ−６・３＝５ ｆ−６・４＝４ ｆ−６・５＝３ ｆ−６・６＝２ ｆ−６・７＝１ ｆ−６・８＝０ の数値で表し得る。
１〜Ｖ−６・８は、図１４中に示すように、 Ｖ−６・１＝４０．５Ｖ Ｖ−６・２＝４１．５Ｖ Ｖ−６・３＝４２．５Ｖ Ｖ−６・４＝４３．５Ｖ Ｖ−６・５＝４４．５Ｖ Ｖ−６・６＝４５．５Ｖ Ｖ−６・７＝４６．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−６の値ｆ−６・１〜ｆ−６・８は、同じく
図１４中に示すように、 ｆ−６・１＝７ ｆ−６・２＝６ ｆ−６・３＝５ ｆ−６・４＝４ ｆ−６・５＝３ ｆ−６・６＝２ ｆ−６・７＝１ ｆ−６・８＝０ の数値で表し得る。
【００６１】また、入力端子Ｔ１からのアナログ信号Ｖ
inを、その値をＶ−７・１、Ｖ−７・２、Ｖ−７・３、
Ｖ−７・４、Ｖ−７・５、Ｖ−７・６及びＶ−７・７
（ただし、Ｖ−６＜Ｖ−７・１＜Ｖ−７・２＜Ｖ−７・
３＜Ｖ−７・４＜Ｖ−７・５＜Ｖ−７・６＜Ｖ−７・７
＜Ｖ−７の大小関係を有する）とするとき、図１５に示
すように、 Ｖin≦Ｖ−７・１の場合ｆ−７・１の値 Ｖ−７・１＜Ｖin≦Ｖ−７・２の場合ｆ−７・２の値 Ｖ−７・２＜Ｖin≦Ｖ−７・３の場合ｆ−７・３の値 Ｖ−７・３＜Ｖin≦Ｖ−７・４の場合ｆ−７・４の値 Ｖ−７・４＜Ｖin≦Ｖ−７・５の場合ｆ−７・５の値 Ｖ−７・５＜Ｖin≦Ｖ−７・６の場合ｆ−７・６の値 Ｖ−７・６＜Ｖin≦Ｖ−７・７の場合ｆ−７・７の値 Ｖ−７・７＜Ｖinの場合ｆ−７・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−７に量子化
する微量子化手段Ｑ−７を有する。
inを、その値をＶ−７・１、Ｖ−７・２、Ｖ−７・３、
Ｖ−７・４、Ｖ−７・５、Ｖ−７・６及びＶ−７・７
（ただし、Ｖ−６＜Ｖ−７・１＜Ｖ−７・２＜Ｖ−７・
３＜Ｖ−７・４＜Ｖ−７・５＜Ｖ−７・６＜Ｖ−７・７
＜Ｖ−７の大小関係を有する）とするとき、図１５に示
すように、 Ｖin≦Ｖ−７・１の場合ｆ−７・１の値 Ｖ−７・１＜Ｖin≦Ｖ−７・２の場合ｆ−７・２の値 Ｖ−７・２＜Ｖin≦Ｖ−７・３の場合ｆ−７・３の値 Ｖ−７・３＜Ｖin≦Ｖ−７・４の場合ｆ−７・４の値 Ｖ−７・４＜Ｖin≦Ｖ−７・５の場合ｆ−７・５の値 Ｖ−７・５＜Ｖin≦Ｖ−７・６の場合ｆ−７・６の値 Ｖ−７・６＜Ｖin≦Ｖ−７・７の場合ｆ−７・７の値 Ｖ−７・７＜Ｖinの場合ｆ−７・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−７に量子化
する微量子化手段Ｑ−７を有する。
【００６２】この場合、アナログ信号Ｖinの値Ｖ−７・
１〜Ｖ−７・７は、図１５中に示すように、 Ｖ−７・１＝４８．５Ｖ Ｖ−７・２＝４９．５Ｖ Ｖ−７・３＝５０．５Ｖ Ｖ−７・４＝５１．５Ｖ Ｖ−７・５＝５２．５Ｖ Ｖ−７・６＝５３．５Ｖ Ｖ−７・７＝５４．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−７の値ｆ−７・１〜ｆ−７・８は、同じく
図１５中に示すように、 ｆ−７・１＝７ ｆ−７・２＝６ ｆ−７・３＝５ ｆ−７・４＝４ ｆ−７・５＝３ ｆ−７・６＝２ ｆ−７・７＝１ ｆ−３・８＝０ の数値で表し得る。
１〜Ｖ−７・７は、図１５中に示すように、 Ｖ−７・１＝４８．５Ｖ Ｖ−７・２＝４９．５Ｖ Ｖ−７・３＝５０．５Ｖ Ｖ−７・４＝５１．５Ｖ Ｖ−７・５＝５２．５Ｖ Ｖ−７・６＝５３．５Ｖ Ｖ−７・７＝５４．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−７の値ｆ−７・１〜ｆ−７・８は、同じく
図１５中に示すように、 ｆ−７・１＝７ ｆ−７・２＝６ ｆ−７・３＝５ ｆ−７・４＝４ ｆ−７・５＝３ ｆ−７・６＝２ ｆ−７・７＝１ ｆ−３・８＝０ の数値で表し得る。
【００６３】さらに、アナログ信号Ｖinを、その値をＶ
−８・１、Ｖ−８・２、Ｖ−８・３、Ｖ−８・４、Ｖ−
８・５、Ｖ−８・６、Ｖ−８・７（ただし、Ｖ−７＜Ｖ
−８・１＜Ｖ−８・２＜Ｖ−８・３＜Ｖ−８・４＜Ｖ−
８・５＜Ｖ−８・６＜Ｖ−８・７の大小関係を有する）
とするとき、図１６に示すように、 Ｖin≦Ｖ−８・１の場合ｆ−８・１の値 Ｖ−８・１＜Ｖin≦Ｖ−８・２の場合ｆ−８・２の値 Ｖ−８・２＜Ｖin≦Ｖ−８・３の場合ｆ−８・３の値 Ｖ−８・３＜Ｖin≦Ｖ−８・４の場合ｆ−８・４の値 Ｖ−８・４＜Ｖin≦Ｖ−８・５の場合ｆ−８・５の値 Ｖ−８・５＜Ｖin≦Ｖ−８・６の場合ｆ−８・６の値 Ｖ−８・６＜Ｖin≦Ｖ−８・７の場合ｆ−８・７の値 Ｖ−８・７＜Ｖinの場合ｆ−８・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−８に量子化
する微量子化手段Ｑ−８を有する。
−８・１、Ｖ−８・２、Ｖ−８・３、Ｖ−８・４、Ｖ−
８・５、Ｖ−８・６、Ｖ−８・７（ただし、Ｖ−７＜Ｖ
−８・１＜Ｖ−８・２＜Ｖ−８・３＜Ｖ−８・４＜Ｖ−
８・５＜Ｖ−８・６＜Ｖ−８・７の大小関係を有する）
とするとき、図１６に示すように、 Ｖin≦Ｖ−８・１の場合ｆ−８・１の値 Ｖ−８・１＜Ｖin≦Ｖ−８・２の場合ｆ−８・２の値 Ｖ−８・２＜Ｖin≦Ｖ−８・３の場合ｆ−８・３の値 Ｖ−８・３＜Ｖin≦Ｖ−８・４の場合ｆ−８・４の値 Ｖ−８・４＜Ｖin≦Ｖ−８・５の場合ｆ−８・５の値 Ｖ−８・５＜Ｖin≦Ｖ−８・６の場合ｆ−８・６の値 Ｖ−８・６＜Ｖin≦Ｖ−８・７の場合ｆ−８・７の値 Ｖ−８・７＜Ｖinの場合ｆ−８・８の値 をそれぞれとる８値信号でなる多値信号Ｆ−８に量子化
する微量子化手段Ｑ−８を有する。
【００６４】この場合、アナログ信号Ｖinの値Ｖ−８・
１〜Ｖ−８・７は、図１６中に示すように、 Ｖ−８・１＝５６．５Ｖ Ｖ−８・２＝５７．５Ｖ Ｖ−８・３＝５８．５Ｖ Ｖ−８・４＝５９．５Ｖ Ｖ−８・５＝６０．５Ｖ Ｖ−８・６＝６１．５Ｖ Ｖ−８・７＝６２．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−８の値ｆ−８・１〜ｆ−８・８は、同じく
図１６中に示すように、 ｆ−８・１＝７ ｆ−８・２＝６ ｆ−８・３＝５ ｆ−８・４＝４ ｆ−８・５＝３ ｆ−８・６＝２ ｆ−８・７＝１ ｆ−８・８＝０ の数値で表し得る。なお、上述した粗量子化手段Ｑ、微
量子化手段Ｑ−１〜Ｑ−８は、端子Ｔ２からのクロック
信号ＣＬによって制御されて、上述した多値（８値）信
号Ｆ、Ｆ−１〜Ｆ−８を得るようになされている。
１〜Ｖ−８・７は、図１６中に示すように、 Ｖ−８・１＝５６．５Ｖ Ｖ−８・２＝５７．５Ｖ Ｖ−８・３＝５８．５Ｖ Ｖ−８・４＝５９．５Ｖ Ｖ−８・５＝６０．５Ｖ Ｖ−８・６＝６１．５Ｖ Ｖ−８・７＝６２．５Ｖ の電圧値を有するものとし得る。なお、８値信号でなる
多値信号Ｆ−８の値ｆ−８・１〜ｆ−８・８は、同じく
図１６中に示すように、 ｆ−８・１＝７ ｆ−８・２＝６ ｆ−８・３＝５ ｆ−８・４＝４ ｆ−８・５＝３ ｆ−８・６＝２ ｆ−８・７＝１ ｆ−８・８＝０ の数値で表し得る。なお、上述した粗量子化手段Ｑ、微
量子化手段Ｑ−１〜Ｑ−８は、端子Ｔ２からのクロック
信号ＣＬによって制御されて、上述した多値（８値）信
号Ｆ、Ｆ−１〜Ｆ−８を得るようになされている。
【００６５】また、粗量子化手段Ｑで得られる８値信号
でなる多値信号Ｆを２値符号Ｂの一部のビットとしての
２値信号Ｂ−１にデジタル変換する８値・２値変換手段
でなる多値・２値変換手段Ｕ１を有する。
でなる多値信号Ｆを２値符号Ｂの一部のビットとしての
２値信号Ｂ−１にデジタル変換する８値・２値変換手段
でなる多値・２値変換手段Ｕ１を有する。
【００６６】この場合、２値信号Ｂ−１は、図８中に示
すように、８値信号でなる多値信号Ｆの値が、 ｆ−１（＝７）である場合「０００」 ｆ−２（＝６）である場合「００１」 ｆ−３（＝５）である場合「０１０」 ｆ−４（＝４）である場合「０１１」 ｆ−５（＝３）である場合「１００」 ｆ−６（＝２）である場合「１０１」 ｆ−７（＝１）である場合「１１０」 ｆ−８（＝０）である場合「１１１」 の３ビットで表されている値を有し、そして、その３ビ
ット中の上位、中位及び下位のビットが、図７に示すよ
うに、ビット端子ｂ１、ｂ２及びｂ３にそれぞれ得られ
るようになされている。
すように、８値信号でなる多値信号Ｆの値が、 ｆ−１（＝７）である場合「０００」 ｆ−２（＝６）である場合「００１」 ｆ−３（＝５）である場合「０１０」 ｆ−４（＝４）である場合「０１１」 ｆ−５（＝３）である場合「１００」 ｆ−６（＝２）である場合「１０１」 ｆ−７（＝１）である場合「１１０」 ｆ−８（＝０）である場合「１１１」 の３ビットで表されている値を有し、そして、その３ビ
ット中の上位、中位及び下位のビットが、図７に示すよ
うに、ビット端子ｂ１、ｂ２及びｂ３にそれぞれ得られ
るようになされている。
【００６７】さらに、粗量子化手段Ｑで得られる８値信
号でなる多値信号Ｆの値が、図８中に示すように、 ｆ−１（＝７）である場合微量子化手段Ｑ−１で得られ
る多値（８値）信号Ｆ−１ ｆ−２（＝６）である場合微量子化手段Ｑ−２で得られ
る多値（８値）信号Ｆ−２ ｆ−３（＝５）である場合微量子化手段Ｑ−３で得られ
る多値（８値）信号Ｆ−３ ｆ−４（＝４）である場合微量子化手段Ｑ−４で得られ
る多値（８値）信号Ｆ−４ ｆ−５（＝３）である場合微量子化手段Ｑ−５で得られ
る多値（８値）信号Ｆ−５ ｆ−６（＝２）である場合微量子化手段Ｑ−６で得られ
る多値（８値）信号Ｆ−６ ｆ−７（＝１）である場合微量子化手段Ｑ−７で得られ
る多値（８値）信号Ｆ−７ ｆ−８（＝０）である場合微量子化手段Ｑ−８で得られ
る多値（８値）信号Ｆ−８ をそれぞれ８値信号でなる多値信号Ｆ′として選択す
る、８値信号選択手段でなる多値信号選択手段Ｓを有す
る。
号でなる多値信号Ｆの値が、図８中に示すように、 ｆ−１（＝７）である場合微量子化手段Ｑ−１で得られ
る多値（８値）信号Ｆ−１ ｆ−２（＝６）である場合微量子化手段Ｑ−２で得られ
る多値（８値）信号Ｆ−２ ｆ−３（＝５）である場合微量子化手段Ｑ−３で得られ
る多値（８値）信号Ｆ−３ ｆ−４（＝４）である場合微量子化手段Ｑ−４で得られ
る多値（８値）信号Ｆ−４ ｆ−５（＝３）である場合微量子化手段Ｑ−５で得られ
る多値（８値）信号Ｆ−５ ｆ−６（＝２）である場合微量子化手段Ｑ−６で得られ
る多値（８値）信号Ｆ−６ ｆ−７（＝１）である場合微量子化手段Ｑ−７で得られ
る多値（８値）信号Ｆ−７ ｆ−８（＝０）である場合微量子化手段Ｑ−８で得られ
る多値（８値）信号Ｆ−８ をそれぞれ８値信号でなる多値信号Ｆ′として選択す
る、８値信号選択手段でなる多値信号選択手段Ｓを有す
る。
【００６８】この場合、８値信号選択手段でなる多値信
号選択手段Ｓは、それが、図７に示すように、粗量子化
手段Ｑで得られる８値信号でなる多値信号Ｆによって制
御されることによって、または、図示しないが、多値
（４値）・２値変換手段Ｕ１で得られる２値信号Ｂ−１
によって制御されることによって、８値信号でなる多値
信号Ｆ−１、Ｆ−２、Ｆ−３、Ｆ−４、Ｆ−５、Ｆ−
６、Ｆ−７及びＦ−８中の１つを８値信号でなる多値信
号Ｆ′として選択するようになされている。
号選択手段Ｓは、それが、図７に示すように、粗量子化
手段Ｑで得られる８値信号でなる多値信号Ｆによって制
御されることによって、または、図示しないが、多値
（４値）・２値変換手段Ｕ１で得られる２値信号Ｂ−１
によって制御されることによって、８値信号でなる多値
信号Ｆ−１、Ｆ−２、Ｆ−３、Ｆ−４、Ｆ−５、Ｆ−
６、Ｆ−７及びＦ−８中の１つを８値信号でなる多値信
号Ｆ′として選択するようになされている。
【００６９】また、４値信号選択手段でなる多値信号選
択手段Ｓで選択して得られる８値信号でなる多値信号
Ｆ′を２値符号Ｂの他の部のビットとしての２値信号Ｂ
−２にデジタル変換する８値・２値変換手段でなる多値
・２値変換手段Ｕ２を有する。
択手段Ｓで選択して得られる８値信号でなる多値信号
Ｆ′を２値符号Ｂの他の部のビットとしての２値信号Ｂ
−２にデジタル変換する８値・２値変換手段でなる多値
・２値変換手段Ｕ２を有する。
【００７０】この場合、２値信号Ｂ−２は、図９〜図１
６に示すように、多値（４値）信号Ｆ−Ｐ（ただし、Ｐ
＝１、２、３、４、５、６、７、８）の値が ｆ−Ｐ・１（＝７）である場合「０００」 ｆ−Ｐ・２（＝６）である場合「００１」 ｆ−Ｐ・３（＝５）である場合「０１０」 ｆ−Ｐ・４（＝４）である場合「０１１」 ｆ−Ｐ・５（＝３）である場合「１００」 ｆ−Ｐ・６（＝２）である場合「１０１」 ｆ−Ｐ・７（＝１）である場合「１１０」 ｆ−Ｐ・８（＝０）である場合「１１１」 の３ビットで表される値を有し、そして、その３ビット
中の上位、中位及び下位ビットが、図７に示すように、
ビット端子ｂ４、ｂ５及びｂ６にそれぞれ得られるよう
になされ、よって、アナログ信号Ｖinのデジタル変換さ
れた２値符号Ｂが６個のビット端子ｂ１〜ｂ６に、ビッ
ト端子ｂ６に得られるビットを最下位ビット、ビット端
子ｂ１に得られるビットを最上位ビットとしている６ビ
ットで得られるようになされている。
６に示すように、多値（４値）信号Ｆ−Ｐ（ただし、Ｐ
＝１、２、３、４、５、６、７、８）の値が ｆ−Ｐ・１（＝７）である場合「０００」 ｆ−Ｐ・２（＝６）である場合「００１」 ｆ−Ｐ・３（＝５）である場合「０１０」 ｆ−Ｐ・４（＝４）である場合「０１１」 ｆ−Ｐ・５（＝３）である場合「１００」 ｆ−Ｐ・６（＝２）である場合「１０１」 ｆ−Ｐ・７（＝１）である場合「１１０」 ｆ−Ｐ・８（＝０）である場合「１１１」 の３ビットで表される値を有し、そして、その３ビット
中の上位、中位及び下位ビットが、図７に示すように、
ビット端子ｂ４、ｂ５及びｂ６にそれぞれ得られるよう
になされ、よって、アナログ信号Ｖinのデジタル変換さ
れた２値符号Ｂが６個のビット端子ｂ１〜ｂ６に、ビッ
ト端子ｂ６に得られるビットを最下位ビット、ビット端
子ｂ１に得られるビットを最上位ビットとしている６ビ
ットで得られるようになされている。
【００７１】以上が、本発明によるアナログ・デジタル
変換装置の第２の実施の形態例の構成である。
変換装置の第２の実施の形態例の構成である。
【００７２】このような構成を有する、図７に示す本発
明によるアナログ・デジタル変換装置の第２の実施の形
態例によれば、アナログ信号Ｖinが、例えば、 Ｖ−４・２（＝２５．５Ｖ）＜Ｖin≦Ｖ−４・３（＝２
６．５Ｖ） の関係を満足している値、例えば２６．０Ｖの値を有し
ていれば、この場合、アナログ信号Ｖinが、 Ｖ−３（＝２３．５Ｖ）＜Ｖin＜Ｖ−３（＝３１．５
Ｖ） の関係を満足しているので、粗量子化手段Ｑから多値
（８値）信号Ｆがｆ−４（＝４）の値を有して得られ、
このため、多値（８値）・２値変換手段Ｕ１から、２値
信号Ｂ−１が、「０１１」の値で、２値符号Ｂの上位３
ビットとしてビット端子ｂ１、ｂ２及びｂ３上に得ら
れ、一方、粗量子化手段Ｑから得られる多値（８値）信
号Ｆがこの場合ｆ−４（＝４）の値を有していることか
ら、多値（８値）信号選択手段Ｓが微量子化手段Ｑ−４
から得られる多値（８値）信号Ｆ−４を選択し、そし
て、この場合、多値（８値）信号Ｆ−４がｆ−４・３
（＝５）の値を有して得られていることから、多値（８
値）・２値変換手段Ｕ２から、２値信号Ｂ−２が、「０
１０」の値で２値符号Ｂの下位３ビットとしてビット端
子ｂ４、ｂ５及びｂ６上に得られ、よって、２値符号Ｂ
が、６ビットの「０１１０１０」でビット端子ｂ１〜ｂ
６上に得られる、というように、アナログ信号Ｖinを６
ビットの２値符号Ｂにデジタル変換して得ることができ
る。
明によるアナログ・デジタル変換装置の第２の実施の形
態例によれば、アナログ信号Ｖinが、例えば、 Ｖ−４・２（＝２５．５Ｖ）＜Ｖin≦Ｖ−４・３（＝２
６．５Ｖ） の関係を満足している値、例えば２６．０Ｖの値を有し
ていれば、この場合、アナログ信号Ｖinが、 Ｖ−３（＝２３．５Ｖ）＜Ｖin＜Ｖ−３（＝３１．５
Ｖ） の関係を満足しているので、粗量子化手段Ｑから多値
（８値）信号Ｆがｆ−４（＝４）の値を有して得られ、
このため、多値（８値）・２値変換手段Ｕ１から、２値
信号Ｂ−１が、「０１１」の値で、２値符号Ｂの上位３
ビットとしてビット端子ｂ１、ｂ２及びｂ３上に得ら
れ、一方、粗量子化手段Ｑから得られる多値（８値）信
号Ｆがこの場合ｆ−４（＝４）の値を有していることか
ら、多値（８値）信号選択手段Ｓが微量子化手段Ｑ−４
から得られる多値（８値）信号Ｆ−４を選択し、そし
て、この場合、多値（８値）信号Ｆ−４がｆ−４・３
（＝５）の値を有して得られていることから、多値（８
値）・２値変換手段Ｕ２から、２値信号Ｂ−２が、「０
１０」の値で２値符号Ｂの下位３ビットとしてビット端
子ｂ４、ｂ５及びｂ６上に得られ、よって、２値符号Ｂ
が、６ビットの「０１１０１０」でビット端子ｂ１〜ｂ
６上に得られる、というように、アナログ信号Ｖinを６
ビットの２値符号Ｂにデジタル変換して得ることができ
る。
【００７３】また、図７に示す本発明によるアナログ・
デジタル変換装置によれば、上述したようにアナログ信
号Ｖinを６ビットの２値符号Ｂにデジタル変換して得る
につき、上述したところから明らかなように、１個の粗
量子化手段Ｑと、８個の微量子化手段Ｑ−１〜Ｑ−８
と、１つの多値（８値）信号選択手段Ｓと、２個の多値
（８値）・２値変換手段Ｕ１及びＵ２とを用いているだ
けであるので、それら手段をそれぞれ構成するのに必要
な素子数の総和、従ってアナログ・デジタル変換装置を
構成するのに必要な素子数を、図３５で前述した従来の
４ビット並列比較型アナログ・デジタル変換装置に準じ
て６ビットの２値符号が得られるように構成したとする
６ビット並列比較型アナログ・デジタル変換装置の場合
に比し、格段的に低減させることができる。
デジタル変換装置によれば、上述したようにアナログ信
号Ｖinを６ビットの２値符号Ｂにデジタル変換して得る
につき、上述したところから明らかなように、１個の粗
量子化手段Ｑと、８個の微量子化手段Ｑ−１〜Ｑ−８
と、１つの多値（８値）信号選択手段Ｓと、２個の多値
（８値）・２値変換手段Ｕ１及びＵ２とを用いているだ
けであるので、それら手段をそれぞれ構成するのに必要
な素子数の総和、従ってアナログ・デジタル変換装置を
構成するのに必要な素子数を、図３５で前述した従来の
４ビット並列比較型アナログ・デジタル変換装置に準じ
て６ビットの２値符号が得られるように構成したとする
６ビット並列比較型アナログ・デジタル変換装置の場合
に比し、格段的に低減させることができる。
【００７４】また、このため、アナログ・デジタル変換
装置を半導体基板上にアナログ・デジタル変換装置以外
の装置とともに集積化して構成した場合の、アナログ・
デジタル変換装置が半導体基板上に占める面積を、上述
したビット並列比較型アナログ・デジタル変換装置を同
様に半導体基板上に集積化して構成した場合のその６ビ
ット並列比較型アナログ・デジタル変換装置が半導体基
板上に占める面積に比し、格段的に低減させることがで
き、または、アナログ・デジタル変換装置のみを半導体
基板上に集積化して構成した場合の半導体基板の大きさ
を、上述した６ビット並列比較型アナログ・デジタル変
換装置のみを半導体基板上に集積化して構成した場合の
半導体基板の大きさに比し、格段的に小さくすることが
できる。
装置を半導体基板上にアナログ・デジタル変換装置以外
の装置とともに集積化して構成した場合の、アナログ・
デジタル変換装置が半導体基板上に占める面積を、上述
したビット並列比較型アナログ・デジタル変換装置を同
様に半導体基板上に集積化して構成した場合のその６ビ
ット並列比較型アナログ・デジタル変換装置が半導体基
板上に占める面積に比し、格段的に低減させることがで
き、または、アナログ・デジタル変換装置のみを半導体
基板上に集積化して構成した場合の半導体基板の大きさ
を、上述した６ビット並列比較型アナログ・デジタル変
換装置のみを半導体基板上に集積化して構成した場合の
半導体基板の大きさに比し、格段的に小さくすることが
できる。
【００７５】また、アナログ・デジタル変換装置を構成
するのに必要な素子数を低減させることができるので、
消費電力を、上述した６ビット並列比較型アナログ・デ
ジタル変換装置の場合に比し、格段的に低減させること
ができるとともに、動作速度を、上述した６ビット並列
比較型アナログ・デジタル変換装置の場合に比し格段的
に高速化させることができる。
するのに必要な素子数を低減させることができるので、
消費電力を、上述した６ビット並列比較型アナログ・デ
ジタル変換装置の場合に比し、格段的に低減させること
ができるとともに、動作速度を、上述した６ビット並列
比較型アナログ・デジタル変換装置の場合に比し格段的
に高速化させることができる。
【００７６】
【発明の実施の形態３】次に、図１７を伴って、本発明
によるアナログ・デジタル変換装置の第３の実施の形態
例を述べよう。
によるアナログ・デジタル変換装置の第３の実施の形態
例を述べよう。
【００７７】図１７において、図１との対応部分には同
一符号を付して示す。
一符号を付して示す。
【００７８】図１７に示す本発明によるアナログ・デジ
タル変換装置の第３の実施の形態例は、図１に示す本発
明によるアナログ・デジタル変換装置の場合と同様に、
アナログ信号Ｖinを４値信号に量子化し、その４値信号
を２値信号に２値符号Ｂとしてデジタル変換するが、そ
のデジタル変換を、図１に示す本発明によるアナログ・
デジタル変換装置の場合に比し高精度に行い得るように
した場合の実施の形態例で、次に述べる構成を有する。
タル変換装置の第３の実施の形態例は、図１に示す本発
明によるアナログ・デジタル変換装置の場合と同様に、
アナログ信号Ｖinを４値信号に量子化し、その４値信号
を２値信号に２値符号Ｂとしてデジタル変換するが、そ
のデジタル変換を、図１に示す本発明によるアナログ・
デジタル変換装置の場合に比し高精度に行い得るように
した場合の実施の形態例で、次に述べる構成を有する。
【００７９】すなわち、図１に示す本発明によるアナロ
グ・デジタル変換装置の場合と同様の、入力端子Ｔ１か
らのアナログ信号Ｖinを、その値が図２を伴って上述し
た範囲の値である場合、図２を伴って上述した値をとる
多値（４値）信号Ｆに量子化する粗量子化手段Ｑを有す
る。
グ・デジタル変換装置の場合と同様の、入力端子Ｔ１か
らのアナログ信号Ｖinを、その値が図２を伴って上述し
た範囲の値である場合、図２を伴って上述した値をとる
多値（４値）信号Ｆに量子化する粗量子化手段Ｑを有す
る。
【００８０】また、図１に示す本発明によるアナログ・
デジタル変換装置の場合と同様の、入力端子Ｔ１からの
アナログ信号Ｖinを、その値が図３を伴って上述した範
囲の値である場合、図３を伴って上述した値をとる多値
（４値）信号Ｆ−１に量子化する微量子化手段Ｑ−１を
有する。
デジタル変換装置の場合と同様の、入力端子Ｔ１からの
アナログ信号Ｖinを、その値が図３を伴って上述した範
囲の値である場合、図３を伴って上述した値をとる多値
（４値）信号Ｆ−１に量子化する微量子化手段Ｑ−１を
有する。
【００８１】さらに、図１に示す本発明によるアナログ
・デジタル変換装置の場合と同様の、入力端子Ｔ１から
のアナログ信号Ｖinを、その値が図４を伴って上述した
範囲の値である場合、図４を伴って上述した値をとる多
値（４値）信号Ｆ−２に量子化する微量子化手段Ｑ−２
を有する。
・デジタル変換装置の場合と同様の、入力端子Ｔ１から
のアナログ信号Ｖinを、その値が図４を伴って上述した
範囲の値である場合、図４を伴って上述した値をとる多
値（４値）信号Ｆ−２に量子化する微量子化手段Ｑ−２
を有する。
【００８２】また、図１に示す本発明によるアナログ・
デジタル変換装置の場合と同様の、入力端子Ｔ１からの
アナログ信号Ｖinを、その値が図５を伴って上述した範
囲の値である場合、図５を伴って上述した値をとる多値
（４値）信号Ｆ−３に量子化する微量子化手段Ｑ−３を
有する。
デジタル変換装置の場合と同様の、入力端子Ｔ１からの
アナログ信号Ｖinを、その値が図５を伴って上述した範
囲の値である場合、図５を伴って上述した値をとる多値
（４値）信号Ｆ−３に量子化する微量子化手段Ｑ−３を
有する。
【００８３】さらに、図１に示す本発明によるアナログ
・デジタル変換装置の場合と同様の、アナログ信号Ｖin
を、その値が図６を伴って上述した範囲の値である場
合、図６を伴って上述した値をとる多値（４値）信号Ｆ
−４に量子化する微量子化手段Ｑ−４を有する。
・デジタル変換装置の場合と同様の、アナログ信号Ｖin
を、その値が図６を伴って上述した範囲の値である場
合、図６を伴って上述した値をとる多値（４値）信号Ｆ
−４に量子化する微量子化手段Ｑ−４を有する。
【００８４】また、図１に示す本発明によるアナログ・
デジタル変換装置の場合と同様の、粗量子化手段Ｑで得
られる多値（４値）信号Ｆを、２値符号Ｂの一部のビッ
トとしての、多値信号Ｆの値が図２を伴って上述した値
である場合、図２を伴って上述した２ビットで表されて
いる値（値ｆ−１（＝３）〜ｆ−４（＝０）中のいずれ
かに応じた「００」、「０１」、「１０」及び「１
１」）をとる２値信号Ｂ−１に、デジタル変換し、その
２値信号Ｂ−１の２ビット中の上位ビット及び下位ビッ
トをビット端子ｂ１及びｂ２にそれぞれ得るようになさ
れた多値（４値）・２値変換手段Ｕ１を有する。
デジタル変換装置の場合と同様の、粗量子化手段Ｑで得
られる多値（４値）信号Ｆを、２値符号Ｂの一部のビッ
トとしての、多値信号Ｆの値が図２を伴って上述した値
である場合、図２を伴って上述した２ビットで表されて
いる値（値ｆ−１（＝３）〜ｆ−４（＝０）中のいずれ
かに応じた「００」、「０１」、「１０」及び「１
１」）をとる２値信号Ｂ−１に、デジタル変換し、その
２値信号Ｂ−１の２ビット中の上位ビット及び下位ビッ
トをビット端子ｂ１及びｂ２にそれぞれ得るようになさ
れた多値（４値）・２値変換手段Ｕ１を有する。
【００８５】さらに、図１に示す本発明によるアナログ
・デジタル変換装置の場合と同様の、粗量子化手段Ｑで
得られる多値（４値）信号Ｆの値が図２を伴って上述し
た値（値ｆ−１（＝３）〜ｆ−４（＝０）中のいずれ
か）である場合、図２を伴って上述した微量子化手段
（値ｆ−１（＝３）〜ｆ−４（＝０）中のいずれかに応
じた微量子化手段Ｑ−１〜Ｑ−４中の１つ）で得られる
多値（４値）信号を、多値（４値）信号Ｆ′として選択
する多値（４値）信号選択手段Ｓを有する。
・デジタル変換装置の場合と同様の、粗量子化手段Ｑで
得られる多値（４値）信号Ｆの値が図２を伴って上述し
た値（値ｆ−１（＝３）〜ｆ−４（＝０）中のいずれ
か）である場合、図２を伴って上述した微量子化手段
（値ｆ−１（＝３）〜ｆ−４（＝０）中のいずれかに応
じた微量子化手段Ｑ−１〜Ｑ−４中の１つ）で得られる
多値（４値）信号を、多値（４値）信号Ｆ′として選択
する多値（４値）信号選択手段Ｓを有する。
【００８６】また、多値（４値）信号選択手段Ｓで選択
して得られる多値（４値）信号Ｆ′を、２値符号Ｂの他
の部のビットとしての、多値（４値）信号Ｆ−Ｐ（ただ
し、Ｐ＝１、２、３、４）の値が図３〜図６を伴って上
述した値（値ｆ−Ｐ・１（＝３）〜ｆ−Ｐ・４（＝０）
中のいずれか）である場合、図３〜図６を伴って上述し
た２ビットで表されている値（値ｆ−Ｐ・１（＝３）〜
ｆ−Ｐ・４（＝０）中のいずれかに応じた「００」、
「０１」、「１０」及び「１１」中の１つ）をとる２値
信号Ｂ−２に、デジタル変換し、その２値信号Ｂ−１の
２ビット中の上位ビット及び下位ビットをビット端子ｂ
３及びｂ４にそれぞれ得るようになされた多値（４値）
・２値変換手段Ｕ２を有する。
して得られる多値（４値）信号Ｆ′を、２値符号Ｂの他
の部のビットとしての、多値（４値）信号Ｆ−Ｐ（ただ
し、Ｐ＝１、２、３、４）の値が図３〜図６を伴って上
述した値（値ｆ−Ｐ・１（＝３）〜ｆ−Ｐ・４（＝０）
中のいずれか）である場合、図３〜図６を伴って上述し
た２ビットで表されている値（値ｆ−Ｐ・１（＝３）〜
ｆ−Ｐ・４（＝０）中のいずれかに応じた「００」、
「０１」、「１０」及び「１１」中の１つ）をとる２値
信号Ｂ−２に、デジタル変換し、その２値信号Ｂ−１の
２ビット中の上位ビット及び下位ビットをビット端子ｂ
３及びｂ４にそれぞれ得るようになされた多値（４値）
・２値変換手段Ｕ２を有する。
【００８７】さらに、微量子化手段Ｑ−１・１〜Ｑ−１
・４、Ｑ−２・１〜Ｑ−２・４、Ｑ−３・１〜Ｑ−３・
４及びＱ−４・１〜Ｑ−４・４を有する。
・４、Ｑ−２・１〜Ｑ−２・４、Ｑ−３・１〜Ｑ−３・
４及びＱ−４・１〜Ｑ−４・４を有する。
【００８８】この場合、微量子化手段Ｑ−Ｐ・１（ただ
し、Ｐ＝１、２、３、４）は、入力端子Ｔ１からのアナ
ログ信号Ｖinを、その値をＶ−Ｐ・１・１、Ｖ−Ｐ・１
・２及びＶ−Ｐ・１・３（ただし、Ｖ−Ｐ・１・１＜Ｖ
−Ｐ・１・２＜Ｖ−Ｐ・１・３＜Ｖ−Ｐ・１の大小関係
を有する）とするとき、図１８（Ｐ＝１の場合）、図２
２（Ｐ＝２の場合）、図２６（Ｐ＝３の場合）、図３０
（Ｐ＝４の場合）に示すように、 Ｖin≦Ｖ−Ｐ・１・１の場合ｆ−Ｐ・１・１の値 Ｖ−Ｐ・１・１＜Ｖin≦Ｖ−Ｐ・１・２の場合ｆ−Ｐ・
１・２の値 Ｖ−Ｐ・１・２＜Ｖin≦Ｖ−Ｐ・１・３の場合ｆ−Ｐ・
１・３の値 Ｖ−Ｐ・１・３＜Ｖinの場合ｆ−Ｐ・１・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−Ｐ・１に量
子化する。
し、Ｐ＝１、２、３、４）は、入力端子Ｔ１からのアナ
ログ信号Ｖinを、その値をＶ−Ｐ・１・１、Ｖ−Ｐ・１
・２及びＶ−Ｐ・１・３（ただし、Ｖ−Ｐ・１・１＜Ｖ
−Ｐ・１・２＜Ｖ−Ｐ・１・３＜Ｖ−Ｐ・１の大小関係
を有する）とするとき、図１８（Ｐ＝１の場合）、図２
２（Ｐ＝２の場合）、図２６（Ｐ＝３の場合）、図３０
（Ｐ＝４の場合）に示すように、 Ｖin≦Ｖ−Ｐ・１・１の場合ｆ−Ｐ・１・１の値 Ｖ−Ｐ・１・１＜Ｖin≦Ｖ−Ｐ・１・２の場合ｆ−Ｐ・
１・２の値 Ｖ−Ｐ・１・２＜Ｖin≦Ｖ−Ｐ・１・３の場合ｆ−Ｐ・
１・３の値 Ｖ−Ｐ・１・３＜Ｖinの場合ｆ−Ｐ・１・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−Ｐ・１に量
子化する。
【００８９】また、微量子化手段Ｑ−Ｐ・２は、入力端
子Ｔ１からのアナログ信号Ｖinを、その値をＶ−Ｐ・２
・１、Ｖ−Ｐ・２・２及びＶ−Ｐ・２・３（ただし、Ｖ
−Ｐ・１＜Ｖ−Ｐ・２・１＜Ｖ−Ｐ・２・２＜Ｖ−Ｐ・
２・３＜Ｖ−Ｐ・２の大小関係を有する）とするとき、
図１９（Ｐ＝１の場合）、図２３（Ｐ＝２の場合）、図
２７（Ｐ＝３の場合）、図３１（Ｐ＝４の場合）に示す
ように、 Ｖin≦Ｖ−Ｐ・２・１の場合ｆ−Ｐ・２・１の値 Ｖ−Ｐ・２・１＜Ｖin≦Ｖ−Ｐ・２・２の場合ｆ−Ｐ・
２・２の値 Ｖ−Ｐ・２・２＜Ｖin≦Ｖ−Ｐ・２・３の場合ｆ−Ｐ・
２・３の値 Ｖ−Ｐ・２・３＜Ｖinの場合ｆ−Ｐ・２・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−Ｐ・２に量
子化する。
子Ｔ１からのアナログ信号Ｖinを、その値をＶ−Ｐ・２
・１、Ｖ−Ｐ・２・２及びＶ−Ｐ・２・３（ただし、Ｖ
−Ｐ・１＜Ｖ−Ｐ・２・１＜Ｖ−Ｐ・２・２＜Ｖ−Ｐ・
２・３＜Ｖ−Ｐ・２の大小関係を有する）とするとき、
図１９（Ｐ＝１の場合）、図２３（Ｐ＝２の場合）、図
２７（Ｐ＝３の場合）、図３１（Ｐ＝４の場合）に示す
ように、 Ｖin≦Ｖ−Ｐ・２・１の場合ｆ−Ｐ・２・１の値 Ｖ−Ｐ・２・１＜Ｖin≦Ｖ−Ｐ・２・２の場合ｆ−Ｐ・
２・２の値 Ｖ−Ｐ・２・２＜Ｖin≦Ｖ−Ｐ・２・３の場合ｆ−Ｐ・
２・３の値 Ｖ−Ｐ・２・３＜Ｖinの場合ｆ−Ｐ・２・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−Ｐ・２に量
子化する。
【００９０】さらに、微量子化手段Ｑ−Ｐ・３は、入力
端子Ｔ１からのアナログ信号Ｖinを、その値をＶ−Ｐ・
３・１、Ｖ−Ｐ・３・２及びＶ−Ｐ・３・３（ただし、
Ｖ−Ｐ・２＜Ｖ−Ｐ・３・１＜Ｖ−Ｐ・３・２＜Ｖ−Ｐ
・３・３＜Ｖ−Ｐ・３の大小関係を有する）とすると
き、図２０（Ｐ＝１の場合）、図２４（Ｐ＝２の場
合）、図２８（Ｐ＝３の場合）、図３２（Ｐ＝４の場
合）に示すように、 Ｖin≦Ｖ−Ｐ・３・１の場合ｆ−Ｐ・３・１の値 Ｖ−Ｐ・３・１＜Ｖin≦Ｖ−Ｐ・３・２の場合ｆ−Ｐ・
３・２の値 Ｖ−Ｐ・３・２＜Ｖin≦Ｖ−Ｐ・３・３の場合ｆ−Ｐ・
３・３の値 Ｖ−Ｐ・３・３＜Ｖinの場合ｆ−Ｐ・３・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−Ｐ・３に量
子化する。
端子Ｔ１からのアナログ信号Ｖinを、その値をＶ−Ｐ・
３・１、Ｖ−Ｐ・３・２及びＶ−Ｐ・３・３（ただし、
Ｖ−Ｐ・２＜Ｖ−Ｐ・３・１＜Ｖ−Ｐ・３・２＜Ｖ−Ｐ
・３・３＜Ｖ−Ｐ・３の大小関係を有する）とすると
き、図２０（Ｐ＝１の場合）、図２４（Ｐ＝２の場
合）、図２８（Ｐ＝３の場合）、図３２（Ｐ＝４の場
合）に示すように、 Ｖin≦Ｖ−Ｐ・３・１の場合ｆ−Ｐ・３・１の値 Ｖ−Ｐ・３・１＜Ｖin≦Ｖ−Ｐ・３・２の場合ｆ−Ｐ・
３・２の値 Ｖ−Ｐ・３・２＜Ｖin≦Ｖ−Ｐ・３・３の場合ｆ−Ｐ・
３・３の値 Ｖ−Ｐ・３・３＜Ｖinの場合ｆ−Ｐ・３・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−Ｐ・３に量
子化する。
【００９１】また、微量子化手段Ｑ−Ｐ・４は、入力端
子Ｔ１からのアナログ信号Ｖinを、その値をＶ−Ｐ・４
・１、Ｖ−Ｐ・４・２及びＶ−Ｐ・４・３（ただし、Ｖ
−Ｐ・３＜Ｖ−Ｐ・４・１＜Ｖ−Ｐ・４・２＜Ｖ−Ｐ・
４・３の大小関係を有する）とするとき、図２１（Ｐ＝
１の場合）、図２５（Ｐ＝２の場合）、図２９（Ｐ＝３
の場合）、図３３（Ｐ＝４の場合）に示すように、 Ｖin≦Ｖ−Ｐ・４・１の場合ｆ−Ｐ・４・１の値 Ｖ−Ｐ・４・１＜Ｖin≦Ｖ−Ｐ・４・２の場合ｆ−Ｐ・
４・２の値 Ｖ−Ｐ・４・２＜Ｖin≦Ｖ−Ｐ・４・３の場合ｆ−Ｐ・
４・３の値 Ｖ−Ｐ・４・３＜Ｖinの場合ｆ−Ｐ・４・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−Ｐ・４に量
子化する。
子Ｔ１からのアナログ信号Ｖinを、その値をＶ−Ｐ・４
・１、Ｖ−Ｐ・４・２及びＶ−Ｐ・４・３（ただし、Ｖ
−Ｐ・３＜Ｖ−Ｐ・４・１＜Ｖ−Ｐ・４・２＜Ｖ−Ｐ・
４・３の大小関係を有する）とするとき、図２１（Ｐ＝
１の場合）、図２５（Ｐ＝２の場合）、図２９（Ｐ＝３
の場合）、図３３（Ｐ＝４の場合）に示すように、 Ｖin≦Ｖ−Ｐ・４・１の場合ｆ−Ｐ・４・１の値 Ｖ−Ｐ・４・１＜Ｖin≦Ｖ−Ｐ・４・２の場合ｆ−Ｐ・
４・２の値 Ｖ−Ｐ・４・２＜Ｖin≦Ｖ−Ｐ・４・３の場合ｆ−Ｐ・
４・３の値 Ｖ−Ｐ・４・３＜Ｖinの場合ｆ−Ｐ・４・４の値 をそれぞれとる４値信号でなる多値信号Ｆ−Ｐ・４に量
子化する。
【００９２】この場合、アナログ信号Ｖinの値Ｖ−Ｐ・
１・１〜Ｖ−Ｐ・１・３は、図１８（Ｐ＝１の場合）、
図２２（Ｐ＝２の場合）、図２６（Ｐ＝３の場合）、図
３０（Ｐ＝４の場合）中に示されている電圧値を有する
ものとし得る。
１・１〜Ｖ−Ｐ・１・３は、図１８（Ｐ＝１の場合）、
図２２（Ｐ＝２の場合）、図２６（Ｐ＝３の場合）、図
３０（Ｐ＝４の場合）中に示されている電圧値を有する
ものとし得る。
【００９３】また、アナログ信号Ｖinの値Ｖ−Ｐ・２・
１〜Ｖ−Ｐ・２・３は、図１９（Ｐ＝１の場合）、図２
３（Ｐ＝２の場合）、図２７（Ｐ＝３の場合）、図３１
（Ｐ＝４の場合）中に示されている電圧値を有するもの
とし得る。
１〜Ｖ−Ｐ・２・３は、図１９（Ｐ＝１の場合）、図２
３（Ｐ＝２の場合）、図２７（Ｐ＝３の場合）、図３１
（Ｐ＝４の場合）中に示されている電圧値を有するもの
とし得る。
【００９４】さらに、アナログ信号Ｖinの値Ｖ−Ｐ・３
・１〜Ｖ−Ｐ・３・３は、図２０（Ｐ＝１の場合）、図
２４（Ｐ＝２の場合）、図２８（Ｐ＝３の場合）、図３
２（Ｐ＝４の場合）中に示されている電圧値を有するも
のとし得る。
・１〜Ｖ−Ｐ・３・３は、図２０（Ｐ＝１の場合）、図
２４（Ｐ＝２の場合）、図２８（Ｐ＝３の場合）、図３
２（Ｐ＝４の場合）中に示されている電圧値を有するも
のとし得る。
【００９５】また、アナログ信号Ｖinの値Ｖ−Ｐ・４・
１〜Ｖ−Ｐ・４・３は、図２１（Ｐ＝１の場合）、図２
５（Ｐ＝２の場合）、図２９（Ｐ＝３の場合）、図３３
（Ｐ＝４の場合）中に示されている電圧値を有するもの
とし得る。
１〜Ｖ−Ｐ・４・３は、図２１（Ｐ＝１の場合）、図２
５（Ｐ＝２の場合）、図２９（Ｐ＝３の場合）、図３３
（Ｐ＝４の場合）中に示されている電圧値を有するもの
とし得る。
【００９６】また、多値（４値）信号Ｆ−１・Ｐの値ｆ
−１・Ｐ・１〜ｆ−１・Ｐ・４は、図１８（Ｐ＝１の場
合）、図１９（Ｐ＝２の場合）、図２０（Ｐ＝３の場
合）、図２１（Ｐ＝４の場合）中に示されている数値で
表し得る。
−１・Ｐ・１〜ｆ−１・Ｐ・４は、図１８（Ｐ＝１の場
合）、図１９（Ｐ＝２の場合）、図２０（Ｐ＝３の場
合）、図２１（Ｐ＝４の場合）中に示されている数値で
表し得る。
【００９７】さらに、多値（４値）信号Ｆ−２・Ｐの値
ｆ−２・Ｐ・１〜ｆ−２・Ｐ・４は、図２２（Ｐ＝１の
場合）、図２３（Ｐ＝２の場合）、図２４（Ｐ＝３の場
合）、図２５（Ｐ＝４の場合）に示されている数値で表
し得る。
ｆ−２・Ｐ・１〜ｆ−２・Ｐ・４は、図２２（Ｐ＝１の
場合）、図２３（Ｐ＝２の場合）、図２４（Ｐ＝３の場
合）、図２５（Ｐ＝４の場合）に示されている数値で表
し得る。
【００９８】また、多値（４値）信号Ｆ−３・Ｐの値ｆ
−３・Ｐ・１〜ｆ−３・Ｐ・４は、図２６（Ｐ＝１の場
合）、図２７（Ｐ＝２の場合）、図２８（Ｐ＝３の場
合）、図２９（Ｐ＝４の場合）中に示されている数値で
表し得る。
−３・Ｐ・１〜ｆ−３・Ｐ・４は、図２６（Ｐ＝１の場
合）、図２７（Ｐ＝２の場合）、図２８（Ｐ＝３の場
合）、図２９（Ｐ＝４の場合）中に示されている数値で
表し得る。
【００９９】さらに、多値（４値）信号Ｆ−４・Ｐの値
ｆ−４・Ｐ・１〜ｆ−４・Ｐ・４は、図３０（Ｐ＝１の
場合）、図３１（Ｐ＝２の場合）、図３２（Ｐ＝３の場
合）、図３３（Ｐ＝４の場合）に示されている数値で表
し得る。
ｆ−４・Ｐ・１〜ｆ−４・Ｐ・４は、図３０（Ｐ＝１の
場合）、図３１（Ｐ＝２の場合）、図３２（Ｐ＝３の場
合）、図３３（Ｐ＝４の場合）に示されている数値で表
し得る。
【０１００】さらに、粗量子化手段Ｑで得られる多値
（４値）信号Ｆの値が、図２中に示すように、ｆ−１
（＝３）であり、且つ多値（４値）信号選択手段Ｓから
得られる多値（４値）信号Ｆ′が多値（４値）信号Ｆ−
１であってその値がｆ−１・Ｐ（Ｐ＝１、２、３、４）
である場合、微量子化手段Ｑ−１・Ｐで得られる多値
（４値）信号Ｆ−１・Ｐ、粗量子化手段Ｑで得られる多
値（４値）信号Ｆの値が、図２中に示すように、ｆ−２
（＝２）であり、且つ多値（４値）信号選択手段Ｓから
得られる多値（４値）信号Ｆ′が多値（４値）信号Ｆ−
２であってその値がｆ−２・Ｐである場合、微量子化手
段Ｑ−２・Ｐで得られる多値（４値）信号Ｆ−２・Ｐ、
粗量子化手段Ｑで得られる多値（４値）信号Ｆの値が、
図２中に示すように、ｆ−３（＝１）であり、且つ多値
（４値）信号選択手段Ｓから得られる多値（４値）信号
Ｆ′が多値（４値）信号Ｆ−３であってその値がｆ−３
・Ｐである場合、微量子化手段Ｑ−３・Ｐで得られる多
値（４値）信号Ｆ−３・Ｐ、粗量子化手段Ｑで得られる
多値（４値）信号Ｆの値が、図２中に示すように、ｆ−
４（＝０）であり、且つ多値（４値）信号選択手段Ｓか
ら得られる多値（４値）信号Ｆ′が多値（４値）信号Ｆ
−４であってその値がｆ−４・Ｐである場合、微量子化
手段Ｑ−４・Ｐで得られる多値（４値）信号Ｆ−４・
Ｐ、をそれぞれ４値信号でなる多値信号Ｆ″として選択
する、４値信号選択手段でなる多値信号選択手段Ｓ′を
有する。
（４値）信号Ｆの値が、図２中に示すように、ｆ−１
（＝３）であり、且つ多値（４値）信号選択手段Ｓから
得られる多値（４値）信号Ｆ′が多値（４値）信号Ｆ−
１であってその値がｆ−１・Ｐ（Ｐ＝１、２、３、４）
である場合、微量子化手段Ｑ−１・Ｐで得られる多値
（４値）信号Ｆ−１・Ｐ、粗量子化手段Ｑで得られる多
値（４値）信号Ｆの値が、図２中に示すように、ｆ−２
（＝２）であり、且つ多値（４値）信号選択手段Ｓから
得られる多値（４値）信号Ｆ′が多値（４値）信号Ｆ−
２であってその値がｆ−２・Ｐである場合、微量子化手
段Ｑ−２・Ｐで得られる多値（４値）信号Ｆ−２・Ｐ、
粗量子化手段Ｑで得られる多値（４値）信号Ｆの値が、
図２中に示すように、ｆ−３（＝１）であり、且つ多値
（４値）信号選択手段Ｓから得られる多値（４値）信号
Ｆ′が多値（４値）信号Ｆ−３であってその値がｆ−３
・Ｐである場合、微量子化手段Ｑ−３・Ｐで得られる多
値（４値）信号Ｆ−３・Ｐ、粗量子化手段Ｑで得られる
多値（４値）信号Ｆの値が、図２中に示すように、ｆ−
４（＝０）であり、且つ多値（４値）信号選択手段Ｓか
ら得られる多値（４値）信号Ｆ′が多値（４値）信号Ｆ
−４であってその値がｆ−４・Ｐである場合、微量子化
手段Ｑ−４・Ｐで得られる多値（４値）信号Ｆ−４・
Ｐ、をそれぞれ４値信号でなる多値信号Ｆ″として選択
する、４値信号選択手段でなる多値信号選択手段Ｓ′を
有する。
【０１０１】この場合、多値（４値）信号選択手段Ｓ′
は、それが、図１７に示すように、粗量子化手段Ｑで得
られる多値（４値）信号Ｆと多値（４値）信号選択手段
Ｓから得られる多値（４値）信号Ｆ′とによって制御さ
れることによって、または、図示しないが、多値（４
値）・２値変換手段Ｕ１で得られる２値信号Ｂ−１と多
値（４値）・２値変換手段Ｕ２で得られる２値信号Ｂ−
２または多値（４値）信号選択手段Ｓから得られる多値
（４値）信号Ｆ′とによって制御されることによって、
もしくは、粗量子化手段Ｑで得られる多値（４値）信号
Ｆと多値（４値）・２値変換手段Ｕ２で得られる２値信
号Ｂ−２とによって制御されることによって、多値（４
値）信号Ｆ−１・１〜Ｆ−１・４、Ｆ−２・１〜Ｆ−２
・４、Ｆ−３・１〜Ｆ−３・４及びＦ−４・１〜Ｆ−４
・４中の１つを多値（４値）信号Ｆ′として選択するよ
うになされている。
は、それが、図１７に示すように、粗量子化手段Ｑで得
られる多値（４値）信号Ｆと多値（４値）信号選択手段
Ｓから得られる多値（４値）信号Ｆ′とによって制御さ
れることによって、または、図示しないが、多値（４
値）・２値変換手段Ｕ１で得られる２値信号Ｂ−１と多
値（４値）・２値変換手段Ｕ２で得られる２値信号Ｂ−
２または多値（４値）信号選択手段Ｓから得られる多値
（４値）信号Ｆ′とによって制御されることによって、
もしくは、粗量子化手段Ｑで得られる多値（４値）信号
Ｆと多値（４値）・２値変換手段Ｕ２で得られる２値信
号Ｂ−２とによって制御されることによって、多値（４
値）信号Ｆ−１・１〜Ｆ−１・４、Ｆ−２・１〜Ｆ−２
・４、Ｆ−３・１〜Ｆ−３・４及びＦ−４・１〜Ｆ−４
・４中の１つを多値（４値）信号Ｆ′として選択するよ
うになされている。
【０１０２】また、４値信号選択手段でなる多値信号選
択手段Ｓ′で選択して得られる多値（４値）信号Ｆ″を
２値符号Ｂの他の部のビットとしての２値信号Ｂ−３に
デジタル変換する４値・２値変換手段でなる多値・２値
変換手段Ｕ３を有する。
択手段Ｓ′で選択して得られる多値（４値）信号Ｆ″を
２値符号Ｂの他の部のビットとしての２値信号Ｂ−３に
デジタル変換する４値・２値変換手段でなる多値・２値
変換手段Ｕ３を有する。
【０１０３】この場合、２値信号Ｂ−３は、図１８〜図
３３に示すように、多値（４値）信号Ｆ−Ｐ・Ｐ（ただ
し、Ｐ＝１、２、３、４；Ｐ′＝１、２、３、４）の値
が ｆ−Ｐ・Ｐ′・１（＝３）である場合「００」 ｆ−Ｐ・Ｐ′・２（＝２）である場合「０１」 ｆ−Ｐ・Ｐ′・３（＝１）である場合「１０」 ｆ−Ｐ・Ｐ′・４（＝０）である場合「１１」 の２ビットで表される値を有し、そして、その２ビット
中の上位ビット及び下位ビットが、図１７に示すよう
に、ビット端子ｂ５及びｂ６にそれぞれ得られるように
なされ、よって、アナログ信号Ｖinのデジタル変換され
た２値符号Ｂが６個のビット端子ｂ１〜ｂ６に、ビット
端子ｂ６に得られるビットを最下位ビット、ビット端子
ｂ１に得られるビットを最上位ビットとしている６ビッ
トで得られるようになされている。
３３に示すように、多値（４値）信号Ｆ−Ｐ・Ｐ（ただ
し、Ｐ＝１、２、３、４；Ｐ′＝１、２、３、４）の値
が ｆ−Ｐ・Ｐ′・１（＝３）である場合「００」 ｆ−Ｐ・Ｐ′・２（＝２）である場合「０１」 ｆ−Ｐ・Ｐ′・３（＝１）である場合「１０」 ｆ−Ｐ・Ｐ′・４（＝０）である場合「１１」 の２ビットで表される値を有し、そして、その２ビット
中の上位ビット及び下位ビットが、図１７に示すよう
に、ビット端子ｂ５及びｂ６にそれぞれ得られるように
なされ、よって、アナログ信号Ｖinのデジタル変換され
た２値符号Ｂが６個のビット端子ｂ１〜ｂ６に、ビット
端子ｂ６に得られるビットを最下位ビット、ビット端子
ｂ１に得られるビットを最上位ビットとしている６ビッ
トで得られるようになされている。
【０１０４】以上が、本発明によるアナログ・デジタル
変換装置の第３の実施の形態例の構成である。
変換装置の第３の実施の形態例の構成である。
【０１０５】このような構成を有する、図１７に示す本
発明によるアナログ・デジタル変換装置の第３の実施の
形態例によれば、アナログ信号Ｖinが、例えば、 Ｖ−１・３・２（＝２．０Ｖ）＜Ｖin≦Ｖ−１・３・３
（＝２．２５Ｖ） の関係を満足している値、例えば２．１Ｖの値を有して
いれば、この場合、アナログ信号Ｖinが、 Ｖin＜Ｖ−１（＝３．５Ｖ） の関係を満足しているので、粗量子化手段Ｑから多値
（４値）信号Ｆがｆ−１（＝３）の値を有して得られ、
このため、多値（４値）・２値変換手段Ｕ１から、２値
信号Ｂ−１が、「００」の値で、２値符号Ｂの上位２ビ
ットとしてビット端子ｂ１及びｂ２上に得られ、一方、
粗量子化手段Ｑから得られる多値（４値）信号Ｆがこの
場合ｆ−１（＝３）の値を有していることから、多値
（４値）信号選択手段Ｓが微量子化手段Ｑ−１から得ら
れる多値（４値）信号Ｆ−１を選択し、そして、この場
合、多値（４値）信号Ｆ−１がｆ−１・３（＝１）の値
を有して得られていることから、多値（４値）・２値変
換手段Ｕ２から、２値信号Ｂ−２が、「１０」の値で２
値符号Ｂの中位２ビットとしてビット端子ｂ３及びｂ４
上に得られ、また、粗量子化手段Ｑから得られる多値
（４値）信号Ｆがこの場合ｆ−１（＝３）の値を有し且
つ多値（４値）信号選択手段Ｓから得られる多値（４
値）信号Ｆ−１がこの場合ｆ−１・３（＝１）の値を有
していることから、多値（４値）信号選択手段Ｓ′が微
量子化手段Ｑ−１・３から得られる多値（４値）信号Ｆ
−１・３を選択し、そして、この場合多値（４値）信号
Ｆ−１・３がｆ−１・３・３（＝１）の値を有している
ことから、多値（４値）・２値変換手段Ｕ３から、２値
信号Ｂ−３が、「１０」の値で２値符号Ｂの下位２ビッ
トとしてビット端子ｂ５及びｂ６上に得られ、よって、
２値符号Ｂが、６ビットの「００１０１０」でビット端
子ｂ１〜ｂ６上に得られる、というように、アナログ信
号Ｖinを、図１に示す本発明によるアナログ・デジタル
変換装置の場合に比し高精度の６ビットの２値符号Ｂに
デジタル変換して得ることができる。
発明によるアナログ・デジタル変換装置の第３の実施の
形態例によれば、アナログ信号Ｖinが、例えば、 Ｖ−１・３・２（＝２．０Ｖ）＜Ｖin≦Ｖ−１・３・３
（＝２．２５Ｖ） の関係を満足している値、例えば２．１Ｖの値を有して
いれば、この場合、アナログ信号Ｖinが、 Ｖin＜Ｖ−１（＝３．５Ｖ） の関係を満足しているので、粗量子化手段Ｑから多値
（４値）信号Ｆがｆ−１（＝３）の値を有して得られ、
このため、多値（４値）・２値変換手段Ｕ１から、２値
信号Ｂ−１が、「００」の値で、２値符号Ｂの上位２ビ
ットとしてビット端子ｂ１及びｂ２上に得られ、一方、
粗量子化手段Ｑから得られる多値（４値）信号Ｆがこの
場合ｆ−１（＝３）の値を有していることから、多値
（４値）信号選択手段Ｓが微量子化手段Ｑ−１から得ら
れる多値（４値）信号Ｆ−１を選択し、そして、この場
合、多値（４値）信号Ｆ−１がｆ−１・３（＝１）の値
を有して得られていることから、多値（４値）・２値変
換手段Ｕ２から、２値信号Ｂ−２が、「１０」の値で２
値符号Ｂの中位２ビットとしてビット端子ｂ３及びｂ４
上に得られ、また、粗量子化手段Ｑから得られる多値
（４値）信号Ｆがこの場合ｆ−１（＝３）の値を有し且
つ多値（４値）信号選択手段Ｓから得られる多値（４
値）信号Ｆ−１がこの場合ｆ−１・３（＝１）の値を有
していることから、多値（４値）信号選択手段Ｓ′が微
量子化手段Ｑ−１・３から得られる多値（４値）信号Ｆ
−１・３を選択し、そして、この場合多値（４値）信号
Ｆ−１・３がｆ−１・３・３（＝１）の値を有している
ことから、多値（４値）・２値変換手段Ｕ３から、２値
信号Ｂ−３が、「１０」の値で２値符号Ｂの下位２ビッ
トとしてビット端子ｂ５及びｂ６上に得られ、よって、
２値符号Ｂが、６ビットの「００１０１０」でビット端
子ｂ１〜ｂ６上に得られる、というように、アナログ信
号Ｖinを、図１に示す本発明によるアナログ・デジタル
変換装置の場合に比し高精度の６ビットの２値符号Ｂに
デジタル変換して得ることができる。
【０１０６】また、図１７に示す本発明によるアナログ
・デジタル変換装置によれば、上述したようにアナログ
信号Ｖinを６ビットの２値符号Ｂにデジタル変換して得
るにつき、上述したところから明らかなように、１個の
粗量子化手段Ｑと、２０個（４＋４2 ＝１６個）の微量
子化手段Ｑ−１〜Ｑ−４、及びＱ−１・１〜Ｑ−１・４
〜Ｑ−４・１〜Ｑ−４・４と、２つの多値（４値）信号
選択手段Ｓ及びＳ′と、３個の多値（４値）・２値変換
手段Ｕ１、Ｕ２及びＵ３とを用いているだけであるの
で、それら手段をそれぞれ構成するのに必要な素子数の
総和、従ってアナログ・デジタル変換装置を構成するの
に必要な素子数を、実施の形態例２で前述した６ビット
並列比較型アナログ・デジタル変換装置の場合に比し、
格段的に低減させることができる。
・デジタル変換装置によれば、上述したようにアナログ
信号Ｖinを６ビットの２値符号Ｂにデジタル変換して得
るにつき、上述したところから明らかなように、１個の
粗量子化手段Ｑと、２０個（４＋４2 ＝１６個）の微量
子化手段Ｑ−１〜Ｑ−４、及びＱ−１・１〜Ｑ−１・４
〜Ｑ−４・１〜Ｑ−４・４と、２つの多値（４値）信号
選択手段Ｓ及びＳ′と、３個の多値（４値）・２値変換
手段Ｕ１、Ｕ２及びＵ３とを用いているだけであるの
で、それら手段をそれぞれ構成するのに必要な素子数の
総和、従ってアナログ・デジタル変換装置を構成するの
に必要な素子数を、実施の形態例２で前述した６ビット
並列比較型アナログ・デジタル変換装置の場合に比し、
格段的に低減させることができる。
【０１０７】また、このため、アナログ・デジタル変換
装置を半導体基板上にアナログ・デジタル変換装置以外
の装置とともに集積化して構成した場合の、アナログ・
デジタル変換装置が半導体基板上に占める面積を、実施
の形態例２で上述した従来の６ビット並列比較型アナロ
グ・デジタル変換装置を同様に半導体基板上に集積化し
て構成した場合のその６ビット並列比較型アナログ・デ
ジタル変換装置が半導体基板上に占める面積に比し、格
段的に低減させることができ、または、アナログ・デジ
タル変換装置のみを半導体基板上に集積化して構成した
場合の半導体基板の大きさを、上述した６ビット並列比
較型アナログ・デジタル変換装置のみを半導体基板上に
集積化して構成した場合の半導体基板の大きさに比し、
格段的に小さくすることができる。
装置を半導体基板上にアナログ・デジタル変換装置以外
の装置とともに集積化して構成した場合の、アナログ・
デジタル変換装置が半導体基板上に占める面積を、実施
の形態例２で上述した従来の６ビット並列比較型アナロ
グ・デジタル変換装置を同様に半導体基板上に集積化し
て構成した場合のその６ビット並列比較型アナログ・デ
ジタル変換装置が半導体基板上に占める面積に比し、格
段的に低減させることができ、または、アナログ・デジ
タル変換装置のみを半導体基板上に集積化して構成した
場合の半導体基板の大きさを、上述した６ビット並列比
較型アナログ・デジタル変換装置のみを半導体基板上に
集積化して構成した場合の半導体基板の大きさに比し、
格段的に小さくすることができる。
【０１０８】また、アナログ・デジタル変換装置を構成
するのに必要な素子数を低減させることができるので、
消費電力を、上述した６ビット並列比較型アナログ・デ
ジタル変換装置の場合に比し、格段的に低減させること
ができるとともに、動作速度を、上述した６ビット並列
比較型アナログ・デジタル変換装置の場合に比し格段的
に高速化させることができる。
するのに必要な素子数を低減させることができるので、
消費電力を、上述した６ビット並列比較型アナログ・デ
ジタル変換装置の場合に比し、格段的に低減させること
ができるとともに、動作速度を、上述した６ビット並列
比較型アナログ・デジタル変換装置の場合に比し格段的
に高速化させることができる。
【０１０９】
【発明の実施の形態４】次に、図３４を伴って、本発明
によるアナログ・デジタル変換装置の第４の実施の形態
例を述べよう。
によるアナログ・デジタル変換装置の第４の実施の形態
例を述べよう。
【０１１０】図３４において、図１との対応部分には同
一符号を付して示す。
一符号を付して示す。
【０１１１】図３４に示す本発明によるアナログ・デジ
タル変換装置の第４の実施の形態例は、図１に示す本発
明によるアナログ・デジタル変換装置の場合と同様に、
アナログ信号Ｖinを４値信号に量子化し、その４値信号
を２値信号に２値符号Ｂとしてデジタル変換する場合の
他の実施の形態例で、次に述べる構成を有する。
タル変換装置の第４の実施の形態例は、図１に示す本発
明によるアナログ・デジタル変換装置の場合と同様に、
アナログ信号Ｖinを４値信号に量子化し、その４値信号
を２値信号に２値符号Ｂとしてデジタル変換する場合の
他の実施の形態例で、次に述べる構成を有する。
【０１１２】すなわち、図１に示す本発明によるアナロ
グ・デジタル変換装置の場合と同様の、入力端子Ｔ１か
らのアナログ信号Ｖinを、その値が図２を伴って上述し
た範囲の値である場合、図２を伴って上述した値をとる
多値（４値）信号Ｆに量子化する粗量子化手段Ｑを有す
る。
グ・デジタル変換装置の場合と同様の、入力端子Ｔ１か
らのアナログ信号Ｖinを、その値が図２を伴って上述し
た範囲の値である場合、図２を伴って上述した値をとる
多値（４値）信号Ｆに量子化する粗量子化手段Ｑを有す
る。
【０１１３】また、図１に示す本発明によるアナログ・
デジタル変換装置の場合と同様の、入力端子Ｔ１からの
アナログ信号Ｖinを、その値が図３を伴って上述した範
囲の値である場合、図３を伴って上述した値をとる多値
（４値）信号Ｆ−１に量子化する微量子化手段Ｑ−１を
有する。
デジタル変換装置の場合と同様の、入力端子Ｔ１からの
アナログ信号Ｖinを、その値が図３を伴って上述した範
囲の値である場合、図３を伴って上述した値をとる多値
（４値）信号Ｆ−１に量子化する微量子化手段Ｑ−１を
有する。
【０１１４】さらに、図１に示す本発明によるアナログ
・デジタル変換装置の場合と同様の、入力端子Ｔ１から
のアナログ信号Ｖinを、その値が図４を伴って上述した
範囲の値である場合、図４を伴って上述した値をとる多
値（４値）信号Ｆ−２に量子化する微量子化手段Ｑ−２
を有する。
・デジタル変換装置の場合と同様の、入力端子Ｔ１から
のアナログ信号Ｖinを、その値が図４を伴って上述した
範囲の値である場合、図４を伴って上述した値をとる多
値（４値）信号Ｆ−２に量子化する微量子化手段Ｑ−２
を有する。
【０１１５】また、図１に示す本発明によるアナログ・
デジタル変換装置の場合と同様の、入力端子Ｔ１からの
アナログ信号Ｖinを、その値が図５を伴って上述した範
囲の値である場合、図５を伴って上述した値をとる多値
（４値）信号Ｆ−３に量子化する微量子化手段Ｑ−３を
有する。
デジタル変換装置の場合と同様の、入力端子Ｔ１からの
アナログ信号Ｖinを、その値が図５を伴って上述した範
囲の値である場合、図５を伴って上述した値をとる多値
（４値）信号Ｆ−３に量子化する微量子化手段Ｑ−３を
有する。
【０１１６】さらに、図１に示す本発明によるアナログ
・デジタル変換装置の場合と同様の、アナログ信号Ｖin
を、その値が図６を伴って上述した範囲の値である場
合、図６を伴って上述した値をとる多値（４値）信号Ｆ
−４に量子化する微量子化手段Ｑ−４を有する。
・デジタル変換装置の場合と同様の、アナログ信号Ｖin
を、その値が図６を伴って上述した範囲の値である場
合、図６を伴って上述した値をとる多値（４値）信号Ｆ
−４に量子化する微量子化手段Ｑ−４を有する。
【０１１７】また、図１に示す本発明によるアナログ・
デジタル変換装置の場合と同様の、粗量子化手段Ｑで得
られる多値（４値）信号Ｆを、２値符号Ｂの一部のビッ
トとしての、多値信号Ｆの値が図２を伴って上述した値
（値ｆ−１（＝３）〜ｆ−４（＝０）中のいずれか）で
ある場合、図２を伴って上述した２ビットで表されてい
る値（ｆ−１（＝３）〜ｆ−４（＝０）中のいずれかに
応じた「００」、「０１」、「１０」及び「１」の１
つ）をとる２値信号Ｂ−１に、デジタル変換し、その２
値信号Ｂ−１の２ビット中の上位ビット及び下位ビット
をビット端子ｂ１及びｂ２にそれぞれ得るようになされ
た多値（４値）・２値変換手段Ｕ１を有する。
デジタル変換装置の場合と同様の、粗量子化手段Ｑで得
られる多値（４値）信号Ｆを、２値符号Ｂの一部のビッ
トとしての、多値信号Ｆの値が図２を伴って上述した値
（値ｆ−１（＝３）〜ｆ−４（＝０）中のいずれか）で
ある場合、図２を伴って上述した２ビットで表されてい
る値（ｆ−１（＝３）〜ｆ−４（＝０）中のいずれかに
応じた「００」、「０１」、「１０」及び「１」の１
つ）をとる２値信号Ｂ−１に、デジタル変換し、その２
値信号Ｂ−１の２ビット中の上位ビット及び下位ビット
をビット端子ｂ１及びｂ２にそれぞれ得るようになされ
た多値（４値）・２値変換手段Ｕ１を有する。
【０１１８】さらに、微量子化手段Ｑ−１で得られる多
値（４値）信号Ｆ−１を、多値（４値）信号Ｆ−１の値
が図３を伴って上述した値ｆ−１・１（＝３）、ｆ−１
・２（＝２）、ｆ−１・３（＝１）、またはｆ−１・４
（＝０）である場合、それに応じて、図３を伴って上述
した２ビットで表されている値「００」、「０１」、
「１０」または「１１」をとる２値信号Ｃ−１に、デジ
タル変換する多値（４値）・２値変換手段Ｕ２１を有す
る。
値（４値）信号Ｆ−１を、多値（４値）信号Ｆ−１の値
が図３を伴って上述した値ｆ−１・１（＝３）、ｆ−１
・２（＝２）、ｆ−１・３（＝１）、またはｆ−１・４
（＝０）である場合、それに応じて、図３を伴って上述
した２ビットで表されている値「００」、「０１」、
「１０」または「１１」をとる２値信号Ｃ−１に、デジ
タル変換する多値（４値）・２値変換手段Ｕ２１を有す
る。
【０１１９】また、微量子化手段Ｑ−２で得られる多値
（４値）信号Ｆ−２を、多値信号Ｆ−２の値が図４を伴
って上述した値ｆ−２・１（＝３）、ｆ−２・２（＝
２）、ｆ−２・３（＝１）、またはｆ−２・４（＝０）
である場合、それに応じて、図４を伴って上述した２ビ
ットで表されている値「００」、「０１」、「１０」ま
たは「１１」をとる２値信号Ｃ−２に、デジタル変換す
る多値（４値）・２値変換手段Ｕ２２を有する。
（４値）信号Ｆ−２を、多値信号Ｆ−２の値が図４を伴
って上述した値ｆ−２・１（＝３）、ｆ−２・２（＝
２）、ｆ−２・３（＝１）、またはｆ−２・４（＝０）
である場合、それに応じて、図４を伴って上述した２ビ
ットで表されている値「００」、「０１」、「１０」ま
たは「１１」をとる２値信号Ｃ−２に、デジタル変換す
る多値（４値）・２値変換手段Ｕ２２を有する。
【０１２０】さらに、微量子化手段Ｑ−３で得られる多
値（４値）信号Ｆ−３を、多値信号Ｆ−３の値が図５を
伴って上述した値ｆ−３・１（＝３）、ｆ−３・２（＝
２）、ｆ−３・３（＝１）、またはｆ−３・４（＝０）
である場合、それに応じて図５を伴って上述した２ビッ
トで表されている値「００」、「０１」、「１０」また
は「１１」をとる２値信号Ｃ−３に、デジタル変換する
多値（４値）・２値変換手段Ｕ２３を有する。
値（４値）信号Ｆ−３を、多値信号Ｆ−３の値が図５を
伴って上述した値ｆ−３・１（＝３）、ｆ−３・２（＝
２）、ｆ−３・３（＝１）、またはｆ−３・４（＝０）
である場合、それに応じて図５を伴って上述した２ビッ
トで表されている値「００」、「０１」、「１０」また
は「１１」をとる２値信号Ｃ−３に、デジタル変換する
多値（４値）・２値変換手段Ｕ２３を有する。
【０１２１】また、微量子化手段Ｑ−４で得られる多値
（４値）信号Ｆ−４を、多値信号Ｆ−４の値が図６を伴
って上述した値ｆ−４・１（＝３）、ｆ−４・２（＝
２）、ｆ−４・３（＝１）、またはｆ−４・４（＝０）
である場合、それに応じて図６を伴って上述した２ビッ
トで表されている値「００」、「０１」、「１０」また
は「１１」をとる２値信号Ｃ−４に、デジタル変換する
多値（４値）・２値変換手段Ｕ２４を有する。
（４値）信号Ｆ−４を、多値信号Ｆ−４の値が図６を伴
って上述した値ｆ−４・１（＝３）、ｆ−４・２（＝
２）、ｆ−４・３（＝１）、またはｆ−４・４（＝０）
である場合、それに応じて図６を伴って上述した２ビッ
トで表されている値「００」、「０１」、「１０」また
は「１１」をとる２値信号Ｃ−４に、デジタル変換する
多値（４値）・２値変換手段Ｕ２４を有する。
【０１２２】さらに、多値（４値）・２値変換手段Ｕ２
１〜Ｕ２４で得られる２値信号Ｃ−１〜Ｃ−４の２ビッ
ト中の上位ビットを、多値（４値）・２値変換手段Ｕ１
から得られる２値信号Ｂ−１によって、その値が 「００」である場合２値信号Ｃ−１の２ビット中の上位
ビット 「０１」である場合２値信号Ｃ−２の２ビット中の上位
ビット 「１０」である場合２値信号Ｃ−３の２ビット中の上位
ビット 「１１」である場合２値信号Ｃ−４の２ビット中の上位
ビット をそれぞれ２ビットの２値信号Ｂ−２の上位ビットとし
て、ビット端子ｂ３に得るようになされたビット選択手
段Ｗ１を有する。
１〜Ｕ２４で得られる２値信号Ｃ−１〜Ｃ−４の２ビッ
ト中の上位ビットを、多値（４値）・２値変換手段Ｕ１
から得られる２値信号Ｂ−１によって、その値が 「００」である場合２値信号Ｃ−１の２ビット中の上位
ビット 「０１」である場合２値信号Ｃ−２の２ビット中の上位
ビット 「１０」である場合２値信号Ｃ−３の２ビット中の上位
ビット 「１１」である場合２値信号Ｃ−４の２ビット中の上位
ビット をそれぞれ２ビットの２値信号Ｂ−２の上位ビットとし
て、ビット端子ｂ３に得るようになされたビット選択手
段Ｗ１を有する。
【０１２３】また、多値（４値）・２値変換手段Ｕ２１
〜Ｕ２４で得られる２値信号Ｃ−１〜Ｃ−４の２ビット
中の下位ビットを、多値（４値）・２値変換手段Ｕ１か
ら得られる２値信号Ｂ−１によって、その値が 「００」である場合２値信号Ｃ−１の２ビット中の下位
ビット 「０１」である場合２値信号Ｃ−２の２ビット中の下位
ビット 「１０」である場合２値信号Ｃ−３の２ビット中の下位
ビット 「１１」である場合２値信号Ｃ−４の２ビット中の下位
ビット をそれぞれ２ビットの２値信号Ｂ−２の下位ビットとし
て、ビット端子ｂ４に得るようになされたビット選択手
段Ｗ１を有する。
〜Ｕ２４で得られる２値信号Ｃ−１〜Ｃ−４の２ビット
中の下位ビットを、多値（４値）・２値変換手段Ｕ１か
ら得られる２値信号Ｂ−１によって、その値が 「００」である場合２値信号Ｃ−１の２ビット中の下位
ビット 「０１」である場合２値信号Ｃ−２の２ビット中の下位
ビット 「１０」である場合２値信号Ｃ−３の２ビット中の下位
ビット 「１１」である場合２値信号Ｃ−４の２ビット中の下位
ビット をそれぞれ２ビットの２値信号Ｂ−２の下位ビットとし
て、ビット端子ｂ４に得るようになされたビット選択手
段Ｗ１を有する。
【０１２４】以上が、本発明によるアナログ・デジタル
変換装置の第４の実施の形態例の構成である。
変換装置の第４の実施の形態例の構成である。
【０１２５】このような構成を有する、図３４に示す本
発明によるアナログ・デジタル変換装置の第４の実施の
形態例によれば、アナログ信号Ｖinが、例えば、図１に
示す本発明によるアナログ・デジタル変換装置の場合で
例示したのと同様に、 Ｖ−３・１（＝８．５Ｖ）＜Ｖin≦Ｖ−３・２（＝９．
５Ｖ） の関係を満足している値、例えば９．０Ｖの値を有して
いれば、この場合、アナログ信号Ｖinが、 Ｖ−２（＝７．５Ｖ）＜Ｖin＜Ｖ−３（＝１１．５Ｖ） の関係を満足しているので、粗量子化手段Ｑから多値
（４値）信号Ｆがｆ−３（＝１）の値を有して得られ、
このため、多値（４値）・２値変換手段Ｕ１から、２値
信号Ｂ−１が、「１０」の値で、２値符号Ｂの上位２ビ
ットとしてビット端子ｂ１及びｂ２上に得られ、また、
この場合、アナログ信号Ｖinが、 Ｖ−３・１（＝８．５Ｖ）＜Ｖin≦Ｖ−３・２（＝９．
５Ｖ） の関係を満足しているので、微量子化手段Ｑ−３から多
値（４値）信号Ｆ−３がｆ３・２（＝２）の値を有して
得られ、このため、多値（４値）・２値変換手段Ｕ２３
から、２値信号Ｃ−３が「０１」の値で得られており、
そして、この場合、多値（４値）・２値変換手段Ｕ１か
ら得られている２値信号Ｂ−１が、「１０」の値で得ら
れていることから、ビット選択手段Ｗ１及びＷ２が多値
（４値）・２値変換手段Ｕ２３から得られている２値信
号Ｃ−３の上位ビット及び下位ビットをそれぞれ選択
し、それらをそれぞれビット端子ｂ３及びｂ４に、値
「０」及び「１」を有するビット信号を、それぞれ２値
信号Ｂ−２の上位ビット及び下位ビットとして出力し、
よって、２値符号Ｂが、４ビットの「１００１」で、ビ
ット端子ｂ１〜ｂ４上に得られる、というように、アナ
ログ信号Ｖinを図１に示す本発明によるアナログ・デジ
タル変換装置の場合と同様に、４ビットの２値符号Ｂに
デジタル変換して得ることができる。
発明によるアナログ・デジタル変換装置の第４の実施の
形態例によれば、アナログ信号Ｖinが、例えば、図１に
示す本発明によるアナログ・デジタル変換装置の場合で
例示したのと同様に、 Ｖ−３・１（＝８．５Ｖ）＜Ｖin≦Ｖ−３・２（＝９．
５Ｖ） の関係を満足している値、例えば９．０Ｖの値を有して
いれば、この場合、アナログ信号Ｖinが、 Ｖ−２（＝７．５Ｖ）＜Ｖin＜Ｖ−３（＝１１．５Ｖ） の関係を満足しているので、粗量子化手段Ｑから多値
（４値）信号Ｆがｆ−３（＝１）の値を有して得られ、
このため、多値（４値）・２値変換手段Ｕ１から、２値
信号Ｂ−１が、「１０」の値で、２値符号Ｂの上位２ビ
ットとしてビット端子ｂ１及びｂ２上に得られ、また、
この場合、アナログ信号Ｖinが、 Ｖ−３・１（＝８．５Ｖ）＜Ｖin≦Ｖ−３・２（＝９．
５Ｖ） の関係を満足しているので、微量子化手段Ｑ−３から多
値（４値）信号Ｆ−３がｆ３・２（＝２）の値を有して
得られ、このため、多値（４値）・２値変換手段Ｕ２３
から、２値信号Ｃ−３が「０１」の値で得られており、
そして、この場合、多値（４値）・２値変換手段Ｕ１か
ら得られている２値信号Ｂ−１が、「１０」の値で得ら
れていることから、ビット選択手段Ｗ１及びＷ２が多値
（４値）・２値変換手段Ｕ２３から得られている２値信
号Ｃ−３の上位ビット及び下位ビットをそれぞれ選択
し、それらをそれぞれビット端子ｂ３及びｂ４に、値
「０」及び「１」を有するビット信号を、それぞれ２値
信号Ｂ−２の上位ビット及び下位ビットとして出力し、
よって、２値符号Ｂが、４ビットの「１００１」で、ビ
ット端子ｂ１〜ｂ４上に得られる、というように、アナ
ログ信号Ｖinを図１に示す本発明によるアナログ・デジ
タル変換装置の場合と同様に、４ビットの２値符号Ｂに
デジタル変換して得ることができる。
【０１２６】また、図３４に示す本発明によるアナログ
・デジタル変換装置によれば、上述したようにアナログ
信号Ｖinを４ビットの２値符号Ｂにデジタル変換して得
るにつき、上述したところから明らかなように、１個の
粗量子化手段Ｑと、４個の微量子化手段Ｑ−１〜Ｑ−４
と、５個の多値（４値）・２値変換手段Ｕ１、及びＵ２
１〜Ｕ２４と、２個のビット選択手段Ｗ１及びＷ２とを
用いているだけであるので、それら手段をそれぞれ構成
するのに必要な素子数の総和、従ってアナログ・デジタ
ル変換装置を構成するのに必要な素子数を、図３５で前
述した従来の４ビット並列比較型アナログ・デジタル変
換装置の場合に比し、格段的に低減させることができ
る。
・デジタル変換装置によれば、上述したようにアナログ
信号Ｖinを４ビットの２値符号Ｂにデジタル変換して得
るにつき、上述したところから明らかなように、１個の
粗量子化手段Ｑと、４個の微量子化手段Ｑ−１〜Ｑ−４
と、５個の多値（４値）・２値変換手段Ｕ１、及びＵ２
１〜Ｕ２４と、２個のビット選択手段Ｗ１及びＷ２とを
用いているだけであるので、それら手段をそれぞれ構成
するのに必要な素子数の総和、従ってアナログ・デジタ
ル変換装置を構成するのに必要な素子数を、図３５で前
述した従来の４ビット並列比較型アナログ・デジタル変
換装置の場合に比し、格段的に低減させることができ
る。
【０１２７】また、このため、図１に示す本発明による
アナログ・デジタル変換装置の場合と同様に、アナログ
・デジタル変換装置を半導体基板上にアナログ・デジタ
ル変換装置以外の装置とともに集積化して構成した場合
の、アナログ・デジタル変換装置が半導体基板上に占め
る面積を、上述した従来の４ビット並列比較型アナログ
・デジタル変換装置を同様に半導体基板上に集積化して
構成した場合のその従来の４ビット並列比較型アナログ
・デジタル変換装置が半導体基板上に占める面積に比
し、格段的に低減させることができ、または、アナログ
・デジタル変換装置のみを半導体基板上に集積化して構
成した場合の半導体基板の大きさを、上述した従来の４
ビット並列比較型アナログ・デジタル変換装置のみを半
導体基板上に集積化して構成した場合の半導体基板の大
きさに比し、格段的に小さくすることができる。
アナログ・デジタル変換装置の場合と同様に、アナログ
・デジタル変換装置を半導体基板上にアナログ・デジタ
ル変換装置以外の装置とともに集積化して構成した場合
の、アナログ・デジタル変換装置が半導体基板上に占め
る面積を、上述した従来の４ビット並列比較型アナログ
・デジタル変換装置を同様に半導体基板上に集積化して
構成した場合のその従来の４ビット並列比較型アナログ
・デジタル変換装置が半導体基板上に占める面積に比
し、格段的に低減させることができ、または、アナログ
・デジタル変換装置のみを半導体基板上に集積化して構
成した場合の半導体基板の大きさを、上述した従来の４
ビット並列比較型アナログ・デジタル変換装置のみを半
導体基板上に集積化して構成した場合の半導体基板の大
きさに比し、格段的に小さくすることができる。
【０１２８】また、図１に示す本発明によるアナログ・
デジタル変換装置の場合と同様に、アナログ・デジタル
変換装置を構成するのに必要な素子数を低減させること
ができるので、消費電力を、上述した従来の４ビット並
列比較型アナログ・デジタル変換装置の場合に比し、格
段的に低減させることができるとともに、動作速度を、
上述した従来の４ビット並列比較型アナログ・デジタル
変換装置の場合に比し格段的に高速化させることができ
る。
デジタル変換装置の場合と同様に、アナログ・デジタル
変換装置を構成するのに必要な素子数を低減させること
ができるので、消費電力を、上述した従来の４ビット並
列比較型アナログ・デジタル変換装置の場合に比し、格
段的に低減させることができるとともに、動作速度を、
上述した従来の４ビット並列比較型アナログ・デジタル
変換装置の場合に比し格段的に高速化させることができ
る。
【０１２９】なお、上述においては、本発明によるアナ
ログ・デジタル変換装置のわずかな実施の形態例を示し
たに留まり、本発明の精神を脱することなしに、種々の
変型、変更をなし得るであろう。
ログ・デジタル変換装置のわずかな実施の形態例を示し
たに留まり、本発明の精神を脱することなしに、種々の
変型、変更をなし得るであろう。
【０１３０】
【発明の効果】アナログ信号を同じビット数の２値符号
にデジタル変換するにつき、アナログ・デジタル変換装
置を構成するのに必要な素子数を、従来の並列比較型ア
ナログ・デジタル変換装置の場合に比し格段的に低減さ
せることができ、また、このため、アナログ・デジタル
変換装置を半導体基板上にアナログ・デジタル変換装置
以外の装置とともに集積化して構成した場合の、アナロ
グ・デジタル変換装置が半導体基板に占める面積、また
はアナログ・デジタル変換装置のみを半導体基板上に集
積化して構成した場合の半導体基板の大きさを、従来の
並列比較型アナログ・デジタル変換装置の場合に比し、
格段的に小さくすることができ、さらに、消費電力を、
従来の並列比較型アナログ・デジタル変換装置の場合に
比し、格段的に低減させることができるとともに、動作
速度を、従来の並列比較型アナログ・デジタル変換装置
の場合に比し、格段的に高速化させることができる。
にデジタル変換するにつき、アナログ・デジタル変換装
置を構成するのに必要な素子数を、従来の並列比較型ア
ナログ・デジタル変換装置の場合に比し格段的に低減さ
せることができ、また、このため、アナログ・デジタル
変換装置を半導体基板上にアナログ・デジタル変換装置
以外の装置とともに集積化して構成した場合の、アナロ
グ・デジタル変換装置が半導体基板に占める面積、また
はアナログ・デジタル変換装置のみを半導体基板上に集
積化して構成した場合の半導体基板の大きさを、従来の
並列比較型アナログ・デジタル変換装置の場合に比し、
格段的に小さくすることができ、さらに、消費電力を、
従来の並列比較型アナログ・デジタル変換装置の場合に
比し、格段的に低減させることができるとともに、動作
速度を、従来の並列比較型アナログ・デジタル変換装置
の場合に比し、格段的に高速化させることができる。
【図１】本発明によるアナログ・デジタル変換装置の第
１の実施の形態例を示す系統的接続図である。
１の実施の形態例を示す系統的接続図である。
【図２】図１に示す本発明によるアナログ・デジタル変
換装置の説明に供する、アナログ信号の入力値と、４値
信号Ｆの値と、２値信号Ｂ−１と、選択される量子化手
段及びその出力との関係を示す図である。
換装置の説明に供する、アナログ信号の入力値と、４値
信号Ｆの値と、２値信号Ｂ−１と、選択される量子化手
段及びその出力との関係を示す図である。
【図３】図１に示す本発明によるアナログ・デジタル変
換装置の説明に供する、アナログ信号の入力値と、４値
信号Ｆ−１の値と、２値信号Ｂ−２との関係を示す図で
ある。
換装置の説明に供する、アナログ信号の入力値と、４値
信号Ｆ−１の値と、２値信号Ｂ−２との関係を示す図で
ある。
【図４】図１に示す本発明によるアナログ・デジタル変
換装置の説明に供する、アナログ信号の入力値と、４値
信号Ｆ−２の値と、２値信号Ｂ−２との関係を示す図で
ある。
換装置の説明に供する、アナログ信号の入力値と、４値
信号Ｆ−２の値と、２値信号Ｂ−２との関係を示す図で
ある。
【図５】図１に示す本発明によるアナログ・デジタル変
換装置の説明に供する、アナログ信号の入力値と、４値
信号Ｆ−３の値と、２値信号Ｂ−２との関係を示す図で
ある。
換装置の説明に供する、アナログ信号の入力値と、４値
信号Ｆ−３の値と、２値信号Ｂ−２との関係を示す図で
ある。
【図６】図１に示す本発明によるアナログ・デジタル変
換装置の説明に供する、アナログ信号の入力値と、４値
信号Ｆ−４の値と、２値信号Ｂ−２との関係を示す図で
ある。
換装置の説明に供する、アナログ信号の入力値と、４値
信号Ｆ−４の値と、２値信号Ｂ−２との関係を示す図で
ある。
【図７】本発明によるアナログ・デジタル変換装置の第
２の実施の形態例を示す系統的接続図である。
２の実施の形態例を示す系統的接続図である。
【図８】図７に示す本発明によるアナログ・デジタル変
換装置の説明に供する、アナログ信号の入力値と、８値
信号Ｆの値と、２値信号Ｂ−１と、選択される量子化手
段及びその出力との関係を示す図である。
換装置の説明に供する、アナログ信号の入力値と、８値
信号Ｆの値と、２値信号Ｂ−１と、選択される量子化手
段及びその出力との関係を示す図である。
【図９】図７に示す本発明によるアナログ・デジタル変
換装置の説明に供する、アナログ信号の入力値と、８値
信号Ｆ−１の値と、２値信号Ｂ−２との関係を示す図で
ある。
換装置の説明に供する、アナログ信号の入力値と、８値
信号Ｆ−１の値と、２値信号Ｂ−２との関係を示す図で
ある。
【図１０】図７に示す本発明によるアナログ・デジタル
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−２の値と、２値信号Ｂ−２との関係を示す図
である。
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−２の値と、２値信号Ｂ−２との関係を示す図
である。
【図１１】図７に示す本発明によるアナログ・デジタル
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−３の値と、２値信号Ｂ−２との関係を示す図
である。
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−３の値と、２値信号Ｂ−２との関係を示す図
である。
【図１２】図７に示す本発明によるアナログ・デジタル
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−４の値と、２値信号Ｂ−２との関係を示す図
である。
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−４の値と、２値信号Ｂ−２との関係を示す図
である。
【図１３】図１に示す本発明によるアナログ・デジタル
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−５の値と、２値信号Ｂ−２との関係を示す図
である。
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−５の値と、２値信号Ｂ−２との関係を示す図
である。
【図１４】図１に示す本発明によるアナログ・デジタル
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−６の値と、２値信号Ｂ−２との関係を示す図
である。
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−６の値と、２値信号Ｂ−２との関係を示す図
である。
【図１５】図１に示す本発明によるアナログ・デジタル
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−７の値と、２値信号Ｂ−２との関係を示す図
である。
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−７の値と、２値信号Ｂ−２との関係を示す図
である。
【図１６】図１に示す本発明によるアナログ・デジタル
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−８の値と、２値信号Ｂ−２との関係を示す図
である。
変換装置の説明に供する、アナログ信号の入力値と、８
値信号Ｆ−８の値と、２値信号Ｂ−２との関係を示す図
である。
【図１７】本発明によるアナログ・デジタル変換装置の
第３の実施の形態例を示す系統的接続図である。
第３の実施の形態例を示す系統的接続図である。
【図１８】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−１・１の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−１・１の値と、２値信号Ｂ−３との関係を
示す図である。
【図１９】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−１・２の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−１・２の値と、２値信号Ｂ−３との関係を
示す図である。
【図２０】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−１・３の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−１・３の値と、２値信号Ｂ−３との関係を
示す図である。
【図２１】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−１・４の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−１・４の値と、２値信号Ｂ−３との関係を
示す図である。
【図２２】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−２・１の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−２・１の値と、２値信号Ｂ−３との関係を
示す図である。
【図２３】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−２・２の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−２・２の値と、２値信号Ｂ−３との関係を
示す図である。
【図２４】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−２・３の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−２・３の値と、２値信号Ｂ−３との関係を
示す図である。
【図２５】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−２・４の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−２・４の値と、２値信号Ｂ−３との関係を
示す図である。
【図２６】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−３・１の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−３・１の値と、２値信号Ｂ−３との関係を
示す図である。
【図２７】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−３・２の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−３・２の値と、２値信号Ｂ−３との関係を
示す図である。
【図２８】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−３・３の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−３・３の値と、２値信号Ｂ−３との関係を
示す図である。
【図２９】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−３・４の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−３・４の値と、２値信号Ｂ−３との関係を
示す図である。
【図３０】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−４・１の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−４・１の値と、２値信号Ｂ−３との関係を
示す図である。
【図３１】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−４・２の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−４・２の値と、２値信号Ｂ−３との関係を
示す図である。
【図３２】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−４・３の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−４・３の値と、２値信号Ｂ−３との関係を
示す図である。
【図３３】図１７に示す本発明によるアナログ・デジタ
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−４・４の値と、２値信号Ｂ−３との関係を
示す図である。
ル変換装置の説明に供する、アナログ信号の入力値と、
４値信号Ｆ−４・４の値と、２値信号Ｂ−３との関係を
示す図である。
【図３４】本発明によるアナログ・デジタル変換装置の
第４の実施の形態例を示す系統的接続図である。
第４の実施の形態例を示す系統的接続図である。
【図３５】従来の４ビット並列比較型アナログ・デジタ
ル変換装置を示す系統的接続図である。
ル変換装置を示す系統的接続図である。
Ｑ ………………………………………………… 粗量子
化手段 Ｑ−１〜Ｑ−８、Ｑ−１・１〜Ｑ−１・４、Ｑ−２・１
〜Ｑ−２・４、Ｑ−３・１〜Ｑ−３・４、Ｑ−４・１〜
Ｑ−４・４ … 微量子化手段 Ｕ１、Ｕ２、Ｕ２１〜Ｕ２４ ………………… ４値・
２値変換手段 Ｓ、Ｓ′ ………………………………………… 多値信
号選択手段 Ｗ１、Ｗ２ ……………………………………… ビット
選択手段
化手段 Ｑ−１〜Ｑ−８、Ｑ−１・１〜Ｑ−１・４、Ｑ−２・１
〜Ｑ−２・４、Ｑ−３・１〜Ｑ−３・４、Ｑ−４・１〜
Ｑ−４・４ … 微量子化手段 Ｕ１、Ｕ２、Ｕ２１〜Ｕ２４ ………………… ４値・
２値変換手段 Ｓ、Ｓ′ ………………………………………… 多値信
号選択手段 Ｗ１、Ｗ２ ……………………………………… ビット
選択手段
Claims (4)
- 【請求項１】２値符号にデジタル変換されるアナログ信
号Ｖinを、その値をＶ−１、Ｖ−２………Ｖ−（ｎ−
１）（ただし、ｎは３以上の整数、Ｖ−１＜Ｖ−２＜…
……＜Ｖ−（ｎ−１））とするとき、 Ｖin≦Ｖ−１の場合ｆ−１の値 Ｖ−１＜Ｖin≦Ｖ−２の場合ｆ−２の値 ……… Ｖ−（ｎ−２）＜Ｖin＜Ｖ−（ｎ−１）の場合ｆ−（ｎ
−１）の値 Ｖ−（ｎ−１）＜Ｖinの場合ｆ−ｎの値 をそれぞれとるｎ値信号に量子化する量子化手段と、 上記量子化手段で得られるｎ値信号を上記２値符号の全
てまたは一部のビットとしての２値信号にデジタル変換
するｎ値・２値変換手段とを有することを特徴とするア
ナログ・デジタル変換装置。 - 【請求項２】（Ａ）２値符号にデジタル変換されるアナ
ログ信号Ｖinを、その値をＶ−１、Ｖ−２………Ｖ−
（ｎ−１）（ただし、ｎは３以上の整数、Ｖ−１＜Ｖ−
２＜………＜Ｖ−（ｎ−１））とするとき、 Ｖin≦Ｖ−１の場合ｆ−１の値 Ｖ−１＜Ｖin≦Ｖ−２の場合ｆ−２の値 ……… Ｖ−（ｎ−２）＜Ｖin＜Ｖ−（ｎ−１）の場合ｆ−（ｎ
−１） Ｖ−（ｎ−１）＜Ｖinの場合ｆ−ｎの値 をそれぞれとるｎ値信号Ｆに量子化する粗量子化手段
と、 （Ｂ）（１）上記アナログ信号Ｖinを、その値をＶ−１
・１、Ｖ−１・２………Ｖ−１・（ｎ−１）（ただし、
Ｖ−１・１＜Ｖ−１・２＜………＜Ｖ−１・（ｎ−１）
＜Ｖ−１）とするとき、 Ｖin≦Ｖ−１・１の場合ｆ−１・１の値 Ｖ−１・１＜Ｖin≦Ｖ−１・２の場合ｆ−１・２の値 ……… Ｖ−１・（ｎ−２）＜Ｖin≦Ｖ−１・（ｎ−１）の場合
ｆ−１・（ｎ−１）の値 Ｖ−１・（ｎ−１）＜Ｖinの場合ｆ−１・ｎの値 をそれぞれとるｎ値信号Ｆ−１に量子化する微量子化手
段Ｑ−１と、 （２）上記アナログ信号Ｖinを、その値をＶ−２・１、
Ｖ−２・２、………Ｖ−２・（ｎ−１）（ただし、Ｖ−
１＜Ｖ−２・１＜Ｖ−２・２＜………＜Ｖ−２・（ｎ−
１）≦Ｖ−２）とするとき、 Ｖin≦Ｖ−２・１の場合ｆ−２・１の値 Ｖ−２・１＜Ｖin≦Ｖ−２・２の場合ｆ−２・２の値 ……… Ｖ−２・（ｎ−２）＜Ｖin≦Ｖ−２・（ｎ−１）の場合
ｆ−２・（ｎ−１）の値 Ｖ−２・（ｎ−１）＜Ｖinの場合ｆ−２・ｎの値 をそれぞれとるｎ値信号Ｆ−２に量子化する微量子化手
段Ｑ−２と、 ……… （ｎ−１）上記アナログ信号Ｖinを、その値をＶ−（ｎ
−１）・１、Ｖ−（ｎ−１）・２、………Ｖ−（ｎ−
１）・（ｎ−１）（ただし、Ｖ−（ｎ−２）＜Ｖ−（ｎ
−１）・１＜Ｖ−（ｎ−１）・２＜………＜Ｖ−（ｎ−
１）・（ｎ−１）＜Ｖ−（ｎ−１））とするとき、 Ｖin≦Ｖ−（ｎ−１）・１の場合ｆ−（ｎ−１）・１の
値 Ｖ−（ｎ−１）・１＜Ｖin≦Ｖ−（ｎ−１）・２の場合
ｆ−（ｎ−１）・２の値 ……… Ｖ−（ｎ−１）・（ｎ−２）＜Ｖin≦Ｖ−（ｎ−１）・
（ｎ−１）の場合ｆ−（ｎ−１）・（ｎ−１）の値 Ｖ−（ｎ−１）・（ｎ−１）＜Ｖinの場合ｆ−（ｎ−
１）・ｎの値 をそれぞれとるｎ値信号Ｆ−（ｎ−１）に量子化する微
量子化手段Ｑ−（ｎ−１）と、 （ｎ）上記アナログ信号Ｖinを、その値をＶ−ｎ・１、
Ｖ−ｎ・２………Ｖ−ｎ・（ｎ−１）（ただし、Ｖ−
（ｎ−１）＜Ｖ−ｎ・１＜Ｖ−ｎ・２＜………＜Ｖ−ｎ
・（ｎ−１））とするとき、 Ｖin≦Ｖ−ｎ・１の場合ｆ−ｎ・１の値 Ｖ−ｎ・１＜Ｖin≦Ｖ−ｎ・２の場合ｆ−ｎ・２の値 ……… Ｖ−ｎ・（ｎ−２）＜Ｖin≦Ｖ−ｎ・（ｎ−１）の場合
ｆ−ｎ・（ｎ−１）の値 Ｖ−ｎ・（ｎ−１）＜Ｖinの場合ｆ−ｎ・ｎの値 をそれぞれとるｎ値信号Ｆ−ｎに量子化する微量子化手
段Ｑ−ｎと、 （Ｃ）上記粗量子化手段で得られるｎ値信号Ｆを上記２
値符号の一部のビットとしての２値信号Ｂ−１にデジタ
ル変換するｎ値・２値変換手段Ｕ１と、 （Ｄ）上記粗量子化手段で得られるｎ値信号Ｆに基づ
き、その値が、 ｆ−１である場合上記微量子化手段Ｑ−１で得られるｎ
値信号Ｆ−１を、 ｆ−２である場合上記微量子化手段Ｑ−２で得られるｎ
値信号Ｆ−２を、 ……… ｆ−ｎである場合上記微量子化手段Ｑ−ｎで得られるｎ
値信号Ｆ−ｎをそれぞれｎ値信号Ｆ′として選択するｎ
値信号選択手段と、 （Ｅ）上記ｎ値信号選択手段で選択して得られるｎ値信
号を２値符号の他の部のビットとしての２値信号Ｂ−２
にデジタル変換するｎ値・２値変換手段Ｕ２とを有する
ことを特徴とするアナログ・デジタル変換装置。 - 【請求項３】請求項２記載のアナログ・デジタル変換装
置において、 （Ｆ）微量子化手段Ｑ−１・１、Ｑ−１・２、………Ｑ
−１・ｎと；Ｑ−２・１、Ｑ−２・２、………Ｑ−２・
ｎと；………Ｑ−ｎ・１、Ｑ−ｎ・２、………Ｑ−ｎ・
ｎとを有するとともに、ｎ値信号選択手段Ｓ′と、ｎ値
・２値変換手段Ｕ３とを有し、 （Ｇ）（１）上記微量子化手段Ｑ−Ｐ・１（ただし、Ｐ
＝１、２………ｎ）は、上記アナログ信号Ｖinを、その
値をＶ−Ｐ・１・１、Ｖ−Ｐ・１・２、………Ｖ−Ｐ・
１・（ｎ−１）（ただし、Ｖ−Ｐ・１・１＜Ｖ−Ｐ・１
・２＜………＜Ｖ−Ｐ・１・（ｎ−１）＜Ｖ−Ｐ・１）
とするとき、 Ｖin≦Ｖ−Ｐ・１・１の場合ｆ−Ｐ・１・１の値 Ｖ−Ｐ・１・１＜Ｖin≦Ｖ−Ｐ・１・２の場合ｆ−Ｐ・
１・２の値 ……… Ｖ−Ｐ・１・（ｎ−２）＜Ｖin≦Ｖ−Ｐ・１・（ｎ−
１）の場合ｆ−１・１・（ｎ−１）の値 Ｖ−Ｐ・１・（ｎ−１）＜Ｖinの場合ｆ−Ｐ・１・ｎの
値 をそれぞれとるｎ値信号Ｆ−Ｐ・１に量子化し、 （２）上記微量子化手段Ｑ−Ｐ・２は、上記アナログ信
号Ｖinを、その値をＶ−Ｐ・２・１、Ｖ−Ｐ・２・２、
………Ｖ−Ｐ・２・（ｎ−１）（ただし、Ｖ−Ｐ・１＜
Ｖ−Ｐ・２・１＜Ｖ−Ｐ・２・２＜………＜Ｖ−Ｐ・２
・（ｎ−１）＜Ｖ−Ｐ・２）とするとき、 Ｖin≦Ｖ−Ｐ・２・１の場合ｆ−Ｐ・２・１の値 Ｖ−Ｐ・２・１＜Ｖin≦Ｖ−Ｐ・２・２の場合ｆ−Ｐ・
２・２の値 ……… Ｖ−Ｐ・２・（ｎ−２）＜Ｖin≦Ｖ−Ｐ・２・（ｎ−
１）の場合ｆ−Ｐ・２・（ｎ−１）の値 Ｖ−Ｐ・２・（ｎ−１）＜Ｖinの場合ｆ−Ｐ・２・ｎの
値 をそれぞれとるｎ値信号Ｆ−Ｐ・２に量子化し、 ……… （ｎ−１）上記微量子化手段Ｑ−Ｐ・（ｎ−１）は、上
記アナログ信号Ｖinを、その値をＶ−Ｐ・（ｎ−１）・
１、Ｖ−Ｐ・（ｎ−１）・２、………Ｖ−Ｐ・（ｎ−
１）・（ｎ−１）（ただし、Ｖ−Ｐ・（ｎ−２）＜Ｖ−
Ｐ・（ｎ−１）・１＜Ｖ−Ｐ・（ｎ−１）・２＜………
＜Ｖ−Ｐ・（ｎ−１）・（ｎ−１）＜Ｖ−Ｐ・（ｎ−
１））とするとき、 Ｖin≦Ｖ−Ｐ・（ｎ−１）・１の場合ｆ−Ｐ・（ｎ−
１）・１の値 Ｖ−Ｐ・（ｎ−１）・１＜Ｖin≦Ｖ−Ｐ・（ｎ−１）・
２の場合ｆ−Ｐ・（ｎ−１）・２の値 ……… Ｖ−Ｐ・（ｎ−１）・（ｎ−２）＜Ｖin≦Ｖ−Ｐ・（ｎ
−１）・（ｎ−１）の場合ｆ−Ｐ・（ｎ−１）・（ｎ−
１）の値 Ｖ−Ｐ・（ｎ−１）・（ｎ−１）＜Ｖinの場合ｆ−Ｐ・
（ｎ−１）・ｎの値 をそれぞれとるｎ値信号Ｆ−Ｐ・（ｎ−１）に量子化
し、 （ｎ）上記微量子化手段Ｑ−Ｐ・ｎは、上記アナログ信
号Ｖinを、その値をＶ−Ｐ・ｎ・１、Ｖ−Ｐ・ｎ・２、
………Ｖ−Ｐ・ｎ・（ｎ−１）（ただし、Ｖ−Ｐ・（ｎ
−１）＜Ｖ−Ｐ・ｎ・１＜Ｖ−Ｐ・ｎ・２＜………＜Ｖ
−Ｐ・ｎ・（ｎ−１）とするとき、 Ｖin≦Ｖ−１・Ｐ・ｎの場合ｆ−Ｐ・ｎ・１の値 Ｖ−Ｐ・ｎ・１＜Ｖin≦Ｖ−Ｐ・ｎ・２の場合ｆ−Ｐ・
ｎ・２の値 ……… Ｖ−Ｐ・ｎ・（ｎ−２）＜Ｖin≦Ｖ−Ｐ・ｎ・（ｎ−
１）の場合ｆ−Ｐ・ｎ・（ｎ−１）の値 Ｖ−Ｐ・ｎ・（ｎ−１）＜Ｖinの場合ｆ−Ｐ・ｎ・ｎの
値 をそれぞれとるｎ値信号Ｆ−Ｐ・ｎに量子化し、 （Ｈ）上記ｎ値信号選択手段Ｓ′は、 上記粗量子化手段で得られるｎ値信号Ｆの値が、ｆ−１
（＝３）であり、且つｎ値信号選択手段Ｓから得られる
ｎ値信号Ｆ′がｎ値信号Ｆ−１であって、その値がｆ−
１・Ｐ（Ｐ＝１、２、３、４）である場合、上記微量子
化手段Ｑ−１・Ｐで得られるｎ値信号Ｆ−１・Ｐ 上記粗量子化手段で得られるｎ値信号Ｆの値が、ｆ−２
であり、且つ上記ｎ信号選択手段Ｓから得られるｎ値信
号Ｆ′がｎ値信号Ｆ−２であって、その値がｆ−２・Ｐ
である場合、上記微量子化手段Ｑ−２・Ｐで得られるｎ
値信号Ｆ−２・Ｐ ……… 上記粗量子化手段で得られるｎ値信号Ｆの値がｆ−ｎで
あり、且つ上記ｎ信号選択手段Ｓから得られるｎ値信号
Ｆ′がｎ値信号Ｆ−ｎであって、その値がｆ−ｎ・Ｐで
ある場合、上記微量子化手段Ｑ−ｎ・Ｐで得られるｎ値
信号Ｆ−ｎ・Ｐ をそれぞれｎ４値信号Ｆ″として選択し、 （Ｉ）上記ｎ値・２値変換手段Ｕ３は、上記ｎ値信号選
択手段Ｓ′で選択して得られるｎ値信号Ｆ″を上記２値
符号の他の部のビットとしての２値信号Ｂ−３にデジタ
ル変換することを特徴とするアナログ・デジタル変換装
置。 - 【請求項４】（Ａ）２値符号にデジタル変換されるアナ
ログ信号Ｖinを、その値をＶ−１、Ｖ−２、………Ｖ−
（ｎ−１）（ただし、ｎは３以上の整数、Ｖ−１＜Ｖ−
２＜………＜Ｖ−（ｎ−１））とするとき、 Ｖin≦Ｖ−１の場合ｆ−１の値 Ｖ−１＜Ｖin≦Ｖ−２の場合ｆ−２の値 ……… Ｖ−（ｎ−２）＜Ｖin≦Ｖ−（ｎ−１）の場合ｆ−（ｎ
−１）の値 Ｖ−（ｎ−１）＜Ｖinの場合ｆ−ｎの値 をそれぞれとるｎ値信号Ｆに量子化する粗量子化手段
と、 （Ｂ）（１）上記アナログ信号Ｖinを、その値をＶ−１
・１、Ｖ−１・２、………Ｖ−１・（ｎ−１）（ただ
し、Ｖ−１・１＜Ｖ−１・２＜………＜Ｖ−１・（ｎ−
１）＜Ｖ−１）とするとき、 Ｖin≦Ｖ−１・１の場合ｆ−１・１の値 Ｖ−１・１＜Ｖin≦Ｖ−１・２の場合ｆ−１・２の値 ……… Ｖ−１・（ｎ−２）＜Ｖin≦Ｖ−１・（ｎ−１）の場合
ｆ−１・（ｎ−１）の値 Ｖ−１・（ｎ−１）＜Ｖinの場合ｆ−１・ｎの値 をそれぞれとるｎ値信号Ｆ−１に量子化する微量子化手
段Ｑ−１と、 （２）上記アナログ信号Ｖinを、その値をＶ−２・１、
Ｖ−２・２、………Ｖ−２・（ｎ−１）（ただし、Ｖ−
１＜Ｖ−２・１＜Ｖ−２・２＜………＜Ｖ−２・（ｎ−
１）≦Ｖ−２）とするとき、 Ｖin≦Ｖ−２・１の場合ｆ−２・１の値 Ｖ−２・１＜Ｖin≦Ｖ−２・２の場合ｆ−２・２の値 ……… Ｖ−２・（ｎ−２）＜Ｖin≦Ｖ−２・（ｎ−１）の場合
ｆ−２・（ｎ−１）の値 Ｖ−２・（ｎ−１）＜Ｖinの場合ｆ−２・ｎの値 をそれぞれとるｎ値信号Ｆ−２に量子化する微量子化手
段Ｑ−２と、 ……… （ｎ−１）上記アナログ信号Ｖinを、その値をＶ−（ｎ
−１）・１、Ｖ−（ｎ−１）・２、………Ｖ−（ｎ−
１）・（ｎ−１）（ただし、Ｖ−（ｎ−２）＜Ｖ−（ｎ
−１）・１＜Ｖ−（ｎ−１）・２＜………＜Ｖ−（ｎ−
１）・（ｎ−１）≦Ｖ−（ｎ−１））とするとき、 Ｖin≦Ｖ−（ｎ−１）・１の場合ｆ−（ｎ−１）・１の
値 Ｖ−（ｎ−１）・１＜Ｖin≦Ｖ−（ｎ−１）・２の場合
ｆ−（ｎ−１）・２の値 Ｖ−（ｎ−１）・（ｎ−２）＜Ｖin≦Ｖ−（ｎ−１）・
（ｎ−１）の場合ｆ−（ｎ−１）・（ｎ−１）の値 Ｖ−（ｎ−１）・（ｎ−１）＜Ｖinの場合ｆ−（ｎ−
１）・ｎの値 をそれぞれとるｎ値信号Ｆ−（ｎ−１）に量子化する微
量子化手段Ｑ−（ｎ−１）と、 （ｎ）上記アナログ信号Ｖinを、その値をＶ−ｎ・１、
Ｖ−ｎ・２、………Ｖ−ｎ・（ｎ−１）（ただし、Ｖ−
（ｎ−１）＜Ｖ−ｎ・１＜Ｖ−ｎ・２＜………＜Ｖ−ｎ
・（ｎ−１））とするとき、 Ｖin≦Ｖ−ｎ・１の場合ｆ−ｎ・１の値 Ｖ−ｎ・１＜Ｖin≦Ｖ−ｎ・２の場合ｆ−ｎ・２の値 ……… Ｖ−ｎ・（ｎ−２）＜Ｖin≦Ｖ−ｎ・（ｎ−１）の場合
ｆ−ｎ・（ｎ−１）値 Ｖ−ｎ・（ｎ−１）＜Ｖinの場合ｆ−ｎ・ｎの値 をそれぞれとるｎ値信号Ｆ−ｎに量子化する微量子化手
段Ｑ−ｎと、 （Ｃ）上記粗量子化手段で得られるｎ値信号Ｆを上記２
値符号の一部のビットとしての２値信号Ｂ−１にデジタ
ル変換するｎ値・２値変換手段Ｕ１と、 （Ｄ）（１）上記微量子化手段Ｑ−１で得られるｎ値信
号Ｆ−１を２値信号Ｃ−１にデジタル変換するｎ値・２
値変換手段Ｕ２と、 （２）上記微量子化手段Ｑ−２で得られるｎ値信号Ｆ−
２を２値信号Ｃ−２にデジタル変換するｎ値・２値変換
手段Ｕ２２と、 ……… （ｎ）上記微量子化手段Ｑ−ｎで得られるｎ値信号Ｆ−
ｎを２値信号Ｃ−ｎにデジタル変換するｎ値・２値変換
手段Ｕ２ｎと、 （Ｅ）上記ｎ値・ｎ値変換手段Ｕ１で得られる２値信号
Ｂ−１に基づき、上記粗量子化手段で得られる上記ｎ値
信号Ｆの値でみて、その値が、 ｆ−１である場合上記ｎ値・２値変換手段Ｕ２１で得ら
れる２値信号Ｃ−１ ｆ−２である場合上記ｎ値・２値変換手段Ｕ２２で得ら
れる２値信号Ｃ−２ ……… ｆ−ｎである場合上記ｎ値・２値変換手段Ｕ２ｎで得ら
れる２値信号Ｃ−ｎ を上記２値符号Ｂの他の部のビットとしてそれぞれ選択
する２値信号選択手段（Ｗ１、Ｗ２）とを有することを
特徴とするアナログ・デジタル変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9118987A JPH10308669A (ja) | 1997-05-09 | 1997-05-09 | アナログ・デジタル変換装置 |
| US09/071,545 US6188346B1 (en) | 1997-05-09 | 1998-05-01 | Analog-to-digital conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9118987A JPH10308669A (ja) | 1997-05-09 | 1997-05-09 | アナログ・デジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10308669A true JPH10308669A (ja) | 1998-11-17 |
Family
ID=14750209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9118987A Pending JPH10308669A (ja) | 1997-05-09 | 1997-05-09 | アナログ・デジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10308669A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002534890A (ja) * | 1999-01-06 | 2002-10-15 | レイセオン・カンパニー | 共鳴トンネルダイオードブリッジを用いたアナログ信号量子化装置 |
-
1997
- 1997-05-09 JP JP9118987A patent/JPH10308669A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002534890A (ja) * | 1999-01-06 | 2002-10-15 | レイセオン・カンパニー | 共鳴トンネルダイオードブリッジを用いたアナログ信号量子化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5855236B2 (ja) | 事前充電式容量性デジタル‐アナログ変換器 | |
| JP5735701B2 (ja) | 電荷再分配型デジタル‐アナログ変換器 | |
| US7038609B1 (en) | Successive approximation analog-to-digital converter with pre-loaded SAR registers | |
| US8659459B2 (en) | Digital-to-analog converter, analog-to-digital converter including same, and semiconductor device | |
| US7079063B1 (en) | System and method for tri-level logic data shuffling for oversampling data conversion | |
| KR100708939B1 (ko) | 디지털/아날로그 변환기 | |
| TWI482438B (zh) | 連續漸進式數位類比轉換器及其方法 | |
| CN1732624A (zh) | 可编程输入范围sar adc | |
| CN1855729A (zh) | 改进的开关电容器dac | |
| US7425913B2 (en) | Bit-adjacency capacitor-switched DAC, method, driver and display device | |
| US6297759B1 (en) | Digital-to-analog converter with high-speed output | |
| JPH06152420A (ja) | アナログ／ディジタル変換器 | |
| JP3857450B2 (ja) | 逐次比較型アナログ・ディジタル変換回路 | |
| CN110247659A (zh) | 应用抖动的方法和根据该方法操作的模数转换器 | |
| JPS6161578B2 (ja) | ||
| JP2008527763A (ja) | デジタル／アナログ変換器 | |
| CN101534115A (zh) | 全二进制权电容的分段电容阵列 | |
| US6188346B1 (en) | Analog-to-digital conversion device | |
| US7205913B2 (en) | Efficient data-directed scrambler for noise-shaping mixed-signal converters | |
| JPH1041824A (ja) | Ｄ／ａ変換器及びａ／ｄ変換器 | |
| JPH10308669A (ja) | アナログ・デジタル変換装置 | |
| CN108631784A (zh) | 一种用于逐次逼近模数转换器的片上电容组置换方法 | |
| Ghoshal et al. | Design of a Modified 8-bit Semiflash Analog to Digital Converter | |
| US6222475B1 (en) | Three-step converter | |
| JP2721450B2 (ja) | アナログ−デジタル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |