JP2002534889A - クロック共鳴トンネルダイオードペアを用いたアナログ信号量子化方法とその装置 - Google Patents

クロック共鳴トンネルダイオードペアを用いたアナログ信号量子化方法とその装置

Info

Publication number
JP2002534889A
JP2002534889A JP2000592944A JP2000592944A JP2002534889A JP 2002534889 A JP2002534889 A JP 2002534889A JP 2000592944 A JP2000592944 A JP 2000592944A JP 2000592944 A JP2000592944 A JP 2000592944A JP 2002534889 A JP2002534889 A JP 2002534889A
Authority
JP
Japan
Prior art keywords
terminal
signal
clock
input
negative resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000592944A
Other languages
English (en)
Other versions
JP4422914B2 (ja
Inventor
トム・ピー・イー・ブローカート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2002534889A publication Critical patent/JP2002534889A/ja
Application granted granted Critical
Publication of JP4422914B2 publication Critical patent/JP4422914B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/313—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductor devices with two electrodes, one or two potential barriers, and exhibiting a negative resistance characteristic
    • H03K3/315—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductor devices with two electrodes, one or two potential barriers, and exhibiting a negative resistance characteristic the devices being tunnel diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

(57)【要約】 アナログ信号量子化装置は、入力信号を受けるための入力端子、クロック信号を受けるためのクロック端子、および反転クロック信号を受けるための反転クロック端子を含んでいる。第１の負性抵抗素子は、クロック端子と結合している第１の端子と、入力端子と結合している結合している第２の端子を有する。第２の負性抵抗素子は入力端子と結合している第１の端子と、反転クロック端子と結合している第２の端子と、を有する。第１の負性抵抗素子と第２の負性抵抗素子とに接続された出力端子が、量子化された出力信号を出す。

Description

【発明の詳細な説明】
【０００１】 発明の技術分野 本発明は、概して、電子的量子化に関し、特に、クロック共鳴トンネルダイオ
ードペアを用いたアナログ信号の量子化方法と装置に関する。
【０００２】 発明の背景 アナログ−デジタル変換器は様々な設計によって作られてきた。従来、これら
の設計はトランジスタを用いて実施されている。例えば、一般的な実施の１つで
は、交差結合した一組のトランジスタが含まれる。しかしながら、アナログ−デ
ジタル変換器にトランジスタを用いて実施するのに関連したいくつかの欠点があ
る。
【０００３】 第一に、デジタル回路に用いられる電子部品はどんどん小さくなっている。こ
れらの装置は、サイズが小さくなることによって量子力学的効果が現れはじめる
。量子力学的効果により、従来のトランジスタの電気的特性は容認できない程変
更された。第二に、トランジスタ利用アナログ−デジタル変換器は、トランジス
タのスイッチング速度によって限界となり、いくつかの適用においては遅すぎる
。最後に、従来のトランジスタは二安定状態に限定されている。したがって、ト
ランジスタを用いた装置は、一般的にはアナログ信号をバイナリデジタル信号に
ただ変換するだけで、多値論理に用いるのを難しくしている。
【０００４】 発明の開示 本発明により、クロック共鳴トンネルダイオードペアを用いてアナログ信号を
量子化する方法と装置を提供して、今まで発展してきた量子化装置に伴う欠点や
問題点を実質上除去しまたは減少するものある。
【０００５】 本発明の１つの実施形態においては、共鳴トンネルダイオードブリッジを用い
てアナログ信号を量子化する装置を提供するが、装置は、第１の負性抵抗素子を
含み、アナログ信号を受けるアナログ端子と、クロック信号を受けるためのクロ
ック端子と、反転クロック信号を受ける反転クロック端子を備えている。第１の
負性抵抗素子が、クロック端子に結合されｑ第１の端子と、入力端子に結合され
た第２の端子を有する。第２の負性抵抗素子は、入力端子に結合された第１の端
子と、反転クロック端子に結合された第２の端子を有する。量子化出力は、第１
の負性抵抗素子の第２の端子と第２の負性抵抗素子の第１の端子とに結合された
出力端子に生じる。
【０００６】 本発明の技術的長所は、アナログ信号の量子化のために改良した方法と装置の
提供を含んでいる。特に、共鳴トンネルダイオードのような負性抵抗素子が、ア
ナログ−デジタル変換器の一部として含まれている。したがって、トランジスタ
に依拠することが避けられる。その結果として、不利益な量子力学的効果は、最
小限になるか又は存在せずに、スイッチング速度は上昇し、そして多値論理を用
いることが可能となる。
【０００７】 本発明における他の技術的長所は、以下の図面、説明、及び請求項から、この
分野の専門家にあっては、容易に理解することができるであろう。 ここで、本発明およびその長所のより完全な理解のために、添付の図と関連し
て、以下の説明が参照される。
【０００８】 発明の詳細な説明 本発明の好ましい実施の形態及び効果は、図１から図１０を参照して詳細に理
解されるが、ここに同じ番号が同じ部材を示す。
【０００９】 図１は、本発明の教示に基づいて、負性抵抗素子として使用される共鳴トンネ
ルダイオード（ＲＴＤ）１０の模式図である。ＲＴＤ１０は、入力信号を受け取
る入力端子１１と、出力信号を出す出力端子１２と、２つのトンネル障壁層１３
と、量子井戸層１４と、から構成されている。
【００１０】 図２は、ＲＴＤ１０のような負性抵抗素子の、電圧に対する電流の関係を示す
グラフである。このＩ−Ｖ曲線の形状は、トンネル障壁層１３と量子井戸層１４
の厚さを非常に薄くした場合に現れる量子効果に依存する。層１３及び１４の厚
さは、大体、１０〜２０原子厚みである。
【００１１】 微小振幅の電圧が入力端子１１に印加されると、電子は２つのトンネル障壁層
１３をトンネリングしない。これは、無視できる程度の電流しか流れないこと、
及びＲＴＤ１０のスイッチが切れているためである。電圧を大きくしていくと、
入力端子１１で受け取る電子のエネルギーも増加し、これら電子の波長は減少す
る。入力端子１１が特定の電圧レベルに達すると、電子の波長の特定の値が量子
井戸層１４の内部に適合（fit）するようになる。この点で、一つのトンネル障
壁層１３をトンネリングする電子が量子井戸層１４の中に留まり、共鳴状態とな
る。これにより、電子は第２のトンネル障壁層１３をトンネリングして出力端子
１２に到達することが可能となる。このようにして、入力端子１１から出力端子
１２への電流の流れが完成し、ＲＴＤ１０のスイッチが入る。しかし、電圧レベ
ルが増加し続けると、終には、電子はトンネル障壁層１３をトンネリングするに
必要な波長を持つことができず、ＲＴＤ１０のスイッチが切れる。ＲＴＤ１０の
ような負性抵抗素子のこのような特性、すなわち、電圧を増加させた時、オン状
態とオフ状態との間を交互にスイッチングする特性は、図２に示した３つの安定
状態の中の一つの状態で動作するように電圧を印加することを可能にする。これ
らの３つの安定状態とは、負バイアスの谷領域１６、プレピーク領域１７、そし
て正バイアスの谷領域１８である。
【００１２】 ＲＴＤ１０のトンネル障壁層１３と量子井戸層１４とを非常に薄くした場合に
現れる別の特性は、スイッチング速度に関するものである。これらの層１３と１
４は、１０〜２０原子厚み程度であるので、電子は、入力端子１１から出力端子
１２まで約０．０１μを移動するだけで良い。この短い距離により、ＲＴＤ１０
は非常に速い速度でスイッチのオンとオフとを行うことができる。
【００１３】 図３と図４は、本発明に基づいてアナログ信号を量子化する装置２０と４０を
示す回路図である。装置２０と４０は、第１の共鳴トンネルダイオード（３）２
２と、第２の共鳴トンネルダイオード２４とで構成されている。装置２０と４０
は、また、アナログ入力信号を受ける入力端子２６と、クロック信号を受けるク
ロック端子２８と、反転クロック信号を受け取る反転クロック端子３０と、量子
化された出力信号を出す出力端子３２と、から構成されている。
【００１４】 本発明の一実施の形態によれば、入力端子２６で受けた入力は、電流可変信号
からなり、一方、出力端子３２での出力は電圧可変信号からなる。装置２０と４
０の一つの実施において、入力信号はＸバンド領域（１０ＧＨｚ以上）で変化す
る。図３の装置２０において、ＲＴＤ２２と２４は、クロック端子２８に対して
同電圧にバイアスされている。図４の装置４０において、ＲＴＤ２２と２４は、
それぞれ、並列に接続され、互いに逆方向にバイアスされた対から成る。
【００１５】 本発明によれば、出力端子３２は、入力信号が第１の閾値よりも大きい時は＋
１の電圧信号を出力し、入力信号が第２の閾値よりも小さい時は−１の電圧信号
を出力し、入力信号が第１と第２の閾値の間にある時はゼロの電圧信号を出力す
る。
【００１６】 図３に示した実施の形態において、装置２０は１個のＲＴＤ２２と１個のＲＴ
Ｄ２４とから成る。この実施の形態は、よりコンパクトな配置を提供するもので
あり、図４に示した実施の形態、すなわち、ＲＴＤ２２と２４がそれぞれ対で構
成されているものよりも高速で動作する。しかし、図４に示した実施の形態は、
より対称的な配置を提供し、図３に示した実施の形態に存在する可能性のある偶
数次高調波を減少させることができる。
【００１７】 図５、図６及び図７は、本発明に基づいてアナログ信号を量子化するブリッジ
５０、７０、８０を示す回路図である。ブリッジ５０、７０、８０は、第１の共
鳴トンネルダイオード５２と、第２の共鳴トンネルダイオード５４と、第３の共
鳴トンネルダイオード５６と、第４の共鳴トンネルダイオード５８と、から成る
。ブリッジ５０、７０、８０は、また、入力信号を受け取る入力端子６０と、反
転入力信号を受け取る反転入力端子６２と、クロック信号を受け取るクロック端
子６４と、反転クロック信号を受け取る反転クロック端子６６と、から成る。
【００１８】 図５に示した実施の形態において、ＲＴＤ５２、５４、５６、５８は、それぞ
れ、クロック端子６４に対し、同じ電圧をバイアスされている。図６に示した実
施の形態では、ＲＴＤ５２、５４、５６、５８は、それぞれ、並列に接続され、
互いに逆方向にバイアスされた一対のダイオードから構成されている。図７に示
した装置８０は、第５の共鳴トンネルダイオード８２を含んでいる。この実施の
形態では、ＲＴＤ５２、５４、５６、５８、８２は、それぞれ、クロック端子６
４に対し、同じ電圧をバイアスされている。しかし、別の形態として、ＲＴＤ５
２、５４、５６、５８、８２は、それぞれ、並列に接続され、互いに逆方向にバ
イアスされた一対のＲＴＤから構成されても良い。
【００１９】 ブリッジ５０、７０では、ＲＴＤ５２、５４、５６、５８は、入力電流がゼロ
の時、プレピーク領域１７で動作する（図２参照）。これにより、ゼロの出力信
号が出力される。しかし、入力電流が特定のレベルに達すると、非対称性により
−１又は＋１の出力信号が出力される。
【００２０】 クロック信号のレベルが増加する時に、出力信号が−１又は＋１のいずれにな
るかの決定がなされる。この場合、ブリッジ５０、７０は、正電位にバイアスさ
れ、ＲＴＤ５２、５４、５６、５８の内の２つは、負バイアスの谷領域１６で−
１Ｖの出力信号を出力するか、あるいは、正バイアスの谷領域１８で＋１Ｖの出
力信号を出力するように動作する。もし入力電流レベルによりＲＴＤ５２が切換
わると、ＲＴＤ５８も切換わる。しかし、もし入力電流レベルによりＲＴＤ５４
が切換わると、ＲＴＤ５６は２番目に切換わる。もしＲＴＤ５２、５８が切換わ
ると、出力信号は＋１Ｖになり、ＲＴＤ５４、５６が切換わると、出力信号は−
１Ｖになる。
【００２１】 クロック信号のレベルが減少する時に、出力信号が−１又は＋１のいずれにな
るかの決定がなされる。この場合、ブリッジ５０、７０は、負電位にバイアスさ
れ、ＲＴＤ５２、５４、５６、５８の内の２つは、クロック信号の増加に関係し
て説明したように、負バイアスの谷領域１６、図２を参照、又は正バイアスの谷
領域１８のいずれかの状態に強いられる。前述のように、ＲＴＤ５２、５８ある
いはＲＴＤ５４、５６のいずれかが切換わる。しかし、この場合、もしＲＴＤ５
２、５８が切換わると、出力信号は−１であり、もしＲＴＤ５４、５６が切換わ
ると、出力信号は＋１である。
【００２２】 ブリッジ８０では、第５のＲＴＤ８２は非対称性を作り出す。すなわち、ＲＴ
Ｄの対である、５２と５８、又は５４と５６のいずれか一方が、負バイアスの谷
領域１６又は正バイアスの谷領域１８の状態をとるように強いられる。この配置
では、出力信号ゼロをもたらすような入力信号は実質的に有り得ない。そのため
、ブリッジ８０が第５のＲＴＤを含むような実施の形態においては、出力信号は
３値の代わりに２値になる。
【００２３】 ブリッジ５０と７０の場合のように、ブリッジ８０は、クロックが増加した時
とクロックが減少した時の両方の出力信号の値を決定する。したがって、ブリッ
ジ５０、７０、８０は、各クロックサイクルに対し、２つの出力を行う。例えば
、１秒当り２５ギガのサンプリングを行うには、１２．５ＧＨｚのクロックで十
分である。
【００２４】 図５および７に示す実施形態では、シングルＲＴＤ５２、５４、５６、５８と
、図７のＲＴＤ８２とがブリッジを備えており、これらは図６に示される実施形
態よりも小型の設計であり、より高速で作用する。しかしながら、図６の実施形
態はより対称で、図５および７に示される実施形態に存在し得る偶数次高調波を
減少させる。
【００２５】 図８は、直結動作モードにおけるアナログ信号を量子化するための装置９０を
示す回路図である。装置９０は、図５、６または７に示される実施形態の１つに
よって構成されたブリッジ１００を有する。このように、ブリッジ１００は、ア
ナログ入力信号を受けるための入力端子６０と、反転入力信号を受けるための反
転入力端子６２と、クロック信号を受けるためのクロック端子６４と、反転クロ
ック信号を受けるための反転クロック端子６６とを有する。
【００２６】 図８に示す実施形態によると、入力は、装置入力端子１０２で受けた電圧可変
信号を有する。反転入力信号は装置入力端子１０４で受信される。入力増幅器１
０６は、入力端子６０と反転入力端子６２とにそれぞれ接続された出力を有し、
入力信号および反転入力信号は、入力増幅器１０６の入力端子６０および反転入
力端子６２にそれぞれ印加される。同様に、クロック信号はクロック入力端子１
０８で受けて、反転クロック信号はクロック入力端子１１０で受ける。クロック
信号および反転クロック信号は、クロック増幅器１１２に付与され、クロック増
幅器１１２は、クロック端子６４に付与される第１の出力と、クロック端子６６
に付与される第２の出力とをそれぞれ有している。
【００２７】 装置９０からの出力信号は装置出力端子１１４で与えられ、反転装置出力は反
転装置出力端子１１６で与えられる。一つの実施形態では、出力は、電流が可変
する信号を有する。装置出力端子１１４は、ブリッジ１００の入力端子６０に結
合されており、反転装置出力端子１１６は、ブリッジ１００の反転入力端子６２
に結合されている。
【００２８】 ブリッジ１００が図５または図６に従って構成される場合には、出力信号は、
−１、０、および＋１で表される３つのレベルを有する。本発明によると、入力
増幅器１０６は、入力信号および反転入力信号を増幅し、クロック増幅器１１２
は、クロック信号と反転クロック信号とを増幅する。この増幅によって、第１の
閾値よりも入力信号が大きい場合に、出力信号に＋１が形成され、第２の閾値よ
りも入力信号が小さい場合に、出力信号に−１が形成され、第１の閾値と第２の
閾値との間に入力信号がある場合に、出力信号に０が形成される。
【００２９】 図７に従ってブリッジ１００が構成された場合、出力信号は−１および＋１に
よって表される２つのレベルのうちの１つを有する。本発明によると、入力増幅
器１０６は、入力信号および反転入力信号を増幅させ、クロック増幅器１１２は
クロック信号および反転クロック信号を増幅させる。この増幅によって、第１の
閾値よりも入力信号が大きい場合に、出力信号に＋１が形成され、第２の閾値よ
りも入力信号が小さい場合に、出力信号に−１が形成される。
【００３０】 図９は、容量結合動作モードでアナログ信号を量子化するための装置１２０の
回路図である。装置１２０は、図５、図６または図７に示された実施形態のうち
の１つに従って構成されたブリッジ１００を有する。このように、ブリッジ１０
０は、アナログ入力信号を受けるための入力端子６０と、反転入力信号を受ける
ための反転入力端子６２と、クロック信号を受けるためのクロック端子６４と、
反転クロック信号を受けるための反転クロック端子６６とを有する。
【００３１】 図９に示される実施形態によると、入力は、装置入力端子１０２で受けた電流
可変信号を有する。反転入力信号は、装置入力端子１０４で受ける。入力信号お
よび反転入力信号は、それぞれ、入力増幅器１０６の入力端子６０および反転入
力端子６２に与えられ、入力増幅器１０６は、入力端子６０に接続された出力と
、反転入力端子６２に接続された出力とを、それぞれ、有する。これと同様に、
クロック信号はクロック入力端子１０８で受けて、反転クロック信号はクロック
入力端子１１０で受ける。クロック信号と反転クロック信号とはそれぞれ、抵抗
器１２４とキャパシタ１２６に印加され、次に、クロック端子６４および反転ク
ロック端子６６に、それぞれ、接続される。
【００３２】 出力信号は、装置出力端子１１４で装置１２０から与えられ、反転出力信号は
、反転装置出力端子１１６で与えられる。出力は、電圧可変信号を含む。装置出
力端子１１４は、入力端子６０でブリッジ１００に結合され、反転装置出力端子
１１６は、反転入力端子６２でブリッジ１００に結合される。
【００３３】 図９に示される容量結合動作モードにおいて、ブリッジ１００が、図５、図６
または図７に示される実施形態に従って構成されるか否かに拘わらず、出力は−
１と＋１とで表される２つのレベルのうちの１つを有する。本発明によると、入
力増幅器１０６は、入力信号および反転入力信号を増幅させる。装置１２０に対
して、入力信号が第１の閾値よりも大きい場合、装置出力１１４における出力信
号は＋１であり、入力信号が第２の閾値よりも小さい場合、−１である。
【００３４】 図１０は、本発明に係る連続−時間変調器１３０を示す回路図である。 変調器１３０は、図５、図６及び図７に示す実施形態の１つであるブリッジ１０
０を備える。そして、ブリッジ１００は、アナログ入力信号を受け取るための入
力端子６０と、反転入力信号を受けるための反転入力端子６２と、クロック信号
を受け取るためのクロック端子６４と、反転クロック信号を受け取るための反転
クロック端子６６とを備える。
【００３５】 図１０に示した変調器１３０の場合、入力には電流の変化する信号が含まれ、
その入力はシステム入力端子１３２に入力される。反転入力信号は、システム入
力端子１３３によって受け取られる。入力信号と、反転された入力信号は、入力
増幅器１３４に送られる。入力増幅器１３４は、接続配線１３６及び１３８の各
々に出力を有する。配線１３６及び１３８は、各々、ブリッジ増幅器１４４の端
子１４０及び１４２に接続している。ブリッジ増幅器１４４は、１４６及び１４
８に接続する配線に出力している。接続配線１４６及び１４８は、各々、入力端
子６０と反転入力端子６２に接続している。また、入力端子６０及び反転入力端
子には、接続配線１５０及び１５２が接続している。これらの接続配線は、端子
６０及び６２における信号をフィードバック増幅器１５４に送り、フィードバッ
ク増幅器１５４は、接続配線１５６及び１５８に出力している。接続配線１５６
及び１５８は、各々、端子１４０及び１４２につながれており、これによってブ
リッジ信号をブリッジ増幅器１４４にフィードバックする。キャパシタ１６０は
、接続配線１３６と１３８の間を容量性結合にしている。
【００３６】 クロック信号は、クロック入力端子１６２に入力され、反転されたクロック信
号は、反転クロック入力端子１６４で入力される。クロック信号と反転クロック
信号は、クロック増幅器１６６に送られる。クロック増幅器１６６は、接続配線
１６８及び１７０に出力している。接続配線１６８及び１７０は、各々、クロッ
ク端子６４及び反転クロック端子６６に接続されている。
【００３７】 また、変調器１３０は、出力信号用の出力端子１７２と、反転出力信号用の反
転出力端子１７４を備える。出力には、電圧の変化する信号が含まれる。出力端
子１７２は、入力端子６０においてブリッジ１００に接続されている。反転出力
端子１７４は、反転入力端子６２においてブリッジ１００に接続されている。
【００３８】 ブリッジ１００が、図５及び６の態様に従って構成されている場合、出力信号
は、−１、０、＋１で表される３つのレベルのいずれかを有する。本発明によれ
ば、入力増幅器１３４は、入力信号と反転入力信号とを増幅し、ブリッジ増幅器
１４４は、端子１４０及び１４２において受けた信号の増幅を行い、フィードバ
ック増幅器１５４は、接続配線１５０及び１５２上に受信された信号の増幅を行
い、クロック増幅器１６６は、クロック信号と反転クロック信号を増幅する。変
調器１３０については、端子１７２における出力信号は、入力信号が第１のしき
い値よりも大きければ＋１であり、入力信号が第２のしきい値よりも小さければ
−１であり、入力信号が第１のしきい値と第２のしきい値の間にあれば０である
。
【００３９】 ブリッジ１００が、図７の態様に従って構成されている場合、出力信号は、−
１と＋１で表される２つのレベルの一方を有する。入力増幅器１３４は、そこに
送られた信号を増幅し、ブリッジ増幅器１４４は、受信した信号を増幅し、フィ
ードバック増幅器１５４は、それへの入力を増幅し、クロック増幅器１６６は、
クロック信号を増幅する。出力端子１７２では、入力信号が第１のしきい値より
も大きければ＋１であり、入力信号が第２のしきい値よりも小さければ−１であ
る。
【００４０】 クロック増幅器１６６による増幅度は、ブリッジ増幅器１４４による増幅度よ
りも、４倍から１０倍大きい。このことは、デジタル信号の出力を高めており、
その結果アナログフィードバックが相対的に減少している。また、このことは、
出力抵抗を下げ、スピードと感度の両方を増加させる。
【００４１】 本発明を、種々の実施形態について説明したが、この分野の専門家であれば種
々の変形が可能である。本発明は、そうした変形もクレームの技術的範囲に属す
るものとして包含することを意図したものである。
【図面の簡単な説明】
【図１】 本発明の説明に従った負性抵抗素子として用いるための共鳴トン
ネルダイオード（ＲＴＤ）の概略図である。
【図２】 図１に示した負性抵抗素子の、電圧に対する電流のグラフである
。
【図３】 本発明の第一実施例にしたがって、アナログ信号を量子化する装
置を示した回路図である。
【図４】 本発明の第二実施例によるアナログ信号量子化装置を示した回路
図である。
【図５】 本発明のさらなる実施例にしたがって、アナログ信号を量子化す
るためのブリッジを示した回路図である。
【図６】 本発明のさらなる実施例にしたがって、アナログ信号量子化のた
めのブリッジを示した回路図である。
【図７】 本発明のさらなる実施例によるアナログ信号量子化のためのブリ
ッジを示した回路図である。
【図８】 直結動作モードにある図５、６及び７のブリッジを示した回路図
である。、
【図９】 容量結合型動作モードにある図５、６及び７のブリッジを示した
回路図である。
【図１０】 本発明の他の実施例にしたがって構成された連続時間変調器の
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 クロック信号を受けるために結合した第１の端子と入力信号
    を受けるために結合した第２の端子とを有する第１の負性抵抗素子と、 入力信号を受けるために結合した第１の端子と反転クロック信号を受けるため
    に結合した第２の端子とを有する第２の負性抵抗素子と、 第１の負性抵抗素子の第２の端子と第２の負性抵抗素子の第１の端子とに接続
    されて量子化した出力信号を出す出力端子と、 を含むアナログ信号量子化装置。
  2. 【請求項２】 第１及び第２の負性抵抗素子が各々、共振トンネルダイオー
    ドである請求項１の装置。
  3. 【請求項３】 さらに、クロック信号に対して、第１及び第２の負性抵抗素
    子をバイアスする手段を含む請求項１の装置。
  4. 【請求項４】 第１及び第２の負性抵抗素子が各々、並列の第１と第２のト
    ンネルダイオードとを含み、第１のトンネルダイオードが、第２のトンネルダイ
    オードに対して反対にバイアスされている請求項１の装置。
  5. 【請求項５】 入力信号が、可変電流を含む成る請求項１の装置。
  6. 【請求項６】 出力信号が可変電圧を含む請求項１の装置。
  7. 【請求項７】 出力信号が、−１、０、＋１で表せる３水準の１つである請
    求項１の装置。
  8. 【請求項８】 入力信号が、Ｘバンド領域の信号である請求項１の装置。
  9. 【請求項９】 アナログ入力信号を受けるための入力端子と、 クロック信号を受けるためのクロック端子と、 反転クロック信号を受けるための反転クロック端子と、 クロック端子に結合された第１の端子と入力端子に結合された第２の端子とを
    有する第１の共振トンネルダイオードと、 入力端子に結合した第１の端子と反転クロック端子に結合した第２の共振トン
    ネルダイオードと、 第１の負性抵抗素子の第２の端子と第２の負性抵抗素子の第１の端子に結合し
    て、量子化された信号を生じさせる出力端子と、 を含むアナログ信号量子化装置。
  10. 【請求項１０】 さらに、クロック端子に対して第１及び第２の負性抵抗素
    子を同様にバイアスする手段を含む請求項９の装置。
  11. 【請求項１１】 入力端子に結合した第１の端子とクロック端子に結合した
    第２の端子を有する第３の共振トンネルダイオードを含み、第３の共振トンネル
    ダイオードに対して第１の共振トンネルダイオードをバイアスし、さらに、 反転クロック端子に結合した第１の端子と、入力端子に結合した第２の端子と
    を有する第４の共振トンネルダイオードを含み、第４の共振トンネルダイオード
    に対して第２の共振トンネルダイオードをバイアスする請求項９の装置。
  12. 【請求項１２】 の入力信号が、可変電流を含む請求項９の装置。
  13. 【請求項１３】 出力信号が、可変電圧を含む請求項９の装置。
  14. 【請求項１４】 出力信号が、−１、０、＋１で表せる３水準の１つである
    請求項９の装置。
  15. 【請求項１５】 第１の負性抵抗素子の第１の端子でクロック信号を受ける
    こと、 第１の負性抵抗素子の第２の端子で、入力信号を受けること、 第２の負性抵抗素子の第１の端子で入力信号を受けること、 第２の負性抵抗素子の第２の端子で、反転クロック信号を受けること、及び 出力端子を第１の負性抵抗素子の第２の端子と第２の負性抵抗素子の第１の端
    子とに結合して、出力端子に量子化出力信号を出すこと、 を含むアナログ信号を量子化する方法。
  16. 【請求項１６】 第１と第２の負性抵抗素子が各々、共振トンネルダイオー
    ドを含む請求項１５の方法。
  17. 【請求項１７】 クロック端子に対して第１と第２の負性抵抗素子をバイア
    スする過程を含む請求項１５の方法。
  18. 【請求項１８】 第１と第２の負性抵抗素子が各々、第１の共振トンネルダ
    イオードと第２の共振トンネルダイオードとを含み、さらに、 第１の共振トンネルダイオードを第２の共振トンネルダイオードに平行に接続
    する過程、及び 第１の共振トンネルダイオードを第２の共振トンネルダイオードに対して逆方
    向にバイアスする過程 を含む請求項１５の方法。
  19. 【請求項１９】 さらに、入力信号を可変電流として変化させる過程を含む
    請求項１５の方法。
  20. 【請求項２０】 さらに、出力信号を可変電圧として変化させる過程を含む
    請求項１５の方法。
  21. 【請求項２１】 さらに、出力信号を、−１、０及び＋１のいずれか１つで
    変化させることを含む請求項１５の方法。
JP2000592944A 1999-01-06 2000-01-05 クロック共鳴トンネルダイオードペアを用いたアナログ信号量子化方法とその装置 Expired - Fee Related JP4422914B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11519899P 1999-01-06 1999-01-06
US60/115,198 1999-01-06
PCT/US2000/000171 WO2000041309A1 (en) 1999-01-06 2000-01-05 Method and system for quantizing an analog signal utilizing a clocked resonant tunneling diode pair

Publications (2)

Publication Number Publication Date
JP2002534889A true JP2002534889A (ja) 2002-10-15
JP4422914B2 JP4422914B2 (ja) 2010-03-03

Family

ID=22359842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000592944A Expired - Fee Related JP4422914B2 (ja) 1999-01-06 2000-01-05 クロック共鳴トンネルダイオードペアを用いたアナログ信号量子化方法とその装置

Country Status (7)

Country Link
US (1) US6348887B1 (ja)
EP (1) EP1142124B1 (ja)
JP (1) JP4422914B2 (ja)
AT (1) ATE327591T1 (ja)
AU (1) AU2490400A (ja)
DE (1) DE60028181T2 (ja)
WO (1) WO2000041309A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6512274B1 (en) 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
US6594193B2 (en) 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
US6518589B2 (en) 2000-06-22 2003-02-11 Progressant Technologies, Inc. Dual mode FET & logic circuit having negative differential resistance mode
US6596617B1 (en) 2000-06-22 2003-07-22 Progressant Technologies, Inc. CMOS compatible process for making a tunable negative differential resistance (NDR) device
US6754104B2 (en) 2000-06-22 2004-06-22 Progressant Technologies, Inc. Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET
US6479862B1 (en) 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6724655B2 (en) 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
US6490193B1 (en) 2001-08-22 2002-12-03 Raytheon Company Forming and storing data in a memory cell
US6509859B1 (en) * 2001-08-22 2003-01-21 Raytheon Company Method and system for quantizing an analog signal
US6567292B1 (en) 2002-06-28 2003-05-20 Progressant Technologies, Inc. Negative differential resistance (NDR) element and memory with reduced soft error rate
US6795337B2 (en) 2002-06-28 2004-09-21 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6806117B2 (en) 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US6812084B2 (en) 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US7005711B2 (en) 2002-12-20 2006-02-28 Progressant Technologies, Inc. N-channel pull-up element and logic circuit
US6906650B2 (en) * 2003-11-19 2005-06-14 Raytheon Company Method and apparatus for generating a pulse of very narrow width
US7098438B1 (en) 2003-11-19 2006-08-29 Raytheon Company Method and apparatus for resetting a high speed latch circuit
US7038623B2 (en) * 2003-12-04 2006-05-02 Raytheon Company Method and apparatus for detecting radiation at one wavelength using a detector for a different wavelength
US7012475B2 (en) * 2003-12-30 2006-03-14 Raytheon Company Method and apparatus for effecting high-frequency amplification or oscillation
US7038526B1 (en) 2004-01-21 2006-05-02 Raytheon Company Method and apparatus facilitating operation of a resonant tunneling device at a high frequency
US6864816B1 (en) 2004-01-21 2005-03-08 Raytheon Company Method and apparatus for high-speed quantization using resonant tunneling technology
US6972702B1 (en) 2004-06-15 2005-12-06 Hrl Laboratories, Llc 1-Of-N A/D converter
US7564390B2 (en) * 2006-07-18 2009-07-21 Raytheon Company Optical digital to analog converter
US9752929B2 (en) * 2014-05-08 2017-09-05 Pinnacle Imaging Corporation Light-detecting device and method for converting optical radiation on switched conductivity diodes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3569733A (en) 1967-12-28 1971-03-09 Gen Electric Reversible counter circuit utilizing tunnel diodes
CH484562A (de) 1968-06-20 1970-01-15 Ibm Analog-Digital-Wandler
US3815124A (en) 1973-01-16 1974-06-04 Westinghouse Electric Corp Analog to digital converter
US3889134A (en) * 1974-05-16 1975-06-10 Trw Inc Tunnel diode digital data sample, decision and hold circuit
DE2755228A1 (de) 1977-12-10 1979-06-13 Wandel & Goltermann Schaltungsanordnung zur traegereinspeisung fuer modulatoren
SU1370758A1 (ru) 1986-08-28 1988-01-30 Институт Проблем Управления (Автоматики И Телемеханики) Компаратор тока
JP2808740B2 (ja) 1989-10-31 1998-10-08 横河電機株式会社 サンプリングヘッド
US5272480A (en) 1992-08-17 1993-12-21 Hewlett-Packard Company Track and hold circuit with continuously suppressed Josephson effect
JP3429821B2 (ja) 1992-11-04 2003-07-28 テキサス インスツルメンツ インコーポレイテツド 多機能共鳴トンネリング論理ゲート
US5444751A (en) * 1993-09-24 1995-08-22 Massachusetts Institute Of Technology Tunnel diode shift register utilizing tunnel diode coupling
US5698997A (en) 1995-09-28 1997-12-16 Mayo Foundation For Medical Education And Research Resonant tunneling diode structures for functionally complete low power logic
JPH10285037A (ja) 1997-04-10 1998-10-23 Mitsubishi Electric Corp アナログ−デジタル変換回路
US6037819A (en) 1997-08-01 2000-03-14 Texas Instruments Incorporated High frequency clock signal generator
US5930323A (en) * 1997-08-26 1999-07-27 Texas Instruments Incorporation Ultra fast shift register using resonant tunnel diodes

Also Published As

Publication number Publication date
AU2490400A (en) 2000-07-24
EP1142124B1 (en) 2006-05-24
JP4422914B2 (ja) 2010-03-03
WO2000041309A1 (en) 2000-07-13
EP1142124A1 (en) 2001-10-10
US6348887B1 (en) 2002-02-19
DE60028181D1 (de) 2006-06-29
DE60028181T2 (de) 2007-04-12
ATE327591T1 (de) 2006-06-15

Similar Documents

Publication Publication Date Title
JP2002534889A (ja) クロック共鳴トンネルダイオードペアを用いたアナログ信号量子化方法とその装置
US6518786B2 (en) Combinational logic using asynchronous single-flux quantum gates
JPS61500398A (ja) 多重レベル入力電圧を受取る入力緩衝回路
JPH10510964A (ja) 広い周波数範囲を持つｃｍｏｓ電圧制御発振器
FR2573211A1 (fr) Comparateur synchronise
US6597303B2 (en) Comparator with very fast regeneration time constant
US6323737B1 (en) System and method for generating a multi-phase signal with a ring oscillator
JP2002534890A (ja) 共鳴トンネルダイオードブリッジを用いたアナログ信号量子化装置
JPS61120518A (ja) クロツクド比較器
TW201021405A (en) Power amplifier and modulator therein
US6509859B1 (en) Method and system for quantizing an analog signal
US6229468B1 (en) System for quantizing an analog signal utilizing a resonant tunneling diode differential ternary quantizer
US7688125B2 (en) Latched comparator and methods for using such
JPH0555900A (ja) レベル変換回路
US6366229B2 (en) System for continuous-time modulation
JPH09245110A (ja) フィードバック回路
JP3000025B2 (ja) 同期化コンパレーターを具えた半導体集積回路
JP3479559B2 (ja) 周波数位相比較器
US6288617B1 (en) System and method for phase-locking a bridge with an optical pulse
CA1181137A (en) Analogue current switch using bipolar injection technology
EP0289818A2 (en) A non-inverting repeater circuit for use in semiconductor circuit interconnections
JP4169859B2 (ja) 単一電子トンネル接合を利用した信号検出回路
US6243435B1 (en) System and method for storing digital data utilizing a resonant tunneling diode bridge
KR100936770B1 (ko) 서브 피드백 루프를 이용한 전압 제어 발진기 및 이를포함하는 아날로그 디지털 변환기
JPH05175803A (ja) 電圧比較回路、及びアナログ・ディジタル変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees