JPS61500398A - 多重レベル入力電圧を受取る入力緩衝回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 多重レベル入力電圧を受取る入力 緩衝回路 技術的分野 本発明は、一般的には緩衝（ｂｕｆｆｅｒ）回路に関するものであり、更に詳し く云うと可変範囲の入力電圧で動作できる緩衝回路に関する。

背景技術 多数の応用例について緩衝回路は種々の範囲の入力電圧に対して動作できなけれ ばならない。例えば、応用例は緩衝回路がＴＴＬ電圧レベルとＭＯ８電圧レベル の両方を受取らねばならない場合に一般に存在する。以前には、各電圧レベルに 専用の回路を必要とする多重電圧レベル緩衝回路が用いられた。そのような回路 は多重入力を必要とし、入力電圧レベルを検出する回路を利用する。その他の回 路は５状態デバイスとしても知られている３人力緩衝器を用いている。しかし３ 人力緩衝器は静止状態にある場合に一般に電力を消費する。多重レベル入力電圧 を受取るその他の緩衝回路は集積回路パッケージ内に別個のビンを必要とし１． このビンは検出するレベルを示すのに用いられる。

発明の要約 本発明の目的は、多重レベル入力電圧を受取る改良された入力緩衝回路を提供す ることである。

本発明のもう１つの目的は、１つの入力を有する改良された入力緩衝回路を提供 することである。

本発明の上記の、およびその他の目的を達成するために、変化する電圧の揺れ（ ｓｖｉｑｍ）を有する入力電圧を受取るため１つの入力を有する入力緩衝回路が １つの形で提供されている。相異なるトリップ点を有する第１および第２インバ ータ回路がレベルシフティング手段に結合されている。このレベルシフティング 手段は入力電圧の揺れのレベルを変化させ、入力電圧を緩衝する。１つの形にお いては、電圧結合回路はレベルシフティング手段とラツデング手段との間に置か れている。２ツデング手段は所定の電圧レベルにおける出力信号として入力電圧 を与える。好ましい形においては、電圧結合回路はレベルシフトされた入力電圧 を貯えるコンデンサを含む。別の形においては、入力電圧をレベルシフティング 手段から出力電圧に選択的に結合させるのにデジタル論理が用いられている。

本発明の上巳の、およびその他の目的、！ｆ＃徴および利点は下記の図面ととも に下記の詳細な説明から最もよく理解される。

図面の簡単な説明 第１図は、本発明の第１実施例を部分概略図の形で示したものである。

第２図Ａは、所定の動作モードに対する第１図の回路の部分等価回路を部分概略 図の形で示したものである。

第２・図Ｂは、第２の所定動作モードに対する第１図の回路の部分等価回路を部 分概略図の形で示したものである。

第３図は本発明の別の実施例を部分概略図の形で示したものである。

発明の詳細な説明 第１図には可変範囲の電圧を有する入力電圧ＶＸＭを受取ることができる入力緩 衝回路が示されている。好ましい形においては、入力電圧Ｖ工、は各範囲内の最 低電圧レベルと最高電圧レベルとの間で変化することができる。

バイポーラトランジスタ１１はコレクタ電極をそのベース電極と正電源電圧ＶＤ Ｄの両方に接続させている。トランジスタ１１のエミッタ電極はＰチャネルトラ ンジスタ１２のソース電極に接続されている。トランジスタ１２のドレイン電極 はレベルシフト回路１３の入力とＮｆヤネルトランジスタ１５のドレイン電極の 両方に接続されていゲート電極の両方は入力電圧ｖｘＮに接続され、トランジス タ１５のソース電極はその基板に接続されている。トランジスタ１５のソース電 極はデジタル接地電源電圧ＶＤＧおよびＰチャネルトランジスタ１６のソース電 極に接続されている。トランジスタ１６のゲート電極は入力電圧ｖｘＮに接続さ Ａ、トランジスタ１６のドレイン電極ハｖ　ヘ、ＴＩ／シフト回路１７の入力と トランジスタ１８０ドレイン電極の両方に接続さ几ている。トランジスタ１８の ゲート電極は入力電圧ｖ工、に接続され、トランジスタ１８のソース電極はその 基ｖｉに接続されている。トランジスタ１８のソース電極はまた負電源電圧ｖＥ ８に接続されている。特定のバイポーラデバイスおよびＰチャネルおよびＮチャ ネルＭＯＳデバイスが示されているが、緩衝回路は処理技術を完全に逆にする（ 例えばＰチャネルをＮチャネルにする）ことによって、又は他の形のトランジス タを用いることによって実施してもよいという点を明確にしておくべきである。

レベルシフト回路１３および１７は、第１図に示すように電源電圧ｖＤＤおよび ＶａＳおよびデジタル接地電源電圧ＶＤＧを用いる従来のレベルシフテ接続され ている。インバータ回路２０の出力はコンデンサ２２の第１電極に接続されてい る。レベルシフト回路１７の出力は、これもまた電源電圧ＶＤＤおよびＶＢＢを 用いるインバータ回路２１の入力に接続されている。出力インバータ２１の出力 はコンデンサ２５の第１電極に接続されている。コンダン？２２の第２電極はノ ード２４においてコンデンサ２３の第２電極に接続されている。インバータ回路 ２５の入力はノード２４に接続され、出力電圧な与えるインバータ回路２５の出 力は出力ノード２７を介。

て出力インバータ回路２６の入力に接続されている。インバータ２６の出力はノ ード２４に接続されている。出力インバータ回路２５および２６は図示したよう に電源電圧”ＤＤおよびＶＤＧを用いる。固有の寄生拡散ダイオード２８がノー ド２４と正電源電圧ｖＤゎとの間にある。固有の寄生動作すると、トランジスタ １１．１２および１５は第１インバータ回路として機能し、トランジスタ１６お よび１８は第２インバータ回路として機能する。デジタル接地電圧は中間電源電 圧として任意に選ばれる。緩衝回路１０は３つの相異なる電圧レベルを有する入 力信号を検出できる。第１電圧レベル範囲はＶＤＧからＶＤＤまでであり、第２ 電圧レベル範囲はＶＤＧからＶＢＢまでである。′ｓ３電圧レベル範囲はＶＤＤ からＶＢＢまでである。トランジスタ１１．１２および１５の第１インバータ回 路はＶＤＧとＶＤＤとの間の入力電圧レベルの揺れを検出する。トランジスタ１ ６および１８の第２インバータ回路はＶＤＧとＶＢＢの間の入力電圧レベルの揺 れを検出する。両方のインバータ回路はＶＩ３ｆｌとＶＤＤの間の入力電圧レベ ルの揺れを検出するのに利用される。トランジスタ１５のゲート電極の物理的寸 法はトランジスタ１２のゲート電極の寸法に比べて大きく作られているので、ｖ ＤＤを５ボルト、ｖＤｏを０ボルトとすると、トランジスタ１１　、１２および １５かうなる第１インバータに対して約ｔ４ポルトのＴＴＬ切替点（ｓｖｉｔｅ ｈｐｏｉｎｔ）が設定される。トランジスタ１６および１８の第２インバータ回 路においては、トランジスタ１６のゲート電極の物理的寸法はトランジスタ１８ のゲート電極寸法よシ大きクシ、従来のパックゲートバイアス効果を補正し、Ｖ ＤＧとＶ８１ｉとの間の中はどに典型的なＭＯ８切替点を設けることが好ましい 。レベルシフ）＠１１３ｄその入力におけるＶＤＧからＶＤＤへの電圧の揺れを ＶＩ３８からＶＤＤまでに変更する。同様に、レベルシフト回路１７はその入力 におけるＶＤＧからｖＢｌｌへの電圧の揺れをＶｋｌＢからＶＤＤまでに変更す る。インバータ２０および２１の出力において完全な電圧レベルの揺れを有する 目的は、出力インバータ２５を切替えるのに十分な電圧の揺れが確実に存在する ようにするためである。

先づ最初は入力電圧の揺れはＶＤＧからＶＤＤまでとする。

レベルシフト回路１７の入力はｖａ８において一定にとどまっている。という訳 は、入力電圧はこの範囲における入力電圧の揺れにかかわシなくトランジスタ１ ８ｆｔ４通状態にしトランジスタ１６を非導通状態にするのに常に十分であるか らである。従って、インバータ２１の入力は論理低値にとどまってお９、コンダ ン＋　２３の第１電極ａ　ｌｈ　’／ＤＤにおいてクランプされる。しかし、レ ベルシフト回路１３の入力は反転された入力電圧ｖｘＭを受取る。

説明のためにのみＶＤＤを５ボルト、ｖＤＧを０ボルト、ｖ８ｓを負の５ボルト と仮定すると、レベルシフト回路１３の入力が５ボルトであれば、レベルシフト 回路１６の出力もま、た５ボルトである。また、レベルシフト回路１３の入力が ０ボルトであれば、レベルシフト回路１３の出力は負の５ボルトに遷移する。入 力電圧が電源電圧範囲の中央へ高い方で変化する場合、即ちＶＸＷが０ボルトか ら５ボルトに変化する場合の緩衝回路１００部分等価回路が第２図Ａに示されて いる。従って、出力インバータ回路２６の影響を無視するとノード２４における Ａ、Ｃ，電圧レベルｖ２４はだいたい下記の式によって示される：ｖ２４＝ｖ、 〔Ｃ２□／（Ｃ２２＋０２３＋ＣＰ）〕但し、Ｖ、＝インバータ２０の出力にお ける電圧Ｃ２□＝コンデン＋２２の容量値 Ｃ２３＝コンデンサ２３の容量値 ＣＰ＝固有（Ｉｏｔｒｉｎｍｉｅ）ダイオード２８および２９に関連した寄生キ ャパシタンスの容量値ノード２４におけろ電圧が変化する前に、電圧はインバー タ２６によってＶＤＤ又はＶＤ（）に保持される。電圧ｖ２４は与えられた式に 従って変化し、出力インバータ２５ニ対する切替点電圧を設定する。従って、コ ンデンサ２２ト２３の値がはり等しいと、ノード２４における電圧の揺れは寄生 キャパシタンスの量に応じて５ボルトよ〕や＼低くなる。図示目的のためにのみ 入力緩衝回路１０はＶＤＧとＶゎ。との間における”Ｘ１ｇのいくつかの遷移に 対して動作可能であると仮定する。出力インバータ２６はフィードバックデバイ スとして機能する。ＶＸＮ力’　”ＤＧボルトであると、出力電圧はＶＤＤボル トになシ、インバータ２６はノード２４　をＶＤＧボルトに保とうとする。コン デンサ２２を流れる電流は出力インバータ２６の効果を克服するのに十分なほど 大きいものでなければならないので、出力インバータ２６は容易に無効にされる （ｏｖｅｒｒｉｄｅ　）のに十分なほど弱くされる。ざてＶＸＭがＶＤＤポルト に向って増大するのでノード２４における電圧電位は”ＤＤに向って大きくなる ものと仮定する。ノード２４における電圧が出力インバータ２５のトリップ点電 圧にほり等しくされると、出力インバータ２５かトリップするので、出力はＶＤ Ｇボルトの低論理値に変わる。ひとたび出力インバータ２５が論理状態を変える か、又はトリップすると、出力インバータ２６はノード２４をｖＤＤボルトにド ライブするのを助ける。入力電圧ＶＸＮが揺れてＶＤＧに戻ると、ノード２４は 遷移してｖＤＧボルトに戻り、出力は再びＶＤＤポルトになる。レベルシフト回 路１３とインノく一夕２０は協同して出力インバータ２５の入力における遷移電 圧かインバータ２５をトリップ（ｔｒｉｐ　）又は切替えるのに十分になること を保証するように機能する。

コンデンサ２２および２５による出力インバータ２５０入力電圧の容量結合の性 質により、ｖｘＮがその電圧の揺れの範囲内でレベルを切替えると、出力インバ ータ２５は論理状態をトリップさせる。従って、入力緩衝回路１０はエツジトリ ガされる。従って’／ＤＩが最初ＶＤＧに等しいと、電圧遷移がコンダン＋　２ ２又はコンデンサ２３によってノード２４に結合されるまでは出力のあいまいさ が存在するかもしれない。しかし、ひとたび初期のエツジ又は遷移が起きると、 出力は別の中間状態を経験する。

第２動作モードにおいては、入力電圧の揺れはＶＤＧからＶＳＳボルトまでと仮 定する。入力電圧はこの範囲内の入力電圧レベルに関係なくトランジスタ１２を 導通状態にしトランジスタ１５を非導通状態にするのに常に十分であるので、レ ベルシフト回路１５０入力はＶＤＤにおいて一定にとどまっている。従って、イ ンバータ２０の入力は論理高値にとどま゛つており、コンデンサ２２の第１電極 はＶＳＢにクランプされたま＼になっている。しかし、トランジスタ１６および １８からなるインバータの出力は、入力電圧がＶＤＧとＶＳＳとの間の範囲内で 変化するので入゛力電圧を論理的に反転させる。再びｖＤＤが正の５ボルト、Ｖ Ｄ、が０ボルト、ｖ８Ｂ力１負の５ボルトであると仮定するト、ｖｘＮカ最初Ｖ ＤＧボルトにあれば、レベルシフト回路１７の入力は負の５ボルトであり、レベ ルシフト回路１７の出力もまた負の５ボルトである。同様にｖｘＭがＶａａボル トにあると、レベルシフト回路１７０入力はＶＤＧボルトニアリ、レベルシフト 回路１７の出力は正の５ボルトにある。入力電圧Ｖエヨが電源電圧の中央とそれ より低い電圧との範囲（ＶＤＧから”ｓｓまで）内で変化し等化入力電圧を正の ５ボルトから負の５ボルトに変える場合の緩衝回路１０の部分等価回路が第２図 ８に示されている。

今やノード２４にあって出力インバータ２６の効果を無視するＡ、Ｃ，電圧はほ り下記の式の通夛であることを容易に示すことができる： ｖ２４＝ｖ２〔Ｃ２３／（Ｃ２２＋０２．＋ＣＰ）〕但し、ｖ２＝インバータ２ １の出力における電圧この場合にもコンデンサ２２および２３の値かはｘ等しい と、ノード２４における電圧の揺れは寄生キャパシタンスの量に応じて５ボルト よりや＼小さくなる。等価人力゛藏圧がｖｉａボルトにまで揺れると、出力電圧 は低論理値にある。等個入力電圧力１最高”ＤＤボルトにまで遷移すると、−力 電圧は高論理値レベルにある。レベルシフト回路°１７とインバータ２１は協同 し・〔出力インノ（−夕２５の入力における遷移電圧がインノ（−夕２５ヲトリ ッフ又は切替えるのに十分になることを保証するように機能する。

第３動作モードにおいては、入力電圧の揺れがＶａＳボルトからＶＤＤボルトま でと仮定する。レベルシフト回路１３および１７の入力は入力電圧の遷移につ（ ・て同一方向ニ揺し、インバータ２０および２１の出力にお（曳で対応する反転 を生じさせる。レベルシフティングの結果として、電圧Ｖ、およびｖ２はそｎぞ れ１０ポル）Ａ、Ｃ，変化する。容量比およびはソ同じ値を有するコンダン＋２ ２および２５の結果として、電圧Ｖ、およびｖ２はいづれも約５ボルトに低下し 、ノード２４において合計される。従って約１０ボルトのＡ、Ｃ，電圧の揺れが ノード２４に存在する。インバータ２６を形成するのに用いらルている２つの小 さいトランジスタのドレイン−基板インタフェースから生じる寄生ダイオード２ ８および２９はノード２４をＶＤＧ−α６ポルト又はＶＤＤ＋　０．６ボルトに クランプする。固有の寄生拡散ダイオード２８および２９によって与えられるこ のタラノビング動作が好ましいのは、このクランピングによってノード２４が一 鳩早（回復し−１ａ高い島波数の入力信号を受信できるようになるからである。

上記の説明から、電圧エツジ感受性であり５らの範囲の入力電圧を受取る単一人 力を有する入力緩衝器か提供されていることが明らかになる（はずである。エツ ジ検出はレベルシフティング回路な介して入力信号のエツジを長（Ｌ　、コンダ ンｆ２２および２３を用いてインノ（−夕２５および２６の形で実施されている ２ツデをトリガすることによって行われる。コンデンサ２２および２３は、緩衝 器として機能するインノ（−夕２０および２１およびレベルシフト回路１３およ び１７が存在するため雑音および・過渡状態（ｔｒｍｎａｔｅｎｔ＠）によって 生じる電圧スパイクおよびエツジに対し・Ｃ不感（１ｎｓｅｎｓｉｔｉｖｅ　） である。どの入力電圧範囲が用いられつつあるかを示す追加の副機装置は不要で ある。より多くの入力電圧レベルを受取る入力緩衝器が追加のレベル検出回路を 用いることによって与えられるという・点にも注目すべきである。各追加レベル に対するそのような回路は、追加のレベルシフティング回路と直列で結合したト ランジスタ１６および１８のような追加のインバータおよび追加のコンデンサを 含む。そのような追加の回路は出力インバータ２５の入力に結合されている。

第３図に示されているのは、高い方又は低い方のレール電圧（ｒａｉ７ｖｏムａ ｇｅ　）を検出する多重レベル入力緩衝回路４０として機能する本発明の別の実 施例である。コンデンサがないのでこの実施例はエツジ感受性ではなくレール感 受性である。インバータ４１は入力電圧ＶＸＨとインバータ４２の入力に接続し た入力を有する。インバータ４１の出力はレベルシフト回路４３の入力に接ｉＡ され、インバータ４２の出力はレベルシフト回路４４の入力に接続されている。

インバータ４１は図示されているように正の電源電圧ＶＤＤとデジタル接地電圧 ｖｐｏとの間の電圧範囲回路４３および４４はそれぞれｖ８ｓ、ｖＤＤおよび” ＤＧに接続され、ｖＤｏとＶＤＤＯ間の入力電圧をシフトさせる。レベルシフト 回路４３の出力は、電圧ＶＤＤおよびｖＤｏの間で動作するインバータ４６の入 力に接続されている。レベルシフト回路４４の出力は、これもまた電圧ＶＩ）Ｄ と”ＤＧの間で動作するインバータ４７の入力に接続されている。インバータ４ ６の出力はノード５１においてスイッチ４８０第１端子、デュアル入力ナンドグ ート４９の第１人力およびデュアル入カッアゲート５００′＃１人力に接続され ているうインバータ４７の出力はノード５２においてスイッチ５３の第１端子、 テンドゲート４９の第２人力オヨびノアゲート５０の第２人力に接続されている 。好ましい形においては、スイッチ４８および５３は従来の方法でクロックされ るＣ　ＭＯＳ伝送ゲートによって実施される。スインｙ″４８のＮｙ−ヤネル制 ＠端子はインバータ回路５５の入力に接続され、インバータ回路５５の出力はス イッチ５３ＯＮデヤネル制御端子に接続されている。インバータ回路５５は図示 されているように電圧”ＤＧとＶＤＤの間で動作する。テンドゲート４９の出力 は従来のＳＲ７リツプ７０ツブ回路５７の相補セット端子Ｓに接続されている。

ノアゲート５０の出力はＳＲ７リップ７０ツブ５７ノリセツト端子Ｒに接続され ている。フリツプフロツプ回路５７のＱ出力はインバータ回路５５の入力に接続 されている。スイッチ４８および５３の両方の第２端子は一緒になってノード５ ８においてインバータ回路５９の入力に接続されている。インバータ回路５９の 入力に接続されている。インバータ回路５９の出力は出力信号を与える。

インバータ回路５９位電圧”ＤＧとＶゆの間で動作する。

第１動作モードでは、入力電圧はＶＤＧからＶＤＤに変化に低論理レベルである 。従って、インバータ回路４７の出力は論理高レベルとして固定される。ｖエラ が”ＤＧからｖＤＤへ遷移すると、レベルシフト回路４３はｖＤＧの低論理レベ ルを維持する。レベルシフト回路４３はこの場合にはレベルシフトするようには ｍ＊１．ないが、レベルシフト回路４３はノード２４への入力電圧ＶＸＭの電圧 遅延とレベルシフト回路１７に対応づけられた電圧遅延とを等しくする。インバ ータ４６はｖＤＤボルトの高論理レベルを与える。ノード５１および５２の両方 にある高論理レベルは７リツプ２ａツブ５７および関連論理を介して機能し、ス イン：７−４８を導通状態にし、スイッチ５３を非導通状態にする。従って、イ ンバータ回路５９０邑力は論理低レベルである。入力電圧が変化するにつれて、 出力電圧は逆に変化する。ＳＲフリップ７ｏツブ５７の好ましい形においては、 リセット機能カー優勢である。従って、ノード５１　における電圧電位がＶＤＧ に戻ると、相補セット端子は論理レベルを変えるか、ＳＲ７リップ７０ツブ５７ のリセット端子は論理低レベルにとどまっている。この結果、ＳＲクリップ７０ ツブ５７のｑ出力は論理高レベルにとどマシスイツテ４８を導通状態に維持する 。出力がもちうる唯一の可能性のある中間状態は最初にＶ工、がｖＤ。

にある場合だけである。しかし、ひとたびＶＸＭがレール電圧に遷移すると、中 間状態は出力に起きない。

第２動作モードにおいては、入力電圧はＶＤ、からＶａａに変化するものと仮定 する。レベルシフト回路４！１の入力は常に高論理状態にある。従って、インバ ータ回路４６の出力は論理低レベルとしてとどまっている。入力電圧がｖｌに遷 移すると、論理低力１インバータ４７の出力に起きる。従って、７リツプ７ａツ ブ回路５７および関連論理によりスイッチ５５は導通状態にされスイッチ４８は 非導通状態にされる。この場合にも、中間状態はＶＸＭが”ＤＧにある場合に限 り最初に起きる。

第３動作モードにおいては、入力電圧はＶＤＤからｖｏに変化するものと仮定す る。入力電圧がｖＤっにあると、スインｙ−４８は導通状態になり、スイッチ５ ６は非導通状態になり、出力は低論理レベルにある。入力電圧がＶＢＢにあると 、スイッチ５５は導通状態になり、スイツｙ−４８Ｌ非噂通状態になり、出力は 論理高レベルにある。従って、緩衝回路４０はどのレール電圧に達したかを検出 し、対応する出力電圧を与える。入力電圧の多重レベルのうちの少なくとも１つ のレベルの期間中には、入力電圧のされているという事実により、レベルシフト 回路４３は電圧レベルを変換する必要はない。しかし、この動作モードにおいて は、レベルシフト回路４３はレベルシフト回路４３と共に用いられ、入力端子か らそれぞれノード５１および５２に至る２つのパスを通る入力信号の遅延時間を 等しくする。１つのへカ端子を介して複数の電圧レヘ＃　ｔＤ　揺ｔＬ’ｔ　有 する入力電圧を受取ることができる緩衝回路が再び提供されている。レール電圧 のうちの１つへの入力電圧遷移が出力電圧が所定の状態になるのに最初必要であ るが、回路がパワーアップされると直ちにＳＲ７リツプフａツブ回路５７のＱ出 力において初期レール電圧を与える従来のパワー万ンリセット回路を用いること によって、初期中間状態を省いてもよい。

本発明を好ましい実施例について説明したが、本発明は多くの方法で変更するこ とができ上記に具体例をあげて説明した実施例以外の多くの実施例の形をとりう ろことは当業者には明らかであると思われる。従って、不発明の真の精神および 範囲内に入る本発明のすべ“ヒの変形を含むことが添付の請求の範囲によつ°ｒ ｇ図さｎている。

Ｆ’ＩＣ，７ ＤＤ 国際調査報告

Claims (11)

【特許請求の範囲】
1. １．複数のレベルのうちの１つによつて変化する振幅を有する入力電圧を受取る 入力と、出力とを有する第１インパータと、 第１インパータに結合されており、入力電圧を受取る入力と、出力とを有する第 ２インパータと、第１入力を第１インパータの出力に結合させ、第２入力を第２ インパータの出力に接続させ、入力電圧を緩衝し所定量だけシフトさせる第１お よび第２出力を有する電圧レベルシフテイング手段と、 第１電極を電圧レベルシフテイング手段の第１出力に結合させ、且つ第２電極を 有する第１コンデンサと、第１電極を電圧レベルシフテイング手段の第２出力に 結合させており、且つ第２電極を有する第２コンデンサと、 第１および第２コンデンサの第２電極に結合され、第１および第２コンデンサの 電荷をラツチして出力を与えるラツチング手段とを含む、 多量レベル入力電圧を受取入力緩衝回路。
2. ２．前記電圧レベルシフテイング手段は更に、第１インパータの出力に接続され た入力と、入力電圧のレベルを第１所定量だけシフトさせる出力とを有する第１ 電圧レベルシフテイング手段と、 入力を第２インパータの出力に接続させ、入力電圧のレベルを第２所定量だけシ フトさせる出力とを有する第２電圧レベルシフテインク手段とを含む、前記請求 の範囲第１項の入力緩衝回路。
3. ３．前記第１インパータは、 第１電流電極をその制御電極および第１電源電圧を受取る端子との両方に接続さ せており、且つ第２電流電極を有するパイポーラトランジスタと、 第１電流電極をパイポーラトランジスタの第２電流電極に接続させ、制御電極を 入力電圧に接続させ、第２電流電極を第１電圧レベルシフテイング手段の入力に 接続させている第１導電率形の第２トランジスタと、第１電流電極を第２トラン ジスタの第２電流電極に接続させ、制御電極を入力電圧に接続させ、第２インパ ータと第２電源電圧を受取る端子との両方に第２電流電極に接続させている第２ 導電率形の第３トランジスタとを含む、 前記請求の範囲第１項の入力緩衝回路。
4. ４．前記第２インパータは、 第１電流電極を第２電流電圧を受取る端子に接続させ、制御電極を入力電圧に接 続させ、第２電流電極を第２電圧レベルシフテイング手段の入力に接続させてい る第１遵電率形の第４トランジスタと、 第１電流電極を第４トランジスタの第２電流電極に接続させ、制御電極を制御電 極に接続させ、第２電流電極を第３電源電圧を受取る端子に接続させている第２ 遵電率形の第５トランジスタとを含む、 前記請求の範囲第３項の入力緩衝回路。
5. ５．入力電圧を受取る入力、出力および所定の第１切替点を有する第１インパー タと、 第１インパータに接続されており、入力電圧を受取る入力、出力および所定の第 ２切替点を有する策２インパータと、 入力を第１インパータの出力に結合させており、且つ入力電圧のレベルを所定量 だけシフトさせる出力を有する第１電圧レベルシフテイング手段と、入力を第２ インパータの出力に結合させており、且つ入力電圧のレベルを所定量だけシフト させる出力を有する第２電圧レベルシフテイング手段と、入力を第１電圧レベル シフテイング手段の出力に結合させており、且つ出力を有する第３インパータと 、入力を第２電圧レベルシフテイング手段の出力に結合させておク、且つ出力を 有する第４インパータと、第１電極を第３インパータに結合させており、且つ第 ２電極を有する第１コンデンサと、 第１電極を第４インパータに結合させており、且つ第２電極を有する第２コンデ ンサと、 入力を第１および第２コンデンサの第２電極に結合させており、且つ入力電圧に 応答して所定の電圧レベルの緩衝出力信号を与える第５インパータと、入力を第 ５インパータの出力に結合させ、出力を第１インパータの入力に結合させており 、それにより第５インパータが切替わる電圧レベルを上昇させる第６インパータ とを含む、 多重レベル入力電圧を受取る入力緩衝回路。
6. ６．前記第１インパータは、 第１電流電極をその制御電極と第１電源電圧を受取る端子との両方に結合させて おり、且つ第２電流電極を有するパイポーラトランジスタと、 第１電流電極をパイポーラトランジスタの第２電流電極に結合させ、制御電極を 入力電圧に結合させ、第２電流電極を第１電圧レベルシフテイング手段の入力に 結合させている第１遵電率形の第２トランジスタと、第１電流電極を第２トラン ジスタの第２電流電極に結合させ、制御電極を入力電圧に結合させ、第２電流電 極を第２インパータと第２電源電圧を受取る端子の両方に結合させている第２遵 電率形の第３トランジスタとを含む、 前記請求範囲第５項の入力緩衝回路。
7. ７．前記第２インパータは、 第１電流電極を第２電源電圧を受取る端子に結合させ、第２電極を入力電圧に結 合させ、第２電流電極を第２電圧レベルシフテイング手段の入力に結合させてい る第１伝遵形の第４トランジスタと、 第１電流電極を第４トランジスタの第２電流電極に結合させ、制御電極を制御電 極に結合させ、第２電流電極を第３電源電圧を受取る端子に結合させている第２ 伝遵形の第５トランジスタとを含む、 前記請求の範囲第６項の入力緩衝回路。
8. ８．入力電圧を受取る入力、出力、および第１所定切替点を有する第１インパー タと、 第１インパータに結合されており、且つ入力電圧を受取る入力，出力および第２ 所定切替点を有する第２インパータと、 第１入力を第１インパータの出力に結合させ、第２入力を第２インパータの出力 に結合させており、且つ入力電圧レベルを第１所定量だけシフトさせる第１出力 、および入力電圧レベルを第２所定量だけシフトさせる第２出力を有する電圧レ ベルシフテイング手段と、第１および第２入力をそれぞれ電圧レベルシフテイン グ手段の第１および第２出力に結合させ、第１および第２出力を所定の電圧レベ ルを有する出力信号を与えるため出力端子に結合させており、且つ第１および第 ２制御端子を有する結合手段と、 結合手段に結合され、入力電圧に応答して結合手段を起動させる制御手段とを含 む、 多重レベル入力電圧を受取る入力緩衝回路。
9. ９．前記電圧レベルシフテイング手段は更に、入力を第１インパータの出力に結 合させており、且つ入力電圧レベルを第１所定量だけシフトさせる出力を有する 第１電圧レベルシフテイング手段と、入力を第２インパータの出力に結合させて おり、且つ入力電圧レベルを第２所定量だけシフトさせる出力を有する第２電圧 レベルシフテイング手段とを含む、前記請求の範囲第８項の入力緩衝回路。
10. １０．前記第１インパータは、 第１電流電極をその制御電極と、第１電圧を受取る端子との両方に結合させてお り、且つ第２電流電極を有するパイポーラトランジスタと、 第１電流電極をパイホーラトランジスタの第２電流電極に結合させ、制御電極を 入力電圧に結合させ、第２電流電極を第１電圧レベルシフテイング手段の入力に 結合させている第１遵電率形の第２トランジスタと、第１電流電極を第２トラン ジスタの第２電流電極に結合させ、制御電極を入力電圧に結合させ、第２電流電 極を第２インパータと第２電源電圧を受取る端子に結合させている第２遵電率形 の第３トランジスタとを含む、前記請求の範囲第９項の入力緩衝回路。
11. １１．前記第２インパータは、 第１電流電極をパイポーラトランジスタの第２電流電極に結合された第１電流電 極を有する第２電源電圧を受取る端子に結合させ、制御電圧を入力電圧に結合さ せ、第２電流電極を第１レベルシフテイング手段の入力に結合させている第１遵 電率形の第４トランジスタと、第１電流電極を第４ランジスタの第２電流電極に 結合させ、制御電極を制御電極に結合され、第２電流電極を第３電源電圧を受取 る端子に結合させている第２導電率形の第５トランジスタとを含む、 前記請求の範囲第９項の入力緩衝回路。