JP2002507836A - 制御された量の融剤をパッケージに塗布するための自動化したブラシ融剤処理システム - Google Patents
制御された量の融剤をパッケージに塗布するための自動化したブラシ融剤処理システムInfo
- Publication number
- JP2002507836A JP2002507836A JP2000537254A JP2000537254A JP2002507836A JP 2002507836 A JP2002507836 A JP 2002507836A JP 2000537254 A JP2000537254 A JP 2000537254A JP 2000537254 A JP2000537254 A JP 2000537254A JP 2002507836 A JP2002507836 A JP 2002507836A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- flux
- brush
- chip
- assembled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004907 flux Effects 0.000 title claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005457 optimization Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 19
- 229910000679 solder Inorganic materials 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 12
- 239000010931 gold Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000012937 correction Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910004353 Ti-Cu Inorganic materials 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4864—Cleaning, e.g. removing of solder
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
融剤／基板表面の表面張力を克服するために、ストロークのプログラムされたパターンで基板（３００）に融剤を塗布するブラシ（３２６）を用いて基板（３００）に制御された量の融剤を塗布することにより、フリップチップ構造で組立てられる半導体チップ（３４２）のための基板（３００）に融剤を塗布する、自動化した方法。ブラシストロークのプログラムされたパターンは、組立てられる基板（３００）およびチップ（３４２）の特定の組合せに対して経験的に定められるため、繰返し可能でありオペレータに依存しない。経験的に定められたプログラムはまた、組立てられる基板（３００）およびチップ（３４２）の特定の組合せに対し、基板に塗布される融剤の量を決定する。経験的に定められたプログラムはＣＰＵ（３２０）によって、ブラシ（３２６）を動かす機械式ステージ（３２２）と、融剤リザーバ（３２４）とに適用される。
Description
【０００１】
１．発明の分野 この発明は一般的に、フリップチップ構成の半導体デバイスの組立方法に関す
る。より特定的には、この発明はフリップチップ構成の半導体デバイスにおいて
融剤を基板に塗布する方法に関する。さらにより特定的には、この発明はストロ
ークのプログラムされたパターンの間に半導体デバイスの基板に制御された量の
融剤をブラシによって塗布する自動化した方法に関する。
る。より特定的には、この発明はフリップチップ構成の半導体デバイスにおいて
融剤を基板に塗布する方法に関する。さらにより特定的には、この発明はストロ
ークのプログラムされたパターンの間に半導体デバイスの基板に制御された量の
融剤をブラシによって塗布する自動化した方法に関する。
【０００２】 ２．関連技術の考察 半導体パッケージングの最も重要な目的は、集積回路チップのもとの設計目的
および意図を支持することである。今日の技術環境においては、単一の半導体チ
ップへ回路の集積を増加させる要求がさらに高まっている。同時に、メモリチッ
プ、マイクロプロセッサチップ、遠距離通信チップ、またはその他あらゆる種類
の半導体チップについて、その性能を上げることが要求されている。チップによ
り多くの回路機能が付加されると、それにつれて相互接続数も劇的に増加する。
集積の増加および性能の向上における最も重要な要素として、最終生産物のコス
ト減少が要求される。
および意図を支持することである。今日の技術環境においては、単一の半導体チ
ップへ回路の集積を増加させる要求がさらに高まっている。同時に、メモリチッ
プ、マイクロプロセッサチップ、遠距離通信チップ、またはその他あらゆる種類
の半導体チップについて、その性能を上げることが要求されている。チップによ
り多くの回路機能が付加されると、それにつれて相互接続数も劇的に増加する。
集積の増加および性能の向上における最も重要な要素として、最終生産物のコス
ト減少が要求される。
【０００３】 半導体パッケージングの初期フリップチップ法は、高価で、信頼性がなく、生
産性が低く、手動操作されたフェイスアップワイヤボンディング技術にとって代
わり得るものとして、１９６０年代初期にＩＢＭ社により開発された。しかし、
高速自動ワイヤボンディング機が半導体工業におけるほとんどの要求を満たした
ため、フリップチップ技術法を改善するための積極的な開発努力は費やされなか
った。フリップチップ技術とは活性チップ表面が基板に面している限りにおいて
、融剤を用いないはんだバンプ、テープ自動ボンディング（ＴＡＢ）、ワイヤ相
互接続、導電ポリマー、異方性導電接着剤、金属バンプ、準拠するバンプ、およ
び圧力接触などのいずれかの種類の相互接続材料および方法により、半導体チッ
プを基板に実装することと定義されている。
産性が低く、手動操作されたフェイスアップワイヤボンディング技術にとって代
わり得るものとして、１９６０年代初期にＩＢＭ社により開発された。しかし、
高速自動ワイヤボンディング機が半導体工業におけるほとんどの要求を満たした
ため、フリップチップ技術法を改善するための積極的な開発努力は費やされなか
った。フリップチップ技術とは活性チップ表面が基板に面している限りにおいて
、融剤を用いないはんだバンプ、テープ自動ボンディング（ＴＡＢ）、ワイヤ相
互接続、導電ポリマー、異方性導電接着剤、金属バンプ、準拠するバンプ、およ
び圧力接触などのいずれかの種類の相互接続材料および方法により、半導体チッ
プを基板に実装することと定義されている。
【０００４】 パッケージ密度、性能および相互接続に対する要求が高まったこと、フェイス
アップワイヤボンディング技術の限界、およびマルチチップモジュール技術の使
用が増えたことによる直接的結果として、フリップチップ技術の改善と、同時に
フリップチップ技術のコスト削減とが要求されている。フリップチップ相互接続
は主にその入出力密度能力の高さ、プロファイルの小ささ、および電気的性能の
良さのために半導体工業において用いられる。性能、信頼性およびコストに対す
る要求の結果、はんだ、導電エポキシ、（金などの）硬質金属バンプ、および異
方性導電エポキシ相互接続を用いたさまざまなフリップチップ技術が発達した。
これらの材料の中でも、はんだはフリップチップ組立において電気接続を形成す
る好ましい材料として選ばれ続けている。
アップワイヤボンディング技術の限界、およびマルチチップモジュール技術の使
用が増えたことによる直接的結果として、フリップチップ技術の改善と、同時に
フリップチップ技術のコスト削減とが要求されている。フリップチップ相互接続
は主にその入出力密度能力の高さ、プロファイルの小ささ、および電気的性能の
良さのために半導体工業において用いられる。性能、信頼性およびコストに対す
る要求の結果、はんだ、導電エポキシ、（金などの）硬質金属バンプ、および異
方性導電エポキシ相互接続を用いたさまざまなフリップチップ技術が発達した。
これらの材料の中でも、はんだはフリップチップ組立において電気接続を形成す
る好ましい材料として選ばれ続けている。
【０００５】 はんだフリップチップ相互接続システムは、本質的に３つの基本要素からなる
。これにはチップと、はんだバンプと、基板とが含まれる。バンプが最初にウェ
ハ上に置かれてリフローされる。次にウェハが賽の目に切られてチップとなる。
チップはひっくり返され、基板に整列され、取付けられてリフローされる。相互
接続の信頼性を改善するためにアンダーフィルを用いてもよい。これらの要素の
各々と、それらを一体に組立てるために用いられる工程とが相互接続システムの
性能およびコストに影響する。したがって性能およびコストは、相互接続組立の
単一要素だけでなく、相互接続システム全体に基づいて比較しなければならない
。
。これにはチップと、はんだバンプと、基板とが含まれる。バンプが最初にウェ
ハ上に置かれてリフローされる。次にウェハが賽の目に切られてチップとなる。
チップはひっくり返され、基板に整列され、取付けられてリフローされる。相互
接続の信頼性を改善するためにアンダーフィルを用いてもよい。これらの要素の
各々と、それらを一体に組立てるために用いられる工程とが相互接続システムの
性能およびコストに影響する。したがって性能およびコストは、相互接続組立の
単一要素だけでなく、相互接続システム全体に基づいて比較しなければならない
。
【０００６】 フリップチップ相互接続システムの製造に関する材料および工程が、その性能
を決定する。半導体デバイスまたはチップは、シリコンまたはガリウム砒素であ
ってよい。ウェハ上のボンディングパッドメタライゼーションはＮｉ−Ａｕ、Ｃ
ｒ−Ｃｕ−Ａｕ、ＴｉＷ−Ｃｕ、Ｔｉ−Ｃｕ、またはＴｉＷ−Ａｕであってよい
。バンプの材料は、さまざまな鉛を主成分とする、または鉛を含まないはんだの
うちの１つであってよい。基板はシリコン、アルミナ、ガラス、またはさまざま
な有機基板のうちの１つであってよい。基板メタライゼーションは金または銅で
あってよい。アンダーフィルは主としてフリップチップ相互接続システムの信頼
性を改善するために用いられる。これらの材料がはんだ接合部分の周囲のチップ
と基板との間隙を埋めることにより、はんだ接合部分にかかる熱応力を減少させ
る。
を決定する。半導体デバイスまたはチップは、シリコンまたはガリウム砒素であ
ってよい。ウェハ上のボンディングパッドメタライゼーションはＮｉ−Ａｕ、Ｃ
ｒ−Ｃｕ−Ａｕ、ＴｉＷ−Ｃｕ、Ｔｉ−Ｃｕ、またはＴｉＷ−Ａｕであってよい
。バンプの材料は、さまざまな鉛を主成分とする、または鉛を含まないはんだの
うちの１つであってよい。基板はシリコン、アルミナ、ガラス、またはさまざま
な有機基板のうちの１つであってよい。基板メタライゼーションは金または銅で
あってよい。アンダーフィルは主としてフリップチップ相互接続システムの信頼
性を改善するために用いられる。これらの材料がはんだ接合部分の周囲のチップ
と基板との間隙を埋めることにより、はんだ接合部分にかかる熱応力を減少させ
る。
【０００７】 相互接続システムの製造に用いられる工程ステップは変更を加えてもよく、ま
ためっき、蒸着、ワイヤバンプ形成、分配、および印刷などの工程技術を含んで
もよい。リフロー工程は融剤を含む空気中で行なっても、制御された環境中で行
なってもよい。フリップチップボンディング工程は、制御−崩壊チップ接続（Ｃ
４）法に基づく工程、またはバンプのジオメトリをボンディング装置が制御する
工程を含む。
ためっき、蒸着、ワイヤバンプ形成、分配、および印刷などの工程技術を含んで
もよい。リフロー工程は融剤を含む空気中で行なっても、制御された環境中で行
なってもよい。フリップチップボンディング工程は、制御−崩壊チップ接続（Ｃ
４）法に基づく工程、またはバンプのジオメトリをボンディング装置が制御する
工程を含む。
【０００８】 はんだフリップチップ相互接続システムの製造コストは、製造工程技術に関係
する。コストモデルの基本的要素のいくつかを挙げると、材料コスト、工程ステ
ップ数、装置コスト、床面積、および労働力などがある。工程ステップ数は装置
コスト、床面積、および労働力にも影響するため、コストに重大な影響を与える
。工程ステップ数を少なくすれば必ずコストが低くなる。また、工程の流れを中
断させる必要がある手動工程ステップを自動化した工程ステップに変えることに
よってもコストを大幅に減少できる。
する。コストモデルの基本的要素のいくつかを挙げると、材料コスト、工程ステ
ップ数、装置コスト、床面積、および労働力などがある。工程ステップ数は装置
コスト、床面積、および労働力にも影響するため、コストに重大な影響を与える
。工程ステップ数を少なくすれば必ずコストが低くなる。また、工程の流れを中
断させる必要がある手動工程ステップを自動化した工程ステップに変えることに
よってもコストを大幅に減少できる。
【０００９】 フリップチップ相互接続システムにおいては、基板上にバンプが形成された後
、チップをひっくり返して基板上に配置する前に、基板およびバンプに粘着性の
融剤を塗布する。この融剤は、リフロー工程が行なわれるまでチップを定められ
た場所に保持するのに必要な接着を行なう。基板に融剤を塗布する方法としては
、基板に融剤をブラシで手塗りする方法、ダイ浸漬融剤処理方法、または基板に
融剤を噴霧する方法などが行なわれている。しかし、基板に融剤をブラシで手塗
りする工程の品質は、ブラシによる塗布を行なう人員の訓練、および１日の中の
時間（その人員が何時間働いているか）などに依存する。たとえば、塗布された
融剤の厚みが不十分であれば、バンプまたはパッドが覆われない可能性がある。
または、融剤が厚すぎれば、ダイはリフロー中に融剤の沸騰作用のため基板から
浮きあがってしまう。基板に融剤を噴霧する工程の品質は、その基板の材料に依
存する。基板材料または融剤材料が異なると、表面張力が異なってくるため、融
剤材料が玉になる。融剤材料が玉になると、相互接続組立の品質に非常に悪い効
果をもたらす。
、チップをひっくり返して基板上に配置する前に、基板およびバンプに粘着性の
融剤を塗布する。この融剤は、リフロー工程が行なわれるまでチップを定められ
た場所に保持するのに必要な接着を行なう。基板に融剤を塗布する方法としては
、基板に融剤をブラシで手塗りする方法、ダイ浸漬融剤処理方法、または基板に
融剤を噴霧する方法などが行なわれている。しかし、基板に融剤をブラシで手塗
りする工程の品質は、ブラシによる塗布を行なう人員の訓練、および１日の中の
時間（その人員が何時間働いているか）などに依存する。たとえば、塗布された
融剤の厚みが不十分であれば、バンプまたはパッドが覆われない可能性がある。
または、融剤が厚すぎれば、ダイはリフロー中に融剤の沸騰作用のため基板から
浮きあがってしまう。基板に融剤を噴霧する工程の品質は、その基板の材料に依
存する。基板材料または融剤材料が異なると、表面張力が異なってくるため、融
剤材料が玉になる。融剤材料が玉になると、相互接続組立の品質に非常に悪い効
果をもたらす。
【００１０】 したがって、すべてのパッドまたはバンプを均一に覆い、また基板材料の表面
張力に影響を受けないために、基板に制御された量の融剤を与えることができる
、基板に融剤を塗布する自動化した方法および工程が求められる。
張力に影響を受けないために、基板に制御された量の融剤を与えることができる
、基板に融剤を塗布する自動化した方法および工程が求められる。
【００１１】
この発明に従うと、前述およびその他の目的および利点は、半導体チップをフ
リップチップ構成で組立てるための基板上に融剤を塗布する自動化した方法によ
って得られる。ストロークのプログラムされたパターンで基板に融剤を塗布する
ブラシによって、制御された量の融剤が基板に塗布される。このブラシは、ＣＰ
Ｕのプログラムによって制御される可動性の機械式ステージに取付けられる。Ｃ
ＰＵのプログラムは、組立てられる基板およびチップの特定の組合せに対して経
験的に定められたプログラムである。この経験的に定められたプログラムは、組
立てられる特定の半導体デバイスのバンプの融剤カバレッジの均一性と、組立て
られる特定の半導体デバイスの製造スループットの最適化とに基づいている。
リップチップ構成で組立てるための基板上に融剤を塗布する自動化した方法によ
って得られる。ストロークのプログラムされたパターンで基板に融剤を塗布する
ブラシによって、制御された量の融剤が基板に塗布される。このブラシは、ＣＰ
Ｕのプログラムによって制御される可動性の機械式ステージに取付けられる。Ｃ
ＰＵのプログラムは、組立てられる基板およびチップの特定の組合せに対して経
験的に定められたプログラムである。この経験的に定められたプログラムは、組
立てられる特定の半導体デバイスのバンプの融剤カバレッジの均一性と、組立て
られる特定の半導体デバイスの製造スループットの最適化とに基づいている。
【００１２】 この発明の１つの局面に従うと、ＣＰＵは３次元におけるブラシの動きを制御
する。ブラシは初期の力によって基板に接触し、ストロークのプログラムされた
パターンが始まる前に、基板上のプログラムされた高さになるまで後退する。
する。ブラシは初期の力によって基板に接触し、ストロークのプログラムされた
パターンが始まる前に、基板上のプログラムされた高さになるまで後退する。
【００１３】 この自動化したプログラムされた機械的塗布方法により、基板に制御された量
の融剤が塗布されるため、融剤／基板界面の表面張力が克服されて所望の均一な
厚さが得られる。基板／チップ／融剤の各々の組合せに対する経験的に定められ
た、自動化したプログラムされた機械的塗布は、したがって反復でき、オペレー
タに依存しない。
の融剤が塗布されるため、融剤／基板界面の表面張力が克服されて所望の均一な
厚さが得られる。基板／チップ／融剤の各々の組合せに対する経験的に定められ
た、自動化したプログラムされた機械的塗布は、したがって反復でき、オペレー
タに依存しない。
【００１４】 この発明は、以下の詳細な説明を添付の図面とともに考察することによりさら
に理解される。以下の説明から当業者に明らかになるとおり、以下に示し説明し
たこの発明の実施例は、この発明の実行のためのベストモードを単に例示するも
のである。認識されるとおりこの発明には、この発明の範囲から逸脱することな
くその他の実施例が可能であり、またさまざまな明らかな局面においていくつか
の詳細な点が変更可能である。したがって、図面および詳細な説明は当然例示的
なものであるとみなされ、制限するものであるとはみなされない。
に理解される。以下の説明から当業者に明らかになるとおり、以下に示し説明し
たこの発明の実施例は、この発明の実行のためのベストモードを単に例示するも
のである。認識されるとおりこの発明には、この発明の範囲から逸脱することな
くその他の実施例が可能であり、またさまざまな明らかな局面においていくつか
の詳細な点が変更可能である。したがって、図面および詳細な説明は当然例示的
なものであるとみなされ、制限するものであるとはみなされない。
【００１５】 この発明を特徴づけると考えられる新奇な特徴は、添付の請求項に述べられて
いる。しかし、この発明自体に関しては、使用の好ましいモードならびにさらな
る目的および利点と同様、以下の例示的な実施例の詳細な説明を添付の図面と併
せて参照することにより最もよく理解されるであろう。
いる。しかし、この発明自体に関しては、使用の好ましいモードならびにさらな
る目的および利点と同様、以下の例示的な実施例の詳細な説明を添付の図面と併
せて参照することにより最もよく理解されるであろう。
【００１６】
この発明を実行するために発明者が現在考えるベストモードを例示したこの発
明の特定の実施例を詳細に参照する。
明の特定の実施例を詳細に参照する。
【００１７】 図１は、フリップチップ構成のチップおよび基板の組立の先行技術の方法を示
した流れ図である。図１において、半導体製造技術における標準的な方法で形成
された基板を１００に示す。この基板はシリコン、アルミナ（セラミック）、ガ
ラス、またはさまざまな有機基板のうちの１つであってよい。基板上にはボンデ
ィングパッドまたははんだバンプが形成され、それらがダイ上の対応する構造に
電気的に接続される。１０２に示されるとおり、基板の適切な部分に融剤をブラ
シで手塗りするか、または噴霧するか、またはダイを融剤中に浸漬することによ
り基板に融剤が塗布される。品質上の主要な問題は手塗りステップに存在する。
なぜなら、塗布された融剤の品質は融剤をブラシで塗布する人員により変化する
ためである。このステップは繰返しの性質を有するため、労働者は融剤塗布の品
質を維持する熱意を失う可能性がある。加えてこの種の仕事は人員の回転が早く
、人員の継続的な訓練が必要である。異なる基板上での融剤の表面張力は大幅に
変動するので、噴霧された融剤の品質はばらつく。いくつかの基板材料において
は、噴霧された融剤が玉になるために基板およびバンプ上に均一に広がらない。
１０４に示されるダイは通常のダイであり、シリコン基板またはガリウム砒素基
板上に作られたものであってよい。ボンディングパッドまたははんだバンプがダ
イ上に形成され、前述のとおり基板上に形成されたボンディングパッドまたはバ
ンプに対応する。バンプの材料は、さまざまな鉛を主成分とする、または鉛を含
まないはんだであってよい。ウェハのボンディングパッドメタライゼーションは
Ｎｉ−Ａｕ、Ｃｒ−Ｃｕ−Ａｕ、ＴｉＷ−Ｃｕ、Ｔｉ−Ｃｕ、またはＴｉＷ−Ａ
ｕであってよい。１０６に示されるとおり、ダイはフリップチップ構成で基板に
配置される。フリップチップ構成においては、活性表面領域が基板上に「フェイ
スダウン」で配置される。次に１０８に示されるとおり、基板／チップの組合せ
が熱せられてはんだがリフローする。１１０に示されるとおり、基板／チップの
組合せはクリーニングされ、１１２に示されるとおり、通常の製造ステップを受
ける。リフロー、クリーニングおよび残りのステップは半導体パッケージング技
術において標準的なものであり、これ以上の考察は行なわない。
した流れ図である。図１において、半導体製造技術における標準的な方法で形成
された基板を１００に示す。この基板はシリコン、アルミナ（セラミック）、ガ
ラス、またはさまざまな有機基板のうちの１つであってよい。基板上にはボンデ
ィングパッドまたははんだバンプが形成され、それらがダイ上の対応する構造に
電気的に接続される。１０２に示されるとおり、基板の適切な部分に融剤をブラ
シで手塗りするか、または噴霧するか、またはダイを融剤中に浸漬することによ
り基板に融剤が塗布される。品質上の主要な問題は手塗りステップに存在する。
なぜなら、塗布された融剤の品質は融剤をブラシで塗布する人員により変化する
ためである。このステップは繰返しの性質を有するため、労働者は融剤塗布の品
質を維持する熱意を失う可能性がある。加えてこの種の仕事は人員の回転が早く
、人員の継続的な訓練が必要である。異なる基板上での融剤の表面張力は大幅に
変動するので、噴霧された融剤の品質はばらつく。いくつかの基板材料において
は、噴霧された融剤が玉になるために基板およびバンプ上に均一に広がらない。
１０４に示されるダイは通常のダイであり、シリコン基板またはガリウム砒素基
板上に作られたものであってよい。ボンディングパッドまたははんだバンプがダ
イ上に形成され、前述のとおり基板上に形成されたボンディングパッドまたはバ
ンプに対応する。バンプの材料は、さまざまな鉛を主成分とする、または鉛を含
まないはんだであってよい。ウェハのボンディングパッドメタライゼーションは
Ｎｉ−Ａｕ、Ｃｒ−Ｃｕ−Ａｕ、ＴｉＷ−Ｃｕ、Ｔｉ−Ｃｕ、またはＴｉＷ−Ａ
ｕであってよい。１０６に示されるとおり、ダイはフリップチップ構成で基板に
配置される。フリップチップ構成においては、活性表面領域が基板上に「フェイ
スダウン」で配置される。次に１０８に示されるとおり、基板／チップの組合せ
が熱せられてはんだがリフローする。１１０に示されるとおり、基板／チップの
組合せはクリーニングされ、１１２に示されるとおり、通常の製造ステップを受
ける。リフロー、クリーニングおよび残りのステップは半導体パッケージング技
術において標準的なものであり、これ以上の考察は行なわない。
【００１８】 図２は、この発明に従ってフリップチップ構成のチップおよび基板を組立てる
方法を示す流れ図である。図２において、半導体製造技術における標準的な方法
で形成された基板を２００に示す。前述のとおり、基板はシリコン、アルミナ（
セラミック）、ガラス、またはさまざまな有機基板のうちの１つであってもよい
。２０２に示されるとおり、プログラムされたブラシストロークのパターン中で
機械的に融剤をブラシで塗布する自動化した工程によって、基板に融剤が塗布さ
れる。プログラムされた自動化した融剤の機械的塗布の詳細に関する考察は、図
３Ｂとともに後述する。融剤の基板へのプログラムされた自動化した機械的塗布
は、前述の図１とともに考察した融剤の手塗りまたは噴霧による融剤の塗布が遭
遇する課題を解決する。プログラムされた自動化した融剤の機械的塗布は、基板
およびバンプ上に融剤の均一な層を与える。塗布の品質は、１つの基板から次の
基板へと一貫している。ブラシによるプログラムされた自動化した融剤の機械的
塗布によって、異なる基板材料と融剤との相互作用によってもたらされる異なる
表面張力の一部が起こす、融剤が玉になる問題が避けられる。以下に考察すると
おり、プログラムされた自動化した融剤の機械的塗布は、組立てられる特定の基
板およびチップに対して経験的に定められたブラシストロークのプログラムされ
たパターンにより達成される。付加的な利点は、異なる基板／チップの組合せを
組立てることが望まれるときに、組立システムをすばやく再プログラムできるこ
とである。２０４に示されるダイ（チップ）はシリコン基板またはガリウム砒素
基板上に作られてもよい。ダイ上の相互接続はバンプまたはパッドのどちらでも
よい。バンプの材料はさまざまな鉛を主成分とする、または鉛を含まないはんだ
であってよい。ウェハのボンディングパッドメタライゼーションはＣｒ−Ｃｕ−
Ａｕ、ＴｉＷ−Ｃｕ、Ｔｉ−Ｃｕ、またはＴｉＷ−Ａｕであってよい。２０６に
示されるとおり、ダイはフリップチップ構成で基板上に配置される。フリップチ
ップ構成では、活性表面領域が基板上に「フェイスダウン」で配置される。次に
２０８に示されるとおり、基板／チップの組合せが熱せられてはんだがリフロー
する。２１０に示されるとおり、基板／チップの組合せはクリーニングされ、２
１２に示されるとおり、通常の製造ステップを受ける。リフロー、クリーニング
および残りのステップは半導体パッケージング技術において標準的なものであり
、これ以上の考察は行なわない。
方法を示す流れ図である。図２において、半導体製造技術における標準的な方法
で形成された基板を２００に示す。前述のとおり、基板はシリコン、アルミナ（
セラミック）、ガラス、またはさまざまな有機基板のうちの１つであってもよい
。２０２に示されるとおり、プログラムされたブラシストロークのパターン中で
機械的に融剤をブラシで塗布する自動化した工程によって、基板に融剤が塗布さ
れる。プログラムされた自動化した融剤の機械的塗布の詳細に関する考察は、図
３Ｂとともに後述する。融剤の基板へのプログラムされた自動化した機械的塗布
は、前述の図１とともに考察した融剤の手塗りまたは噴霧による融剤の塗布が遭
遇する課題を解決する。プログラムされた自動化した融剤の機械的塗布は、基板
およびバンプ上に融剤の均一な層を与える。塗布の品質は、１つの基板から次の
基板へと一貫している。ブラシによるプログラムされた自動化した融剤の機械的
塗布によって、異なる基板材料と融剤との相互作用によってもたらされる異なる
表面張力の一部が起こす、融剤が玉になる問題が避けられる。以下に考察すると
おり、プログラムされた自動化した融剤の機械的塗布は、組立てられる特定の基
板およびチップに対して経験的に定められたブラシストロークのプログラムされ
たパターンにより達成される。付加的な利点は、異なる基板／チップの組合せを
組立てることが望まれるときに、組立システムをすばやく再プログラムできるこ
とである。２０４に示されるダイ（チップ）はシリコン基板またはガリウム砒素
基板上に作られてもよい。ダイ上の相互接続はバンプまたはパッドのどちらでも
よい。バンプの材料はさまざまな鉛を主成分とする、または鉛を含まないはんだ
であってよい。ウェハのボンディングパッドメタライゼーションはＣｒ−Ｃｕ−
Ａｕ、ＴｉＷ−Ｃｕ、Ｔｉ−Ｃｕ、またはＴｉＷ−Ａｕであってよい。２０６に
示されるとおり、ダイはフリップチップ構成で基板上に配置される。フリップチ
ップ構成では、活性表面領域が基板上に「フェイスダウン」で配置される。次に
２０８に示されるとおり、基板／チップの組合せが熱せられてはんだがリフロー
する。２１０に示されるとおり、基板／チップの組合せはクリーニングされ、２
１２に示されるとおり、通常の製造ステップを受ける。リフロー、クリーニング
および残りのステップは半導体パッケージング技術において標準的なものであり
、これ以上の考察は行なわない。
【００１９】 図３Ａは４つの基板構造３００、３０２、３０４および３０６の平面図であり
、これらの基板は矢印３１０の方向に動くキャリアまたはボート３０８上に搭載
されている。なお基板構造３００、３０２、３０４および３０６は同じものであ
る。３１０にその一部を示す点は、基板材料３１２上のパッドを表わす。点線３
１４は、融剤が塗布される基板上の領域の境界線である。３１６にその一部を示
す矩形構造は、基板上に形成されたキャパシタパッドである。
、これらの基板は矢印３１０の方向に動くキャリアまたはボート３０８上に搭載
されている。なお基板構造３００、３０２、３０４および３０６は同じものであ
る。３１０にその一部を示す点は、基板材料３１２上のパッドを表わす。点線３
１４は、融剤が塗布される基板上の領域の境界線である。３１６にその一部を示
す矩形構造は、基板上に形成されたキャパシタパッドである。
【００２０】 図３Ｂは、図３Ａに示す４つの基板構造３００、３０２、３０４および３０６
ならびにキャリア３０８の側面図である。融剤塗布構造を３１８に示す。ＣＰＵ
（中央処理装置）３２０は、機械式ステージ３２２と、融剤リザーバ３２４から
バルブを通じて分配される融剤の量とを制御する。機械式ステージ３２２にはブ
ラシ３２６が構造的に取付けられており、そのブラシを３２８に示されるとおり
ｘ、ｙおよびｚ方向に動かす。ｚ方向は、３３０に示されるとおり基板の表面に
対し上下する方向である。ｘ方向は、３３２に示されるとおりキャリアの移動方
向である。ｙ方向は、３３４に示されるとおり紙面に対し垂直な方向である。融
剤はＣＰＵ３２０により制御されるバルブによって３３６に示される管に分配さ
れ、続いて３３８に示されるとおりブラシ３２６の中に分配されるか、またはブ
ラシ３２６上に分配されるか、または直接基板上に分配されてもよい。ＣＰＵ３
２０は、機械式ステージ３２２を通じたブラシ３２６の動きと、組立てられる特
定の基板およびチップに対し経験的に定められたプログラムによって融剤リザー
バ３２４から分配される融剤の量とを制御する。経験的に生成されたプログラム
は、領域３１４に融剤の均一な層を得るために必要なブラシストロークのパター
ンと、融剤の均一な層を得るために表面上に分配されることが必要な融剤の量と
を決定する。融剤の層を３４０に示す。半導体チップ３４２を基板上に配置する
位置に示す。
ならびにキャリア３０８の側面図である。融剤塗布構造を３１８に示す。ＣＰＵ
（中央処理装置）３２０は、機械式ステージ３２２と、融剤リザーバ３２４から
バルブを通じて分配される融剤の量とを制御する。機械式ステージ３２２にはブ
ラシ３２６が構造的に取付けられており、そのブラシを３２８に示されるとおり
ｘ、ｙおよびｚ方向に動かす。ｚ方向は、３３０に示されるとおり基板の表面に
対し上下する方向である。ｘ方向は、３３２に示されるとおりキャリアの移動方
向である。ｙ方向は、３３４に示されるとおり紙面に対し垂直な方向である。融
剤はＣＰＵ３２０により制御されるバルブによって３３６に示される管に分配さ
れ、続いて３３８に示されるとおりブラシ３２６の中に分配されるか、またはブ
ラシ３２６上に分配されるか、または直接基板上に分配されてもよい。ＣＰＵ３
２０は、機械式ステージ３２２を通じたブラシ３２６の動きと、組立てられる特
定の基板およびチップに対し経験的に定められたプログラムによって融剤リザー
バ３２４から分配される融剤の量とを制御する。経験的に生成されたプログラム
は、領域３１４に融剤の均一な層を得るために必要なブラシストロークのパター
ンと、融剤の均一な層を得るために表面上に分配されることが必要な融剤の量と
を決定する。融剤の層を３４０に示す。半導体チップ３４２を基板上に配置する
位置に示す。
【００２１】 経験的に生成されるプログラムは、最初にブラシ３２６が基板表面に向かって
移動する下向きの距離を決定し、ブラシ３２６が基板表面から後退する距離を決
定し、また基板表面から所望の距離の所でブラシを保持するためにブラシに適用
すべき力を決定する。経験的に生成されるプログラムは、一般的に市販されるい
くつかの入手可能な融剤の１つを用いて決定されてもよい。経験的に生成される
プログラムを決定するのに用いられる２つの主要な基準は、融剤のカバレッジお
よび厚さの均一性と、工程のスループットの最適化である。異なる融剤に対して
は異なるプログラムが決定され得る。
移動する下向きの距離を決定し、ブラシ３２６が基板表面から後退する距離を決
定し、また基板表面から所望の距離の所でブラシを保持するためにブラシに適用
すべき力を決定する。経験的に生成されるプログラムは、一般的に市販されるい
くつかの入手可能な融剤の１つを用いて決定されてもよい。経験的に生成される
プログラムを決定するのに用いられる２つの主要な基準は、融剤のカバレッジお
よび厚さの均一性と、工程のスループットの最適化である。異なる融剤に対して
は異なるプログラムが決定され得る。
【００２２】 融剤は一般的に粘度によって特徴づけられるものであるため、経験的に生成さ
れるプログラムの決定に用いられる融剤の粘度範囲内にあるあらゆる融剤が、組
立てられる特定の基板／チップの組合せに対し将来的に適用され得る。融剤材料
は、アルファメタル社、インジウム社（Indium Corporation）、ケスター社（Ke
ster）およびその他の業者から一般的に入手可能である。基板／チップの組合せ
／融剤の各々に対するプログラムを有することの主な利点は、１つの基板／チッ
プ／融剤の組合せから別の基板／チップ／融剤の組合せへと組立システムを迅速
に変えられることである。
れるプログラムの決定に用いられる融剤の粘度範囲内にあるあらゆる融剤が、組
立てられる特定の基板／チップの組合せに対し将来的に適用され得る。融剤材料
は、アルファメタル社、インジウム社（Indium Corporation）、ケスター社（Ke
ster）およびその他の業者から一般的に入手可能である。基板／チップの組合せ
／融剤の各々に対するプログラムを有することの主な利点は、１つの基板／チッ
プ／融剤の組合せから別の基板／チップ／融剤の組合せへと組立システムを迅速
に変えられることである。
【００２３】 要約すると、自動化したプログラムされた機械的塗布方法の結果および利点に
よって、制御された量の融剤を基板に塗布し、融剤／基板界面の表面張力を克服
して所望の均一な厚さを得ることができる。基板／チップ／融剤の組合せの各々
に対する、経験的に定められ自動化しプログラムされた機械的塗布は、繰返し可
能でありオペレータに依存しない。
よって、制御された量の融剤を基板に塗布し、融剤／基板界面の表面張力を克服
して所望の均一な厚さを得ることができる。基板／チップ／融剤の組合せの各々
に対する、経験的に定められ自動化しプログラムされた機械的塗布は、繰返し可
能でありオペレータに依存しない。
【００２４】 この発明の実施例に関する前述の説明は、例示および説明の目的のため提供さ
れたものである。これを網羅的なものとすること、またはこの発明を開示された
とおりの形式に制限するものとすることは意図しない。前述の教示に照らして明
らかな変更または修正が可能である。この実施例を選びかつ説明したのは、この
発明の原理の最高の例示およびその実際的な応用を提供することによって、当業
者がこの発明をさまざまに実施し、予期される特定の使用に適応するようさまざ
まな変更を加えて使用できるようにするためである。請求項が公正に、法的にま
た公平に権利を有する広さに従って解釈されたとき、これらの変更および修正の
すべては添付の請求項により定められるこの発明の範囲内に含まれる。
れたものである。これを網羅的なものとすること、またはこの発明を開示された
とおりの形式に制限するものとすることは意図しない。前述の教示に照らして明
らかな変更または修正が可能である。この実施例を選びかつ説明したのは、この
発明の原理の最高の例示およびその実際的な応用を提供することによって、当業
者がこの発明をさまざまに実施し、予期される特定の使用に適応するようさまざ
まな変更を加えて使用できるようにするためである。請求項が公正に、法的にま
た公平に権利を有する広さに従って解釈されたとき、これらの変更および修正の
すべては添付の請求項により定められるこの発明の範囲内に含まれる。
【図１】 チップをフェイスダウンで基板パッケージに取付ける先行技術の
方法を示す流れ図である。
方法を示す流れ図である。
【図２】 この発明に従った、チップをフェイスダウンで基板パッケージに
取付ける方法を示す流れ図である。
取付ける方法を示す流れ図である。
【図３Ａ】 バンプを有する基板パッケージ上の領域に融剤が塗布される状
態の、ボート上の４つの基板パッケージの平面図である。
態の、ボート上の４つの基板パッケージの平面図である。
【図３Ｂ】 図３Ａに示す４つの基板パッケージの側面図であり、４つのパ
ッケージの１つに融剤がブラシで塗布される様子と、４つのパッケージの１つに
チップが適用される様子とを示す図である。
ッケージの１つに融剤がブラシで塗布される様子と、４つのパッケージの１つに
チップが適用される様子とを示す図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年３月１６日（２０００．３．１６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】 ２．関連技術の考察 ＪＰ−Ａ−０７ １８３６４９は、印刷回路基板の電極に融剤を均一に塗布す
るための融剤コーティング装置を開示する。この装置は融剤を貯蔵する注射器と
、注射器に接続されるブラシとを含む。ガス圧制御手段がブラシに流れる融剤を
制御する。印刷回路基板はその電極をコーティングするためにブラシの下に運ば
れる。 ＪＰ−Ａ−０７ ０５８４４６は類似の融剤コータを開示する。融剤を含有す
る注射器は、融剤をスポンジまたはブラシアプリケータに導くためのノズルを有
する。アプリケータは印刷回路基板の電極と滑り接触することにより、電極パタ
ーンに融剤をコーティングする。 半導体パッケージングの最も重要な目的は、集積回路チップのもとの設計目的
および意図を支持することである。今日の技術環境においては、単一の半導体チ
ップへ回路の集積を増加させる要求がさらに高まっている。同時に、メモリチッ
プ、マイクロプロセッサチップ、遠距離通信チップ、またはその他あらゆる種類
の半導体チップについて、その性能を上げることが要求されている。チップによ
り多くの回路機能が付加されると、それにつれて相互接続数も劇的に増加する。
集積の増加および性能の向上における最も重要な要素として、最終生産物のコス
ト減少が要求される。
るための融剤コーティング装置を開示する。この装置は融剤を貯蔵する注射器と
、注射器に接続されるブラシとを含む。ガス圧制御手段がブラシに流れる融剤を
制御する。印刷回路基板はその電極をコーティングするためにブラシの下に運ば
れる。 ＪＰ−Ａ−０７ ０５８４４６は類似の融剤コータを開示する。融剤を含有す
る注射器は、融剤をスポンジまたはブラシアプリケータに導くためのノズルを有
する。アプリケータは印刷回路基板の電極と滑り接触することにより、電極パタ
ーンに融剤をコーティングする。 半導体パッケージングの最も重要な目的は、集積回路チップのもとの設計目的
および意図を支持することである。今日の技術環境においては、単一の半導体チ
ップへ回路の集積を増加させる要求がさらに高まっている。同時に、メモリチッ
プ、マイクロプロセッサチップ、遠距離通信チップ、またはその他あらゆる種類
の半導体チップについて、その性能を上げることが要求されている。チップによ
り多くの回路機能が付加されると、それにつれて相互接続数も劇的に増加する。
集積の増加および性能の向上における最も重要な要素として、最終生産物のコス
ト減少が要求される。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年６月１日（２０００．６．１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マスター，ラージ・エヌ アメリカ合衆国、95138 カリフォルニア 州、サン・ノゼ、トゥロウブリッジ・ウェ イ、5772 (72)発明者 グアルダード，マリア・ジィ アメリカ合衆国、95128 カリフォルニア 州、サン・ノゼ、ローレレイ・アベニュ、 2057 (72)発明者 カーン，モハンマド・ズーバイア アメリカ合衆国、95127 カリフォルニア 州、サン・ノゼ、オレンジ・ストリート、 3238 Ｆターム(参考） 5F044 KK01 LL04 QQ01
Claims (9)
- 【請求項１】 フリップチップ構成で半導体チップ（３４２）を組立てる基
板（３００、３０２、３０４、３０６）に融剤を塗布する自動化した方法であっ
て、ストロークのプログラムされたパターンによって基板（３００）に融剤を塗
布することにより融剤／基板表面間の表面張力を克服するブラシ（３２６）を用
いて、基板（３００）に制御された量の融剤を塗布するステップを含む、方法。 - 【請求項２】 ストロークのプログラムされたパターンは、ＣＰＵ（３２０
）のプログラムにより制御される可動機械式ステージ（３２２）に取付けられた
ブラシ（３２６）によって適用される、請求項１に記載の自動化した方法。 - 【請求項３】 ＣＰＵ（３２０）のプログラムは、組立てられる特定の半導
体デバイスに対して経験的に定められる、請求項２に記載の自動化した方法。 - 【請求項４】 ＣＰＵ（３２０）のプログラムは、組立てられる特定の半導
体デバイス上のバンプの融剤カバレッジの均一性と、組立てられる特定の半導体
デバイスの製造スループットの最適化とに基づいて経験的に定められる、請求項
３に記載の自動化した方法。 - 【請求項５】 ブラシ（３２６）から基板（３００）に供される制御された
量の融剤は、組立てられる特定の半導体デバイスに対するＣＰＵ（３２０）のプ
ログラムによって制御されるため、前記方法は繰返し可能でオペレータに依存し
ない、請求項４に記載の自動化した方法。 - 【請求項６】 ＣＰＵ（３２０）のプログラムにより制御される可動機械式
ステージ（３２２）は、ブラシの３方向（３３０、３３２、３３４）の動きを制
御する、請求項５に記載の自動化した方法。 - 【請求項７】 可動機械式ステージ（３２２）は最初に初期の力によってブ
ラシ（３２６）で基板（３００）に接触し、ストロークのプログラムされたパタ
ーンを開始する前にブラシ（３２６）が基板（３００）上のプログラムされた高
さになるまで後退する、請求項６に記載の自動化した方法。 - 【請求項８】 可動機械式ステージ（３２２）は、ストロークのプログラム
されたパターンの間、ブラシ（３２６）から基板（３００）上にプログラムされ
た下向きの力を加える、請求項７に記載の自動化した方法。 - 【請求項９】 プログラムされた下向きの力は、組立てられる特定の半導体
デバイスに対して定められたＣＰＵ（３２０）のプログラムによって制御される
、請求項８に記載の自動化した方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/040,511 US6098867A (en) | 1998-03-17 | 1998-03-17 | Automated brush fluxing system for application of controlled amount of flux to packages |
| US09/040,511 | 1998-03-17 | ||
| PCT/US1999/005924 WO1999048141A1 (en) | 1998-03-17 | 1999-03-17 | Automated brush fluxing system for application of controlled amount of flux to packages |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002507836A true JP2002507836A (ja) | 2002-03-12 |
| JP2002507836A5 JP2002507836A5 (ja) | 2006-04-06 |
Family
ID=21911370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000537254A Pending JP2002507836A (ja) | 1998-03-17 | 1999-03-17 | 制御された量の融剤をパッケージに塗布するための自動化したブラシ融剤処理システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6098867A (ja) |
| EP (1) | EP1064677A1 (ja) |
| JP (1) | JP2002507836A (ja) |
| KR (1) | KR100529746B1 (ja) |
| WO (1) | WO1999048141A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TR200102600T2 (tr) * | 1999-03-10 | 2002-03-21 | Unilever N.V. | Dondurma. |
| US6333210B1 (en) | 2000-05-25 | 2001-12-25 | Advanced Micro Devices, Inc. | Process of ensuring detect free placement by solder coating on package pads |
| US6597444B1 (en) * | 2000-06-28 | 2003-07-22 | Advanced Micro Devices, Inc. | Determination of flux coverage |
| US6709963B1 (en) * | 2000-07-14 | 2004-03-23 | Advanced Micro Devices, Inc. | Method and apparatus for jet printing a flux pattern selectively on flip-chip bumps |
| AU2001281178A1 (en) * | 2000-08-24 | 2002-03-04 | Advanced Micro Devices Inc. | Controlled and programmed deposition of flux on a flip-chip die by spraying |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3841751A (en) * | 1969-06-04 | 1974-10-15 | Xerox Corp | Electrostatic color reproduction method |
| JPS5119710B2 (ja) * | 1972-05-19 | 1976-06-19 | ||
| JPS5496044A (en) * | 1978-01-14 | 1979-07-30 | Toshiba Corp | Developing device of electrostatic latent images |
| JPS5540034A (en) * | 1978-09-12 | 1980-03-21 | Citizen Watch Co Ltd | Flux coating method and coating device for soldering |
| JPS6326261A (ja) * | 1986-03-17 | 1988-02-03 | Alps Electric Co Ltd | プリント基板のフラツクス塗布方法 |
| US4724170A (en) * | 1986-09-02 | 1988-02-09 | The Goodyear Tire & Rubber Company | Apparatus and method for applying cement to an end portion of a flexible strip |
| US5065692A (en) * | 1990-04-30 | 1991-11-19 | At&T Bell Laboratories | Solder flux applicator |
| US5144711A (en) * | 1991-03-25 | 1992-09-08 | Westech Systems, Inc. | Cleaning brush for semiconductor wafer |
| US5328085A (en) * | 1992-08-18 | 1994-07-12 | Precision Dispensing Equipment, Inc. | Apparatus for applying flux |
| US5324406A (en) * | 1992-09-10 | 1994-06-28 | Tosoh Smd, Inc. | Automatic brush plating machine |
| JPH0758446A (ja) * | 1993-08-19 | 1995-03-03 | Toshiba Corp | フラックス塗布装置 |
| JPH07183649A (ja) * | 1993-12-22 | 1995-07-21 | Matsushita Electric Ind Co Ltd | フラックスの塗布装置 |
| US5475889A (en) * | 1994-07-15 | 1995-12-19 | Ontrak Systems, Inc. | Automatically adjustable brush assembly for cleaning semiconductor wafers |
-
1998
- 1998-03-17 US US09/040,511 patent/US6098867A/en not_active Expired - Lifetime
-
1999
- 1999-03-17 WO PCT/US1999/005924 patent/WO1999048141A1/en active IP Right Grant
- 1999-03-17 EP EP99912664A patent/EP1064677A1/en not_active Ceased
- 1999-03-17 JP JP2000537254A patent/JP2002507836A/ja active Pending
- 1999-03-17 KR KR10-2000-7010253A patent/KR100529746B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999048141A1 (en) | 1999-09-23 |
| EP1064677A1 (en) | 2001-01-03 |
| US6098867A (en) | 2000-08-08 |
| KR100529746B1 (ko) | 2005-11-22 |
| KR20010041941A (ko) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050110161A1 (en) | Method for mounting semiconductor chip and semiconductor chip-mounted board | |
| JP6260814B2 (ja) | 電子部品実装方法、電子部品搭載装置および電子部品実装システム | |
| US6537400B1 (en) | Automated method of attaching flip chip devices to a substrate | |
| WO2012160817A1 (ja) | 電子部品実装方法、電子部品搭載装置および電子部品実装システム | |
| KR100592121B1 (ko) | 플립 칩 조립을 위한 무세정 플럭스 | |
| US9543185B2 (en) | Packaging process tools and systems, and packaging methods for semiconductor devices | |
| JP3801674B2 (ja) | 電子部品の実装方法 | |
| JP2002507836A (ja) | 制御された量の融剤をパッケージに塗布するための自動化したブラシ融剤処理システム | |
| US20020092886A1 (en) | Method and apparatus for balling and assembling ball grid array and chip scale array packages | |
| JP3416032B2 (ja) | 接着剤塗布方法、接着剤塗布装置、及び半導体部品実装方法 | |
| US6722553B2 (en) | Controlled and programmed deposition of flux on a flip-chip die by spraying | |
| JPH06168982A (ja) | フリップチップ実装構造 | |
| JP3388152B2 (ja) | 接着剤塗布方法及び接着剤塗布装置 | |
| JP3983300B2 (ja) | バンプの形成方法 | |
| KR100459602B1 (ko) | 범프본더 | |
| JP3374998B2 (ja) | フラツクス塗布方法及びその装置 | |
| US6383891B1 (en) | Method for forming bump and semiconductor device | |
| KR100197858B1 (ko) | 리드 프레임에 스크린 프린트 기법을 이용한 개선된 칩 부착방법 | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| JPH1167825A (ja) | 半導体チップ実装方法及び実装装置 | |
| Riley | Flip-chip advantages for complex electronics in microsystems | |
| JP2000216199A (ja) | 異方性導電ペ―ストを用いた電子部品の接続方法およびそのためのコレット | |
| JPH11111646A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05129372A (ja) | 電子回路部品のマウント方法及びそれに使用する治具 | |
| JPS6376356A (ja) | 自動フイン付け装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090120 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090727 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090918 |