KR100529746B1 - 제어된 양의 융제를 패키지에 도포하는 브러시 플럭싱 자동화 시스템 - Google Patents

제어된 양의 융제를 패키지에 도포하는 브러시 플럭싱 자동화 시스템 Download PDF

Info

Publication number
KR100529746B1
KR100529746B1 KR10-2000-7010253A KR20007010253A KR100529746B1 KR 100529746 B1 KR100529746 B1 KR 100529746B1 KR 20007010253 A KR20007010253 A KR 20007010253A KR 100529746 B1 KR100529746 B1 KR 100529746B1
Authority
KR
South Korea
Prior art keywords
substrate
flux
brush
assembled
chip
Prior art date
Application number
KR10-2000-7010253A
Other languages
English (en)
Other versions
KR20010041941A (ko
Inventor
마스터라엔.
가다도마리아지.
칸모함마드주바이르
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20010041941A publication Critical patent/KR20010041941A/ko
Application granted granted Critical
Publication of KR100529746B1 publication Critical patent/KR100529746B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

기판(300)에 융제를 자동으로 도포하는 방법에 있어서, 상기 기판(300)에 브러시(326)를 이용하여 제어된 양의 융제를 도포함으로써 플립 칩 구성으로 반도체 칩(342)이 상기 기판(300)상에 조립되는 것으로, 상기 브러시(326)는 프로그램된 패턴의 왕복행정에 의해서 상기 기판(300)에 상기 융제를 도포함으로써 그에 의해 상기 융제/기판 표면의 표면 장력을 극복한다. 상기 프로그램된 패턴의 브러시 왕복행정은 조립되는 기판(300)과 칩(342)의 특정 결합에 대한 경험에 의해 결정되는 것으로, 반복가능하고 오퍼레이터에게 의존하지 않는다. 상기 경험적으로 결정되는 프로그램은 또한 조립되는 기판(300)과 칩(342)의 특정 결합을 위해 상기 기판에 도포되는 융제의 양을 결정한다. 상기 경험적으로 결정되는 프로그램은 CPU(320)에 의해 상기 브러시(326)를 동작시키는 기계식 스테이지(322)와 융제 저장소(324)에도 적용된다.

Description

제어된 양의 융제를 패키지에 도포하는 브러시 플럭싱 자동화 시스템{AUTOMATED BRUSH FLUXING SYSTEM FOR APPLICATION OF CONTROLLED AMOUNT OF FLUX TO PACKAGES}
본 발명은 일반적으로 플립 칩 구성(flip chip configulation)으로 반도체 디바이스(semiconductor device)를 조립하는 방법에 관한 것이다. 보다 상세하게는 본 발명은 플립 칩 구성의 반도체 디바이스의 기판에 융제(flux)를 도포하는 방법에 관한 것이다. 보다 더 상세하게는 본 발명은 브러시(brush)의 프로그램된 패턴의 왕복행정(stroke)에 의해 반도체 디바이스의 기판에 제어된 양의 융제를 도포하는 방법에 관한 것이다.
JP-A-07 183649는 인쇄 회로 기판의 전극에 융제를 균등하게 도포하는 융제 피복 장치를 개시한다. 이 장치는 융제를 저장하는 주사기와 주사기에 연결된 브러시로 구성된다. 상기 브러시상의 융제의 흐름은 가스압력 제어수단이 제어한다. 상기 인쇄 회로 기판은 상기 브러시 밑으로 이동되어 상기 기판상의 전극이 피복된다. JP-A-07 058446은 유사한 융제 피복 장치를 개시한다. 융제를 포함하는 주사기는 노즐을 구비하며 융제를 스폰지 또는 브러시 도포기로 인도한다. 상기 도포기는 인쇄 회로 기판의 전극에 슬라이딩 접촉하면서 상기 전극 패턴을 융제로 피복한다. 반도체 패키징(packaging)의 가장 중요한 목적은 집적 회로 칩의 원 설계 목적과 의도를 그대로 유지시켜주는 것이다. 오늘날의 기술 환경에서는, 단일 반도체 칩상에 회로의 집적도를 증가시키는 요구가 꾸준히 증가하고 있다. 그와 동시에 메모리 칩, 마이크로프로세서 칩, 원거리 통신 칩 또는 기타 다른 타입의 반도체 칩에 불문하고, 상기 반도체 칩의 성능도 향상시킬 필요성이 증가하고 있다. 칩에 보다 많은 회로 기능이 부가될수록, 배선의 수가 엄청나게 증가한다. 집적도의 증가와 성능의 개선에서의 가장 중요한 요소는 최종 제품의 제조비용을 감소시키는 것이다.
반도체를 패키징하는 초기의 플립칩 방법은 비싸고, 신뢰할 수 없고, 생산성이 낮고, 수동 조작되는 페이스업 와이어 본딩(face-up wire-bonding) 기술을 대체하기 위한 기술로서 IBM에 의해 1960년 초에 개발된 바 있었다. 그러나, 대부분의 고속 자동 와이어 본딩기가 상기 반도체 산업의 요구를 충족시켰기 때문에, 상기 플립 칩 기술 방법을 향상시키고자 하는 개발 노력이 그다지 크기 않았다. 플립 칩 기술이라함은 상기 활성 칩 표면이 상기 기판을 접하고 있는 한, 상기 배선 재료 및 방법에는 융제를 이용하지 않는 땜납 범프(solder bump), 테이프 자동 본딩(TAB), 와이어 배선, 도전성 폴리머(polymer), 이방성(anisotropic) 도전성 접착제, 금속 범프(metallurgy bump), 순응 범프(compliant bump) 및 가압 접촉부와 같은 각종 배선 재료 및 방법으로 반도체 칩을 기판에 실장하는 것을 말한다.
더 높은 패키지 밀도, 성능 및 배선의 요구와, 페이스-업(face-up) 와이어 본딩 기술의 한계 및 다중 칩 모듈 기술의 사용 증가의 직접적인 결과로서, 상기 플립 칩 기술을 향상시키고 그와 동시에 상기 플립 칩 기술의 제조 비용을 낮추는 것이 필요하게 되었다. 상기 플립 칩 배선은 높은 I/O 밀도 능력과, 작은 외형 및 우수한 전기적 성능때문에 반도체 산업에서 주로 사용되고 있다. 성능과, 신뢰성 및 비용에 대한 요구에 의해 땜납과, 도전성 에폭시와, 경질 금속 범프(예컨데, 금) 및 이방성 도전성 에폭시 배선을 사용하는 다양한 플립 칩 기술이 발전하였다. 상기 재료들 중에서, 땜납은 플립 칩 조립에서 전기 본딩을 형성하는 바람직한 재료로서 여전히 인정되고 있다.
땜납 플립 칩 배선 시스템은 기본적으로 3개의 구성요소로 구성된다. 상기 구성요소로는 칩, 땜납 범프 및 기판이 있다. 우선 상기 범프가 웨이퍼상에 증착되어 리플로우(reflow)된다. 다음에 웨이퍼가 절단되어 칩이 된다. 상기 칩은 기판위에 뒤집어져서 정렬, 접착 및 리플로우된다. 상기 배선의 신뢰성을 향상시키기 위해 언더필(underfill)이 사용될 수 있다. 각각의 상기 구성요소와 이 구성요소들을 조립하는 공정은 배선 시스템의 성능과 비용에 영향을 미친다. 따라서, 성능과 비용은 단순히 상기 배선 조립의 어느 단일 구성요소를 기준으로 할 것이 아니라 상기 배선 시스템 전체를 기준으로 비교되어야 한다.
상기 플립 칩 배선 시스템의 제조에 관련된 재료와 공정은 시스템의 성능을 결정한다. 상기 반도체 디바이스 또는 칩은 실리콘이나 비소화 갈륨(gallium arsenide)일 수 있다. 상기 웨이퍼상의 본딩 패드 금속화는 Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu, 또는 TiW-Au일 수 있다. 상기 범프 재료는 다양한 납을 주성분으로 하거나 납이 없는 땜납 중의 하나일 수 있다. 상기 기판은 실리콘, 산화 알루미늄(alumina), 유리, 또는 다양한 유기 기판 중의 하나일 수 있다. 상기 기판 금속화 재료는 금이나 구리일 수 있다. 언더필은 주로 플립 칩 배선 시스템의 신뢰성을 향상시키기 위해 사용된다. 이들 재료는 상기 땜납 연결부 주위의 칩과 기판 간의 간극에 충전됨으로써 상기 땜납 연결부에 부과되는 열응력을 감소시켜준다.
상기 배선 시스템의 제조에서 사용되는 공정은 더 변화될 수도 있고 또한 도금, 증착, 와이어 범프형성(wire bumping), 분배 및 인쇄와 같은 공정 기술을 포함할 수도 있다. 상기 리플로우 공정은 대기 중에서 융제로 실행되거나 제어된 분위기에서 실행된다. 플립 칩 본딩 공정은 상기 제어 붕괴 칩 본딩(C4)법에 기초한 공정이나 상기 범프의 형태가 상기 본딩 장치에 의해 제어되는 공정을 포함한다.
상기 땜납 플립 칩 배선 시스템의 제조 비용은 제조 공정 기술과 관련된다. 비용 형태의 몇몇 기본 구성요소는 재료비, 공정 단계의 수, 장비 비용, 바닥 면적 및 노동력이다. 공정 단계의 수는 장비 비용과, 바닥 면적 및 노동력에 영향을 주므로 비용에 중요한 영향을 미친다. 공정 단계의 수가 감소될 수록 비용이 작아진다. 비용을 크게 줄이기 위해서는 상기 공정 흐름의 중단을 필요로 하는 수동 공정단계를 자동화 공정 단계로 대체해야 한다.
상기 플립 칩 배선 시스템에서, 상기 기판에 범프가 형성된 후, 그러나 상기 칩이 상기 기판 위에 뒤집어 배치되기 전에 점착성 융제가 상기 기판과 상기 범프에 도포된다. 이 융제는 리플로우 공정이 행해질 때까지 상기 칩을 일정한 장소에 고정하기 위해 필요한 접착력을 제공한다. 상기 기판에 융제를 도포하는 방법은 기판에 수동으로 융제를 바르는 방법과, 다이를 침지 플럭싱(die dip fluxing)하는 방법 또는 기판에 융제를 분무하는 방법을 포함한다. 그러나, 기판에 융제를 수동으로 바르는 공정의 품질은 융제를 바르는 사람의 숙련도, 근무 연한(근무 기간) 등에 달려있다. 예를 들면, 만약 융제가 충분한 두께로 도포되지 않으면, 범프나 패드가 피복되지 않을 것이다. 반대로, 만약 융제가 너무 두꺼우면, 다이는 융제의 비등 운동에 의해 리플로우동안에 기판으로부터 들뜨게 될 것이다. 상기 기판에 융제를 분무하는 공정의 품질은 기판의 재료에 달려있다. 기판 재료/융제 재료가 상이하면, 표면 장력이 상이하므로 융제 재료에 기포가 생기게 된다. 융제 재료의 기포는 상기 배선 조립의 품질에 심각하게 해로운 영향을 끼친다.
따라서, 필요한 것은 기판에 제어된 양의 융제를 자동으로 도포하는 방법과 공정을 제공함으로써 모든 패드나 범프가 균일하게 피복되고 또한 기판 재료의 표면 장력에 의해 악영향을 받지 않도록하는 것이다.
본 발명의 특징이라고 여겨지는 신규한 특성은 첨부된 청구항에 기재된다. 본 발명은 물론 바람직한 사용 모드와 기타 다른 목적과 장점은 하기 도면을 참조하는 실시예의 상세한 설명에 의해 쉽게 이해할 수 있을 것이다.
도 1은 기판 패키지 상에 칩을 페이스 다운으로 부착하는 종래 방법을 도시한 흐름도이다;
도 2는 본 발명에 따른 기판 패키지 상에 칩을 페이스 다운으로 부착하는 방법을 도시한 흐름도이다;
도 3A는 범프를 구비한 상기 기판 패키지상의 영역에 융제를 도포할 준비가된 보트(boat)상의 4 개의 기판 패키지의 평면도이다;
도 3B는 도 3A에 도시된 4 개의 기판 패키지의 측면도를 도시한 것으로, 상기 4개의 패키지 중의 하나에 융제가 브러쉬로 도포되고 있는 모습과 상기 4개의 패키지중 하나에 칩이 부착되려고 하는 모습을 도시한다.
본 발명에 따르면, 상술한 목적과 기타 다른 목적 및 장점은 반도체 칩이 플립 칩 구성으로 조립될 기판상에 융제를 자동으로 도포하는 방법에 의해 이루어질 수 있다. 제어된 양의 융제는 브러시에 의해 기판에 도포되고, 상기 브러시는 융제를 기판에 프로그램된 패턴의 왕복행정으로 도포한다. 상기 브러시는 CPU내의 프로그램에 의해 제어되는 이동 기계식 스테이지에 부착된다. 상기 CPU내의 프로그램은 조립된 기판과 칩의 특정 결합을 위해 경험적으로(emperically) 결정되는 프로그램이다. 상기 경험적으로 결정되는 프로그램은 조립되는 특정 반도체 디바이스상의 범프의 융제 피복의 균일성과 조립되는 특정 반도체 디바이스의 제조 수율의 최적화에 기초한다.
본 발명의 특징에 따르면, 상기 CPU는 브러시의 동작을 3차원으로 제어한다. 상기 브러시는 초기 힘에 의해 기판에 접촉한 다음, 프로그램된 패턴의 왕복행정이 시작되기 전에, 상기 기판 위의 프로그램된 높이에 이를 때까지 후퇴한다.
상기 자동화 프로그램 기계식 도포 방법은 제어된 양의 융제를 기판에 도포함으로써 융제/기판 계면의 표면 장력이 극복되어 소망하는 균일한 두께를 얻을 수 있다. 각 기판/칩/융제 조립을 위한 상기 경험적으로 결정되는 자동화 프로그램 기계식 도포방법은 결국 반복 가능하고 오퍼레이터에 의존하지 않는다.
본 발명은 첨부 도면을 참조하는 하기의 상세한 설명으로부터 더 잘 이해될 수 있다. 하기의 설명으로부터 당업자가 명확하게 알 수 있는 바와 같이, 본 발명을 수행하기 위한 최우량 모드가 본 발명의 일실시예로서 예시적으로 설명된다.
깨닫게 될 바와 같이, 본 발명은 다른 실시예들도 가능하므로 본 발명의 청구 범위를 벗어나지 않는 범위내에서, 다양하게 변경이 가능하다. 따라서, 상기 도면과 상세한 설명은 단지 설명을 위한 것이며 본 발명을 제한하기 위한 것이 아니다.
이제, 본 발명의 특정 실시예를 상세히 설명한다. 상기 실시예는 본 발명을 실시하기 위해 발명자들에 의해 기획된 바람직한 모드이다.
도 1은 플립 칩 구성으로 칩과 기판을 조립하는 종래의 방법을 도시하는 흐름도이다. 도 1에서 단계(100)는 기판이 반도체 제조 기술의 일반적인 방법에 의해 제조되는 것을 나타낸다. 상기 기판은 실리콘과, 산화 알루미늄(세라믹)과, 유리 또는 다양한 유기적 기판 중의 하나일 수 있다. 본딩 패드 또는 땜납 범프는 상기 기판 상에 형성되어, 다이(die)상의 상응하는 구조물들을 전기적으로 연결시킨다. 단계(102)에서 융제를 상기 기판에 브러시에 의해 수동으로 또는 기판의 적절한 부분상에 분무하는 방법에 의해 또는 다이를 융제에 침지하는 것에 의해 도포한다. 주요 품질 문제는 상기 수동 도포 단계에 존재하는데, 이는 융제를 바르는 사람에 따라 도포된 융제의 품질이 변화하기 때문이다. 상기 단계는 지루하기 때문에, 작업자가 융제 도포의 품질을 유지하려는 자세가 상실된다. 또한, 이러한 형태의 일은 이직률이 높으므로 인력의 계속적인 교육이 요구된다. 상기 분무된 융제의 품질은 변동하는데, 이는 상이한 기판마다 그 기판상에서의 융제의 표면 장력이 크게 다르기 때문이다. 어떤 기판 재료의 어떤 경우에는, 기판상에 분무된 융제에 기포가 일고 그 결과로 상기 기판과 범프에 불균일하게 도포된다. 단계(104)에서, 상기 다이는 통상의 다이로서, 실리콘 기판이나 비소화 갈륨 기판상에 형성될 수도 있다. 본딩 패드나 땜납 범프는 상기 다이에 형성되고, 이는 상술된 바와 같은 기판에 형성된 상기 본딩 패드나 범프에 상응한다. 상기 범프 재료는 다양한 납을 주성분으로 하는 또는 납이 없는 땜납일 수 있다. 상기 웨이퍼의 상기 본딩 패드 금속화는 Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu, 또는 TiW-Au일 수 있다. 단계(106)에서, 상기 다이는 플립 칩 구성으로 기판 상에 위치된다. 플립 칩 구성은 활성 표면 영역이 기판상에서 "페이스-다운(face down)"하여 위치된 것이다. 단계(108)에서, 기판/칩 결합을 가열하여 상기 땜납이 리플로우되게 한다. 단계(110)에서 상기 기판/칩 결합은 세정되고, 단계(112)에서 통상의 잔여 제조 공정을 유지한다. 상기 리플로우 단계와, 세정 단계와, 유지 단계는 반도체 패키징 기술에서 일반적인 것이므로, 더 이상 설명하지 않는다.
도 2는 본 발명에 따른 플립 칩 구성으로 칩과 기판을 조립하는 방법을 도시한 흐름도이다. 도 2의 단계(200)에서, 기판은 반도체 제조 기술상의 표준적인 방법으로 형성되는 기판을 나타낸다. 상술한 바와 같이, 상기 기판은 실리콘, 산화 알루미늄(세라믹), 유리, 다양한 유기체 기판중의 하나일 수 있다. 단계(202)에서 융제가 자동 공정에 의해 기판에 도포되고, 상기 자동 공정은 프로그램된 패턴의 브러시 왕복행정에 의해 상기 융제를 기계적으로 도포하는 것이다. 상기 융제의 프로그램된 자동화 기계식 도포 방법은 도 3B와 연관하여 이하에 설명될 것이다. 상기 기판에 융제를 도포하는 상기 프로그램된 자동화 기계식 도포 방법은 도 1과 관련하여 설명된 수동 융제 도포 방법이나 분무에 의한 융제 도포 방법의 문제점을 해결해준다. 융제의 프로그램된 자동화 기계식 도포 방법은 상기 기판과 범프상에 균일한 융제 층을 제공한다. 상기 도포 방법의 품질은 한 기판에서 다음 기판에 이르기까지 동일하게 유지된다. 브러시에 의한 융제의 프로그램된 자동화 기계식 도포 방법은 상이한 기판 재료와 융제의 상호 작용에 의해 발생하는 상이한 표면 장력에 의해 야기되는 기포 문제를 해결해준다. 후술되는 바와 같이, 융제의 상기 프로그램된 자동화 기계식 도포 방법은 프로그램된 패턴의 브러시 왕복행정에 의해 이루어지며, 이 프로그램된 패턴의 브러시 왕복행정은 조립되는 특정 기판과 칩에 대한 경험에 의해 결정된다. 그 밖의 장점은 만약 상이한 기판/칩 결합을 조립하고 싶을 경우, 상기 조립 시스템을 신속하게 재프로그램할 수 있다는 것이다. 단계(204)에서, 상기 다이(칩)는 실리콘 기판이나 비소화 갈륨 기판상에 형성될 수 있다. 상기 다이상의 배선은 범프이거나 패드일 수 있다. 상기 범프 재료는 다양한 납을 주성분으로 하거나 또는 납이 없는 땜납일 수 있다. 상기 웨이퍼의 상기 본딩 패드 금속은 Cr-Cu-Au, TiW-Cu, Ti-Cu, 또는 TiW-Au일 수 있다. 단계(206)에서, 상기 다이는 플립 칩 구성에서 상기 기판상에 위치된다. 플립 칩 구성으로 상기 활성 표면 영역이 상기 기판 상에 "페이스-다운"하여 위치된다. 단계(208)에서, 상기 기판/칩 결합을 가열하여 상기 땜납이 리플로우되게 한다. 단계(210)에서 상기 기판/칩 결합을 세정하고, 단계(212)에서 통상의 잔여 제조 공정에 놓는다. 상기 리플로우 단계와, 세정 단계 및 잔여 단계는 반도체 패키징 기술상에서 일반적인 것이므로 더이상 설명하지 않는다.
도 3A는 4개의 기판 구조(300,302,304,306)의 평면도를 도시한 것으로, 상기 기판 구조(300,302,304,306)는 화살표(310) 방향으로 이동하는 캐리어 또는 보트(308)상에 놓여져 있다. 상기 기판 구조(300,302,304,306)는 동일한 것임이 주목된다. 상기 점(310)으로 나타낸 부분은 상기 기판 재료(312)상의 패드를 나타낸다. 점선(314)은 융제가 도포될 기판상의 경계 영역이다. 사각 구조(316)는 기판 상에 형성된 캐패시터 패드들이다.
도 3B는 도 3A의 상기 4개의 기판 구조(300,302,304,306)와 상기 캐리어(308)의 측면도를 도시한다. 융제 도포 구조물은 참조번호 318로 나타낸다. CPU(중앙 처리 장치)(320)는 기계식 스테이지(322)와 융제의 양을 제어하며, 융제는 융제 저장소(324)로부터 밸브를 통하여 분배된다. 기계식 스테이지(322)는 구조적으로 그에 부착된 브러시(326)를 구비하고 있어, x, y, z 방향(332)으로 브러시를 작동시킨다. z 방향은 기판의 표면으로부터 상하의 방향(330)이다. x 방향은 캐리어가 움직이는 방향(332)이다. y 방향은 지면과 수직하는 방향(334)이다. 융제는 CPU(320)에 의해 제어되는 밸브에 의해 관(336)으로 분배된 다음, 참조 번호 338번에 도시되는 바와 같이 브러시(326) 안으로 분배되거나, 또는 상기 브러시(326) 상에 또는 기판에 직접 분배될 수 있다. 상기 CPU(320)는 기계적 스테이지(322)를 통하여 브러시(326)의 움직임과 융제의 양을 제어하여, 조립되는 상기 특정 기판과 칩에 대해 경험적으로 결정되는 프로그램에 의해 융제 저장소(324)로부터 융제를 분배한다. 상기 경험적으로 생성된 프로그램은 상기 브러시 왕복행정의 패턴과 융제의 양을 결정하기 위한 것으로, 브러시 왕복행정의 패턴은 상기 영역(314) 상에 균일한 융제 층을 형성시키기 위해 결정되야 하고, 상기 융제의 양은 상기 균일한 융제 층을 형성하기 위해 상기 표면에 분배되야 하는 양이 결정되야 한다. 융제 층은 340으로 나타낸다. 반도체 칩(342)이 기판위에 위치되는 모습이 도시된다.
상기 경험적으로 생성된 프로그램은 브러시(326)가 기판의 표면을 향해 이동하는 초기 하향 거리를 결정하고, 브러시(326)가 기판의 표면으로부터 후퇴하는 거리를 결정하고, 또한 브러시가 기판의 표면으로부터의 원하는 거리에 고정되도록 하는데 필요한 힘을 결정한다. 상기 경험적으로 생성된 프로그램은 통상의 상업적으로 사용되고 있는 이용가능한 수 많은 융제 중의 하나를 사용하여 결정될 수 있다. 상기 경험적으로 생성된 프로그램을 결정하는 2가지 주요 기준은 융제의 피복율 및 두께의 균일성 및 상기 공정 수율의 최적화이다. 상이한 융제에 대해서는 상이한 프로그램이 결정될 수 있다.
상기 융제는 일반적으로 점도에 따라 구분되므로 상기 경험적으로 생성된 프로그램을 결정하기 위해 사용되는 융제의 점도의 범위내의 임의의 융제가 이후 조립될 특정 기판/칩의 조립을 위한 도포에 사용될 수 있다. 상기 융제 재료는 일반적으로 알파 메탈스(Alpha Metals), 인디움 코포레이션(Indium Corporation), 케스터(Kester) 및 기타 다른 제조회사로부터 입수할 수 있다. 각 기판/칩 조립을 위한 프로그램을 갖는 주요 장점은 조립 시스템을 한 기판/칩/융제 조립에서 다른 기판/칩/융제 조립으로 신속히 변환시킬 수 있는 것이다.
요약하면, 상기 자동화 프로그램된 기계식 도포 방법의 성과와 장점은 제어된 양의 융제를 기판에 도포함으로써 융제/기판 계면의 표면 장력을 극복하도록 하여 원하는 균일 두께를 얻을 수 있는 것이다. 각 기판/칩/융제 조립에 대해 경험적으로 자동화 프로그램된 기계식 도포 방법은 따라서 반복될 수 있고, 오퍼레이터에 의존하지 않는다.
본 발명의 상술한 실시예는 예시적인 설명을 위해 개시된 것이다. 상기 설명은 본 발명을 개시된 구체 형태로 제한하기 위한 것이 아니다. 상술한 설명에 비추어 다양한 변경이나 수정이 가능하다. 상기 실시예는 본 발명의 원리를 최상으로 설명하기 위해 선택된 것으로, 당업자는 본 발명을 이용하여 특정 사용에 적절한 다양한 실시예와 변형 실시예를 기획하는 것이 가능할 것이다. 상기 모든 그러한 변형과 수정은 공정하고 합법적이고 균등성에 따라 해석할 때 첨부된 청구범위내에 속한다.

Claims (9)

  1. 플립 칩 구성으로 반도체 칩(342)이 기판(300)상에 조립되는 상기 기판(300)에 융제를 자동으로 도포하는 방법에 있어서,
    CPU(320)내의 프로그램에 의해 제어되는 이동 기계식 스테이지(322)에 부착된, 프로그램된 패턴의 복수의 왕복 행정이 적용되는 브러시(326)에 의해 상기 기판(300)에 제어된 양의 융제를 도포하는 단계를 포함하며,
    상기 프로그램은 조립되는 특정 반도체 디바이스상의 범프의 융제 피복의 균일성과 조립되는 상기 특정 반도체 디바이스의 제조 수율의 최적화를 기준으로하여 경험적으로 결정되고,
    상기 프로그램된 패턴의 왕복행정에 의해 융제/기판 표면간의 표면 장력을 극복하고,
    상기 CPU(320)내의 프로그램에 의해 제어되는 상기 이동 기계식 스테이지(322)는 3 차원으로 상기 브러시의 동작을 제어하고,
    상기 이동 기계식 스테이지(322)가 처음에 초기의 힘으로 상기 브러시(326)를 상기 기판(300)에 접촉시키고, 이어서 상기 프로그램된 패턴의 왕복행정을 시작하기 전, 상기 브러시(326)가 상기 기판(300)상의 프로그램된 높이에 이를 때까지 후퇴하는 것을 특징으로 하는 융제 자동 도포 방법.
  2. 제 1 항에 있어서,
    상기 브러시(326)를 통하여 상기 기판(300)상에 도포되는 융제의 제어된 양은 조립되는 상기 특정 반도체 디바이스에 대한 상기 CPU(320)내의 상기 프로그램에 의해 제어되고, 상기 방법은 반복가능하고 오퍼레이터에 의존하지 않는 것을 특징으로 하는 융제 자동 도포 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 이동 기계식 스테이지(322)는 상기 프로그램된 패턴의 왕복행정 동안에, 프로그램된 하향력을 상기 브러시(326)를 통해 상기 기판(300)에 인가하는 것을 특징으로 하는 융제 자동 도포 방법.
  4. 제 3 항에 있어서,
    상기 프로그램된 하향력은 조립되는 상기 특정 반도체 디바이스에 대한 상기 CPU(320)내의 상기 프로그램에 의해 제어되는 것을 특징으로 하는 융제 자동 도포 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR10-2000-7010253A 1998-03-17 1999-03-17 제어된 양의 융제를 패키지에 도포하는 브러시 플럭싱 자동화 시스템 KR100529746B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/040,511 US6098867A (en) 1998-03-17 1998-03-17 Automated brush fluxing system for application of controlled amount of flux to packages
US09/040,511 1998-03-17
US9/040,511 1998-03-17

Publications (2)

Publication Number Publication Date
KR20010041941A KR20010041941A (ko) 2001-05-25
KR100529746B1 true KR100529746B1 (ko) 2005-11-22

Family

ID=21911370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7010253A KR100529746B1 (ko) 1998-03-17 1999-03-17 제어된 양의 융제를 패키지에 도포하는 브러시 플럭싱 자동화 시스템

Country Status (5)

Country Link
US (1) US6098867A (ko)
EP (1) EP1064677A1 (ko)
JP (1) JP2002507836A (ko)
KR (1) KR100529746B1 (ko)
WO (1) WO1999048141A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2363245C (en) * 1999-03-10 2010-08-31 Unilever Plc Ice confection containing antifreeze protein
US6333210B1 (en) 2000-05-25 2001-12-25 Advanced Micro Devices, Inc. Process of ensuring detect free placement by solder coating on package pads
US6597444B1 (en) * 2000-06-28 2003-07-22 Advanced Micro Devices, Inc. Determination of flux coverage
US6709963B1 (en) * 2000-07-14 2004-03-23 Advanced Micro Devices, Inc. Method and apparatus for jet printing a flux pattern selectively on flip-chip bumps
US6722553B2 (en) * 2000-08-24 2004-04-20 Advanced Micro Devices, Inc. Controlled and programmed deposition of flux on a flip-chip die by spraying

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3841751A (en) * 1969-06-04 1974-10-15 Xerox Corp Electrostatic color reproduction method
JPS5119710B2 (ko) * 1972-05-19 1976-06-19
JPS5496044A (en) * 1978-01-14 1979-07-30 Toshiba Corp Developing device of electrostatic latent images
JPS5540034A (en) * 1978-09-12 1980-03-21 Citizen Watch Co Ltd Flux coating method and coating device for soldering
JPS6326261A (ja) * 1986-03-17 1988-02-03 Alps Electric Co Ltd プリント基板のフラツクス塗布方法
US4724170A (en) * 1986-09-02 1988-02-09 The Goodyear Tire & Rubber Company Apparatus and method for applying cement to an end portion of a flexible strip
US5065692A (en) * 1990-04-30 1991-11-19 At&T Bell Laboratories Solder flux applicator
US5144711A (en) * 1991-03-25 1992-09-08 Westech Systems, Inc. Cleaning brush for semiconductor wafer
US5328085A (en) * 1992-08-18 1994-07-12 Precision Dispensing Equipment, Inc. Apparatus for applying flux
US5324406A (en) * 1992-09-10 1994-06-28 Tosoh Smd, Inc. Automatic brush plating machine
JPH0758446A (ja) * 1993-08-19 1995-03-03 Toshiba Corp フラックス塗布装置
JPH07183649A (ja) * 1993-12-22 1995-07-21 Matsushita Electric Ind Co Ltd フラックスの塗布装置
US5475889A (en) * 1994-07-15 1995-12-19 Ontrak Systems, Inc. Automatically adjustable brush assembly for cleaning semiconductor wafers

Also Published As

Publication number Publication date
WO1999048141A1 (en) 1999-09-23
US6098867A (en) 2000-08-08
KR20010041941A (ko) 2001-05-25
EP1064677A1 (en) 2001-01-03
JP2002507836A (ja) 2002-03-12

Similar Documents

Publication Publication Date Title
US10186549B1 (en) Gang bonding process for assembling a matrix of light-emitting elements
US10037966B2 (en) Semiconductor device and manufacturing method therefor
US6995469B2 (en) Semiconductor apparatus and fabricating method for the same
JP2000100851A (ja) 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
US20050110161A1 (en) Method for mounting semiconductor chip and semiconductor chip-mounted board
CA2402082A1 (en) Method of forming an integrated circuit package at a wafer level
US5650667A (en) Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created
US6624060B2 (en) Method and apparatus for pretreating a substrate prior to electroplating
KR100592121B1 (ko) 플립 칩 조립을 위한 무세정 플럭스
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
KR100529746B1 (ko) 제어된 양의 융제를 패키지에 도포하는 브러시 플럭싱 자동화 시스템
US6722553B2 (en) Controlled and programmed deposition of flux on a flip-chip die by spraying
JP3416032B2 (ja) 接着剤塗布方法、接着剤塗布装置、及び半導体部品実装方法
JPH10150069A (ja) 半導体パッケージ及びその製造方法
TW201306142A (zh) 具有保護層的半導體封裝及其製作方法
EP0949668B1 (en) Method for forming bump and semiconductor device
US20030096451A1 (en) Bare chip mounting method and bare chip mounting system
US6383891B1 (en) Method for forming bump and semiconductor device
US9700950B2 (en) Innovative multi-purpose dipping plate
JPH07193097A (ja) フラツクス塗布方法及びその装置
Riley Flip-chip advantages for complex electronics in microsystems
JPH0878475A (ja) 半導体チップの実装方法
Nakamura et al. An approach to the low cost flip-chip technology development with punched-out solder disks by micro-press punching method
JPH05129372A (ja) 電子回路部品のマウント方法及びそれに使用する治具
Valentin FLIP-CHIP TECHNOLOGY–A STEP BEYOND IN SEMICONDUCTOR INDUSTRY

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee