KR20010041941A - 조절된 양의 플럭스를 패키지에 도료하는 자동 브러시플럭싱 시스템 - Google Patents
조절된 양의 플럭스를 패키지에 도료하는 자동 브러시플럭싱 시스템 Download PDFInfo
- Publication number
- KR20010041941A KR20010041941A KR1020007010253A KR20007010253A KR20010041941A KR 20010041941 A KR20010041941 A KR 20010041941A KR 1020007010253 A KR1020007010253 A KR 1020007010253A KR 20007010253 A KR20007010253 A KR 20007010253A KR 20010041941 A KR20010041941 A KR 20010041941A
- Authority
- KR
- South Korea
- Prior art keywords
- flux
- substrate
- brush
- chip
- programmed
- Prior art date
Links
- 230000004907 flux Effects 0.000 title claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 238000000034 method Methods 0.000 claims abstract description 66
- 230000008569 process Effects 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000000576 coating method Methods 0.000 claims abstract description 25
- 239000011248 coating agent Substances 0.000 claims abstract description 12
- 239000003973 paint Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005457 optimization Methods 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 20
- 229910000679 solder Inorganic materials 0.000 description 15
- 239000010931 gold Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005507 spraying Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910004353 Ti-Cu Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4864—Cleaning, e.g. removing of solder
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
기판(300)에 플럭스를 자동으로 도료하는 방법에 있어서, 상기 기판(300)에 브러시(326)를 이용하여 조절된 양의 플럭스를 도료함으로써 플립 칩 배치 내에 반도체 칩(342)이 상기 기판(300) 상에 조합되는 것으로, 상기 브러시(326)는 프로그램된 형태의 공정에서 상기 기판(300)에 상기 플럭스를 도료함으로써 상기 플럭스/기판 표면의 표면 장력을 극복한다. 상기 프로그램된 형태의 브러시 공정은 조합되는 기판(300)과 칩(342)의 특정 결합에 대해 경험적으로 결정되는 것으로, 반복가능하고 독자적인 운영 인자이다. 상기 경험적으로 결정되는 프로그램은 조합되는 기판(300)과 칩(342)의 특정 결합을 위해 상기 기판에 도료되는 플럭스의 양을 결정한다. 상기 경험적으로 결정되는 프로그램은 상기 브러시(326)를 동작시키는 기계식 스테이지(322)에 적용되고 CPU(320)에 의해 플럭스 저장소(324)에 적용된다.
Description
반도체 패키징의 가장 중요한 목적은 집적 회로 칩의 원 설계 목적과 의도를 유지하는 것이다. 오늘날의 기술 여건에서, 단일 반도체 칩으로의 회로 집적도를 증가시킬 필요성을 꾸준히 증가하고 있다. 또한 상기 반도체 칩의 성능을 향상시킬 필요성도 있고, 상기 반도체 칩은 메모리 칩과, 마이크로프로세서 칩과, 원거리 통신 칩이나 다른 반도체 칩도 마찬가지이다. 더 많은 회로 기능이 칩에 부가될수록, 상호연결의 수는 엄청나게 증가한다. 집적도의 증가와 성능의 개선에서의 우선 요소는 최종 물건의 비용을 감소시키는 필요성이다.
반도체를 패키징하는 초기의 플립 칩 방법은 비싸고, 신뢰할 수 없는 낮은-생산성 및 수동 페이스-업 와이어-결합(face-up wire-bonding) 기술을 가능한한 대체하고자 하는 IBM에 의해 1960년 초에 발전되었다. 그러나, 대부분의 고속 자동 와이어 결합기가 상기 반도체 산업의 요구를 충족시켰기 때문에, 상기 플립 칩 기술 방법을 향상시키고자 하는 발전 노력이 폭발적이지 않았다. 플립 칩 기술은 상기 반도체 칩을 기판에 각종 상호연결 물질 및 방법으로 설치하는 것으로 정의되고, 상기 상호연결 물질 및 방법에는 플럭스없는 땜납 범프와, 테이트-자동 결합(TAB)과, 와이어 상호연결선과, 유전체 폴리머와, 비등축 유전체 접착제와, 금속 범프(pump) 및 상기 활성 칩 표면이 상기 기판을 향하고 있는 동안의 압력 접촉이 있다.
패키지 집적화와, 성능과, 상호연결의 상기 높은 요구와, 페이스-업 와이어 결합 기술의 한계 및 다중 칩 모듈 기술의 증가하는 사용법의 직접적인 결과로서, 상기 플립 칩 기술을 향상시키고 동시에 상기 플립 칩 기술의 비용을 낮추는 것이 필요하게 된다. 상기 플립 칩 상호연결은 높은 I/O 집적 용량과, 작은 외형 및 우수한 전기적 성능때문에 상기 반도체 산업에서 주로 사용되고 있다. 성능과, 신뢰도 및 비용에 대한 요구는 땜납과, 유전체 에폭시와 하드 금속 범프(금과 같은) 및 비등축성 유전체 에폭시 상호연결을 사용하는 다양한 플립 칩 기술상의 발전을 낳았다. 상기 물질들 중에서, 땜납은 플립 칩 조합에서 전기적 연결을 형성하는 바람직한 물질로서 인정된다.
땜납 플립 칩 상호연결 시스템은 3개의 기본 구성요소를 본질적으로 구비한다. 상기 구성요소에는 상기 칩, 상기 땜납 범프 및 상기 기판이 속한다. 상기 범프는 웨이퍼상에 먼저 적층되고 리플로어(reflow)된다. 상기 웨이퍼는 잘라져서 칩이 된다. 상기 칩은 기판위에 올려져서 정렬되어 고정되고 리플로잉된다. 하부보충은 상기 상호연결의 신뢰성을 향상시키기 위해 사용될 수 있다. 각각의 상기 구성요소와 상기 구성요소들을 조합하는 공정은 상기 상호연결 시스템의 성능과 비용에 영향을 미친다. 따라서, 상기 성능과 비용은 단순히 상기 상호연결 조합의 어느 단일 구성요소를 기준으로 할 것이 아니라 상기 상호연결 시스템 전체를 기준으로 비교되어야 한다.
상기 플립 칩 상호연결 시스템의 상기 제작에 관련된 상기 물질과 공정이 상기 시스템의 성능을 결정한다. 상기 반도체 디바이스 또는 상기 칩은 실리콘이나 갈륨 비소화물일 것이다. 상기 웨이퍼 상의 결합 패드 금속화는 Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu, 또는 TiW-Au일 것이다. 상기 범프 물질은 Pb를 기반으로 하거나 Pb가 없는 다양한 땜납 중의 하나일 것이다. 상기 기판은 실리콘, 산화 알루미늄, 또는 다양한 유기 기판 중의 하나일 것이다. 상기 기판 금속화는 금이나 구리일 것이다. 하부보충(underfill)은 주로 플립 칩 상호연결 시스템의 신뢰성을 향상시키는 것에 사용된다. 상기 물질은 상기 땜납 연결부 주위의 상기 칩과 상기 기판간의 간극을 채움으로써 상기 땜납 연결부 상의 상기 열응력을 감소시킨다.
상기 상호연결 시스템의 상기 제작에서 사용되는 공정은 변화될 수 있고 도금, 증착과, 와이어 범핑(wire bumping)과, 분배 및 인쇄를 포함하는 공정 기술을 포함한다. 상기 리플로어 공정은 대기 중에서 플럭스로 실행되거나 조절된 상태에서 실행된다. 플립 칩 결합 공정은 상기 조절-붕괴 칩 연결(C4) 접근에 기반을 둔 공정이나 상기 범프의 형태가 상기 결합 장치에 의해 조절되는 공정을 포함한다.
땜납 플림 칩 상호연결 시스템의 제작 비용은 상기 제작 공정 기술과 관련된다. 비용 형태의 몇몇 기본 구성요소는 상기 물질 비용과, 공정 단계의 수와, 장치 비용과, 바닥 면적 및 노동력이다. 공정 단계의 수는 장치 비용과, 바닥 면적 및 노동력에 영향을 끼치므로 상기 비용에 중요한 영향을 미친다. 더 감소된 수의 공정 단계는 더 낮은 비용을 낳는다. 비용상의 중요한 감소는 상기 공정 순서의 중단을 필요로 하는 수동 공정단계가 자동 공정 단계로 대체될 때에 이루어진다.
상기 플림 칩 상호연결 시스템에서, 범프가 상기 기판에 형성된 후와 상기 칩이 상기 기판 위에 올려져서 위치되기 전에 끈끈한 플럭스가 상기 기판과 상기 범프에 도료된다. 상기 플럭스는 상기 리플로어 공정이 일어날 때까지 상기 칩을 고정하기에 필요한 접착력을 제공한다. 상기 기판에 플럭스를 가하는 방법은 상기 기판에 수동으로 상기 플럭스를 바르는 방법과, 다이 딥 플럭싱(die dip fluxing) 또는 상기 기판에 상기 플럭스를 분무하는 방법을 포함한다. 그러나, 상기 기판에 상기 플럭스를 수동으로 바르는 공정의 품질은 상기 플러스를 바르는 사람의 숙련도, 근무 연한(상기 사람이 얼마 동안 일을 하였는가) 등에 달려있다. 예를 들면, 만약 상기 플럭스가 충분한 두께로 도료되지 않으면, 상기 범프나 패드가 덮혀지지 않을 것이다. 또한, 만약 상기 플럭스가 너무 두꺼우면, 상기 다이는 상기 플럭스의 비등 운동에 의해 리플로어동안에 상기 기판으로부터 뜨게 될 것이다. 상기 기판에 상기 플럭스를 분무하는 공정의 품질은 상기 기판의 물질에 달려있다. 다른 기판 물질/플럭스 물질은 다른 표면 장력을 구비하여 상기 플럭스 물질에 거품이 일게 한다. 상기 플럭스 물질의 거품은 상기 산호연결 조합의 품질에 심각하게 해로운 영향을 끼친다.
따라서, 요구되는 것은 상기 기판에 조절된 양의 플럭스를 이루게 하는 기판에 플럭스를 자동으로 도료하는 방법과 공정으로써 모든 패드나 범프가 균일하게 덮히게 되고 상기 기판 물질의 상기 표면 장력의 영향을 받지 않는 것이다.
본 발명은 일반적으로 플립 칩 배열 내에 반도체 디바이스의 조합 방법에 관한 것이다. 보다 상세하게는 본 발명은 플립 칩 배열 내의 반도체 디바이스 내의 상기 기판에 플럭스를 도료하는 방법에 관한 것이다. 보다 더 상세하게는 본 발명은 프로그램된 형태의 공정 동안에 반도체 디바이스 내의 상기 기판에 브러시를 통하여 조절된 양의 플럭스를 도료하는 방법에 관한 것이다.
본 발명의 특징인 신규한 특징은 부가된 청구항에 개시된다. 본 발명은 바람직한 사용 모드, 또한 다른 목적과 장점과 더불어 하기 도면과 함께 읽혀질 때 하기의 실시예의 상세한 설명에 의해 인식될 것이다:
도 1은 기판 패키지 상에 칩을 페이스 다운(face down)으로 부착하는 종래 방법을 도시한 플로우 다이아그램이다;
도 2는 본 발명에 따른 기판 패키지 상에 칩을 페이스 다운으로 부착하는 방법을 도시한 플로우 다이아그램이다;
도 3a는 범프를 구비한 상기 기판 패키지 상에 영역에 플럭스를 도료할 준비가된 보트(boat) 상의 4 개의 기판 패키지의 평면도이다;
도 3b는 도 3a에 도시된 상기 4 개의 기판 패키지의 측면도를 도시한 것으로, 플럭스가 상기 4개의 패키지 중의 하나에 도료될 준비가 된 상기 4개의 패키지와 칩의 하나에 도료되는 것을 도시한다.
본 발명에 따르면, 상술한 목적과 다른 목적 및 장점이 반도체 칩이 플립 칩 배열로 조합된 기판상에 플럭스를 자동으로 도료하는 방법의 의해 이루어질 수 있다. 조절된 양의 플럭스는 브러시에 의해 상기 기판에 도료되고, 상기 브러시는 상기 플럭스를 상기 기판에 프로그램된 형태의 공정으로 도료한다. 상기 브러시는 CPU 내의 프로그램에 의해 제어되는 이동 기계식 스테이지에 부착된다. 상기 CPU 내의 상기 프로그램은 조합된 기판과 칩의 상기 분명한 결합을 위해 결정되는 경험적인 결정 프로그램이다. 상기 경험적인 결정 프로그램은 조합된 상기 분명한 반도체 디바이스상의 범프의 균일한 플럭스 피복과 조합된 상기 분명한 반도체 디바이스의 제작 처리 능력의 최적화에 의존한다.
본 발명의 특징에 따르면, 상기 CPU는 상기 브러시의 동작을 3차원으로 제어한다. 상기 브러시는 초기 힘으로 상기 기판에 접촉하게 되고 상기 프로그램된 형태의 공정이 시작되기 전에 상기 기판 위의 프로그램된 높이에 이를 때까지 중지된다.
상기 자동 프로그램 기계식 도료 방법은 조절된 양의 플럭스를 상기 기판에 도료함으로써 상기 플럭스/기판 인터페이스의 상기 표면 장력을 극복하고 바람직한 균일한 두께를 이루게 한다. 각 기판/칩/플럭스 조합을 위한 상기 경험적인 결정 자동 프로그램 기계식 도료방법은 반복 가능하고 독립적인 운영 인자이다.
본 발명은 도면과 연관되어 하기의 상세한 설명에서 더 잘 개시된다. 하기의설명으로부터 당해 기술 분야에 종사하는 자에게 명확하게 개시되고, 본 발명을 수행하는 바람직한 실시예에 의해 본 발명의 일실시예가 도시되고 설명된다.
본 발명은 다른 실시예들가 가능하고 다른 여러 경우는 본 발명의 범위를 벗어나지 않은 상태로, 다양한 명확한 특징을 가진 변형이 가능하다. 따라서, 상기 도면과 상세한 설명은 그 성질상 설명적으로 간주되고 제한적으로 여겨져서는 안된다.
본 발명의 명확한 실시예가 자세하게 만들어지고, 상기 실시예는 발명자들에 의해 본 발명을 실시하기 위해 의도된 바람직한 실시예를 설명한다.
도 1은 플립 칩 배열에서 칩과 기판을 조합하는 종래의 방법을 도시하는 플로우 다이아그램이다. 도 1은 기판을 도시하고, 상기 기판은 반도체 제작 기술에서 일반적인 방법에 의해 만들어진 것을 단계(100)에서 나타낸다. 상기 기판은 실리콘과, 산화 알루미늄(세라믹)과, 유리 또는 다양한 유기적 기판 중의 하나일 것이다. 결합 패드 또는 땜납 범프는 상기 기판 상에 형성되고, 상기 기판은 다이(die) 상의 대응 구조에 전기적으로 연결된다. 단계(102)에서 플럭스는 상기 기판에 수동으로 상기 기판의 적절한 부분상에 상기 플럭스는 바르거나 분무하는 방법에 의해서나 상기 다이를 상기 플럭스에 적시는 것에 의해 상기 기판에 도료된다. 주요 품질 문제는 상기 수동 도료 단계에 존재하고, 이는 상기 도료된 플럭스의 품질은 상기 플럭스를 바르는 사람에 따라 변화하기 때문이다. 상기 단계는 지루하기 때문에, 작업자는 상기 플럭스 도료의 품질을 유지하려는 동기를 상실한다. 또한, 상기 일 형태의 이동률이 높고 인력의 계속적인 교육이 요구된다. 상기 분무된 플럭스의 품질은 변동되는 데, 이는 다른 기판 상에 플럭스의 상기 표면 장력이 크게 변하기 때문이다. 기판 물질의 어떤 경우에는, 플럭스상의 분무된 플럭스 상에 거품이 일고 그 결과로 상기 기판과 범프에 불균일하게 도료된다. 단계(104)에서, 상기 다이는 일반적인 다이이고 실리콘 기판이나 갈륨 비소화물 기판상에 형성될 수 있다. 결합 패드나 땜납 범프는 상기 다이에 형성되고, 상술된 상기 기판에 형성된 상기 결합 패드나 범프와 같다. 상기 범프 물질은 다양한 Pb-기반으로 하는 또는 Pb-없는 땜납일 수 있다. 상기 웨이퍼의 상기 결합 패드 금속은 Ni-Au, Cr-Cu-Au, TiW-Cu, Ti-Cu, 또는 TiW-Au일 수 있다. 단계(106)에서, 상기 다이는 플립 칩 배열의 상기 기판 상에 위치된다. 플립 칩 배열 내의 상기 활성 표면 영역이 상기 기판상에 "페이스-다운(face-down)"으로 위치된다. 단계(108)에서, 상기 기판/칩 결합은 가열됨으로써 상기 땜납이 리플로어되게 한다. 단계(110)에서, 상기 기판/칩 결합은 제거되고, 단계(112)에서 일반적 잔여 제작 공정으로 유지된다. 상기 리플로어 단계와, 제거 단계와, 유지 단계는 반도체 패키징 기술에서 기준이 되는 것이어서, 더 이상 설명하지 않는다.
도 2는 본 발명에 따른 플립 칩 배열 내의 칩과 기판을 조합하는 방법을 도시한 플로우 다이아그램을 도시한다. 도 2의 단계(200)에서, 기판은 반도체 제작 기술상의 일반적인 방법으로 형성된다. 상술한 바와 같이, 상기 기판은 실리콘, 산화 알루미늄(세라믹), 유리, 다양한 유기체 기판중의 하나일 수 있다. 단계(202)에서 상기 플럭스는 자동 공정에 의해 상기 기판에 도료되고, 상기 자동 공정은 프로그램된 형태의 브러시 공정에서 상기 플럭스를 기계적으로 바르는 것이다. 상기 플럭스의 프로그램된 자동 기계식 도료방법는 도 3b와 연결하여 개시될 것이다. 상기 기판에 플럭스를 도료하는 상기 프로그램된 자동 기계식 도료방법은 도 1과 연결하여 개시된 수동 플럭스 도료 방법이나 분무에 의한 플럭스 도료 방법의 문제점을 해결한다. 플럭스의 프로그램된 자동 기계식 도료 방법은 상기 기판과 범프상에 균일한 플럭스 층을 제공한다. 상기 도료 방법의 품질은 한 기판에서 다음 기판에 이르기까지 동일하게 유지된다. 브러시에 의한 플럭스의 프로그램된 자동 기계식 도료 방법은 다른 기판 물질과 상기 플럭스의 상호 작용에 의해 발생하는 상기 다른 표면 장력에 의해 야기되는 거품 문제를 해결한다. 하기에서는, 플럭스의 상기 프로그램된 자동 기계식 도료 방법은 프로그램된 형태의 브러시 공정에 의해 이루어지고, 상기 프로그램된 형태의 브러시 공정은 결합된 특정 기판과 칩을 위해 경험적으로 결정된다. 다른 장점은 상기 조합 시스템은 만약 다른 기판/칩 결합을 조합하기를 원한다면 신속하게 재프로그램될 수 있다. 단계(204)에서, 상기 다이(칩)은 실리콘 기판이나 갈륨 비소화물 기판상에 형성될 수 있다. 상기 다이상의 상호연결은 범프이거나 패드일 것이다. 상기 범프 물질은 다양한 Pb-기반의 또는 Pb-없는 땜납일 것이다. 상기 웨이퍼의 상기 결합 패드 금속은 Cr-Cu-Au, TiW-Cu, Ti-Cu, 또는 TiW-Au일 것이다. 단계(206)에서, 상기 다이는 플립 칩 배열 내의 상기 기판상에 위치된다. 플립 칩 배열 내의 상기 활성 표면 영역이 상기 기판으로 "숙이게(face-down)" 위치된다. 단계(208)에서, 상기 기판/칩 결합은 가열되어 상기 땜납이 리플로어되게 한다. 단계(210)에서 상기 기판/칩 결합은 제거되고, 단계(212)에서 일반적인 잔여 제작 공정으로 유지된다. 상기 리플로어 단계와, 제거 단계 및 유지 단계는 반도체 패키징 기술상에서 일반적이므로 더이상 설명하지 않는다.
도 3a는 4개의 기판 구조(300), (302), (304), (306)의 평면도를 도시한 것으로, 상기 기판 구조(300), (302), (304), (306)는 화살표(310) 방향으로 이동하는 캐리어 또는 보트(308)상에 놓여져 있다. 상기 기판 구조(300), (302), (304), (306)는 동일한 것이다. 상기 도트(310)는 상기 기판 물질(312) 상의 상기 패드를 의미한다. 상기 점선(314)은 플럭스가 도료될 상기 기판상의 영역의 경계이다. 상기 사각 구조(316)는 상기기판 상에 형성된 캐패시터 패드이다.
도 3b는 도 3a의 상기 4개의 기판 구조(300, 302, 304, 306)와 상기 캐리어(308)의 측면도를 도시한다. 플럭스 도료 구조는 (318)에서 도시된다. CPU(중앙 처리 장치)(320)는 상기 기계식 스테이지(322)와 플럭스의 양을 제어하고, 상기 플럭스는 상기 플럭스 저장소(324)로부터 밸브를 통하여 분배된다. 상기 기계식 스테이지(322)는 구조적으로 부착된 브러시(326)를 구비하고 x, y, z 방향(332)으로 상기 브러시를 작동시킨다. 상기 z 방향은 상기 기판의 표면으로부터 상하(330)의 방향이다. 상기 x 방향은 상기 캐리어가 움직이는 방향(332)이다. 상기 y 방향은 상기 페이퍼(paper)의 평면의 입출입 방향(334)이다. 상기 플럭스는 상기 CPU(320)에 의해 제저되는 밸브에 의해 튜브(336)로 분배되어, 상기 브러시(326)로 분배되거나(338), 또는 상기 브러시(326)로 분배되거나 직접 상기 기판으로 분배된다. 상기 CPU(320)는 상기 기계적 스테이지(322)를 통하여 상기 부러시(326)의 움직임과 플럭스의 양을 제어하고, 상기 플럭스는 조합되는 상기 특정 기판과 칩에 대해 경험적으로 결정되는 프로그램에 의해 상기 플럭스 저장소(324)로부터 분배된다. 상기 경험적으로 생성된 프로그램은 상기 브러시 공정의 형태와 플럭스의 양을 결정하고, 상기 브러시 공정은 상기 영역(314) 상에 균일한 플럭스 층을 형성시키기 위한 것이고, 상기 플럭스는 상기 균일한 플럭스 층을 형성하기 위해 상기 표면에 분배되는 것이다. 상기 플럭스 층은 (340)이다. 반도체 칩(342)는 상기 기판에 위치된 모습이다.
상기 경험적으로 생성된 프로그램은 상기 브러시(326)이 상기 기판의 표면으로 향해 이동하는 상기 초기 하향 거리를 결정하고, 상기 브러시(326)이 상기 기판의 표면으로부터 떨어진 간격(back off)을 결정하고, 또한 상기 브러시를 상기 기판의 표면으로부터의 원하는 거리에 고정하기 위해 요구되는 힘을 결정한다. 상기 경험적으로 생성된 프로그램은 일반적으로 상업적으로 사용되는 이용가능한 수 많은 플럭스 중의 하나를 사용하도록 결정된다. 상기 경험적으로 생성된 프로그램을 결정하는 2개의 주요 기준은 상기 플럭스 도료 및 두께의 균일성, 및 상기 공정 전체의 최적화이다. 다른 프로그램은 다른 플럭스를 위해 결정될 수 있다.
상기 플럭스는 일반적으로 점도에 따라 구분되고 상기 경험적으로 생성된 프로그램을 결정하도록 된 상기 플럭스의 점도의 범위내의 어느 플럭스든지 조합될 상기 특정 기판/칩의 조합을 위한 이후의 도료에 사용될 수 있다. 상기 플럭스 물질은 일반적으로 알파 메탈스(Alpha Metals), 인디움 코포레이션(Indium Corporation), 케스터(Kester) 및 다른 제조회사로부터 생산된다. 각 기판/칩 조합을 위한 프로그램을 구비하는 장점은 상기 조합 시스템은 일 기판/칩 조합/플럭스에서 타 기판/칩/플럭스 조합으로 신속히 변환될 수 있다.
따라서, 상기 자동 프로그램된 기계식 도료 방법의 효과와 장점은 제어된 양의 플럭스를 상기 기판에 도료시킴으로써 상기 플럭스/기판 인터페이스의 상기 표면 장력을 극복하여 원하는 균일한 두께를 이룰 수 있다. 각 기판/칩/플럭스 조합에 대한 상기 경험적으로 자동 프로그램된 기계식 도료방법은 반복될 수 있고, 독자적인 운영 인자이다.
본 발명의 상기 실시예의 이어진 설명은 도시와 설명으로 위해 개시된 것이다. 상기 설명은 본 발명을 개시된 명확한 형태로 제한하는 것이 아니다. 더 나은 교육의 관점에서 자명한 변형이나 수정이 가능하다. 상기 실시예는 본 발명의 원리의 가장 좋은 도시및 실용적인 도료 방법을 제공하도록 선택되고 개시된 것으로, 그럼으로써 본 발명의 기술 분야에 종사하는 사람이 본 발명을 이용하여 특정 사용에 적절한 다양한 실시예와 변형이 가능하도록 한다. 상기 모든 변형과 수정은 보정된 청구범위가 공정하고 합법적이고 균등한 범위에 따라 해석된 때 상기 보정된 청구범위에 의해 결정된 본 발명의 범위내에 있다.
Claims (9)
- 반도체 칩(342)이 플립 칩 배치로 기판(300, 302, 304, 306)상에 조합되는 상기 기판(300, 302, 304, 306)에 플럭스의 자동 도료 방법에 있어서, 상기 방법은 브러시(326)를 통하여 상기 기판(300)에 조절된 양의 플럭스를 도료하는 단계를 포함하고, 상기 브러시(326)는 프로그램된 형태의 공정에서 상기 플럭스를 상기 기판(300)에 도료하고 플럭스/기판 표면간의 표면 장력을 극복하는 것을 특징으로 하는 플럭스 자동 도료 방법.
- 제 1 항에 있어서,상기 프로그램된 형태의 공정은 CPU(320) 내의 프로그램에 의해 제어된 이동 기계식 스테이지(322)에 부착된 브러시(326)에 의해 적용되는 것을 특징으로 하는 플럭스 자동 도료 방법.
- 제 2 항에 있어서,상기 CPU(320)내의 상기 프로그램은 조합되는 특정 반도체 디바이스에 대해 경험적으로 결정되는 것을 특징으로 하는 플럭스 자동 도료 방법.
- 제 3 항에 있어서,상기 CPU(320) 내의 상기 프로그램은 조합되는 상기 특정 반도체 디바이스상의 범프의 플럭스 도료의 균일성과 조합되는 상기 특정 반도체 디바이스의 전체 제조 공정의 최적화를 기준으로 하여 경험적으로 결정되는 것을 특징으로 하는 플럭스 자동 도료 방법.
- 제 4 항에 있어서,상기 브러시(326)를 통하여 상기 기판(300)상에 도료되는 조절된 플럭스의 양은 조합되는 상기 특정 반도체 디바이스에 대한 상기 CPU(320) 내의 상기 프로그램에 의해 제어되고, 상기 방법은 반복가능하고 독자적인 운영 인자인 것을 특징으로 하는 플럭스 자동 도료 방법.
- 제 5 항에 있어서,상기 CPU(320) 내의 상기 프로그램에 의해 제어된 상기 이동 기계식 스테이지(322)는 3 차원으로 상기 브러시의 동작을 제어하는 것을 특징으로 하는 플럭스 자동 도료 방법.
- 제 6 항에 있어서,상기 이동 기계식 스테이지(322)는 상기 브러시(326)가 상기 프로그램된 형태의 공정을 시작하기 전에 상기 기판(300)상의 프로그램된 높이에 있을 때까지 상기 기판(300)과 상기 브러시(326)를 사용하여 개시 힘과 떨어진 간격으로 처음에 접촉하는 것을 특징으로 하는 플럭스 자동 도료 방법.
- 제 7 항에 있어서,상기 이동 기계식 스테이지(322)는 상기 프로그램된 형태의 공정 동안에 상기 브러시(326)를 통하여 상기 기판(300)상으로 프로그램된 하향 힘을 가하는 것을 특징으로 하는 플럭스 자동 도료 방법.
- 제 8 항에 있어서,상기 프로그램된 하향 힘은 조합되는 상기 특정 반도체 디바이스에 대해 결정된 상기 CPU(320) 내의 상기 프로그램에 의해 제어되는 것을 특징으로 하는 플럭스 자동 도료 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/040,511 US6098867A (en) | 1998-03-17 | 1998-03-17 | Automated brush fluxing system for application of controlled amount of flux to packages |
| US9/040,511 | 1998-03-17 | ||
| US09/040,511 | 1998-03-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010041941A true KR20010041941A (ko) | 2001-05-25 |
| KR100529746B1 KR100529746B1 (ko) | 2005-11-22 |
Family
ID=21911370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-7010253A KR100529746B1 (ko) | 1998-03-17 | 1999-03-17 | 제어된 양의 융제를 패키지에 도포하는 브러시 플럭싱 자동화 시스템 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6098867A (ko) |
| EP (1) | EP1064677A1 (ko) |
| JP (1) | JP2002507836A (ko) |
| KR (1) | KR100529746B1 (ko) |
| WO (1) | WO1999048141A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TR200102600T2 (tr) * | 1999-03-10 | 2002-03-21 | Unilever N.V. | Dondurma. |
| US6333210B1 (en) | 2000-05-25 | 2001-12-25 | Advanced Micro Devices, Inc. | Process of ensuring detect free placement by solder coating on package pads |
| US6597444B1 (en) * | 2000-06-28 | 2003-07-22 | Advanced Micro Devices, Inc. | Determination of flux coverage |
| US6709963B1 (en) * | 2000-07-14 | 2004-03-23 | Advanced Micro Devices, Inc. | Method and apparatus for jet printing a flux pattern selectively on flip-chip bumps |
| AU2001281178A1 (en) * | 2000-08-24 | 2002-03-04 | Advanced Micro Devices Inc. | Controlled and programmed deposition of flux on a flip-chip die by spraying |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3841751A (en) * | 1969-06-04 | 1974-10-15 | Xerox Corp | Electrostatic color reproduction method |
| JPS5119710B2 (ko) * | 1972-05-19 | 1976-06-19 | ||
| JPS5496044A (en) * | 1978-01-14 | 1979-07-30 | Toshiba Corp | Developing device of electrostatic latent images |
| JPS5540034A (en) * | 1978-09-12 | 1980-03-21 | Citizen Watch Co Ltd | Flux coating method and coating device for soldering |
| JPS6326261A (ja) * | 1986-03-17 | 1988-02-03 | Alps Electric Co Ltd | プリント基板のフラツクス塗布方法 |
| US4724170A (en) * | 1986-09-02 | 1988-02-09 | The Goodyear Tire & Rubber Company | Apparatus and method for applying cement to an end portion of a flexible strip |
| US5065692A (en) * | 1990-04-30 | 1991-11-19 | At&T Bell Laboratories | Solder flux applicator |
| US5144711A (en) * | 1991-03-25 | 1992-09-08 | Westech Systems, Inc. | Cleaning brush for semiconductor wafer |
| US5328085A (en) * | 1992-08-18 | 1994-07-12 | Precision Dispensing Equipment, Inc. | Apparatus for applying flux |
| US5324406A (en) * | 1992-09-10 | 1994-06-28 | Tosoh Smd, Inc. | Automatic brush plating machine |
| JPH0758446A (ja) * | 1993-08-19 | 1995-03-03 | Toshiba Corp | フラックス塗布装置 |
| JPH07183649A (ja) * | 1993-12-22 | 1995-07-21 | Matsushita Electric Ind Co Ltd | フラックスの塗布装置 |
| US5475889A (en) * | 1994-07-15 | 1995-12-19 | Ontrak Systems, Inc. | Automatically adjustable brush assembly for cleaning semiconductor wafers |
-
1998
- 1998-03-17 US US09/040,511 patent/US6098867A/en not_active Expired - Lifetime
-
1999
- 1999-03-17 WO PCT/US1999/005924 patent/WO1999048141A1/en active IP Right Grant
- 1999-03-17 EP EP99912664A patent/EP1064677A1/en not_active Ceased
- 1999-03-17 JP JP2000537254A patent/JP2002507836A/ja active Pending
- 1999-03-17 KR KR10-2000-7010253A patent/KR100529746B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002507836A (ja) | 2002-03-12 |
| WO1999048141A1 (en) | 1999-09-23 |
| EP1064677A1 (en) | 2001-01-03 |
| US6098867A (en) | 2000-08-08 |
| KR100529746B1 (ko) | 2005-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6190940B1 (en) | Flip chip assembly of semiconductor IC chips | |
| US4750666A (en) | Method of fabricating gold bumps on IC's and power chips | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| US20060246706A1 (en) | Conductive bump structure for semiconductor device and fabrication method thereof | |
| US20050110161A1 (en) | Method for mounting semiconductor chip and semiconductor chip-mounted board | |
| US5650667A (en) | Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created | |
| JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
| KR20040004761A (ko) | 웨이퍼 단계에서 집적 회로를 형성하는 방법 | |
| US6941957B2 (en) | Method and apparatus for pretreating a substrate prior to electroplating | |
| KR20020059851A (ko) | 웨이퍼 레벨에서 형성된 집적 회로 패키지 | |
| US6103549A (en) | No clean flux for flip chip assembly | |
| JP5018155B2 (ja) | 配線基板、電子部品の実装構造、及び半導体装置 | |
| KR20010060183A (ko) | Ｉｃ 디바이스 패키지 제조 방법 | |
| US7951648B2 (en) | Chip-level underfill method of manufacture | |
| US5988485A (en) | Flux cleaning for flip chip technology using environmentally friendly solvents | |
| KR20010041941A (ko) | 조절된 양의 플럭스를 패키지에 도료하는 자동 브러시플럭싱 시스템 | |
| US6945447B2 (en) | Thermal solder writing eutectic bonding process and apparatus | |
| US6722553B2 (en) | Controlled and programmed deposition of flux on a flip-chip die by spraying | |
| US7084011B2 (en) | Forming a chip package having a no-flow underfill | |
| TWI460796B (zh) | 具有保護層的半導體封裝及其製作方法 | |
| US6673652B1 (en) | Underfilling method for a flip-chip packaging process | |
| US20060084199A1 (en) | Processing method during a package process | |
| Riley | Flip-chip advantages for complex electronics in microsystems | |
| KR200292328Y1 (ko) | 반도체 패키지 | |
| KR100641510B1 (ko) | 범프드 서브스트레이트를 이용한 패키징 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121019 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141022 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161019 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |