JP2002369511A - スイッチング電源用集積回路 - Google Patents
スイッチング電源用集積回路Info
- Publication number
- JP2002369511A JP2002369511A JP2001173538A JP2001173538A JP2002369511A JP 2002369511 A JP2002369511 A JP 2002369511A JP 2001173538 A JP2001173538 A JP 2001173538A JP 2001173538 A JP2001173538 A JP 2001173538A JP 2002369511 A JP2002369511 A JP 2002369511A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- voltage
- integrated circuit
- power
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
イッチング電源用集積回路を可能にする。 【解決手段】 本発明は電源トランスの一次側巻線とア
ース間にドレイン電極とソース電極が接続されたパワー
MOSトランジスタ41の前記ドレイン電極に、センサ
ーMOSトランジスタ42のソース電極を接続し、前記
センサーMOSトランジスタ42に流れる電流を検出す
る検出抵抗47と、該検出抵抗47に生じる検出電圧に
て制御され前記パワーMOSトランジスタ41を制御す
る制御MOSトランジスタ48とを有するオフドライバ
ー制御集積回路とを接して設けることである。
Description
機あるいは音響機器等の電源に用いられるスイッチング
電源用集積回路に関する。
の電源に用いられるスイッチング電源回路として、一般
的にチョツパー方式と呼ばれるオンラインスイッチング
電源回路とオフラインスイッチング電源回路とがある。
前記オフラインスイッチング電源回路にはフライバック
方式スイッチング電源回路とフォワード方式スイッチン
グ電源回路がある。
路は一次側のパワートランジスタがオンした後オフした
ときに、二次側に電流(電力)を供給する方式で、自励
方式と他励方式及び擬似共振方式がある。前記自励方式
は発振器を半導体回路自体では持たず、L又はCにて発
振動作をするもので、代表例としてリンギング・チョー
ク・コンバータ(RCC)方式スイチング電源回路があ
る。
路の基本的回路図で、希望する入力電圧範囲に対して、
必要なDC電圧及びDC電流を出力できる。整流回路1
は商業電源からのAC電圧を整流し、前記整流された直
流電圧を平滑コンデンサ2で平滑する。電源トランス3
は一次側巻線4と二次側巻線5及び補助側巻線6を有す
る。前記一次側巻線4の一端にはパワーMOSトランジ
スタ7のドレインが接続され、検出抵抗8を介しアース
され、又一次側巻線4間にスナバー回路9が接続されて
いる。
た時に動作する誤差増幅器12が接続されている。前記
誤差増幅器12はトランジスタ13、該トランジスタ1
3に接続されたホトカプラ14を構成する発光ダイオー
ド15、抵抗16、17、18等よりなる。
サ22とを直列接続したオンラインドライブ回路20、
オフ制御器24及び前記ホトカプラ14を構成するホト
トランジスタ25が接続されている。
で整流し、前記整流された直流電圧は平滑コンデンサ2
で平滑される。平滑された直流電圧は起動抵抗10を介
してパワーMOSトランジスタ7加わり、該パワーMO
Sトランジスタ7をオンさせ起動動作を開始する。前記
パワーMOSトランジスタ7がオンさると、電源トラン
ス3の一次側巻線4に矢印方向に電流が流れる。
巻線6に矢印方向の電流が流れる。前記補助側巻線6か
ら生じる電圧は、パワーMOSトランジスタ7がオンし
ている時に発生するように巻線が巻かれているため、一
次巻線4の巻数NP1に比例した電圧が発生する。電源
トランス3を理想的パルストランスと想定すると、補助
側巻線6に発生する電圧NDは ND=Vin×ND1/NP1 となる。尚、Vinは入力電圧、ND1は補助側巻線6
の巻数である。このようにしてパワーMOSトランジス
タ7がオンした時に生じる巻線電圧を利用して、正帰還
により十分なゲート電圧が供給される。
ることにより検出抵抗8にて検出される電圧とホトカプ
ラ14のホトトランジスタ25との合計電圧が所定電圧
以上となるとオフ制御器24がオンされる。前記オフ制
御器24がオンされると、パワーMOSトランジスタ7
のゲート電圧が減少し、前記パワーMOSトランジスタ
7はオフされる。
ることにより電源トランス3の二次側巻線5には矢印と
逆方向の電流が流れ、ダイオード26を介して負荷が接
続される出力ピン端子27、27に負荷電圧を供給す
る。このとき補助側巻線6にも反矢印方向の電流が流
れ、前記二次側巻線5への電流が流し終わったときに、
補助側巻線6にリンギング電圧が生じ、このリンギング
電圧によりパワーMOSトランジスタ7を再びオンす
る。斯かる動作を繰り返し、整流回路1から得られた直
流電圧を適当な電圧にコンバートして出力ピン端子2
7、27に負荷電圧を供給する。
高くなると、誤差増幅器12のトランジスタ13がオン
し発光ダイオード15を発光させる。発光ダイオード1
5が発光されると、発光された光を受けホトトランジス
タ25の抵抗値が低下しオフ制御器24をオンさせ、パ
ワートランジスタ7のゲートへの電圧を減少し、前記パ
ワーMOSトランジスタ7を制御し、負荷回路に過電圧
が加わるのを防止する。
では、パワーMOSトランジスタ7に流れる電流を検出
し、前記パワーMOSトランジスタ7に過電流が流れる
のを防止することも行われる。
回路の回路図で、前記パワーMOSトランジスタ7の制
御と共に過電流の防止を行う制御部30を有する。前記
制御部30はワンチップで形成されて、さらに前記パワ
ーMOSトランジスタ7を同一基板に取付け複合素子2
9としている。前記制御部30は制御トランジスタ3
1、32とエナーダイオード33、34、35、36及
び遅延回路を構成するトランジスタ37及びダイオード
38等よりなる。
を整流回路1で整流し、前記整流された直流電圧は平滑
コンデンサ2で平滑される。平滑された直流電圧は起動
抵抗10を介してDelay端子より制御部30に加わ
る。前記制御部30に加えられた直流電圧は最初コンデ
ンサ39を介して遅延回路のダイオード38を逆方向に
バイアスする。従って前記ダイオード38は暫時オフす
るためパワーMOSトランジスタ7のゲート電極に加わ
ることはない。
ダイオード38はオンする。又この時制御トランジスタ
31、32がオフされているため、前記制御部30に加
えられた直流電圧はパワーMOSトランジスタ7のゲー
トに加わり、前記パワーMOSトランジスタ7をオンさ
せ起動動作を開始する。前記パワーMOSトランジスタ
7がオンさると、電源トランス3の一次側巻線4はDr
ain端子を経てパワートランジスタ7のソース・ドレ
イン電極そしてSource端子を介して閉回路が形成
され、前記一次側巻線4に矢印方向に電流が流れる。
巻線6に矢印方向の電流が流れる。前記補助側巻線6か
ら生じる電圧は、パワーMOSトランジスタ7がオンし
ている時に発生するように巻線が巻かれているため、一
次巻線4の巻数NP1に比例した電圧が発生する。前記
補助側巻線6に発生された電圧はVin端子よりダイオ
ード38を介して正帰還し、パワーMOSトランジスタ
7のゲート電極に十分なゲート電圧を供給する。
ることにより検出抵抗8にて検出される電圧が所定電圧
以上となると、OCP端子より加わる電圧にて制御トラ
ンジスタがオンされる。前記制御トランジスタ32がオ
ンされると制御トランジスタ31もオンし、パワーMO
Sトランジスタ7のゲート電圧を減少させ、前記パワー
MOSトランジスタ7をオフさせる。
ることにより電源トランス3の二次側巻線に電流が流
れ、前記二次側巻線5への電流が流し終わったときに、
補助側巻線6にリンギング電圧が生じ、このリンギング
電圧によりパワーMOSトランジスタ7を再びオンす
る。斯かる動作を繰り返し、整流回路1から得られた直
流電圧を適当な電圧にコンバートして出力ピン端子2
7、27に負荷電圧を供給する。
電流が過大になりゲートに加わる電圧が大きくなると、
ツエナーダイオード33、34、35、36がオンしゲ
ート電圧を減少し、パワーMOSトランジスタ7に過電
流が流れるのを防止する。
OSトランジスタに流れる過電流を少ない素子数で検出
するためセンサーMOSトランジスタが使用することが
行われる。しかしパワーMOSトランジスタのオン抵抗
の温度特性の影響により前記検出抵抗に検出される検出
電圧も温度特性を持つこととなる。
温度Tj=150℃では約2〜3倍程度増加し、前記セ
ンサーMOSトランジスタで検出され検出抵抗に検出さ
れる検出電圧値も2〜3倍程度増加する。前記検出され
た検出電圧を利用してパワーMOSトランジスタの過電
流検出回路を動作させたとき、室温中の過電流検出回路
の開始レベルに比べて動作温度が高くなるに従い出力電
力が取れなくなるという現象が生じる。
スイッチング電源を使用した場合、チップ温度が高くな
るにつれて、電力として33〜50W程度しか出力でき
ないこととなる。
スタに温度によるオン抵抗の依存性を持ち、前記センサ
ーMOSトランジスタから得られる検出電圧も温度依存
性を持つ。前記検出電圧をバイポーラトランジスタある
いはバイポーラICで制御した場合は、バイポーラ構造
に依存するVBE電圧が温度上昇により減少することか
ら、よりチップ温度が上昇すると、見かけ上センサーM
OSトランジスタに流れる電流がより多く流れているよ
うな検出をしてしまう。
合は、センサーMOSトランジスタと同様な特性を持つ
ことになる。例えばスイッチング動作をさせるための制
御ICの場合などは、スイッチング動作をさせる各回路
に使用されるFETの動作も、制御ICの動作温度が上
昇すればオン抵抗が上昇してしまい、同じ電流値を流す
ためにゲートに加える電圧を高くしなければならない。
一次側巻線とアース間にドレイン電極とソース電極が接
続されたパワーMOSトランジスタと、前記パワーMO
Sトランジスタのドレイン電極とゲート電極に夫々ドレ
イン電極とソース電極が接続されパワーMOSトランジ
スタに流れる電流を検出するセンサーMOSトランジス
タと、前記センサーMOSトランジスタに流れる電流と
補助側巻線からの電流に基づく電圧を検出する検出抵抗
と、該検出抵抗に生じる検出電圧にて制御され前記パワ
ーMOSトランジスタを制御する制御MOSトランジス
タとを有するオフドライバー制御集積回路とよりなり、
前記センサーMOSトランジスタとオフドライバー制御
集積回路とを接して設けたスイッチング電源用集積回路
を提供する。
とセンサーMOSトランジスタとをワンチップとしたセ
ンサー付パワーMOSトランジスタとオフドライバー制
御集積回路とを接して設けたスイッチング電源用集積回
路を提供する。
回路を図1から図7に従って説明する。
路における主要部の回路図である。パワーMOSトラン
ジスタ41と、該パワーMOSトランジスタ41のドレ
イン電極とゲート電極が夫々接続されたセンサーMOS
トランジスタ42と、前記パワーMOSトランジスタ4
1を制御する過電流保護とFB兼用のオフドライバー制
御集積回路40及び後述する電源トランスの補助側巻線
6に接続されたOCPレベル補正用の抵抗43並びにド
ライブ回路44を構成する抵抗45とコンデンサ46と
有する。
ンサーMOSトランジスタ41に流れる電流と補助側巻
線6からOCPレベル補正用の抵抗43を介して加わる
電流とにより生じる検出電圧を検出する検出抵抗47
と、該検出抵抗47に生じる電圧で制御され前記パワー
MOSトランジスタ41を制御する制御MOSトランジ
スタ48及び該制御MOSトランジスタ48のゲート電
極アース間に抵抗50を介して接続されたツエナーダイ
オード49よりなる。前記オフドライバー制御回路40
は遅延回路52等と共にワンチップ集積回路にて形成さ
れている。
れたオフドライバー制御集積回路40と過電圧入力電圧
制限回路51及び遅延回路52とパワーMOSトランジ
スタ41及びセンサーMOSトランジスタ42は1つの
パッケージ55に収納された複合素子をなす。
集積回路40が接続されたFBピン端子、遅延回路5
2に接続されるDelayピン端子、前記パワーMO
Sトランジスタ41及びセンサーMOSトランジスタ4
2のドレイン電極に接続されるDrainピン端子、
前記パワートランジスタ41のゲート電極に接続される
Vinピン端子及びパワーMOSトランジスタ41の
ソース電極に接続されるSourceピン端子を有す
る。
スイッチング電源回路のブロック図である。尚、前述し
た従来例と同一構成部分は同一番号を付す。
流し、平滑コンデンサ2で前記整流された直流電圧を平
滑する。電源トランス3は一次側巻線4と二次側巻線5
及び補助側巻線6を有する。前記Drainピン端子
は電源トランス3の一次側巻線4の一端に接続され、又
一次側巻線4間にはスナバー回路9が接続されている。
力電圧が高くなった時に動作する誤差増幅器12が接続
されている。前記誤差増幅器12はトランジスタ13、
該トランジスタ13に接続されたホトカプラ14を構成
する発光ダイオード15、抵抗16、17、18等より
なる。
補助側巻線6に抵抗45とコンデンサ46とよりなるド
ライブ回路44を介しに接続される。前記Source
ピン端子は整流回路1のアースに接続され、Dela
yピン端子は遅延時間設定用のコンデンサ56と起動
抵抗10を介して前記整流回路1に接続されている。さ
らにDelayピン端子には抵抗57を介してホトカ
プラ14のホトトランジスタ25の一が接続されてい
る。さらに前記Drainピン端子とSourceピ
ン端子間に電圧共振コンデンサ59が接続されてい
る。
圧調整用の抵抗58を介して補助側巻線6の一端に結合
されると共にFBピン端子に接続されている。尚、F
Bピン端子はOCP・FB調整用の抵抗43も接続さ
れている。
で整流し、前記整流された直流電圧は平滑コンデンサ2
で平滑される。平滑された直流電圧は起動抵抗10を介
してDelayピン端子に加わり遅延回路52で遅延
される。前記遅延された電圧はパワートランジスタ41
及びセンサーMOSトランジスタ42のゲート電極に加
わり、前記パワーMOSトランジスタ41及びセンサー
MOSトランジスタ42をオンさせ起動動作を開始す
る。前記パワーMOSトランジスタ7がオンさると、電
源トランス3の一次側巻線4に矢印方向に電流が流れ
る。
巻線6に矢印方向の電流が流れる。前記補助側巻線6か
ら生じる電圧は、パワーMOSトランジスタ41がオン
している時に発生するように巻線が巻かれているため、
一次巻線4の巻数NP1に比例した電圧が発生する。電
源トランス3を理想的パルストランスと想定すると、補
助側巻線6に発生する巻線電圧NDは ND=Vin×ND1/NP1 となる。尚、Vinは入力電圧、ND1は補助側巻線6
の巻数である。前記巻線電圧NDはドライバー回路44
の抵抗45とコンデンサ46を通ってVinピン端子に
加わり、このときは遅延回路52で遅延されることなく
パワーMOSトランジスタ41のゲート電極に加わる。
従ってパワーMOSトランジスタ41は十分なゲート電
圧が加わりオンし続ける。このようにしてパワーMOS
トランジスタ41がオンした時に生じる巻線電圧VDを
利用して、正帰還によりパワーMOSトランジスタ41
のゲート電極に十分なゲート電圧が供給される。
って流れる電流により検出抵抗47にて検出される電圧
と抵抗43を介して流れる電流により検出抵抗47にて
検出される電圧の合計検出電圧が所定電圧以上となると
制御MOSトランジスタ48がオンされる。前記制御M
OSトランジスタ48がオンされると、パワーMOSト
ランジスタ41のゲート電圧が減少し、前記パワーMO
Sトランジスタ41はオフされる。
することにより電源トランス3の二次側巻線5には矢印
と逆方向の電流が流れ、ダイオード26を介して負荷が
接続される出力ピン端子27、27に負荷電圧を供給す
る。このとき補助側巻線6にも反矢印方向の電流が流
れ、前記二次側巻線5への電流が流し終わったときに、
補助側巻線6にリンギング電圧が生じ、このリンギング
電圧によりパワーMOSトランジスタ41を再びオンす
る。斯かる動作を繰り返し、整流回路1から得られた直
流電圧を適当な電圧にコンバートして出力ピン端子2
7、27に負荷電圧を供給する。
高くなると、誤差増幅器12のトランジスタ13がオン
し発光ダイオード15を発光させる。発光ダイオード1
4が発光されると、その発光された光を受光しホトトラ
ンジスタ25の抵抗値が低下され、抵抗57及び抵抗5
8をパワートランジスタ41がオン時に補助側巻線6に
発生するが検出抵抗47で検出され、パワートランジス
タ41のゲートへの電圧を減少し、前記パワーMOSト
ランジスタ41を制御し、負荷回路に過電圧が加わるの
を防止する。
電流が流れると、パワーMOSトランジスタ41のドレ
イン電極にドレイン電極が接続されているセンサーMO
Sトランジスタ42にも過電流が流れ、検出抵抗47に
検出される検出電圧が大きくなり、制御MOSトランジ
スタ48を直ぐにオンさせるため、前述と同様にパワー
MOSトランジスタ41をオフし、過電流が流れるのを
防止する。
過電流保護動作はセンサーMOSトランジスタ42から
の電流IsenseとOCP補正用の抵抗43からの電
流Irocpを検出抵抗47で検出し、その検出電圧に
より前述のように制御MOSトランジスタ48を制御し
て行う。尚、ここでは簡単のためホトトランジスタ14
からの電流は前記電流Irocpに含めて計算する。
流をID、オン抵抗値をRonとすると、ドレインピン
端子電圧VDSonは VDSon=ID×Ron・・・・・・・・(1) また、パワーMOSトランジスタ41と40センサMO
Sトランジスタ42のドレイン端子は共通であるから、
電圧VDSonをIsenseとIrocpで表すと VDSon=Isenseラ(Rsense+R47)+IrocpラR47・・ ・・・(2) となる。ここで、RsenseはセンサーMOSトラン
ジスタ42のオン抵抗値、R47は検出抵抗47の抵抗
値である。さらに抵抗43の補助側巻線6からの入力電
圧をVinとすると、 Vin=IsenseラR47+Irocpラ(Rocp+R47)・・・(3) となる。ここで、Rocpは抵抗43の抵抗値、R47
は抵抗47の抵抗値である。制御MOSトランジスタ4
8のゲート・ソース間電圧VGSは検出抵抗47の両端
の電圧であることから、 VGS=(Isense+Irocp)ラR47・・・・(4) となる。(1)〜(4)式より電流IDを前記VGS、
Ron、Rsense、Rocp、R47、Vinで表
すと、 ID=A・VGS-B/Ron・Rocp・R47・・・・・・・・・(5) となる。ここで、 A=(Rocp+R47)・(Rsense+R47)-
R472、 B=Rsense・R47・VGS である。同様に電流Isenseと電流Irocpを求
めると、 Isense=C/Rocp・R47・A・・・・(6) となる。ここで C=(Rocp+R47)・(A・VGS-Rsense・R47・Vin)- Rsense・R472・Vinである。又Irocpは Irocp=D/Rocp・A・・・・・・・・・・・(7) となる。ここでD=Rocp・(Rsense+R4
7)・VGS-(A・VGS-Rsense・R47・V
in)である。(5)、(6)及び(7)式において未
知数は検出抵抗47の検出電圧VGSだけであり、検出
電圧VGSを決めれば電流ID、Isense、Iro
cpの設定が可能となる。
御MOSトランジスタ48がオンすることにより、パワ
ーMOSトランジスタ41のゲート電流が減少し、該パ
ワーMOSトランジスタFET41がオフされて過電流
が防止できる。従って制御MOSトランジス48がどの
程度の電流を流せば過電流動作するか、その時の制御M
OSトランジスタ48のゲート・ソース電極間、即ち検
出抵抗47の検出電圧VGSがどの程度かを分れば
(5)式より設定が可能となる。
の構造概略図である。前記パワーMOSトランジスタ4
1とセンサーMOSトランジスタ42とをワンチップと
したセンサー付パワーMOSトランジスタ60とオフド
ライバー制御集積回路40とを絶縁層61を介して2段
重ねにしている。前記センサー付パワーMOSトランジ
スタ60とオフドライバー制御集積回路40とは同一パ
ッケージ55に収納されている。
ト・ソース電圧(VGS)温度特性図である。過電流動
作時のVDS(ドレイン・ソース間電圧)を10Vと仮
定すると、過電流開始電圧VGS(ゲート・ソース間電
圧)レベルは2〜3V程度が妥当と考えられる。図5よ
り過電流IDが10mmA、30mmA、50mmA時
の特性であり、測定温度Taが25℃のときの過電流開
始電圧VGSは夫々1.8V、2.5V、3Vであり、
測定温度Taが上昇すると、過電流開始電圧VGSも上
昇することが分る。
ン抵抗温度特性図である。耐圧系列は450Vと800
Vの2種類で、1セル当たりのオン抵抗はそれぞれ57
00Ω、15700Ωである。測定温度Taが150℃
のときの温度係数の増加率は夫々約2.2倍と3倍であ
る。
ンサー付パワーMOSトランジスタ60とは同様な特性
を持つこととなる。しかし前記オフドライバー制御集積
回路40とセンサー付パワーMOSトランジスタ60と
の温度上昇が異なり、前記オフドライバー制御集積回路
40の温度が上昇すればオン抵抗が上昇してしまう。
検出抵抗47に流れる電流)温度特性図である。測定温
度25℃の過電流開始電圧VGSが2.5Vとする。白
抜きのマーカーが従来のオフドライバー制御集積回路4
0とセンサー付パワーMOSトランジスタ60とを別々
にしたスイッチング電源用集積回路で、IOCP特性は
測定温度が上昇すると共に低下する。
路40とセンサ付パワーMOSトランジスタ60と2段
重ねした場合は、IOCP特性は測定温度に拘わらず一
定となる。前記制御MOSトランジスタ48の過電流開
始電圧(VGS)レベルが異なる場合でも、検出抵抗4
7とOCP補正抵抗Rocpの抵抗値を選択することに
よりIOCP特性を一定にできる。
ンサー付パワーMOSトランジスタ60とを二段重ねに
するとほぼ同じチップ温度にさせることができる。そし
て各チップの温度が上昇すればセンサーMOSトランジ
スタ42から得られる電圧は上昇し、前記オフドライバ
ー制御集積回路40で制御するためのゲート入力電圧は
室温中より高い入力電圧を必要とすることから、センサ
ーMOSトランジスタ42から得られた高くなった電圧
信号を加えることで、温度特性をキャンセルさせること
が可能である。
電源トランスの一次側巻線とアース間にドレイン電極と
ソース電極が接続されたパワーMOSトランジスタと、
前記パワーMOSトランジスタのドレイン電極とゲート
電極に夫々ドレイン電極とソース電極が接続されパワー
MOSトランジスタに流れる電流を検出するセンサーM
OSトランジスタと、前記センサーMOSトランジスタ
に流れる電流と補助側巻線からの電流に基づく電圧を検
出する検出抵抗と、該検出抵抗に生じる検出電圧にて制
御され前記パワーMOSトランジスタを制御する制御M
OSトランジスタとを備えるオフドライバー制御集積回
路とよりなり、前記センサーMOSトランジスタとオフ
ドライバー制御集積回路とを接して設けたので、温度変
化に対して一定の検出レベルとすることができる。
ーMOSトランジスタとをワンチップとしたセンサー付
パワーMOSトランジスタとオフドライバー制御集積回
路とを接して設け一つのパッケージに収納することによ
り、より高集積化が可能である。
の回路図である。
ク図である。
スイッチング電源回路の回路図である。
図である。
S温度特性図である。
のオン抵抗温度特性図である。
である。
するための基本的回路図である。
Claims (5)
- 【請求項1】 電源トランスの一次側巻線とアース間に
ドレイン電極とソース電極が接続されたパワーMOSト
ランジスタと、 前記パワーMOSトランジスタのドレイン電極とゲート
電極に夫々ドレイン電極とソース電極が接続されパワー
MOSトランジスタに流れる電流を検出するセンサーM
OSトランジスタと、 前記センサーMOSトランジスタに流れる電流と補助側
巻線からの帰還電流に基づく電圧を検出する検出抵抗
と、該検出抵抗に生じる検出電圧にて制御され前記パワ
ーMOSトランジスタを制御する制御MOSトランジス
タとを有するオフドライバー制御集積回路とよりなり、 前記センサーMOSトランジスタとオフドライバー制御
集積回路とを接して設けたことを特徴とするスイッチン
グ電源用集積回路。 - 【請求項2】 前記パワーMOSトランジスタとセンサ
ーMOSトランジスタとをワンチップとしたセンサー付
パワーMOSトランジスタとオフドライバー制御集積回
路とを接して設けたことを特徴とする特徴とする請求項
1記載のスイッチング電源用集積回路。 - 【請求項3】 前記センサー付パワーMOSトランジス
タとオフドライバー制御集積回路を複合素子とし一つの
パッケージに収納したことを特徴とする請求項2記載の
スイッチング電源用集積回路。 - 【請求項4】 前記センサーMOSトランジスタとオフ
ドライバー制御集積回路を上下2段重ねにしたことを特
徴とする請求項1記載のスイッチング電源用集積回路。 - 【請求項5】 前記センサーMOSトランジスタとオフ
ドライバー制御集積回路を左右に並べ接して設けたこと
を特徴とする請求項1記載のスイッチング電源用集積回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001173538A JP4733860B2 (ja) | 2001-06-08 | 2001-06-08 | スイッチング電源用集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001173538A JP4733860B2 (ja) | 2001-06-08 | 2001-06-08 | スイッチング電源用集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002369511A true JP2002369511A (ja) | 2002-12-20 |
JP4733860B2 JP4733860B2 (ja) | 2011-07-27 |
Family
ID=19014980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001173538A Expired - Fee Related JP4733860B2 (ja) | 2001-06-08 | 2001-06-08 | スイッチング電源用集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4733860B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018198529A (ja) * | 2012-10-31 | 2018-12-13 | ローム株式会社 | 半導体デバイスおよびそれを含む電子回路 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62147797A (ja) * | 1985-12-23 | 1987-07-01 | 住友電気工業株式会社 | 混成集積回路 |
JPH01315260A (ja) * | 1988-06-10 | 1989-12-20 | Matsushita Electric Ind Co Ltd | スイッチングレギュレータ電源回路 |
JPH03147351A (ja) * | 1989-11-01 | 1991-06-24 | Nec Eng Ltd | 集積回路パッケージ |
JPH0471367A (ja) * | 1990-07-11 | 1992-03-05 | Nec Corp | 自励式スイッチング電源 |
JPH05316731A (ja) * | 1992-03-13 | 1993-11-26 | Fuji Electric Co Ltd | ワンチップ形スイッチング電源装置 |
JPH06201738A (ja) * | 1993-01-06 | 1994-07-22 | Mitsubishi Electric Corp | 電流検出回路 |
JPH0774315A (ja) * | 1993-09-02 | 1995-03-17 | Yokogawa Electric Corp | スイッチングデバイス装置 |
JP2000148265A (ja) * | 1998-11-13 | 2000-05-26 | Fuji Electric Co Ltd | スイッチング電源 |
JP2002354795A (ja) * | 2001-05-18 | 2002-12-06 | Sanyo Electric Co Ltd | スイッチング電源回路 |
-
2001
- 2001-06-08 JP JP2001173538A patent/JP4733860B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62147797A (ja) * | 1985-12-23 | 1987-07-01 | 住友電気工業株式会社 | 混成集積回路 |
JPH01315260A (ja) * | 1988-06-10 | 1989-12-20 | Matsushita Electric Ind Co Ltd | スイッチングレギュレータ電源回路 |
JPH03147351A (ja) * | 1989-11-01 | 1991-06-24 | Nec Eng Ltd | 集積回路パッケージ |
JPH0471367A (ja) * | 1990-07-11 | 1992-03-05 | Nec Corp | 自励式スイッチング電源 |
JPH05316731A (ja) * | 1992-03-13 | 1993-11-26 | Fuji Electric Co Ltd | ワンチップ形スイッチング電源装置 |
JPH06201738A (ja) * | 1993-01-06 | 1994-07-22 | Mitsubishi Electric Corp | 電流検出回路 |
JPH0774315A (ja) * | 1993-09-02 | 1995-03-17 | Yokogawa Electric Corp | スイッチングデバイス装置 |
JP2000148265A (ja) * | 1998-11-13 | 2000-05-26 | Fuji Electric Co Ltd | スイッチング電源 |
JP2002354795A (ja) * | 2001-05-18 | 2002-12-06 | Sanyo Electric Co Ltd | スイッチング電源回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018198529A (ja) * | 2012-10-31 | 2018-12-13 | ローム株式会社 | 半導体デバイスおよびそれを含む電子回路 |
JP2020150791A (ja) * | 2012-10-31 | 2020-09-17 | ローム株式会社 | 半導体デバイスおよびそれを含む電子回路 |
JP7038758B2 (ja) | 2012-10-31 | 2022-03-18 | ローム株式会社 | 半導体デバイスおよびそれを含む電子回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4733860B2 (ja) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8363430B2 (en) | Flyback DC-DC converter with feedback control | |
US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
JP6424605B2 (ja) | 絶縁型直流電源装置および制御方法 | |
JP6421047B2 (ja) | スイッチング電源装置 | |
KR20060044625A (ko) | 전압검출회로, 전원장치 및 반도체 장치 | |
WO2005101630A1 (ja) | スイッチング電源 | |
TW201946351A (zh) | 電源控制用半導體裝置以及開關電源裝置及其設計方法 | |
US6845019B2 (en) | Flyback converter | |
JP2009153234A (ja) | スイッチング電源装置 | |
JP2010166729A (ja) | スイッチング電源装置 | |
JP2005518177A (ja) | パワーコンバータの騒音低減 | |
US6532159B2 (en) | Switching power supply unit | |
JP3425403B2 (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
JP5137121B2 (ja) | スイッチング電源装置 | |
CN110401347B (zh) | 直流电源装置 | |
JP3876223B2 (ja) | スイッチング電源回路 | |
US20040174721A1 (en) | Switching power supply unit | |
JP2004208379A (ja) | 多出力スイッチング電源装置 | |
JP4733860B2 (ja) | スイッチング電源用集積回路 | |
JP4694044B2 (ja) | スイッチング電源用集積回路 | |
JP3428008B2 (ja) | スイッチング電源装置の出力電圧検出回路 | |
JP2004015993A (ja) | 無負荷時省電力電源装置 | |
JP2000209850A (ja) | スイッチング電源 | |
JP4694043B2 (ja) | スイッチング電源用集積回路 | |
US7881083B2 (en) | Switch control device, switch control method, and converter using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20111026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |