JPS62147797A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS62147797A JPS62147797A JP60287892A JP28789285A JPS62147797A JP S62147797 A JPS62147797 A JP S62147797A JP 60287892 A JP60287892 A JP 60287892A JP 28789285 A JP28789285 A JP 28789285A JP S62147797 A JPS62147797 A JP S62147797A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrated circuit
- hybrid integrated
- circuit board
- voltage converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はデータ伝送用混成集積回路に係わる。
〈従来の技術〉
米国電子工業規格の信号伝送規格（ＥＩＡ−Ｒ８２３２
Ｃ）に適合するデータ伝送回路のインターフェース回路
に使用される受信口°路、駆動回路は半導体集積回路で
形成され、広く引用されている。しかしこの場合、これ
らの受信回路、駆動回路を動作させ、上記規格に適合す
るデータ伝送用インターフェーストシて動作させるため
には、単一の直流電源（一般的には＋５Ｖ）以外に正負
の直流電源が必要である。この几め、上記の半導体集積
回路を駆動するため、前記の単一電源から正負の電源を
得る市販のＤＣ／ＤＣ″ｆＪＬ圧変換器を使用してい穴
。ところがこの場合、専用のＤＣ／ＤＣ電圧変換器でな
いため、電流容置が規格の値より著しく大きく、不経済
であり、全体の、形状も大きくなり、小型化に反する欠
点が６つ友。第３図（ＪＬ）及び第３図（ｂ）はかかる
従来技術のデータ伝送用インターフェース半導体装置の
正面図及び側面図である。第３図（ＪＬ） 、 （ｂ）
に示すものは、プリント基板１の上に半導本集積回路の
受信回路２、駆動回路３並びにＤＣ／ＤＣ’！電圧変換
器が配置され、プリント回路８で配線されｔものである
。
Ｃ）に適合するデータ伝送回路のインターフェース回路
に使用される受信口°路、駆動回路は半導体集積回路で
形成され、広く引用されている。しかしこの場合、これ
らの受信回路、駆動回路を動作させ、上記規格に適合す
るデータ伝送用インターフェーストシて動作させるため
には、単一の直流電源（一般的には＋５Ｖ）以外に正負
の直流電源が必要である。この几め、上記の半導体集積
回路を駆動するため、前記の単一電源から正負の電源を
得る市販のＤＣ／ＤＣ″ｆＪＬ圧変換器を使用してい穴
。ところがこの場合、専用のＤＣ／ＤＣ電圧変換器でな
いため、電流容置が規格の値より著しく大きく、不経済
であり、全体の、形状も大きくなり、小型化に反する欠
点が６つ友。第３図（ＪＬ）及び第３図（ｂ）はかかる
従来技術のデータ伝送用インターフェース半導体装置の
正面図及び側面図である。第３図（ＪＬ） 、 （ｂ）
に示すものは、プリント基板１の上に半導本集積回路の
受信回路２、駆動回路３並びにＤＣ／ＤＣ’！電圧変換
器が配置され、プリント回路８で配線されｔものである
。
〈発明が解決しようとする問題点〉
第３図に示されるようなインターフェース半導体装置は
、上記の通シ、ＤＣ／ＤＣｉ［ＥＥ変換器４部分の大き
さが大きく容量も必要以上に大きく不経済のため、第４
図（〜、（ｂ）の正面図、側面図に示すよりな、市販の
ものでない適度の容ｔｔ−もつＤＣ／ＤＣ電圧変換器４
で一つのモソユール内に組み込んだ混成集積回路を形成
した。第４図（ａ） 、 （ｂ）において基板１はプリ
ント基板でなくアルミナセラミック基板が用いられ、小
型化のｔめ配線は必然的に基板の片側面に施された多層
配線９になる。多層配線の場合、下ｒ１１４体の厚みは
１０μｍ、上層導捧の厚みは１０μｍ上下層導本間に４
０μｍ程度の絶縁層が設けられて形成される。２は第３
図に示すものと同じ集積回路の受信回路、３は第３図に
示すものと同じ駆動回路である。
、上記の通シ、ＤＣ／ＤＣｉ［ＥＥ変換器４部分の大き
さが大きく容量も必要以上に大きく不経済のため、第４
図（〜、（ｂ）の正面図、側面図に示すよりな、市販の
ものでない適度の容ｔｔ−もつＤＣ／ＤＣ電圧変換器４
で一つのモソユール内に組み込んだ混成集積回路を形成
した。第４図（ａ） 、 （ｂ）において基板１はプリ
ント基板でなくアルミナセラミック基板が用いられ、小
型化のｔめ配線は必然的に基板の片側面に施された多層
配線９になる。多層配線の場合、下ｒ１１４体の厚みは
１０μｍ、上層導捧の厚みは１０μｍ上下層導本間に４
０μｍ程度の絶縁層が設けられて形成される。２は第３
図に示すものと同じ集積回路の受信回路、３は第３図に
示すものと同じ駆動回路である。
４は適合設計された正負電源用ＤＣ／ＤＣ電圧変換器で
ある。ところが、ＤＣ／ＤＣ電圧変換器ではスイッチン
グ操作が行なわれてお９、このスイッチングノイズが多
層配置１Ｍ ９での廠闇結合が大の定め、信号ラインに
進入することが避けられないことが分った。このため、
部品配置をいろいろ変えて０己＃ ＩＨＪのクロストー
クによるノイズの除去をはがつ之が、良い結果が得られ
なかった。このため、伝送信号レベルがきわめて小さい
場合は腺動作の危険があり、動作の信頼性に問題がめっ
た。
ある。ところが、ＤＣ／ＤＣ電圧変換器ではスイッチン
グ操作が行なわれてお９、このスイッチングノイズが多
層配置１Ｍ ９での廠闇結合が大の定め、信号ラインに
進入することが避けられないことが分った。このため、
部品配置をいろいろ変えて０己＃ ＩＨＪのクロストー
クによるノイズの除去をはがつ之が、良い結果が得られ
なかった。このため、伝送信号レベルがきわめて小さい
場合は腺動作の危険があり、動作の信頼性に問題がめっ
た。
不発明はか〃）る問題点に鑑みてなされ′ｆｃもので、
１コ号ラインに電源回路のスイッチングノイズが混入さ
れないばか９でなく、モノニール構成も極めて小型化さ
れたデータ伝送インターフェース用混成集積回路を提供
することを目的とする。
１コ号ラインに電源回路のスイッチングノイズが混入さ
れないばか９でなく、モノニール構成も極めて小型化さ
れたデータ伝送インターフェース用混成集積回路を提供
することを目的とする。
く問題点を解決するための手段〉
かかる目的達成した本発明による混成集積回路の構成は
、受信回路、駆動回路及びこれらに直流電力を供給する
正負の直流電圧を発生するＤＣ／ＤＣ電圧変換器を具備
した混成集積回路において、一つの回路基板の片側面上
に上記受信回路と駆動回路を配置・配線し、他側面上に
上記ＤＣ／ＤＣ電圧変換器を配置・配線したことを特徴
とするものである。
、受信回路、駆動回路及びこれらに直流電力を供給する
正負の直流電圧を発生するＤＣ／ＤＣ電圧変換器を具備
した混成集積回路において、一つの回路基板の片側面上
に上記受信回路と駆動回路を配置・配線し、他側面上に
上記ＤＣ／ＤＣ電圧変換器を配置・配線したことを特徴
とするものである。
く央 施 例〉
本発明による混成集積回路の一実施例を図面を参照して
説明する。
説明する。
第１図（ａ） 、 （ｂ）は本発明による混成集積回路
の一実施例のそれぞれ平面図、側面図である。
の一実施例のそれぞれ平面図、側面図である。
本発明による混成集積回路は第１図（ａ） 、 （ｂ）
に示される如く、一つの回路基板ｌの片側面上に半導体
集積回路からなる受信回路２と駆動回路３とが配置され
、これらは回路基板ｌの受信回路２及び駆動回路３とが
配置された片側面上の上に多層配線１０によって回路が
形成されている。このような多層配線１０においては上
下層の導体厚みは数ｌＯμｍ 程度であシ、上下層導体
を隔てる絶縁層の厚みは約４０μｍ程度である。本発明
のものでは特に正負を源を得る単一直流ｉｆＭ、（＋ｓ
ｖ）から所定の正負の電源鶏、圧を得るＤＣ／ＤＣ電圧
変換器４は回路基板ｌの他側面上に配置・配線されてい
る。所で、回路基板ｌのＮ４は０．６〜１．０ｍ１６．
！り、このため、従来のｉ＠４図に示したものにくらべ
、ＤＣ／ＤＣ＆圧変換器４の配線１１と、受信回路２、
駆動回路３の多層配線ｌＯとは回路基板１の厚みによっ
て充分に隔てられている。このため、ＤＣ／ＤＣＩ！＋
、圧変換回路４で発生するスイッチングノイズが受信回
路２や駆動回路３の信号ラインに結合することが避けら
れ、配線間のストロークによる障害は起らないようにな
った。
に示される如く、一つの回路基板ｌの片側面上に半導体
集積回路からなる受信回路２と駆動回路３とが配置され
、これらは回路基板ｌの受信回路２及び駆動回路３とが
配置された片側面上の上に多層配線１０によって回路が
形成されている。このような多層配線１０においては上
下層の導体厚みは数ｌＯμｍ 程度であシ、上下層導体
を隔てる絶縁層の厚みは約４０μｍ程度である。本発明
のものでは特に正負を源を得る単一直流ｉｆＭ、（＋ｓ
ｖ）から所定の正負の電源鶏、圧を得るＤＣ／ＤＣ電圧
変換器４は回路基板ｌの他側面上に配置・配線されてい
る。所で、回路基板ｌのＮ４は０．６〜１．０ｍ１６．
！り、このため、従来のｉ＠４図に示したものにくらべ
、ＤＣ／ＤＣ＆圧変換器４の配線１１と、受信回路２、
駆動回路３の多層配線ｌＯとは回路基板１の厚みによっ
て充分に隔てられている。このため、ＤＣ／ＤＣＩ！＋
、圧変換回路４で発生するスイッチングノイズが受信回
路２や駆動回路３の信号ラインに結合することが避けら
れ、配線間のストロークによる障害は起らないようにな
った。
第１図に示したような本発明による７１ｉ！、成集槓回
路は第２図に示すようなＥＩＡ−Ｒ８２３２Ｃ規格に適
合するデータ伝送用インターフェースの混成集積回路と
して利用される。第２図に示すデータ伝送回路において
、インター−エース５，６は、ＥＩＡ−Ｒ８２３２Ｃ規
格を満万する４チヤンネルの受信回路２と駆動回路４と
これらの正負電源を＋５の電源社圧から９給するＤ Ｃ
／Ｄ Ｃ電圧変換回路４から形成さｒ・でいる。７はイ
ンターフェース５．６間にこながれる伝送線路である。
路は第２図に示すようなＥＩＡ−Ｒ８２３２Ｃ規格に適
合するデータ伝送用インターフェースの混成集積回路と
して利用される。第２図に示すデータ伝送回路において
、インター−エース５，６は、ＥＩＡ−Ｒ８２３２Ｃ規
格を満万する４チヤンネルの受信回路２と駆動回路４と
これらの正負電源を＋５の電源社圧から９給するＤ Ｃ
／Ｄ Ｃ電圧変換回路４から形成さｒ・でいる。７はイ
ンターフェース５．６間にこながれる伝送線路である。
実験例
第２図に示すデータ伝送用インターフニー２回路５．６
に Ａ、第４図に示す従来例の如き回路基板１の片側面上に
受信回路２、駆動回路３、ＤＣ／ＤＣ電圧変候回路４が
配置・配線されたものを０用した場合、 Ｂ、第１図に示す如き、回路基板ｌの片面上Ｃ受信回路
２とも動回路３、反対側面上にＤＣ。
に Ａ、第４図に示す従来例の如き回路基板１の片側面上に
受信回路２、駆動回路３、ＤＣ／ＤＣ電圧変候回路４が
配置・配線されたものを０用した場合、 Ｂ、第１図に示す如き、回路基板ｌの片面上Ｃ受信回路
２とも動回路３、反対側面上にＤＣ。
ＤＣ電ＥＥ夏挨回路４が配Ｌ・配線されたもＣを使用し
た場合、 について受４６回路２の出力端子Ｄｏ（１）乱低二つの
電圧レベルＶＤＯＩ（とＶＤＯＬの場合につき、ノイズ
レベルを画定し、表に示した。衣から明らかな如く、本
発明によるＡノイズの混成集積回路の受信回路２の出力
端子Ｄｏにおけるノイｌ ズレベルは、第４図に示す
ような従来のＢタイ表 グのものにくらべて著しく削減されたことが分る。
た場合、 について受４６回路２の出力端子Ｄｏ（１）乱低二つの
電圧レベルＶＤＯＩ（とＶＤＯＬの場合につき、ノイズ
レベルを画定し、表に示した。衣から明らかな如く、本
発明によるＡノイズの混成集積回路の受信回路２の出力
端子Ｄｏにおけるノイｌ ズレベルは、第４図に示す
ような従来のＢタイ表 グのものにくらべて著しく削減されたことが分る。
第１図（ａ） 、 （ｂ）に示した本発明の実施例のも
のでは回路基板ＩＫは、アルミナセラミックの無ｔ
機素材基根を用いた例について説明したが、ガラスエポ
キシや紙フェノール等の有機材料基板で構成しても同様
の効果を得ることができる。
のでは回路基板ＩＫは、アルミナセラミックの無ｔ
機素材基根を用いた例について説明したが、ガラスエポ
キシや紙フェノール等の有機材料基板で構成しても同様
の効果を得ることができる。
〈発明の効果〉
本発明による混成集積回路によれば、回路基板の片側面
上に受信回路と駆動回路ｆｃＩ！ｌ１２置配似し、他側
面上にＤＣ／ＤＣ′ｒＭ、圧変換器を配置・配線したこ
とによって、受信回路及び駆動回路とＤＣ／ＤＣ電圧変
換回路の配線間でクロスオーバ部が皆無になり、クロス
オーバ部におけるクロストークが極めて／’ｉｔｌ減さ
れた。
上に受信回路と駆動回路ｆｃＩ！ｌ１２置配似し、他側
面上にＤＣ／ＤＣ′ｒＭ、圧変換器を配置・配線したこ
とによって、受信回路及び駆動回路とＤＣ／ＤＣ電圧変
換回路の配線間でクロスオーバ部が皆無になり、クロス
オーバ部におけるクロストークが極めて／’ｉｔｌ減さ
れた。
従って、不発明による混成集積口路をインターフェース
として用いた場合伯租注の憾めて高いデータ伝送回諌を
得ることができるようになった。
として用いた場合伯租注の憾めて高いデータ伝送回諌を
得ることができるようになった。
第１図（ａＪは本発明による混成集積回路の一実施例の
平面図、第１図（ｋｌ）は第１図（ａ）に示すも、のの
側面図、第２図は不発明による混成集積回路金便川した
伝送回勝の構成図、第３図（ａ）は便米のインターフェ
ース半導体装ｉなの平面図、第３図（ｂ）は２Ｊ３図（
ａ）に示すものの側聞囚、第４図（＆）は従来の混成集
積回路の平面図、第４図（ｂ）は第４図（ａ）に示すも
のの１１ｉｌｉ面図で必る。 図面中、１は回路を号＆、２は父情回路、３は・ 駆動
回路、４はＤＣ／ＤＣ’４：圧変換器、５，６はインタ
ーフェース、７は伝送線路、１ｏは多層自己蕩、１１は
目己森である。 特Ｉｆｆ出１人 住友゛Ｅに気工朶株式会社
平面図、第１図（ｋｌ）は第１図（ａ）に示すも、のの
側面図、第２図は不発明による混成集積回路金便川した
伝送回勝の構成図、第３図（ａ）は便米のインターフェ
ース半導体装ｉなの平面図、第３図（ｂ）は２Ｊ３図（
ａ）に示すものの側聞囚、第４図（＆）は従来の混成集
積回路の平面図、第４図（ｂ）は第４図（ａ）に示すも
のの１１ｉｌｉ面図で必る。 図面中、１は回路を号＆、２は父情回路、３は・ 駆動
回路、４はＤＣ／ＤＣ’４：圧変換器、５，６はインタ
ーフェース、７は伝送線路、１ｏは多層自己蕩、１１は
目己森である。 特Ｉｆｆ出１人 住友゛Ｅに気工朶株式会社
Claims (1)
- 【特許請求の範囲】 １）受信回路、駆動回路及びこれらに直流電力を供給す
る正負の直流電圧を発生するＤＣ／ＤＣ電圧変換器を具
備した混成集積回路において、一つの回路基板の片側面
上に上記受信回路と駆動回路を配置・配線し、他側面上
に上記 ＤＣ／ＤＣ電圧変換器を配置・配線したことを特徴とす
る混成集積回路。 ２）上記回路基板が無機素材基板であることを特徴とす
る特許請求の範囲第１項記載の混成集積回路。 ３）上記回路基板が有機材料基板であることを特徴とす
る特許請求の範囲第１項記載の混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60287892A JPH0673395B2 (ja) | 1985-12-23 | 1985-12-23 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60287892A JPH0673395B2 (ja) | 1985-12-23 | 1985-12-23 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62147797A true JPS62147797A (ja) | 1987-07-01 |
| JPH0673395B2 JPH0673395B2 (ja) | 1994-09-14 |
Family
ID=17723067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60287892A Expired - Lifetime JPH0673395B2 (ja) | 1985-12-23 | 1985-12-23 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0673395B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002369511A (ja) * | 2001-06-08 | 2002-12-20 | Sanyo Electric Co Ltd | スイッチング電源用集積回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56174883U (ja) * | 1980-05-27 | 1981-12-23 | ||
| JPS58140664U (ja) * | 1982-03-17 | 1983-09-21 | 株式会社日立製作所 | 電子パツケ−ジ |
-
1985
- 1985-12-23 JP JP60287892A patent/JPH0673395B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56174883U (ja) * | 1980-05-27 | 1981-12-23 | ||
| JPS58140664U (ja) * | 1982-03-17 | 1983-09-21 | 株式会社日立製作所 | 電子パツケ−ジ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002369511A (ja) * | 2001-06-08 | 2002-12-20 | Sanyo Electric Co Ltd | スイッチング電源用集積回路 |
| JP4733860B2 (ja) * | 2001-06-08 | 2011-07-27 | 三洋電機株式会社 | スイッチング電源用集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0673395B2 (ja) | 1994-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950030325A (ko) | 반도체 패키지 | |
| WO2002061774A3 (en) | Low inductance chip with center via contact | |
| JPS62147797A (ja) | 混成集積回路 | |
| US4120041A (en) | Semiconductor device for use in an electronic apparatus having a plurality of circuit boards | |
| KR20010068513A (ko) | 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지 | |
| JPS61221779A (ja) | 表示装置 | |
| JPH03156964A (ja) | 混成集積回路 | |
| JPS58106951U (ja) | 半導体集積回路実装構造 | |
| JPS6168871A (ja) | フレキシブル印刷配線板 | |
| JPS606242U (ja) | 混成集積回路 | |
| JPS6037241U (ja) | 電子機器 | |
| JPS5953779U (ja) | コネクタ | |
| JPS6099570U (ja) | 電気接続部品の取付け構造 | |
| JPS58180081A (ja) | 電気駆動・制御されるカメラ等の小型機器 | |
| JPS5834764U (ja) | ハイブリツド集積回路 | |
| JPS58105168U (ja) | 多層配線板の部品取付構造 | |
| JPS5918442U (ja) | 混成集積回路装置 | |
| JPS6127338U (ja) | 混成集積回路装置 | |
| JPS60219794A (ja) | 混成集積回路 | |
| JPS58115774U (ja) | 液晶表示素子装置 | |
| JPS58123527U (ja) | 電子部品の接続構造 | |
| JPS5991800U (ja) | 混成集積回路装置 | |
| JPS6087450U (ja) | 回路結線 | |
| JPH02148758A (ja) | 半導体装置用リードフレーム | |
| JPS6364391A (ja) | 電子部品の高密度実装方法 |