JP2002311562A - Ｏｐｃマスクの製作方法およびｏｐｃマスクならびにチップ - Google Patents

Ｏｐｃマスクの製作方法およびｏｐｃマスクならびにチップ

Info

Publication number
JP2002311562A
JP2002311562A JP2001115632A JP2001115632A JP2002311562A JP 2002311562 A JP2002311562 A JP 2002311562A JP 2001115632 A JP2001115632 A JP 2001115632A JP 2001115632 A JP2001115632 A JP 2001115632A JP 2002311562 A JP2002311562 A JP 2002311562A
Authority
JP
Japan
Prior art keywords
pattern
mask
shape
test
line width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001115632A
Other languages
English (en)
Other versions
JP3856197B2 (ja
Inventor
Eiju Onuma
英寿 大沼
Chie Niikura
千恵 新倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001115632A priority Critical patent/JP3856197B2/ja
Priority to TW091106503A priority patent/TW554406B/zh
Priority to KR1020027016868A priority patent/KR20030007951A/ko
Priority to US10/311,157 priority patent/US20030177467A1/en
Priority to PCT/JP2002/003449 priority patent/WO2002084399A1/ja
Publication of JP2002311562A publication Critical patent/JP2002311562A/ja
Application granted granted Critical
Publication of JP3856197B2 publication Critical patent/JP3856197B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 スペース依存性の影響を忠実に反映したシュ
ミレーションを行なうことにより、実際にウェハ上に形
成されるパターンの線幅のばらつきを抑制することがで
きるＯＰＣマスクの製作方法およびＯＰＣマスクならび
にチップを提供する。 【解決手段】 テスト用マスクの新規テストパターンの
実測データは、各ゲートパターンの線幅について測定さ
れる。この実測データと新規テストパターンの設計デー
タに基づいてシミュレーション計算がなされ、光近接効
果によって形状が変形された新規テストパターンのシミ
ュレーションデータが出力される。シミュレーション精
度が合格するとカーネルが生成される。このカーネルに
よりシミュレーションが行なわれる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光近接効果に基づ
くパターンの変形を見込んでマスクパターンの形状を予
め補正するＯＰＣマスクの製作方法およびＯＰＣマスク
ならびにチップに関する。
【０００２】
【従来の技術】近年、半導体の高集積化が進み、ゲート
長の微細化に拍車がかかっている。このため、マスクか
らウェハに対するマスクパターンの転写の際には、露光
装置で用いられる光の波長以下の寸法のパターンを解像
することが求められている。光の波長よりも短い線幅の
パターンを忠実に解像するために、光近接効果によるウ
ェハ上のパターンの変形を考慮して、予めマスクパター
ンの形状を補正するＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘ
ｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：光近接効果補正）
技術が用いられている。このようなＯＰＣ技術の１つと
してルールベースＯＰＣがある。ルールベースＯＰＣは
次のように行なわれる。すなわち、設計上許可している
全てのパターンを表すテストパターンでテスト用のマス
クパターンを製作し、このマスクパターンでウェハ上に
パターンを転写してエッチングを行ない、テスト用のウ
ェハを製作する。このテスト用ウェハ上のパターンの形
状の測長データ（測定データ）と、前記テスト用のマス
クパターンの設計データとに基づいて設計ルール、つま
りマスクパターンの設計データに加えるバイアスデータ
を決定するための設計ルールを生成する。そして、設計
ルールに基づいてマスクパターンの補正を行なう。この
補正は、マスクパターンのレイアウトＣＡＤの段階で行
なわれる。また、このような光近接効果補正が行なわれ
て製作されたマスクをＯＰＣマスクという。前記ルール
ベースＯＰＣでは、設計上許可している全てのパターン
を表すテストパターンの測長を行なうための膨大な作業
量となり、また、プロセス（製造工程）が変わる毎にこ
のような作業を繰り返さなくてはならず、時間とコスト
がかかるという問題がある。
【０００３】前記ルールベースＯＰＣの問題を解消する
ためにシミュレーションベースＯＰＣという技術が開発
されている。シミュレーションベースＯＰＣでは、予め
用意された少ない数のテストパターンの測長結果に基づ
いて光近接効果を考慮した転写のプロセスを表現するカ
ーネル（プロセスモデル）を生成し、マスクパターンの
形状と、該マスクパターンによりウェハに転写されたパ
ターンの形状との差異を前記カーネルによってシミュレ
ーション計算して求め、このシミュレーション結果に基
づいてマスクパターンの補正を行なっている。このシミ
ュレーションベースＯＰＣでは、ルールベースＯＰＣに
比較して大量のテストパターンを測長する必要が無いた
め、時間とコストを削減する上で有利である。
【０００４】
【発明が解決しようとする課題】ところが、上述したシ
ミュレーションベースＯＰＣでは、所定の線幅を有する
パターンをウェハ上に形成する際に、パターンとそのパ
ターンに隣接するパターンとの間の間隔（スペース）の
寸法の増減、換言すればパターン間の間隔の疎密に応じ
てパターンの線幅が影響を受ける現象であるスペース依
存性をシミュレーション結果に忠実に反映することが難
しく、実際にウェハ上に形成されたパターンの線幅のば
らつきが大きくなってしまうという問題がある。そこで
本発明の目的は、スペース依存性の影響を忠実に反映し
たシュミレーションを行なうことにより、実際にウェハ
上に形成されるパターンの線幅のばらつきを抑制するこ
とができるＯＰＣマスクの製作方法およびＯＰＣマスク
ならびにチップを提供することにある。
【０００５】
【課題を解決するための手段】本発明は前記目的を達成
するため、所定の最小寸法値で定義されるデザインルー
ルで設計されマスクに形成されるマスクパターンの形状
と、該マスクパターンによりウェハに転写されるパター
ンの形状との差異を光近接効果を考慮したシミュレーシ
ョン計算によって求めるシミュレーションステップと、
前記シミュレーションステップの結果に基づいて前記ウ
ェハに転写されるパターンの形状が所望の設計データに
基づいた形状となるように前記マスクパターンの形状の
設計データを補正する補正ステップとを含み、前記シミ
ュレーションステップは、前記マスクパターンの転写の
プロセスを表現するシミュレーションモデル、すなわち
カーネルによって実行されるＯＰＣマスクの製作方法に
おいて、前記カーネルは、テスト用のマスクパターンの
形状の設計データと、前記テスト用のマスクパターンが
転写されエッチングされることで実際に形成されたテス
ト用のウェハのパターンの形状の実測データとに基づい
て生成され、前記テストパターンは、ほぼ前記所定の最
小寸法の線幅を有し直線状に延在する帯状の複数個のゲ
ートパターンが線幅方向に同じ間隔をおいて互いに平行
をなして並べられることで構成された第１パターングル
ープを複数含み、前記複数の第１パターングループのそ
れぞれの間では、前記ゲートパターンの間隔が互いに異
なる寸法となるように構成されていることを特徴とす
る。そのため、前記シミュレーションを行なうカーネル
は、前記第１パターングループを含むテストパターンに
基づいて生成される。また、本発明は、所定の最小寸法
値で定義されるデザインルールで設計されマスクに形成
されるマスクパターンの形状と、該マスクパターンによ
りウェハに転写されるパターンの形状との差異を光近接
効果を考慮したシミュレーション計算によって求めるシ
ミュレーションステップと、前記シミュレーションステ
ップの結果に基づいて前記ウェハに転写されるパターン
の形状が所望の設計データに基づいた形状となるように
前記マスクパターンの形状の設計データを補正する補正
ステップとを含み、前記シミュレーションステップは、
前記マスクパターンの転写のプロセスを表現するシミュ
レーションモデル、すなわちカーネルによって実行され
るＯＰＣマスクの製作方法において、前記カーネルは、
テスト用のマスクパターンの形状の設計データと、前記
テスト用のマスクパターンが転写されエッチングされる
ことで実際に形成されたテスト用のウェハのパターンの
形状の実測データとに基づいて生成され、前記テストパ
ターンは、前記所定の最小寸法よりも小さな線幅を有し
直線状に延在する帯状の複数個のゲートパターンが互い
に平行をなし、線幅方向に同じ間隔をおいて並べられる
ことで構成された第２パターングループを複数含み、前
記複数の第２パターングループのそれぞれは、前記ゲー
トパターンの間隔が互いに異なる寸法となるように構成
されていることを特徴とする。そのため、前記シミュレ
ーションを行なうカーネルは、前記第２パターングルー
プを含むテストパターンに基づいて生成される。また、
本発明は、所定の最小寸法値で定義されるデザインルー
ルで設計されマスクに形成されるマスクパターンの形状
と、該マスクパターンによりウェハに転写されるパター
ンの形状との差異を光近接効果を考慮したシミュレーシ
ョン計算によって求めるシミュレーションステップと、
前記シミュレーションステップの結果に基づいて前記ウ
ェハに転写されるパターンの形状が所望の設計データに
基づいた形状となるように前記マスクパターンの形状の
設計データを補正する補正ステップとを含み、前記シミ
ュレーションステップは、前記マスクパターンの転写の
プロセスを表現するシミュレーションモデル、すなわち
カーネルによって実行されるＯＰＣマスクの製作方法に
おいて、前記カーネルは、テスト用のマスクパターンの
形状の設計データと、前記テスト用のマスクパターンが
転写されエッチングされることで実際に形成されたテス
ト用のウェハのパターンの形状の実測データとに基づい
て生成され、前記テストパターンは、前記所定の最小寸
法よりも大きな線幅を有し直線状に延在する帯状の複数
個のゲートパターンが互いに平行をなし、線幅方向に同
じ間隔をおいて並べられることで構成された第３パター
ングループを複数含み、前記複数の第３パターングルー
プのそれぞれは、前記ゲートパターンの間隔が互いに異
なる寸法となるように構成されていることを特徴とす
る。そのため、前記シミュレーションを行なうカーネル
は、前記第３パターングループを含むテストパターンに
基づいて生成される。
【０００６】また、本発明は、所定の最小寸法値で定義
されるデザインルールで設計されマスクに形成されるマ
スクパターンの形状と、該マスクパターンによりウェハ
に転写されるパターンの形状との差異を光近接効果を考
慮したシミュレーション計算によって求め、前記シミュ
レーション計算の結果に基づいて前記ウェハに転写され
るパターンの形状が所望の設計データに基づいた形状と
なるように前記マスクパターンの形状の設計データを補
正し、前記シミュレーション計算は、前記マスクパター
ンの転写のプロセスを表現するシミュレーションモデ
ル、すなわちカーネルによって実行され、前記補正され
た設計データに基づいて製作されるＯＰＣマスクにおい
て、前記カーネルは、テスト用のマスクパターンの形状
の設計データと、前記テスト用のマスクパターンが転写
されエッチングされることで実際に形成されたテスト用
のウェハのパターンの形状の実測データとに基づいて生
成され、前記テストパターンは、ほぼ前記所定の最小寸
法の線幅を有し直線状に延在する帯状の複数個のゲート
パターンが線幅方向に同じ間隔をおいて互いに平行をな
して並べられることで構成された第１パターングループ
を複数含み、前記複数の第１パターングループのそれぞ
れの間では、前記ゲートパターンの間隔が互いに異なる
寸法となるように構成されていることを特徴とする。そ
のため、前記シミュレーションを行なうカーネルは、前
記第１パターングループを含むテストパターンに基づい
て生成される。また、本発明は、所定の最小寸法値で定
義されるデザインルールで設計されマスクに形成される
マスクパターンの形状と、該マスクパターンによりウェ
ハに転写されるパターンの形状との差異を光近接効果を
考慮したシミュレーション計算によって求め、前記シミ
ュレーション計算の結果に基づいて前記ウェハに転写さ
れるパターンの形状が所望の設計データに基づいた形状
となるように前記マスクパターンの形状の設計データを
補正し、前記シミュレーション計算は、前記マスクパタ
ーンの転写のプロセスを表現するシミュレーションモデ
ル、すなわちカーネルによって実行され、前記補正され
た設計データに基づいて製作されるＯＰＣマスクにおい
て、前記カーネルは、テスト用のマスクパターンの形状
の設計データと、前記テスト用のマスクパターンが転写
されエッチングされることで実際に形成されたテスト用
のウェハのパターンの形状の実測データとに基づいて生
成され、前記テストパターンは、前記所定の最小寸法よ
りも小さな線幅を有し直線状に延在する帯状の複数個の
ゲートパターンが互いに平行をなし、線幅方向に同じ間
隔をおいて並べられることで構成された第２パターング
ループを複数含み、前記複数の第２パターングループの
それぞれは、前記ゲートパターンの間隔が互いに異なる
寸法となるように構成されていることを特徴とする。そ
のため、前記シミュレーションを行なうカーネルは、前
記第２パターングループを含むテストパターンに基づい
て生成される。また、本発明は、所定の最小寸法値で定
義されるデザインルールで設計されマスクに形成される
マスクパターンの形状と、該マスクパターンによりウェ
ハに転写されるパターンの形状との差異を光近接効果を
考慮したシミュレーション計算によって求め、前記シミ
ュレーション計算の結果に基づいて前記ウェハに転写さ
れるパターンの形状が所望の設計データに基づいた形状
となるように前記マスクパターンの形状の設計データを
補正し、前記シミュレーション計算は、前記マスクパタ
ーンの転写のプロセスを表現するシミュレーションモデ
ル、すなわちカーネルによって実行され、前記補正され
た設計データに基づいて製作されるＯＰＣマスクにおい
て、前記カーネルは、テスト用のマスクパターンの形状
の設計データと、前記テスト用のマスクパターンが転写
されエッチングされることで実際に形成されたテスト用
のウェハのパターンの形状の実測データとに基づいて生
成され、前記テストパターンは、前記所定の最小寸法よ
りも大きな線幅を有し直線状に延在する帯状の複数個の
ゲートパターンが互いに平行をなし、線幅方向に同じ間
隔をおいて並べられることで構成された第３パターング
ループを複数含み、前記複数の第３パターングループの
それぞれは、前記ゲートパターンの間隔が互いに異なる
寸法となるように構成されていることを特徴とする。そ
のため、前記シミュレーションを行なうカーネルは、前
記第３パターングループを含むテストパターンに基づい
て生成される。
【０００７】また、本発明は、所定の最小寸法値で定義
されるデザインルールで設計されマスクに形成されるマ
スクパターンの形状と、該マスクパターンによりウェハ
に転写されるパターンの形状との差異を光近接効果を考
慮したシミュレーション計算によって求め、前記シミュ
レーション計算の結果に基づいて前記ウェハに転写され
るパターンの形状が所望の設計データに基づいた形状と
なるように前記マスクパターンの形状の設計データを補
正し、前記シミュレーション計算は、前記マスクパター
ンの転写のプロセスを表現するシミュレーションモデ
ル、すなわちカーネルによって実行され、前記補正され
た設計データに基づいて製作されたＯＰＣマスクに基づ
いて製作されるウェハから切り出されるチップにおい
て、前記カーネルは、テスト用のマスクパターンの形状
の設計データと、前記テスト用のマスクパターンが転写
されエッチングされることで実際に形成されたテスト用
のウェハのパターンの形状の実測データとに基づいて生
成され、前記テストパターンは、ほぼ前記所定の最小寸
法の線幅を有し直線状に延在する帯状の複数個のゲート
パターンが線幅方向に同じ間隔をおいて互いに平行をな
して並べられることで構成された第１パターングループ
を複数含み、前記複数の第１パターングループのそれぞ
れの間では、前記ゲートパターンの間隔が互いに異なる
寸法となるように構成されていることを特徴とする。そ
のため、前記シミュレーションを行なうカーネルは、前
記第１パターングループを含むテストパターンに基づい
て生成される。また、本発明は、所定の最小寸法値で定
義されるデザインルールで設計されマスクに形成される
マスクパターンの形状と、該マスクパターンによりウェ
ハに転写されるパターンの形状との差異を光近接効果を
考慮したシミュレーション計算によって求め、前記シミ
ュレーション計算の結果に基づいて前記ウェハに転写さ
れるパターンの形状が所望の設計データに基づいた形状
となるように前記マスクパターンの形状の設計データを
補正し、前記シミュレーション計算は、前記マスクパタ
ーンの転写のプロセスを表現するシミュレーションモデ
ル、すなわちカーネルによって実行され、前記補正され
た設計データに基づいて製作されたＯＰＣマスクに基づ
いて製作されるウェハから切り出されるチップにおい
て、前記カーネルは、テスト用のマスクパターンの形状
の設計データと、前記テスト用のマスクパターンが転写
されエッチングされることで実際に形成されたテスト用
のウェハのパターンの形状の実測データとに基づいて生
成され、前記テストパターンは、前記所定の最小寸法よ
りも小さな線幅を有し直線状に延在する帯状の複数個の
ゲートパターンが互いに平行をなし、線幅方向に同じ間
隔をおいて並べられることで構成された第２パターング
ループを複数含み、前記複数の第２パターングループの
それぞれは、前記ゲートパターンの間隔が互いに異なる
寸法となるように構成されていることを特徴とする。そ
のため、前記シミュレーションを行なうカーネルは、前
記第２パターングループを含むテストパターンに基づい
て生成される。また、本発明は、所定の最小寸法値で定
義されるデザインルールで設計されマスクに形成される
マスクパターンの形状と、該マスクパターンによりウェ
ハに転写されるパターンの形状との差異を光近接効果を
考慮したシミュレーション計算によって求め、前記シミ
ュレーション計算の結果に基づいて前記ウェハに転写さ
れるパターンの形状が所望の設計データに基づいた形状
となるように前記マスクパターンの形状の設計データを
補正し、前記シミュレーション計算は、前記マスクパタ
ーンの転写のプロセスを表現するシミュレーションモデ
ル、すなわちカーネルによって実行され、前記補正され
た設計データに基づいて製作されたＯＰＣマスクに基づ
いて製作されるウェハから切り出されるチップにおい
て、前記カーネルは、テスト用のマスクパターンの形状
の設計データと、前記テスト用のマスクパターンが転写
されエッチングされることで実際に形成されたテスト用
のウェハのパターンの形状の実測データとに基づいて生
成され、前記テストパターンは、前記所定の最小寸法よ
りも大きな線幅を有し直線状に延在する帯状の複数個の
ゲートパターンが互いに平行をなし、線幅方向に同じ間
隔をおいて並べられることで構成された第３パターング
ループを複数含み、前記複数の第３パターングループの
それぞれは、前記ゲートパターンの間隔が互いに異なる
寸法となるように構成されていることを特徴とする。そ
のため、前記シミュレーションを行なうカーネルは、前
記第３パターングループを含むテストパターンに基づい
て生成される。
【０００８】
【発明の実施の形態】次に、本発明のＯＰＣマスクの製
作方法、ＯＰＣマスクおよびチップの実施の形態につい
て説明する。図３に示すように、本実施の形態では、Ｏ
ＰＣマスクのマスクパターンを得るためにシミュレーシ
ョンツール１０を用いる。前記シミュレーションツール
１０は、コンピューター上で動作するソフトウェアによ
って実現されるものであって、マスクパターンの転写の
プロセスを表すシミュレーションモデル、すなわちカー
ネル１２を含んで構成されている。前記カーネル１２
は、後述する手順によって生成される。前記シミュレー
ションツール１０は、図３に示すように、ウェハ上に形
成すべき所望のパターンの設計データ（マスクパターン
の補正前の設計データ）が入力されると、前記マスクパ
ターンの形状と、該マスクパターンによりウェハに転写
されたパターンの形状との差異を光近接効果を考慮した
シミュレーション計算によって求める。そして、前記シ
ミュレーション計算の結果に基づいて前記ウェハに転写
されるパターンの形状が所望の設計データに基づいた形
状となるように前記マスクパターンの形状の設計データ
を補正して出力するように構成されている。
【０００９】次に、図４を参照してＯＰＣマスクの製作
手順について具体的に説明する。まず、マスクのマスク
パターンとなる回路設計が行なわれる（Ｓ１０）。この
回路設計は、パターンの線幅の最小寸法値で定義される
デザインルールが設定されてから行なわれる。本実施の
形態では、前記最小寸法値を１５０ｎｍとする。前記最
小寸法値は、この最小寸法値で定義されるデザインルー
ルで製造されるウェハの製造保証限界値に相当する。次
いで、後述する前記カーネル１２の生成が行なわれる
（Ｓ１２）。前記カーネル１２が生成されると、カーネ
ル１２に前記補正前の設計データが入力されることによ
り、所定の最小寸法値で定義されるデザインルールで設
計されマスクに形成されるマスクパターンの形状と、該
マスクパターンによりウェハに転写されるパターンの形
状との差異を光近接効果を考慮したシミュレーション計
算が行なわれる（Ｓ１４）。次いで、前記シミュレーシ
ョンステップの結果に基づいて前記ウェハに転写される
パターンの形状が所望の設計データに基づいた形状とな
るように前記マスクパターンの形状の設計データが補正
される（Ｓ１６）。次いで、補正後の設計データについ
てルールチェックが行なわれ、設計データが完成する
（Ｓ１８）。なお、前記ルールチェックの結果、カーネ
ルの修正が必要であれば、カーネルの修正を行なってス
テップＳ１４に移行し同様の処理を行なう。次に、この
補正後の設計データがマスクレイアウト用のＣＡＤに提
供され、補正されたマスク、すなわちＯＰＣマスクが製
作される（Ｓ１８）。そして、リソグラフィ工程によっ
て前記ＯＰＣマスクを用いてウェハが製作され、このウ
ェハを切断することによってチップが製作される。本実
施の形態では、前記ステップＳ１４が本発明のシミュレ
ーションステップに、ステップＳ１６が本発明の補正ス
テップにそれぞれ相当している。
【００１０】図１は本実施の形態のＯＰＣマスク製作方
法におけるカーネルを生成する際の処理手順を示すフロ
ーチャートであり、図２はシミュレーションツールにお
けるデータの入出力を説明するブロック図である。ま
た、図１において、ステップＳ２０、Ｓ２２、Ｓ２４、
Ｓ２６、Ｓ２８、Ｓ３６は、従来技術に相当する処理で
あり、ステップＳ３０、Ｓ３２、Ｓ３４、Ｓ３６は、本
発明に相当する処理である。前記カーネル１２の生成は
次のようになされる。まず、テスト用マスクが製作され
る（Ｓ２０）。このテスト用マスクは、前記シミュレー
ションツール１０に付属している既存のテストパターン
（以下既存テストパターンという）と、後述する新規の
テストパターン（以下新規テストパターンという）とか
ら構成されている。前記既存テストパターンは、直線状
に延在する複数個のゲートパターン、互いに十字形をな
すように交差する２つのゲートパターンの組み合わせ
を、それぞれ各ゲートパターンの線幅を所定値ずつ変え
たもので構成されている。前記既存テストパターンに
は、互いに間隔をおいて平行をなす直線状に延在する帯
状のゲートパターンは含まれていない。前記新規テスト
パターンは、図５（Ｂ）に示すように、前記所定の最小
寸法の線幅Ｌ１（１５０ｎｍ）を有し直線状に延在する
帯状の複数個のゲートパターン３０が線幅方向に間隔を
おいて互いに平行をなして並べられることで構成された
複数の第１パターングループ３００２、３００４、３０
０６、３００８を含んでいる。前記各第１パターングル
ープ３００２、３００４、３００６、３００８のそれぞ
れの前記ゲートパターン３０の間隔をＳＰ１０、ＳＰ１
１、ＳＰ１２、ＳＰ１３としたときに、これら間隔は、
ＳＰ１０＜ＳＰ１１＜ＳＰ１２＜ＳＰ１３という関係を
なし、互いに異なる寸法となるように構成されている。
【００１１】また、前記新規テストパターンは、図５
（Ａ）に示すように、前記所定の最小寸法の線幅Ｌ１
（１５０ｎｍ）よりも小さな線幅Ｌ２（１４０ｎｍ）を
有し直線状に延在する帯状の複数個のゲートパターン４
０が線幅方向に間隔をおいて互いに平行をなして並べら
れることで構成された複数の第２パターングループ４０
０２、４００４、４００６、４００８を含んでいる。前
記各第２パターングループ４００２、４００４、４００
６、４００８のそれぞれの前記ゲートパターン３０の間
隔をＳＰ２０、ＳＰ２１、ＳＰ２２、ＳＰ２３としたと
きに、これら間隔は、ＳＰ２０＜ＳＰ２１＜ＳＰ２２＜
ＳＰ２３という関係をなし、互いに異なる寸法となるよ
うに構成されている。
【００１２】また、前記新規テストパターンは、図５
（Ｃ）に示すように、前記所定の最小寸法の線幅Ｌ１
（１５０ｎｍ）よりも大きな線幅Ｌ３（例えば１５０ｎ
ｍ）を有し直線状に延在する帯状の複数個のゲートパタ
ーン５０が線幅方向に間隔をおいて互いに平行をなして
並べられることで構成された複数の第３パターングルー
プ５００２、５００４、５００６、５００８を含んでい
る。前記各第３パターングループ５００２、５００４、
５００６、５００８のそれぞれの前記ゲートパターン３
０の間隔をＳＰ３０、ＳＰ３１、ＳＰ３２、ＳＰ３３と
したときに、これら間隔は、ＳＰ３０＜ＳＰ３１＜ＳＰ
３２＜ＳＰ３３という関係をなし、互いに異なる寸法と
なるように構成されている。
【００１３】次いで、前記テスト用マスクによって前記
既存テストパターンおよび新規テストパターンが転写さ
れ、エッチングされたウェハ上のパターンの測長が行な
われテストパターンの実測データが測定される（Ｓ２
２）。この測定は、先に選択された既存テストパターン
の設計データに対応する実測データについてのみ行なわ
れる。前記既存テストパターンに対する測長は、予め設
定された箇所について行なわれる。
【００１４】次に、図２に示すように、前記テスト用マ
スクに形成された既存テストパターンの設計データが前
記シミュレーションツール１０に入力され、前記設計デ
ータに基づいてシミュレーション計算がなされ、光近接
効果によって形状が変形された既存テストパターンのデ
ータ（以下シミュレーションデータという）が出力され
る（Ｓ２４）。このシミュレーション計算は、前記既存
テストパターンの設計データの中から特にシミュレーシ
ョンの精度を上げたい設計データに対して大きな重み付
けがなされ、そうでない設計データに対しては小さな重
み付けがなされた状態で行なわれる。
【００１５】次に、図２に示すように、前記シミュレー
ションツール１０において、前記シミュレーションデー
タと前記実測データとが比較され、シミュレーション精
度の合否が判定される（Ｓ２６）。具体的には、前記シ
ミュレーションデータの線幅および前記実測データの線
幅の差が所定の基準値を超えた箇所が０個ならば合格、
１個以上あれば不合格と判断される。なお、前記シミュ
レーションデータの線幅および前記実測データの線幅の
差とは、「前記シミュレーションデータの線幅と、ウェ
ハ上に形成しようとするゲートパターンの設計データの
線幅（目標値）とのずれ量ＥＰＥ（Ｅｄｇｅ Ｐｌａｃ
ｅｍｅｎｔ Ｅｒｒｏｒ）」と、「前記実測データの線
幅と、ウェハ上に形成すべきゲートパターンの設計デー
タの線幅（目標値）とのずれ量ＥＰＥ」との差に相当す
る。ステップＳ２６が合格（"Ｙ"）ならば、前記シミュ
レーションツール１０は、前記カーネル１２によるシミ
ュレーションの精度が満足できるものであるため、前記
カーネル１２を生成して（Ｓ３６）、処理を終了する。
一方、ステップＳ２６で不合格（"Ｎ"）ならば、前記既
存テストパターンの設計データに対する重み付けの変
更、および、既存テストパターンの追加と削除を行い
（Ｓ２８）、前記ステップＳ２４、Ｓ２６、Ｓ２８から
なる一連の処理を行なう。この一連処理を所定回数、例
えば６回繰り返してもシミュレーション精度が不合格な
らば、次のステップに移行する。なお、これら重み付け
の変更および既存テストパターンの追加と削除を行なう
処理に関しては前記シミュレーションツール１０におい
て既に組み込まれた機能であり、本発明と直接関係しな
いため、詳細な説明は省略する。
【００１６】次に、前記新規テストパターンの第１パタ
ーングループ３００２、３００４、３００６、３００８
の実測データが新たに測長される（Ｓ３０）。この実測
データは、各ゲートパターン３０の線幅について測定さ
れたデータである。そして、第１パターングループ３０
０２、３００４、３００６、３００８の設計データに基
づいてシミュレーション計算がなされ、光近接効果によ
って形状が変形された前記新規テストパターンのシミュ
レーションデータが出力される（Ｓ３２）。次に、図２
に示すように、前記シミュレーションツール１０におい
て、前記第１パターングループのシミュレーションデー
タと前記第１パターングループの実測データとが比較さ
れ、シミュレーション精度の合否が判定される（Ｓ３
４）。具体的には、前記シミュレーションデータの線幅
および前記実測データの線幅の差が所定の基準値を超え
た箇所が０個ならば合格、１個以上あれば不合格と判断
される。前記所定の基準値は任意に設定すればよく、本
例では５ｎｍに設定した。ステップＳ３４が合格（"
Ｙ"）ならば、前記シミュレーションツール１０は、前
記カーネル１２によるシミュレーションの精度が満足で
きるものであるため、前記カーネル１２を生成して（Ｓ
３６）、処理を終了する。一方、ステップＳ３４で不合
格（"Ｎ"）ならば、ステップＳ３０に移行する。
【００１７】次に、前記新規テストパターンの第２パタ
ーングループ４００２、４００４、４００６、４００８
の実測データが新たに測長される（Ｓ３０）。この実測
データは、各ゲートパターン４０の線幅について測定さ
れたデータである。以下、第１パターングループのとき
と同様にステップＳ３２、Ｓ３４の処理が繰り返され
る。ステップＳ３４が合格（"Ｙ"）ならば、前記シミュ
レーションツール１０は、前記カーネル１２によるシミ
ュレーションの精度が満足できるものであるため、前記
カーネル１２を生成して（Ｓ３６）、処理を終了する。
一方、ステップＳ３４で不合格（"Ｎ"）ならば、次のス
テップに移行する。
【００１８】次に、前記新規テストパターンの第３パタ
ーングループ５００２、５００４、５００６、５００８
の実測データが新たに測長される（Ｓ３０）。この実測
データは、各ゲートパターン５０の線幅について測定さ
れたデータである。以下、第１パターングループのとき
と同様にステップＳ３２、Ｓ３４の処理が繰り返され
る。ステップＳ３４が合格（"Ｙ"）ならば、前記シミュ
レーションツール１０は、前記カーネル１２によるシミ
ュレーションの精度が満足できるものであるため、前記
カーネル１２を生成して（Ｓ３６）、処理を終了する。
前記第３パターングループに対して、ステップＳ３４が
不合格（"Ｎ"）となった場合は処理を停止する。
【００１９】次に、図１の処理によって行なわれたシミ
ュレーション精度の比較結果について具体的に説明す
る。図６、図７は実測データとシミュレーションデータ
との比較を示す説明図であり、いずれも横軸は測定箇
所、縦軸はゲートパターンの線幅の設計値からのずれ量
ＥＰＥを示している。図中、実線はシミュレーションデ
ータ、破線は実測データを示している。図６（Ａ１）、
（Ｂ１）、図７（Ｃ１）、（Ｄ１）は、ゲートパターン
の線幅の設計データ（目標値）が１５０ｎｍの場合であ
り、図６（Ａ２）、（Ｂ２）、図７（Ｃ２）、（Ｄ２）
は、ゲートパターンの線幅の設計データ（目標値）が１
９０ｎｍの場合である。図６（Ａ１）、（Ａ２）は、図
１のフローチャートのステップＳ２０乃至Ｓ２６を実行
した状態であり、既存テストパターンのみによるシミュ
レーション結果を示している。図６（Ｂ１）、（Ｂ２）
は、既存テストパターンのみによるシミュレーション後
に、さらに新規テストパターンの第１パターングループ
のシミュレーションを行なったときのシミュレーション
結果を示している。図７（Ｃ１）、（Ｃ２）は、既存テ
ストパターンおよび第１パターングループのシミュレー
ション後に、さらに第２パターングループのシミュレー
ションをさらに行なったときのシミュレーション結果を
示している。図７（Ｄ１）、（Ｄ２）は、既存テストパ
ターンおよび第１、第２パターングループのシミュレー
ション後に、さらに第３パターングループのシミュレー
ションを行なったときのシミュレーション結果を示して
いる。これらの結果からみて、ゲートパターンの設計デ
ータが１５０ｎｍ、１９０ｎｍのいずれの場合にも、新
規テストパターンのシミュレーションを行なった方が、
シミュレーションデータと実測データとの差が少なくな
っていることがわかる。すなわち、前記第１、第２、第
３パターングループのシミュレーションを行なうことに
よって生成されたカーネル１２によってゲートパターン
のスペース依存性の影響を忠実に反映したシュミレーシ
ョンを行なうことができ、シミュレーション精度が向上
することが確認された。
【００２０】次に、図１のフローチャートに沿って生成
されたカーネル１２を用いて実際の製品のマスクを製作
するとともに、そのマスクによって転写、エッチングし
て製作されたウェハを製作し、そのウェハに形成された
ゲートパターンの線幅を測長した実測データと、シミュ
レーションデータとの比較を行なった。図８は、実際の
製品におけるゲートパターンの線幅の実測データと各シ
ミュレーションデータとを比較する説明図である。ゲー
トパターンの線幅の設計データ（目標値）は１５０ｎｍ
である。図中、横軸は、ゲートパターン間の線幅方向の
間隔（スペース）をｎｍ単位で示し、縦軸はゲートパタ
ーンの線幅ＣＤをｎｍ単位で示している。図中、塗りつ
ぶしの矩形は実測データを示し、矩形は既存テストパタ
ーンのみによるシミュレーションデータを示し、×は既
存テストパターンのシミュレーションに加えて第１パタ
ーングループのシミュレーションを行なったシミュレー
ションデータを示し、三角は既存テストパターンと第１
テストパターンのシミュレーションに加えて第２パター
ングループのシミュレーションを行なったシミュレーシ
ョンデータを示し、丸は既存テストパターンと第１、第
２テストパターンのシミュレーションに加えて第３パタ
ーングループのシミュレーションを行なったシミュレー
ションデータを示している。図８においても、新規テス
トパターンのシミュレーションを行なった方が、シミュ
レーションデータと実測データとの差が少なくなってい
ることがわかる。すなわち、図６、図７の場合と同様
に、前記第１、第２、第３パターングループのシミュレ
ーションを行なうことによって生成されたカーネル１２
によってゲートパターンのスペース依存性の影響を忠実
に反映したシュミレーションを行なうことができ、シミ
ュレーション精度が向上することが確認された。
【００２１】次に、図１のフローチャートに沿って生成
されたカーネル１２を用いて実際の製品のマスクについ
て、図８の場合と同様にシミュレーションを行なった場
合におけるシミュレーションデータの線幅のばらつきを
比較した。図９（Ａ）乃至（Ｄ）は、実際の製品のマス
クにおけるゲートパターンの各シミュレーションデータ
のばらつきを比較する説明図である。ゲートパターンの
線幅の設計データ（目標値）は１５０ｎｍである。図
中、横軸は、ゲートパターン間の線幅方向の間隔（スペ
ース）をμｍ単位で示し、縦軸はゲートパターンの線幅
ＣＤをμｍ単位で示している。図中、丸、三角、菱形
は、それぞれゲートパターンの異なる箇所でのシミュレ
ーションデータであることを表している。図９（Ａ）は
既存テストパターンのみによるシミュレーションデータ
を示し、図９（Ｂ）は既存テストパターンのシミュレー
ションに加えて第１パターングループのシミュレーショ
ンを行なったシミュレーションデータを示し、図９
（Ｃ）は既存テストパターンと第１テストパターンのシ
ミュレーションに加えて第２パターングループのシミュ
レーションを行なったシミュレーションデータを示し、
図９（Ｄ）は既存テストパターンと第１、第２テストパ
ターンのシミュレーションに加えて第３パターングルー
プのシミュレーションを行なったシミュレーションデー
タを示している。図中σは各シミュレーションデータの
標準偏差値を示し、ＲＡＮＧＥは各シミュレーションデ
ータの最大値と最小値の差の値を示している。図９から
わかるように、（Ａ）に示した既存テストパターンのみ
によるシミュレーションデータに比較して、（Ｂ）、
（Ｄ）のシミュレーションデータは、σとＲＡＮＧＥの
双方が小さな値となっていること、換言すればばらつき
が少なくなっていることがわかる。（Ｂ）と（Ｄ）を比
較してみると、ＲＡＮＧＥでは、（Ｂ）が１ｎｍ、
（Ｄ）が２ｎｍと、（Ｂ）の方がばらつきが少ないもの
の、スペースが１．８μｍのシミュレーションデータに
ついてみると、（Ｄ）では複数のシミュレーションデー
タがすべて一致している。したがって、（Ｄ）における
シミュレーションデータの精度は（Ｂ）に比較して上で
あると評価することができる。
【００２２】以上説明したように、本実施の形態のＯＰ
Ｃマスクの製作方法、ＯＰＣマスクおよびチップによれ
ば、前記シミュレーションを行なうカーネルを前記第
１、第２、第３パターングループの少なくとも１つを含
むテストパターンに基づいて生成したので、ゲートパタ
ーンのスペース依存性の影響を忠実に反映したシミュレ
ーションを行なうことができる。したがって、シミュレ
ーション計算の結果に基づいて前記ウェハに転写される
パターンの形状が所望の設計データに基づいた形状とな
るように前記マスクパターンの形状の設計データを補正
することによって、実際にウェハ上およびチップ上に形
成されるパターンの線幅のばらつきを抑制することがで
きる。
【００２３】なお、本実施の形態では、前記第１乃至第
３パターングループの数を４個として説明したが、第１
乃至第３パターングループの数は複数であればよく、任
意である。
【００２４】
【発明の効果】以上説明したように本発明によれば、前
記第１、第２、第３パターングループのシミュレーショ
ンを行なうことによって生成されたカーネルによってゲ
ートパターンのスペース依存性の影響を忠実に反映した
シュミレーションを行なうことができ、これにより実際
にウェハ上およびチップ上に形成されるパターンの線幅
のばらつきを抑制することができる。
【図面の簡単な説明】
【図１】本実施の形態のＯＰＣマスク製作方法における
カーネルを生成する際の処理手順を示すフローチャート
である。
【図２】シミュレーションツールにおけるデータの入出
力を説明するブロック図である。
【図３】シミュレーションツールにおける設計データの
入出力を説明するブロック図である。
【図４】ＯＰＣマスクの製作手順を示すフローチャート
である。
【図５】（Ａ）は第２パターングループの構成を示す説
明図、（Ｂ）は第１パターングループの構成を示す説明
図、（Ｃ）は第３パターングループの構成を示す説明図
である。
【図６】（Ａ１）はゲートパターンの線幅の設計データ
（目標値）が１５０ｎｍで既存テストパターンのみによ
るシミュレーション結果を示す説明図、（Ａ２）はゲー
トパターンの線幅の設計データ（目標値）が１９０ｎｍ
で既存テストパターンのみによるシミュレーション結果
を示す説明図、（Ｂ１）はゲートパターンの線幅の設計
データ（目標値）が１５０ｎｍで第１パターングループ
のシミュレーションを行なったときのシミュレーション
結果を示す説明図、（Ｂ２）はゲートパターンの線幅の
設計データ（目標値）が１９０ｎｍで第１パターングル
ープのシミュレーションを行なったときのシミュレーシ
ョン結果を示す説明図である。
【図７】（Ｃ１）はゲートパターンの線幅の設計データ
（目標値）が１５０ｎｍで第２パターングループのシミ
ュレーションを行なったときのシミュレーション結果を
示す説明図、（Ｃ２）はゲートパターンの線幅の設計デ
ータ（目標値）が１９０ｎｍで第２パターングループの
シミュレーションを行なったときのシミュレーション結
果を示す説明図、（Ｄ１）はゲートパターンの線幅の設
計データ（目標値）が１５０ｎｍで第３パターングルー
プのシミュレーションを行なったときのシミュレーショ
ン結果を示す説明図、（Ｄ２）はゲートパターンの線幅
の設計データ（目標値）が１９０ｎｍで第Ｄパターング
ループのシミュレーションを行なったときのシミュレー
ション結果を示す説明図である。
【図８】実際の製品におけるゲートパターンの線幅の実
測データと各シミュレーションデータとを比較する説明
図である。
【図９】実際の製品のマスクにおけるゲートパターンの
各シミュレーションデータのばらつきを比較する説明図
であり、（Ａ）は既存テストパターンのみによるシミュ
レーションをおこなったシミュレーションデータを示す
説明図、（Ｂ）は既存テストパターンのシミュレーショ
ンに加えて第１パターングループのシミュレーションを
行なったシミュレーションデータを示す説明図、（Ｃ）
は既存テストパターンと第１テストパターンのシミュレ
ーションに加えて第２パターングループのシミュレーシ
ョンを行なったシミュレーションデータを示す説明図、
（Ｄ）は既存テストパターンと第１、第２テストパター
ンのシミュレーションに加えて第３パターングループの
シミュレーションを行なったシミュレーションデータを
示す説明図である。
【符号の説明】
１０……シュミレーションツール、１２……カーネル、
３０、４０、５０……ゲートパターン、３００２、３０
０４、３００６、３００８……第１パターングループ、
４００２、４００４、４００６、４００８……第２パタ
ーングループ、５００２、５００４、５００６、５００
８……第３パターングループ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H095 BB01 BB02 5B046 AA08 BA06 GA06 JA04

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 所定の最小寸法値で定義されるデザイン
    ルールで設計されマスクに形成されるマスクパターンの
    形状と、該マスクパターンによりウェハに転写されるパ
    ターンの形状との差異を光近接効果を考慮したシミュレ
    ーション計算によって求めるシミュレーションステップ
    と、 前記シミュレーションステップの結果に基づいて前記ウ
    ェハに転写されるパターンの形状が所望の設計データに
    基づいた形状となるように前記マスクパターンの形状の
    設計データを補正する補正ステップとを含み、 前記シミュレーションステップは、前記マスクパターン
    の転写のプロセスを表現するシミュレーションモデル、
    すなわちカーネルによって実行されるＯＰＣマスクの製
    作方法において、 前記カーネルは、テスト用のマスクパターンの形状の設
    計データと、前記テスト用のマスクパターンが転写され
    エッチングされることで実際に形成されたテスト用のウ
    ェハのパターンの形状の実測データとに基づいて生成さ
    れ、 前記テストパターンは、ほぼ前記所定の最小寸法の線幅
    を有し直線状に延在する帯状の複数個のゲートパターン
    が線幅方向に同じ間隔をおいて互いに平行をなして並べ
    られることで構成された第１パターングループを複数含
    み、 前記複数の第１パターングループのそれぞれの間では、
    前記ゲートパターンの間隔が互いに異なる寸法となるよ
    うに構成されていることを特徴とするＯＰＣマスクの製
    作方法。
  2. 【請求項２】 前記テストパターンは、前記所定の最小
    寸法よりも小さな線幅を有し直線状に延在する帯状の複
    数個のゲートパターンが互いに平行をなし、線幅方向に
    同じ間隔をおいて並べられることで構成された第２パタ
    ーングループを複数含み、前記複数の第２パターングル
    ープのそれぞれは、前記ゲートパターンの間隔が互いに
    異なる寸法となるように構成されていることを特徴とす
    る請求項１記載のＯＰＣマスクの製作方法。
  3. 【請求項３】 前記テストパターンは、前記所定の最小
    寸法よりも大きな線幅を有し直線状に延在する帯状の複
    数個のゲートパターンが互いに平行をなし、線幅方向に
    同じ間隔をおいて並べられることで構成された第３パタ
    ーングループを複数含み、前記複数の第３パターングル
    ープのそれぞれは、前記ゲートパターンの間隔が互いに
    異なる寸法となるように構成されていることを特徴とす
    る請求項１または２記載のＯＰＣマスクの製作方法。
  4. 【請求項４】 所定の最小寸法値で定義されるデザイン
    ルールで設計されマスクに形成されるマスクパターンの
    形状と、該マスクパターンによりウェハに転写されるパ
    ターンの形状との差異を光近接効果を考慮したシミュレ
    ーション計算によって求めるシミュレーションステップ
    と、 前記シミュレーションステップの結果に基づいて前記ウ
    ェハに転写されるパターンの形状が所望の設計データに
    基づいた形状となるように前記マスクパターンの形状の
    設計データを補正する補正ステップとを含み、 前記シミュレーションステップは、前記マスクパターン
    の転写のプロセスを表現するシミュレーションモデル、
    すなわちカーネルによって実行されるＯＰＣマスクの製
    作方法において、 前記カーネルは、テスト用のマスクパターンの形状の設
    計データと、前記テスト用のマスクパターンが転写され
    エッチングされることで実際に形成されたテスト用のウ
    ェハのパターンの形状の実測データとに基づいて生成さ
    れ、 前記テストパターンは、前記所定の最小寸法よりも小さ
    な線幅を有し直線状に延在する帯状の複数個のゲートパ
    ターンが互いに平行をなし、線幅方向に同じ間隔をおい
    て並べられることで構成された第２パターングループを
    複数含み、 前記複数の第２パターングループのそれぞれは、前記ゲ
    ートパターンの間隔が互いに異なる寸法となるように構
    成されている、 ことを特徴とするＯＰＣマスクの製作方法。
  5. 【請求項５】 前記テストパターンは、前記所定の最小
    寸法よりも大きな線幅を有し直線状に延在する帯状の複
    数個のゲートパターンが互いに平行をなし、線幅方向に
    同じ間隔をおいて並べられることで構成された第３パタ
    ーングループを複数含み、前記複数の第３パターングル
    ープのそれぞれは、前記ゲートパターンの間隔が互いに
    異なる寸法となるように構成されていることを特徴とす
    る請求項４記載のＯＰＣマスクの製作方法。
  6. 【請求項６】 所定の最小寸法値で定義されるデザイン
    ルールで設計されマスクに形成されるマスクパターンの
    形状と、該マスクパターンによりウェハに転写されるパ
    ターンの形状との差異を光近接効果を考慮したシミュレ
    ーション計算によって求めるシミュレーションステップ
    と、 前記シミュレーションステップの結果に基づいて前記ウ
    ェハに転写されるパターンの形状が所望の設計データに
    基づいた形状となるように前記マスクパターンの形状の
    設計データを補正する補正ステップとを含み、 前記シミュレーションステップは、前記マスクパターン
    の転写のプロセスを表現するシミュレーションモデル、
    すなわちカーネルによって実行されるＯＰＣマスクの製
    作方法において、 前記カーネルは、テスト用のマスクパターンの形状の設
    計データと、前記テスト用のマスクパターンが転写され
    エッチングされることで実際に形成されたテスト用のウ
    ェハのパターンの形状の実測データとに基づいて生成さ
    れ、 前記テストパターンは、前記所定の最小寸法よりも大き
    な線幅を有し直線状に延在する帯状の複数個のゲートパ
    ターンが互いに平行をなし、線幅方向に同じ間隔をおい
    て並べられることで構成された第３パターングループを
    複数含み、 前記複数の第３パターングループのそれぞれは、前記ゲ
    ートパターンの間隔が互いに異なる寸法となるように構
    成されている、 ことを特徴とするＯＰＣマスクの製作方法。
  7. 【請求項７】 所定の最小寸法値で定義されるデザイン
    ルールで設計されマスクに形成されるマスクパターンの
    形状と、該マスクパターンによりウェハに転写されるパ
    ターンの形状との差異を光近接効果を考慮したシミュレ
    ーション計算によって求め、 前記シミュレーション計算の結果に基づいて前記ウェハ
    に転写されるパターンの形状が所望の設計データに基づ
    いた形状となるように前記マスクパターンの形状の設計
    データを補正し、 前記シミュレーション計算は、前記マスクパターンの転
    写のプロセスを表現するシミュレーションモデル、すな
    わちカーネルによって実行され、 前記補正された設計データに基づいて製作されるＯＰＣ
    マスクにおいて、 前記カーネルは、テスト用のマスクパターンの形状の設
    計データと、前記テスト用のマスクパターンが転写され
    エッチングされることで実際に形成されたテスト用のウ
    ェハのパターンの形状の実測データとに基づいて生成さ
    れ、 前記テストパターンは、ほぼ前記所定の最小寸法の線幅
    を有し直線状に延在する帯状の複数個のゲートパターン
    が線幅方向に同じ間隔をおいて互いに平行をなして並べ
    られることで構成された第１パターングループを複数含
    み、 前記複数の第１パターングループのそれぞれの間では、
    前記ゲートパターンの間隔が互いに異なる寸法となるよ
    うに構成されている、 ことを特徴とするＯＰＣマスク。
  8. 【請求項８】 前記テストパターンは、前記所定の最小
    寸法よりも小さな線幅を有し直線状に延在する帯状の複
    数個のゲートパターンが互いに平行をなし、線幅方向に
    同じ間隔をおいて並べられることで構成された第２パタ
    ーングループを複数含み、前記複数の第２パターングル
    ープのそれぞれは、前記ゲートパターンの間隔が互いに
    異なる寸法となるように構成されていることを特徴とす
    る請求項７記載のＯＰＣマスク。
  9. 【請求項９】 前記テストパターンは、前記所定の最小
    寸法よりも大きな線幅を有し直線状に延在する帯状の複
    数個のゲートパターンが互いに平行をなし、線幅方向に
    同じ間隔をおいて並べられることで構成された第３パタ
    ーングループを複数含み、前記複数の第３パターングル
    ープのそれぞれは、前記ゲートパターンの間隔が互いに
    異なる寸法となるように構成されていることを特徴とす
    る請求項７または８記載のＯＰＣマスク。
  10. 【請求項１０】 所定の最小寸法値で定義されるデザイ
    ンルールで設計されマスクに形成されるマスクパターン
    の形状と、該マスクパターンによりウェハに転写される
    パターンの形状との差異を光近接効果を考慮したシミュ
    レーション計算によって求め、 前記シミュレーション計算の結果に基づいて前記ウェハ
    に転写されるパターンの形状が所望の設計データに基づ
    いた形状となるように前記マスクパターンの形状の設計
    データを補正し、 前記シミュレーション計算は、前記マスクパターンの転
    写のプロセスを表現するシミュレーションモデル、すな
    わちカーネルによって実行され、 前記補正された設計データに基づいて製作されるＯＰＣ
    マスクにおいて、 前記カーネルは、テスト用のマスクパターンの形状の設
    計データと、前記テスト用のマスクパターンが転写され
    エッチングされることで実際に形成されたテスト用のウ
    ェハのパターンの形状の実測データとに基づいて生成さ
    れ、 前記テストパターンは、前記所定の最小寸法よりも小さ
    な線幅を有し直線状に延在する帯状の複数個のゲートパ
    ターンが互いに平行をなし、線幅方向に同じ間隔をおい
    て並べられることで構成された第２パターングループを
    複数含み、 前記複数の第２パターングループのそれぞれは、前記ゲ
    ートパターンの間隔が互いに異なる寸法となるように構
    成されている、 ことを特徴とするＯＰＣマスク。
  11. 【請求項１１】 前記テストパターンは、前記所定の最
    小寸法よりも大きな線幅を有し直線状に延在する帯状の
    複数個のゲートパターンが互いに平行をなし、線幅方向
    に同じ間隔をおいて並べられることで構成された第３パ
    ターングループを複数含み、前記複数の第３パターング
    ループのそれぞれは、前記ゲートパターンの間隔が互い
    に異なる寸法となるように構成されていることを特徴と
    する請求項１０記載のＯＰＣマスク。
  12. 【請求項１２】 所定の最小寸法値で定義されるデザイ
    ンルールで設計されマスクに形成されるマスクパターン
    の形状と、該マスクパターンによりウェハに転写される
    パターンの形状との差異を光近接効果を考慮したシミュ
    レーション計算によって求め、 前記シミュレーション計算の結果に基づいて前記ウェハ
    に転写されるパターンの形状が所望の設計データに基づ
    いた形状となるように前記マスクパターンの形状の設計
    データを補正し、 前記シミュレーション計算は、前記マスクパターンの転
    写のプロセスを表現するシミュレーションモデル、すな
    わちカーネルによって実行され、 前記補正された設計データに基づいて製作されるＯＰＣ
    マスクにおいて、 前記カーネルは、テスト用のマスクパターンの形状の設
    計データと、前記テスト用のマスクパターンが転写され
    エッチングされることで実際に形成されたテスト用のウ
    ェハのパターンの形状の実測データとに基づいて生成さ
    れ、 前記テストパターンは、前記所定の最小寸法よりも大き
    な線幅を有し直線状に延在する帯状の複数個のゲートパ
    ターンが互いに平行をなし、線幅方向に同じ間隔をおい
    て並べられることで構成された第３パターングループを
    複数含み、 前記複数の第３パターングループのそれぞれは、前記ゲ
    ートパターンの間隔が互いに異なる寸法となるように構
    成されている、 ことを特徴とするＯＰＣマスク。
  13. 【請求項１３】 所定の最小寸法値で定義されるデザイ
    ンルールで設計されマスクに形成されるマスクパターン
    の形状と、該マスクパターンによりウェハに転写される
    パターンの形状との差異を光近接効果を考慮したシミュ
    レーション計算によって求め、 前記シミュレーション計算の結果に基づいて前記ウェハ
    に転写されるパターンの形状が所望の設計データに基づ
    いた形状となるように前記マスクパターンの形状の設計
    データを補正し、 前記シミュレーション計算は、前記マスクパターンの転
    写のプロセスを表現するシミュレーションモデル、すな
    わちカーネルによって実行され、 前記補正された設計データに基づいて製作されたＯＰＣ
    マスクに基づいて製作されるウェハから切り出されるチ
    ップにおいて、 前記カーネルは、テスト用のマスクパターンの形状の設
    計データと、前記テスト用のマスクパターンが転写され
    エッチングされることで実際に形成されたテスト用のウ
    ェハのパターンの形状の実測データとに基づいて生成さ
    れ、 前記テストパターンは、ほぼ前記所定の最小寸法の線幅
    を有し直線状に延在する帯状の複数個のゲートパターン
    が線幅方向に同じ間隔をおいて互いに平行をなして並べ
    られることで構成された第１パターングループを複数含
    み、 前記複数の第１パターングループのそれぞれの間では、
    前記ゲートパターンの間隔が互いに異なる寸法となるよ
    うに構成されている、 ことを特徴とするチップ。
  14. 【請求項１４】 前記テストパターンは、前記所定の最
    小寸法よりも小さな線幅を有し直線状に延在する帯状の
    複数個のゲートパターンが互いに平行をなし、線幅方向
    に同じ間隔をおいて並べられることで構成された第２パ
    ターングループを複数含み、前記複数の第２パターング
    ループのそれぞれは、前記ゲートパターンの間隔が互い
    に異なる寸法となるように構成されていることを特徴と
    する請求項１３記載のチップ。
  15. 【請求項１５】 前記テストパターンは、前記所定の最
    小寸法よりも大きな線幅を有し直線状に延在する帯状の
    複数個のゲートパターンが互いに平行をなし、線幅方向
    に同じ間隔をおいて並べられることで構成された第３パ
    ターングループを複数含み、前記複数の第３パターング
    ループのそれぞれは、前記ゲートパターンの間隔が互い
    に異なる寸法となるように構成されていることを特徴と
    する請求項１３または１４記載のＯＰＣマスクの製作方
    法。
  16. 【請求項１６】 所定の最小寸法値で定義されるデザイ
    ンルールで設計されマスクに形成されるマスクパターン
    の形状と、該マスクパターンによりウェハに転写される
    パターンの形状との差異を光近接効果を考慮したシミュ
    レーション計算によって求め、 前記シミュレーション計算の結果に基づいて前記ウェハ
    に転写されるパターンの形状が所望の設計データに基づ
    いた形状となるように前記マスクパターンの形状の設計
    データを補正し、 前記シミュレーション計算は、前記マスクパターンの転
    写のプロセスを表現するシミュレーションモデル、すな
    わちカーネルによって実行され、 前記補正された設計データに基づいて製作されたＯＰＣ
    マスクに基づいて製作されるウェハから切り出されるチ
    ップにおいて、 前記カーネルは、テスト用のマスクパターンの形状の設
    計データと、前記テスト用のマスクパターンが転写され
    エッチングされることで実際に形成されたテスト用のウ
    ェハのパターンの形状の実測データとに基づいて生成さ
    れ、 前記テストパターンは、前記所定の最小寸法よりも小さ
    な線幅を有し直線状に延在する帯状の複数個のゲートパ
    ターンが互いに平行をなし、線幅方向に同じ間隔をおい
    て並べられることで構成された第２パターングループを
    複数含み、 前記複数の第２パターングループのそれぞれは、前記ゲ
    ートパターンの間隔が互いに異なる寸法となるように構
    成されている、 ことを特徴とするチップ。
  17. 【請求項１７】 前記テストパターンは、前記所定の最
    小寸法よりも大きな線幅を有し直線状に延在する帯状の
    複数個のゲートパターンが互いに平行をなし、線幅方向
    に同じ間隔をおいて並べられることで構成された第３パ
    ターングループを複数含み、前記複数の第３パターング
    ループのそれぞれは、前記ゲートパターンの間隔が互い
    に異なる寸法となるように構成されていることを特徴と
    する請求項１６記載のチップ。
  18. 【請求項１８】 所定の最小寸法値で定義されるデザイ
    ンルールで設計されマスクに形成されるマスクパターン
    の形状と、該マスクパターンによりウェハに転写される
    パターンの形状との差異を光近接効果を考慮したシミュ
    レーション計算によって求め、 前記シミュレーション計算の結果に基づいて前記ウェハ
    に転写されるパターンの形状が所望の設計データに基づ
    いた形状となるように前記マスクパターンの形状の設計
    データを補正し、 前記シミュレーション計算は、前記マスクパターンの転
    写のプロセスを表現するシミュレーションモデル、すな
    わちカーネルによって実行され、 前記補正された設計データに基づいて製作されたＯＰＣ
    マスクに基づいて製作されるウェハから切り出されるチ
    ップにおいて、 前記カーネルは、テスト用のマスクパターンの形状の設
    計データと、前記テスト用のマスクパターンが転写され
    エッチングされることで実際に形成されたテスト用のウ
    ェハのパターンの形状の実測データとに基づいて生成さ
    れ、 前記テストパターンは、前記所定の最小寸法よりも大き
    な線幅を有し直線状に延在する帯状の複数個のゲートパ
    ターンが互いに平行をなし、線幅方向に同じ間隔をおい
    て並べられることで構成された第３パターングループを
    複数含み、 前記複数の第３パターングループのそれぞれは、前記ゲ
    ートパターンの間隔が互いに異なる寸法となるように構
    成されている、 ことを特徴とするチップ。
JP2001115632A 2001-04-13 2001-04-13 Ｏｐマスクの製作方法 Expired - Fee Related JP3856197B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001115632A JP3856197B2 (ja) 2001-04-13 2001-04-13 Ｏｐマスクの製作方法
TW091106503A TW554406B (en) 2001-04-13 2002-04-01 OPC mask manufacturing method, OPC mask, and chip
KR1020027016868A KR20030007951A (ko) 2001-04-13 2002-04-05 Ｏｐｃ 마스크의 제작 방법 및 ｏｐｃ 마스크 및 칩
US10/311,157 US20030177467A1 (en) 2001-04-13 2002-04-05 Opc mask manufacturing method, opc mask, and chip
PCT/JP2002/003449 WO2002084399A1 (fr) 2001-04-13 2002-04-05 Procede de fabrication de masque opc, masque opc et puce associee

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001115632A JP3856197B2 (ja) 2001-04-13 2001-04-13 Ｏｐマスクの製作方法

Publications (2)

Publication Number Publication Date
JP2002311562A true JP2002311562A (ja) 2002-10-23
JP3856197B2 JP3856197B2 (ja) 2006-12-13

Family

ID=18966500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001115632A Expired - Fee Related JP3856197B2 (ja) 2001-04-13 2001-04-13 Ｏｐマスクの製作方法

Country Status (5)

Country Link
US (1) US20030177467A1 (ja)
JP (1) JP3856197B2 (ja)
KR (1) KR20030007951A (ja)
TW (1) TW554406B (ja)
WO (1) WO2002084399A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006189724A (ja) * 2005-01-07 2006-07-20 Toshiba Corp パターン抽出システム、測定ポイント抽出方法、パターン抽出方法及びパターン抽出プログラム
KR100662961B1 (ko) 2005-12-17 2006-12-28 동부일렉트로닉스 주식회사 광근접보정 모델링 데이타 추출을 위한 테스트 패턴제작방법
CN1320404C (zh) * 2003-10-09 2007-06-06 中芯国际集成电路制造(上海)有限公司 集成电路适用的模块化光学近接校正配置及其方法
JP2012198349A (ja) * 2011-03-18 2012-10-18 Fujitsu Semiconductor Ltd 設計支援方法
CN104678695A (zh) * 2013-11-26 2015-06-03 中芯国际集成电路制造(上海)有限公司 测试图形的标记方法和标记装置
JP2020535479A (ja) * 2017-09-27 2020-12-03 エーエスエムエル ネザーランズ ビー．ブイ． デバイス製造方法の制御パラメータを決定する方法、本方法を実行するよう構成される非一時的コンピュータ可読媒体およびシステム
CN116931389A (zh) * 2023-09-18 2023-10-24 粤芯半导体技术股份有限公司 线宽测量方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG137657A1 (en) * 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7550237B2 (en) * 2005-01-19 2009-06-23 Winbond Electronics Corp. Systems and methods for determining width/space limits for mask layout
US7325225B2 (en) * 2005-10-05 2008-01-29 Yasushi Tanaka Method and apparatus for reducing OPC model errors
US7627836B2 (en) * 2005-11-08 2009-12-01 International Business Machines Corporation OPC trimming for performance
KR100702794B1 (ko) * 2005-12-14 2007-04-03 동부일렉트로닉스 주식회사 Ｏｐｃ 검증을 통한 마스크 레이아웃 보정 방법
KR100731071B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 마스크 레이아웃의 보정방법
KR100735535B1 (ko) * 2006-07-10 2007-07-04 삼성전자주식회사 마스크 제작 방법
KR100807229B1 (ko) * 2006-07-31 2008-02-28 삼성전자주식회사 마스크의 설계 패턴 보정 방법
KR100811269B1 (ko) * 2006-09-19 2008-03-07 주식회사 하이닉스반도체 광근접 효과 보정을 위한 패턴 모델링 방법
KR100818999B1 (ko) * 2006-10-09 2008-04-02 삼성전자주식회사 마스크 제작 방법
JP2008139688A (ja) * 2006-12-04 2008-06-19 Toshiba Corp 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法
KR100826655B1 (ko) 2007-05-21 2008-05-06 주식회사 하이닉스반도체 광 근접 효과 보정 방법
KR100884985B1 (ko) * 2007-07-19 2009-02-23 주식회사 동부하이텍 광학적 근접보정 모델 조절 시스템 및 데이터 처리 방법
JP4934236B2 (ja) * 2007-09-29 2012-05-16 Ｈｏｙａ株式会社 グレートーンマスクブランク、グレートーンマスクの製造方法及びグレートーンマスク、並びにパターン転写方法
KR100880234B1 (ko) * 2007-10-02 2009-01-28 주식회사 동부하이텍 Ｏｐｃ 마스크 제조방법
KR100906053B1 (ko) * 2007-10-11 2009-07-03 주식회사 동부하이텍 반도체 소자의 ｃｄ 검사 방법
KR101096979B1 (ko) 2010-05-07 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 패턴 균일도 조절 방법
CN103513506B (zh) * 2012-06-19 2016-04-13 上海华虹宏力半导体制造有限公司 光学临近效应修正方法
KR20220079649A (ko) * 2019-10-16 2022-06-13 어플라이드 머티어리얼스, 인코포레이티드 패턴들을 형성하는 방법 및 리소그래피 시스템
CN111427240B (zh) * 2020-03-25 2021-06-04 合肥晶合集成电路股份有限公司 一种建立光学数据校正模型的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
KR0172801B1 (ko) * 1996-06-24 1999-03-20 김주용 공정 마진 테스트용 포토 마스크와 테스트 방법
US6243855B1 (en) * 1997-09-30 2001-06-05 Kabushiki Kaisha Toshiba Mask data design method
JPH11218899A (ja) * 1998-01-29 1999-08-10 Sony Corp マスクパターンの補正方法およびその装置
JP3482172B2 (ja) * 1999-03-04 2003-12-22 松下電器産業株式会社 Ｌｓｉ用パターンのレイアウト作成方法及びｌｓｉ用パターンの形成方法
JP2001100390A (ja) * 1999-09-27 2001-04-13 Toshiba Microelectronics Corp 露光用マスクのパターン補正方法
JP3909654B2 (ja) * 2001-05-10 2007-04-25 ソニー株式会社 ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法
TW569295B (en) * 2001-09-29 2004-01-01 Toshiba Corp Producing method for mask pattern and manufacturing method for semiconductor device
JP3615182B2 (ja) * 2001-11-26 2005-01-26 株式会社東芝 光近接効果補正方法及び光近接効果補正システム

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320404C (zh) * 2003-10-09 2007-06-06 中芯国际集成电路制造(上海)有限公司 集成电路适用的模块化光学近接校正配置及其方法
JP2006189724A (ja) * 2005-01-07 2006-07-20 Toshiba Corp パターン抽出システム、測定ポイント抽出方法、パターン抽出方法及びパターン抽出プログラム
KR100662961B1 (ko) 2005-12-17 2006-12-28 동부일렉트로닉스 주식회사 광근접보정 모델링 데이타 추출을 위한 테스트 패턴제작방법
JP2012198349A (ja) * 2011-03-18 2012-10-18 Fujitsu Semiconductor Ltd 設計支援方法
CN104678695A (zh) * 2013-11-26 2015-06-03 中芯国际集成电路制造(上海)有限公司 测试图形的标记方法和标记装置
JP2020535479A (ja) * 2017-09-27 2020-12-03 エーエスエムエル ネザーランズ ビー．ブイ． デバイス製造方法の制御パラメータを決定する方法、本方法を実行するよう構成される非一時的コンピュータ可読媒体およびシステム
US11513442B2 (en) 2017-09-27 2022-11-29 Asml Netherlands B.V. Method of determining control parameters of a device manufacturing process
US11768442B2 (en) 2017-09-27 2023-09-26 Asml Netherlands B.V. Method of determining control parameters of a device manufacturing process
CN116931389A (zh) * 2023-09-18 2023-10-24 粤芯半导体技术股份有限公司 线宽测量方法
CN116931389B (zh) * 2023-09-18 2023-12-08 粤芯半导体技术股份有限公司 线宽测量方法

Also Published As

Publication number Publication date
US20030177467A1 (en) 2003-09-18
TW554406B (en) 2003-09-21
KR20030007951A (ko) 2003-01-23
JP3856197B2 (ja) 2006-12-13
WO2002084399A1 (fr) 2002-10-24

Similar Documents

Publication Publication Date Title
JP3856197B2 (ja) Ｏｐマスクの製作方法
KR100872731B1 (ko) 룰 베이스 ｏｐｃ의 평가 방법 및 시뮬레이션 베이스 ｏｐｃ 모델의 평가 방법
KR100826655B1 (ko) 광 근접 효과 보정 방법
US7139996B2 (en) Mask pattern correction apparatus and mask pattern correction method and mask preparation method and method of production of a semiconductor device
JP5052620B2 (ja) 製造可能性プロセスのための閉ループを設計するための方法、およびコンピュータ・プログラム
KR101450500B1 (ko) 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템
US7716628B2 (en) System, method and program for generating mask data, exposure mask and semiconductor device in consideration of optical proximity effects
US6617083B2 (en) Method of correcting mask patterns
US7458060B2 (en) Yield-limiting design-rules-compliant pattern library generation and layout inspection
JP4256408B2 (ja) 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法
US6964031B2 (en) Mask pattern generating method and manufacturing method of semiconductor apparatus
KR20050021931A (ko) 프로세스 근접 효과의 예측 모델의 작성 방법, 공정의관리 방법, 반도체 장치의 제조 방법 및 포토마스크의제조 방법
JP4460794B2 (ja) 露光マスクのパターン補正方法、パターン形成方法およびプログラム
US6892365B2 (en) Method for performing monte-carlo simulations to predict overlay failures in integrated circuit designs
CN111443569B (zh) 一种修正模型的建立方法及装置、掩模优化方法及装置
US20020078427A1 (en) Integrated circuit layout and verification method
KR20080045067A (ko) 마스크 패턴 보정 프로그램 및 마스크 패턴 보정 시스템
GB2314941A (en) Photomask with correction patterns
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
KR20170059246A (ko) 반도체 소자의 패턴 형성 방법
TWI681479B (zh) 用於分析半導體晶圓之處理的方法及裝置
JPH11174659A (ja) マスクパタン検証装置とその方法、および、マスクパタン補正装置とその方法
US20230205970A1 (en) Method for optical proximity correction of photomask layout utilizing parameters obtained through actual photomask manufacture
CN104977801B (zh) 一种引入套刻误差的光刻工艺规则检查方法
CN115373211A (zh) Opc建模方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060906

LAPS Cancellation because of no payment of annual fees