JP2012198349A - 設計支援方法 - Google Patents
設計支援方法 Download PDFInfo
- Publication number
- JP2012198349A JP2012198349A JP2011061787A JP2011061787A JP2012198349A JP 2012198349 A JP2012198349 A JP 2012198349A JP 2011061787 A JP2011061787 A JP 2011061787A JP 2011061787 A JP2011061787 A JP 2011061787A JP 2012198349 A JP2012198349 A JP 2012198349A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- parameters
- parameter
- result
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【解決手段】設計支援装置が、半導体層に関する複数の露光パラメータのうちの選択パラメータを指定量分変化させた変化後の選択パラメータと、選択パラメータを除く残余のパラメータと、による半導体層に関する設計パターンの露光シミュレーションを実行する。設計支援装置が、露光シミュレーションによる露光シミュレーション結果が、複数の露光パラメータの決定基準である評価用パターンの露光シミュレーションでの許容範囲内(たとえば、x[nm]〜y[nm]以内)であるか否かを判断する。設計支援装置が、判断結果を出力する。
【選択図】図1
Description
実施の形態1では、半導体層のEB露光に関する複数の露光パラメータから、EB露光での影響が大きい露光パラメータを決定し、かつ許容範囲を設定する例について説明する。
図2は、評価用パターンの一例を示す説明図である。たとえば、評価用パターン群200の各評価用パターンは、半導体層に関する複数の露光パラメータの抽出に用いられるパターンであり、規則的なL&Sの様々な組み合わせを網羅するように設計者により作成される。評価用パターン201の配線情報では配線幅と配線間隔とが同一値である。評価用パターン202の配線情報では配線間隔が配線幅の2倍である。評価用パターン203では1配線のみである。
図3は、設計支援装置のハードウェア例を示すブロック図である。図3において、設計支援装置300は、CPU(Central Processing Unit)301と、ROM(Read‐Only Memory)302と、RAM(Random Access Memory)303と、磁気ディスクドライブ304と、磁気ディスク305と、光ディスクドライブ306と、光ディスク307と、ディスプレイ308と、I/F(Interface)309と、キーボード310と、マウス311と、スキャナ312と、プリンタ313と、を有している。また、各部はバス315によってそれぞれ接続されている。
図4は、設計支援装置300の機能ブロック図である。設計支援装置300は、選択部401と、実行部402と、算出部403と、決定部404と、設定部405と、出力部406と、実行部411と、算出部412と、判断部413と、決定部414と、出力部415と、を有している。選択部401〜出力部406と実行部411〜出力部415は、具体的には、たとえば、設計支援プログラム内にコーディングされている。該設計支援プログラムは、図3に示したROM302、RAM303、磁気ディスク305、光ディスク307などの記憶装置に記憶されることとする。CPU301が、記憶装置から設計支援プログラムを読み出し、設計支援プログラム内にコーディングされている処理を実行することにより、選択部401〜出力部406と実行部411〜出力部415の処理は実現される。
図14は、実施の形態1にかかる設計支援装置300による設計支援処理手順の一例を示すフローチャートである。図14では、対象パラメータを変化させる変化量が1つの場合の例を示している。まず、設計支援装置300が、複数の露光パラメータのうち、未選択なパラメータがあるか否かを判断する(ステップS1401)。
実施の形態2では、実施の形態1で決定された対象パラメータを微少分ずらして設計パターンを露光シミュレーションし、該微少分の変化の影響が出やすいか否かによって、設計パターンを評価用パターンに含めるか否かを決定する例を示す。
図16は、設計パターン群の一例を示す説明図である。設計パターン群1600は、たとえば、配線層に関するマスク用の半導体集積回路全体の設計パターンから抜き出された部分設計パターンの集合である。図16では、設計パターン群1600は、設計パターン1601と、設計パターン1602と、設計パターン1603とを有している。
図19は、実施の形態2にかかる設計支援装置300による設計支援処理手順の一例を示すフローチャートである。まず、設計支援装置300が、設計パターン群1600のうち、未選択な設計パターンがあるか否かを判断する(ステップS1901)。設計支援装置300が、設計パターン群1600のうち、未選択な設計パターンがあると判断した場合(ステップS1901:Yes)、未選択な設計パターンから、1つの設計パターン(選択設計パターン)を選択する(ステップS1902)。
半導体層に関する複数の露光パラメータのうちの選択パラメータを指定量分変化させた変化後の選択パラメータと、前記複数の露光パラメータのうちの前記選択パラメータを除く残余のパラメータと、による前記半導体層に関する設計情報の露光シミュレーションを実行し、
前記露光シミュレーションによる露光シミュレーション結果が、前記複数の露光パラメータの決定基準である評価用情報の露光シミュレーションでの許容範囲内であるか否かを判断し、
判断結果を出力する、
ことを特徴とする設計支援方法。
判断結果を出力する、
ことを特徴とする付記1に記載の設計支援方法。
前記変動量が前記許容範囲内であるか否かを判断し、
判断結果を出力する、
ことを特徴とする付記1に記載の設計支援方法。
前記変動量が前記許容範囲内であるか否かを判断し、
判断結果を出力する、
ことを特徴とする付記1に記載の設計支援方法。
決定結果を出力する、
ことを特徴とする付記1乃至4のいずれか一つに記載の設計支援方法。
前記評価用情報の露光シミュレーション結果に応じて前記許容範囲を設定する、
ことを特徴とする付記1乃至5のいずれか一つに記載の設計支援方法。
前記変動量に応じて前記許容範囲を設定する、
ことを特徴とする付記6に記載の設計支援方法。
選択した前記対象パラメータごとに前記指定量分変化させた変化後の対象パラメータと、前記複数の露光パラメータから前記対象パラメータを除く残余のパラメータと、による前記評価用情報の露光シミュレーションを実行し、
前記対象パラメータごとの前記評価用情報の露光シミュレーション結果に応じて、前記複数の露光パラメータから前記選択パラメータを決定する、
ことを特徴とする付記1乃至5のいずれか一つに記載の設計支援方法。
ことを特徴とする付記8に記載の設計支援方法。
前記対象パラメータごとの前記変動量に応じて前記許容範囲を設定する、
ことを特徴とする付記8または9に記載の設計支援方法。
前記露光シミュレーションによる露光シミュレーション結果が、前記複数の露光パラメータの決定基準である評価用情報の露光シミュレーションでの許容範囲内であるか否かを判断し、
判断結果を出力する、
処理をコンピュータに実行させることを特徴とする設計支援プログラム。
前記実行手段によって露光シミュレーションされた露光シミュレーション結果が、前記複数の露光パラメータの決定基準である評価用情報の露光シミュレーションでの許容範囲内であるか否かを判断する判断手段と、
前記判断手段による判断結果を出力する出力手段と、
を備えることを特徴とする設計支援装置。
300 設計支援装置
1601,1602,1603 設計パターン
Claims (7)
- コンピュータが、
半導体層に関する複数の露光パラメータのうちの選択パラメータを指定量分変化させた変化後の選択パラメータと、前記複数の露光パラメータのうちの前記選択パラメータを除く残余のパラメータと、による前記半導体層に関する設計情報の露光シミュレーションを実行し、
前記露光シミュレーションによる露光シミュレーション結果が、前記複数の露光パラメータの決定基準である評価用情報の露光シミュレーションでの許容範囲内であるか否かを判断し、
判断結果を出力する、
ことを特徴とする設計支援方法。 - 前記複数の露光パラメータのいずれの露光パラメータも変化させていない前記複数の露光パラメータによる前記設計情報の露光シミュレーション結果に対する前記露光シミュレーションによる露光シミュレーション結果の変動量を算出し、
前記変動量が前記許容範囲内であるか否かを判断し、
判断結果を出力する、
ことを特徴とする請求項1に記載の設計支援方法。 - 前記複数の露光パラメータのいずれの露光パラメータも変化させていない前記複数の露光パラメータによる前記設計情報の露光シミュレーション結果のうちの配線情報から頂点部分の配線情報を除いた配線情報に対する、前記露光シミュレーションによる露光シミュレーション結果のうちの配線情報から頂点部分の配線情報を除いた配線情報の変動量を算出し、
前記変動量が前記許容範囲内であるか否かを判断し、
判断結果を出力する、
ことを特徴とする請求項1に記載の設計支援方法。 - 前記判断結果に応じて、前記設計情報を前記半導体層に関する前記評価用情報にするか否かを決定し、
決定結果を出力する、
ことを特徴とする請求項1乃至3のいずれか一つに記載の設計支援方法。 - 前記複数の露光パラメータから対象パラメータを順に選択し、
選択した前記対象パラメータごとに前記指定量分変化させた変化後の対象パラメータと、前記複数の露光パラメータから前記対象パラメータを除く残余のパラメータと、による前記評価用情報の露光シミュレーションを実行し、
前記対象パラメータごとの前記評価用情報の露光シミュレーション結果に応じて、前記複数の露光パラメータから前記選択パラメータを決定する、
ことを特徴とする請求項1乃至4のいずれか一つに記載の設計支援方法。 - 前記対象パラメータごとの前記評価用情報の露光シミュレーション結果に応じて前記許容範囲を設定する、
ことを特徴とする請求項5に記載の設計支援方法。 - いずれの露光パラメータも変化させていない前記複数の露光パラメータによる前記評価用情報の露光シミュレーション結果に対する前記対象パラメータごとの前記評価用情報の露光シミュレーション結果の変動量を算出し、
前記対象パラメータごとの前記変動量に応じて前記許容範囲を設定する、
ことを特徴とする請求項5または6に記載の設計支援方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011061787A JP5708103B2 (ja) | 2011-03-18 | 2011-03-18 | 設計支援方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011061787A JP5708103B2 (ja) | 2011-03-18 | 2011-03-18 | 設計支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012198349A true JP2012198349A (ja) | 2012-10-18 |
JP5708103B2 JP5708103B2 (ja) | 2015-04-30 |
Family
ID=47180646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011061787A Expired - Fee Related JP5708103B2 (ja) | 2011-03-18 | 2011-03-18 | 設計支援方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5708103B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002311562A (ja) * | 2001-04-13 | 2002-10-23 | Sony Corp | Opcマスクの製作方法およびopcマスクならびにチップ |
JP2007108508A (ja) * | 2005-10-14 | 2007-04-26 | Toshiba Corp | マスクパターンの作成方法、マスクの製造方法およびプログラム |
JP2008262215A (ja) * | 2008-06-02 | 2008-10-30 | Toshiba Corp | パターン検証方法、パターン検証システム、マスクの製造方法、半導体装置の製造方法 |
JP2010117716A (ja) * | 2008-11-10 | 2010-05-27 | Brion Technologies Inc | リソグラフィモデル較正のためのパターン選択 |
-
2011
- 2011-03-18 JP JP2011061787A patent/JP5708103B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002311562A (ja) * | 2001-04-13 | 2002-10-23 | Sony Corp | Opcマスクの製作方法およびopcマスクならびにチップ |
JP2007108508A (ja) * | 2005-10-14 | 2007-04-26 | Toshiba Corp | マスクパターンの作成方法、マスクの製造方法およびプログラム |
JP2008262215A (ja) * | 2008-06-02 | 2008-10-30 | Toshiba Corp | パターン検証方法、パターン検証システム、マスクの製造方法、半導体装置の製造方法 |
JP2010117716A (ja) * | 2008-11-10 | 2010-05-27 | Brion Technologies Inc | リソグラフィモデル較正のためのパターン選択 |
Also Published As
Publication number | Publication date |
---|---|
JP5708103B2 (ja) | 2015-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8683392B2 (en) | Double patterning methodology | |
US8661371B1 (en) | Method and apparatus for fixing double patterning color-seeding violations | |
US8365102B2 (en) | Method for checking and fixing double-patterning layout | |
CN108490735B (zh) | 全芯片掩模图案生成的方法、装置及计算机可读介质 | |
US8645902B1 (en) | Methods, systems, and computer program products for implementing interactive coloring of physical design components in a physical electronic design with multiple-patterning techniques awareness | |
JP2011197520A (ja) | フォトマスク製造方法 | |
CN114595657A (zh) | 芯片布局方法、装置及电子设备 | |
CN108140059B (zh) | 用于基于布局的检查的分析过程参数的可视化 | |
JP2005202928A (ja) | レイアウト処理装置、レイアウト処理方法、及びプログラム | |
JP2013109498A (ja) | 設計支援装置 | |
JP4607380B2 (ja) | パターン検出方法、パターン検査方法およびパターン修正、加工方法 | |
JP2007048004A (ja) | 設計支援装置および設計支援方法 | |
JP2006285922A (ja) | 設計支援装置および設計支援方法 | |
US9179784B2 (en) | Apparatus, method and program for designing seating arrangement | |
JP5708103B2 (ja) | 設計支援方法 | |
JP5833437B2 (ja) | シミュレーション装置およびシミュレーションプログラム | |
JP5402936B2 (ja) | Gui評価システム、gui評価方法およびgui評価用プログラム | |
CN112884656B (zh) | 一种包装盒平面展开图图像的印刷拼版方法及系统 | |
US8549451B2 (en) | Verification apparatus | |
JP2017037558A (ja) | 静電気放電検証プログラム、情報処理装置、及び静電気放電検証方法 | |
EP3153926B1 (en) | A method of reducing shot count in direct writing by a particle or photon beam | |
JP5407737B2 (ja) | モデル生成プログラム、モデル生成装置、およびモデル生成方法 | |
JP6107059B2 (ja) | レイアウトパターンの補正方法 | |
JP2015201055A (ja) | 欠陥箇所予測装置、欠陥箇所予測プログラムおよび欠陥箇所予測方法 | |
US20230092665A1 (en) | Using a machine-trained network to perform physical design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5708103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |