CN104977801B - 一种引入套刻误差的光刻工艺规则检查方法 - Google Patents

一种引入套刻误差的光刻工艺规则检查方法 Download PDF

Info

Publication number
CN104977801B
CN104977801B CN201510460417.0A CN201510460417A CN104977801B CN 104977801 B CN104977801 B CN 104977801B CN 201510460417 A CN201510460417 A CN 201510460417A CN 104977801 B CN104977801 B CN 104977801B
Authority
CN
China
Prior art keywords
photoetching process
inspection
process rule
rule
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510460417.0A
Other languages
English (en)
Other versions
CN104977801A (zh
Inventor
张辰明
魏芳
朱骏
吕煜坤
张旭升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510460417.0A priority Critical patent/CN104977801B/zh
Publication of CN104977801A publication Critical patent/CN104977801A/zh
Application granted granted Critical
Publication of CN104977801B publication Critical patent/CN104977801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种引入套刻误差的光刻工艺规则检查方法，包括定义一组涉及到多个层次的检查规则；导入相关层次，对光学临近效应修正后的版图进行模拟，得到一组模拟图形；进行无套刻精度误差条件下的光刻工艺规则检查；对模拟图形进行一系列几何变化，用来模拟光刻对准产生误差时所导致的套刻精度下降，利用一系列几何变化后的当层模拟图形连同相关层次进行光刻工艺规则检查；针对产生违反工艺规则的图形，对该位置重新进行光学临近效应修正；对重新进行光学临近效应修正后的当层模拟图形再次进行光刻工艺规则检查，直至确认所有工艺弱点得到修复,实现对光刻工艺规则检查方法的优化改善。

Description

一种引入套刻误差的光刻工艺规则检查方法
技术领域
本发明涉及半导体制造领域，更具体地，涉及一种引入套刻误差的光刻工艺规则检查方法。
背景技术
随着微电子技术的迅猛发展，集成电路设计和制造已进入超深亚微米阶段，特征尺寸已经接近甚至小于光刻工艺中所使用的光波波长，即：掩模图案的尺寸接近甚至小于形成光刻图案的光线的波长，从而产生光学邻近效应(OPE)。在这种情况下，掩模上的图案将在转移时发生变形，而且，掩模图案上相邻图案区域的光刻质量受光学邻近效应的影响越来越大，由此实际硅片上得到的光刻图形与掩模图案之间存在一定的变形和偏差，光刻中的这种误差直接影响了电路性能和生产成品率。
为了尽量消除这种误差，一种有效的方法是采用光学邻近效应修正(OPC)，其利用计算机和套装软件运算等对欲曝光在硅片的半导体基底上的原始图案进行计算修正，得到与原始图案不同的结果图形，再将此结果图形输入计算机存档。根据光学邻近效应修正所得到的结果图形制作于掩模上，光束通过此掩模投影在半导体基底上的图案可与原始图案几乎相同，从而弥补由光学装置的有限分辨率造成的光学邻近效应。
在进行光学临近效应修正时，需要考虑到光刻工艺窗口。这是因为在现今先进光刻工艺中，由于光学邻近效应的细微差异，会降低光刻的工艺窗口及器件的性能。
现有的光学临近效应修正技术包括：
1、分别建立曝光能量增加/减少的光学模型，并以此对版图数据进行模拟，从而完成对曝光能量窗口内光刻工艺规则的检查；
2、分别建立聚焦点深度增加/减小的光学模型，并以此对版图数据进行模拟，从而完成对景深范围内的光刻工艺规则检查。其中，能量的增加/减少量和聚焦点深度的增加/减少量分别根据对应的光刻工艺窗口确定。
上述现有技术能够在进行光学临近效应修正时，考虑到光刻过程中能量/聚焦点深度变化引起的影响。然而，在光刻过程中的套刻精度的工艺窗口并未被考虑在内。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种引入套刻误差的光刻工艺规则检查方法，通过在光学临近效应修正后的光刻工艺规则检查中，考虑到光刻过程中套刻精度的变化对光刻工艺规则检查的影响，使得潜在的套刻误差引起的工艺弱点可以重新进行光学临近效应修正并得到优化改善。
为实现上述目的，本发明的技术方案如下：
一种引入套刻误差的光刻工艺规则检查方法，包括以下步骤：
步骤S01：定义一组涉及到多个层次的检查规则；
步骤S02：导入相关层次，对光学临近效应修正后的版图进行模拟，得到一组模拟图形；然后，进行无套刻精度误差条件下的光刻工艺规则检查；
步骤S03：对模拟图形进行一系列几何变化，用来模拟光刻对准产生误差时所导致的套刻精度下降，并利用一系列几何变化后的当层模拟图形连同相关层次进行光刻工艺规则检查；针对产生违反工艺规则的图形，对该位置重新进行光学临近效应修正；
步骤S04：对重新进行光学临近效应修正后的当层模拟图形再次进行光刻工艺规则检查，直至确认所有工艺弱点得到修复。
优选地，步骤S03中，利用一系列几何变化后的当层模拟图形连同相关层次进行光刻工艺规则检查时，针对一系列几何变化建立一个或者多个几何变化规则，针对所进行的光刻工艺规则检查，建立一个或者多个光刻工艺规则；其中，单个光刻工艺规则检查需要对应一个或者多个几何变化规则的模拟并检查是否存在工艺弱点。
优选地，涉及多个层次的检查规则，包括最大、最小值尺寸检查和包裹量检查，并根据工艺需求定义一个多层次间相关的规则进行类似检查。
优选地，对当层模拟图形进行一系列几何变化，包括进行X/Y方向的整体位移、曝光单元内的旋转和曝光单元内的放大以及进行其他高阶的曝光设备套刻精度误差。
优选地，步骤S03中，在不超出原设计尺寸的误差限制的条件下，对产生违反工艺规则的图形重新进行光学临近效应修正，以克服检测出的工艺弱点。
优选地，步骤S04中，对重新进行光学临近效应修正后的当层模拟图形再次进行光刻工艺规则检查时，包括无套刻精度误差条件下的光刻工艺规则检查和存在套刻精度误差条件下的光刻工艺规则检查。
从上述技术方案可以看出，本发明通过对当层光学临近效应修正后的光学模拟图形进行位置偏移，从而模拟出实际曝光过程中产生的套刻误差；进而在光刻规则检查中考虑到套刻误差的影响，可在掩模板制造前发现这类由套刻误差引起的工艺弱点，并通过再次进行光学临近效应修正加以修复，实现对光刻工艺规则检查方法的优化改善。
附图说明
图1是本发明一种引入套刻误差的光刻工艺规则检查方法的流程图；
图2是本发明一较佳实施例中，对栅极模拟版图进行X/Y方向的整体位移时的示意图；
图3a～图3c是本发明一较佳实施例中，对栅极模拟版图进行曝光单元内的旋转时的示意图；
图4a～图4c是本发明一较佳实施例中，对栅极模拟版图进行曝光单元内的放大时的示意图；
图5a～图5b是本发明一较佳实施例中，X位移变化前后的栅极模拟版图；
图6a～图6b是本发明一较佳实施例中，Y位移变化前后的栅极模拟版图；
图7是本发明一较佳实施例中，曝光单元内各个点位移计算示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一种引入套刻误差的光刻工艺规则检查方法的流程图。如图1所示，本发明的一种引入套刻误差的光刻工艺规则检查方法，包括以下步骤：
如框01所示，步骤S01：定义一组涉及到多个层次的检查规则。
作为一可选的实施方式，涉及到多个层次的检查规则，可包括但不局限于最大、最小值尺寸检查和包裹量检查，例如金属层对通孔的覆盖量检查。并可以根据工艺需求定义一个多层次间相关的规则进行类似检查。
如框02所示，步骤S02：导入相关层次，对光学临近效应修正后的版图进行模拟，得到一组模拟图形；然后，进行无套刻精度误差条件下的光刻工艺规则检查。
如框03所示，步骤S03：对模拟图形进行一系列几何变化，用来模拟光刻对准产生误差时所导致的套刻精度下降，并利用一系列几何变化后的当层模拟图形连同相关层次进行光刻工艺规则检查；针对产生违反工艺规则的图形，对该位置重新进行光学临近效应修正。
作为一可选的实施方式，对当层模拟图形进行一系列几何变化，包括进行X/Y方向的整体位移、曝光单元内的旋转和曝光单元内的放大以及进行其他高阶的曝光设备套刻精度误差。
并且，在利用一系列几何变化后的当层模拟图形连同相关层次进行光刻工艺规则检查时，针对一系列几何变化(例如进行X/Y方向的整体位移、曝光单元内的旋转和曝光单元内的放大以及进行其他高阶的曝光设备套刻精度误差)，可以建立一个或者多个几何变化规则；针对所进行的光刻工艺规则检查(例如最大最小值尺寸检查和包裹量检查)，可以建立一个或者多个光刻工艺规则；其中，单个光刻工艺规则检查需要对应一个或者多个几何变化规则的模拟并检查是否存在工艺弱点(即违反工艺规则的图形)。
若产生违反既定工艺规则的图形，则需要对该位置重新进行光学临近效应修正。其修正目的在于不超出原设计尺寸的误差限制的情况下，克服检测出的工艺弱点。
如框04所示，步骤S04：对重新进行光学临近效应修正后的当层模拟图形再次进行光刻工艺规则检查，直至确认所有工艺弱点得到修复。
作为一可选的实施方式，对重新进行光学临近效应修正后的当层模拟图形再次进行光刻工艺规则检查时，包括无套刻精度误差条件下的光刻工艺规则检查和存在套刻精度误差条件下的光刻工艺规则检查。
下面以多晶硅层为例，对本发明的一种引入套刻误差的光刻工艺规则检查方法的应用进行详细说明。
针对多晶硅层，可以建立例如两种涉及到多个层次的光刻规则检查：
1、有源区栅极尺寸最大、最小值检查，检查位于有源区上的栅极模拟尺寸；
2、连接孔(Contact)包裹量检查，检查栅极模拟尺寸对连接孔的包裹量。
其中，栅极模拟尺寸的最大、最小值和包裹量的最小值根据整个工艺特性决定。具体的步骤如下：
步骤1：进行套刻精度无偏差时的光刻规则检查。
对光学临近效应修正后的版图进行模拟，得到栅极模拟版图。然后，导入有源区和连接孔层次的数据。接着，对位于有源区上的栅极模拟尺寸进行最大、最小值检查，对栅极模拟尺寸对连接孔的包裹量最小值进行检查。
步骤2：进行套刻精度产生偏差时的光刻规则检查。
对光学临近效应修正后的版图进行模拟，得到栅极模拟版图。为了模拟实际的套刻精度偏差，可对栅极模拟版图进行一系列几何变化，包括：
1)X/Y方向的整体位移。
如图2所示，以图示箭头所指“+”点为初始点，对栅极模拟版图进行整体位移。计算为，X方向的整体位移量ΔX＝a，Y方向的整体位移量ΔY＝b，其中，a,b均为套刻精度产生偏差时的位移系数。图中虚线图形代表栅极模拟版图的设计位置，实线图形代表栅极模拟版图几何变化后的实际位置(下同)。
2)曝光单元内的旋转。
如图3a～图3c所示，计算为，ΔX＝cx，ΔY＝dy，其中，c为套刻精度产生偏差时的在x方向旋转系数，d为套刻精度产生偏差时的在y方向旋转系数，(x,y)为每个图形在曝光单元内的位置(以曝光单元中心为原点)。
3)曝光单元内的放大。
如图4a～图4c所示，计算为，ΔX＝ex，ΔY＝fy，其中，e为套刻精度产生偏差时的在x方向放大系数，f为套刻精度产生偏差时的在y方向放大系数，(x,y)为每个图形在曝光单元内的位置(以曝光单元中心为原点)。
考虑到上述这三种套刻精度偏差情况下，整体的偏移量为ΔX＝a+cx+ex，ΔY＝b+dy+fy。以曝光单元中心为原点(0,0)，对整个单元内的任意一点的栅极模拟版图(x,y)进行偏移处理。利用变化后的栅极模拟版图连同相关层次进行光刻工艺规则检查。
以实施X方向的整体位移后的连接孔(Contact)包裹量检查为例，假设对图5a所示图形进行ΔX＝a+cx+ex＝10nm的偏移，并得到图5b。如图5a所示，进行版图变化前的检查结果为完全覆盖(100％)，符合光刻规则检查的规范；进行几何变化后，如图5b所示，由于ΔX的影响，覆盖量从完全覆盖变为部分覆盖(～80％)。由此对检验结果进行判定，是否超出该层工艺的套刻窗口。若超出，需要结合套刻偏移后的包裹量变小问题，对该位置重新进行光学临近效应修正。
再以实施Y方向的整体位移后的有源区栅极尺寸检查为例，假设对图6a所示图形进行ΔY＝b+dy+fy＝10nm的偏移，并得到图6b。如图6a所示，进行版图变化前的检查结果为没有偏差(0％)，符合光刻规则检查的规范；进行几何变化后，如图6b所示由于ΔY的影响，线宽从没有偏差变为存在偏差(～15％)。由此对检验结果进行判定，是否超出该层的工艺窗口。以传统的10％的光刻工艺窗口(线宽变化量)来计，该结果违反光刻工艺规则。故而需要结合套刻偏移后的线宽偏差问题对该位置重新进行光学临近效应修正。
步骤3：对二次修正后的版图进行模拟，并重复步骤1和步骤2。确认新的版图能够通过套刻精度无偏差和套刻精度存在偏差时的涉及多个层次的光刻规则检查。
其中，X/Y方向的整体位移为整个曝光单元以中心为零点的0阶相关量(常数)，曝光单元内的旋转和曝光单元内的放大为整个曝光单元以中心为零点的1阶相关量(正比于x,y的函数)。a,b,c,d,e,f为曝光设备导致的误差系数，其实际值可由单个设备出产晶圆的长期观测期望值所得。ΔX＝a+cx+ex，ΔY＝b+dy+fy为所有误差参数在曝光单元内各个位置最终形成的误差值。
如图7所示，对于O(0,0)，
ΔX(O)＝a+cx+ex＝a+c0+e0＝a，
ΔY(O)＝b+dy+fy＝b+d0+f0＝b；
对于A(x1,y1)，
ΔX(A)＝a+cx+ex＝a+cx1+ex1,
ΔY(A)＝b+dy+fy＝b+dy1+fy1；
对于B(x2,y2)，
ΔX(B)＝a+cx+ex＝a+cx2+ex2,
ΔY(B)＝b+dy+fy＝b+dy2+fy2。
由此可知，在相同的误差参数条件下，整个曝光单元内，位于原点图形的实际误差小于位于边缘位置的实际误差。
正常情况下，曝光单元内的套刻精度偏差主要来源于0阶/1阶的位置相关量，高阶偏差可以忽略不计。在某些对套刻精度有极高要求的工艺或者曝光设备调整到特定条件下，需要引入更高阶的偏差(2阶及以上)，其所引起的偏差ΔXΔY是指正比于xy,x2,y2的函数，同0阶/1阶的位置相关量相同，其实际系数值可由单个设备出产晶圆的长期观测期望值所得。其计算方式在此不予以赘述。
综上所述，本发明通过对当层光学临近效应修正后的光学模拟图形进行位置偏移，从而模拟出实际曝光过程中产生的套刻误差；进而在光刻规则检查中考虑到套刻误差的影响，可在掩模板制造前发现这类由套刻误差引起的工艺弱点，并通过再次进行光学临近效应修正加以修复，实现对光刻工艺规则检查方法的优化改善。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (4)

1.一种引入套刻误差的光刻工艺规则检查方法，其特征在于，包括以下步骤：
步骤S01：定义一组涉及到多个层次的检查规则；
步骤S02：导入相关层次，对光学临近效应修正后的版图进行模拟，得到一组模拟图形；然后，进行无套刻精度误差条件下的光刻工艺规则检查；
步骤S03：对模拟图形进行一系列几何变化，用来模拟光刻对准产生误差时所导致的套刻精度下降，并利用一系列几何变化后的当层模拟图形连同相关层次进行光刻工艺规则检查；针对产生违反工艺规则的图形重新进行光学临近效应修正；
步骤S04：对重新进行光学临近效应修正后的当层模拟图形再次进行光刻工艺规则检查，直至确认所有工艺弱点得到修复；
其中，步骤S03中，利用一系列几何变化后的当层模拟图形连同相关层次进行光刻工艺规则检查时，针对一系列几何变化建立一个或者多个几何变化规则，针对所进行的光刻工艺规则检查，建立一个或者多个光刻工艺规则；其中，单个光刻工艺规则检查需要对应一个或者多个几何变化规则的模拟并检查是否存在工艺弱点；在不超出原设计尺寸的误差限制的条件下，对产生违反工艺规则的图形重新进行光学临近效应修正，以克服检测出的工艺弱点。
2.根据权利要求1所述的引入套刻误差的光刻工艺规则检查方法，其特征在于，涉及多个层次的检查规则，包括最大、最小值尺寸检查和包裹量检查，并根据工艺需求定义一个多层次间相关的规则进行检查。
3.根据权利要求1所述的引入套刻误差的光刻工艺规则检查方法，其特征在于，对当层模拟图形进行一系列几何变化，包括进行X/Y方向的整体位移、曝光单元内的旋转和曝光单元内的放大以及进行其他高阶的曝光设备套刻精度误差。
4.根据权利要求1所述的引入套刻误差的光刻工艺规则检查方法，其特征在于，步骤S04中，对重新进行光学临近效应修正后的当层模拟图形再次进行光刻工艺规则检查时，包括无套刻精度误差条件下的光刻工艺规则检查和存在套刻精度误差条件下的光刻工艺规则检查。
CN201510460417.0A 2015-07-30 2015-07-30 一种引入套刻误差的光刻工艺规则检查方法 Active CN104977801B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510460417.0A CN104977801B (zh) 2015-07-30 2015-07-30 一种引入套刻误差的光刻工艺规则检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510460417.0A CN104977801B (zh) 2015-07-30 2015-07-30 一种引入套刻误差的光刻工艺规则检查方法

Publications (2)

Publication Number Publication Date
CN104977801A CN104977801A (zh) 2015-10-14
CN104977801B true CN104977801B (zh) 2019-07-19

Family

ID=54274428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510460417.0A Active CN104977801B (zh) 2015-07-30 2015-07-30 一种引入套刻误差的光刻工艺规则检查方法

Country Status (1)

Country Link
CN (1) CN104977801B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458456A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 套刻精度的控制方法和装置
CN102135723A (zh) * 2010-01-21 2011-07-27 上海华虹Nec电子有限公司 基于衬底刻蚀后图形对本层光刻图形进行修正的方法
CN102385242A (zh) * 2010-09-01 2012-03-21 无锡华润上华半导体有限公司 掩膜版制作方法及系统
CN103576442A (zh) * 2012-07-26 2014-02-12 无锡华润上华半导体有限公司 一种光学邻近矫正装置及矫正方法
CN103681250A (zh) * 2012-09-17 2014-03-26 上海华虹宏力半导体制造有限公司 两次刻蚀成型图形的关键尺寸的控制方法
CN103869600A (zh) * 2014-04-09 2014-06-18 上海集成电路研发中心有限公司 光学临近修正方法
CN104238260A (zh) * 2013-06-18 2014-12-24 中芯国际集成电路制造(上海)有限公司 一种改进半导体器件工艺窗口的方法
KR20150024500A (ko) * 2013-08-27 2015-03-09 삼성전자주식회사 광학적 근접 보정 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4266189B2 (ja) * 2004-07-09 2009-05-20 株式会社東芝 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458456A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 套刻精度的控制方法和装置
CN102135723A (zh) * 2010-01-21 2011-07-27 上海华虹Nec电子有限公司 基于衬底刻蚀后图形对本层光刻图形进行修正的方法
CN102385242A (zh) * 2010-09-01 2012-03-21 无锡华润上华半导体有限公司 掩膜版制作方法及系统
CN103576442A (zh) * 2012-07-26 2014-02-12 无锡华润上华半导体有限公司 一种光学邻近矫正装置及矫正方法
CN103681250A (zh) * 2012-09-17 2014-03-26 上海华虹宏力半导体制造有限公司 两次刻蚀成型图形的关键尺寸的控制方法
CN104238260A (zh) * 2013-06-18 2014-12-24 中芯国际集成电路制造(上海)有限公司 一种改进半导体器件工艺窗口的方法
KR20150024500A (ko) * 2013-08-27 2015-03-09 삼성전자주식회사 광학적 근접 보정 방법
CN103869600A (zh) * 2014-04-09 2014-06-18 上海集成电路研发中心有限公司 光学临近修正方法

Also Published As

Publication number Publication date
CN104977801A (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
US8762900B2 (en) Method for proximity correction
KR100872731B1 (ko) 룰 베이스 ｏｐｃ의 평가 방법 및 시뮬레이션 베이스 ｏｐｃ 모델의 평가 방법
KR100932521B1 (ko) 마스크패턴 보정장치 및 마스크패턴 보정방법과 마스크제작방법 및 반도체장치의 제조방법
JP3856197B2 (ja) Ｏｐマスクの製作方法
CN103149792A (zh) 一种光学邻近修正方法
CN106469235A (zh) 集成电路方法以及集成电路设计系统
US20240201579A1 (en) Method of manufacturing integrated circuit
CN104865788A (zh) 一种光刻版图opc方法
CN104749896A (zh) 光学邻近修正方法
CN103186030A (zh) 光学邻近修正方法
JP2014081472A (ja) 光近接効果補正方法、処理装置、プログラム、マスクの製造方法、及び半導体装置の製造方法
US20060195808A1 (en) Method for correcting the optical proximity effect
CN106707681A (zh) 一种增强opc处理精度的方法
JP4043774B2 (ja) 位相シフトマスク用データ補正方法
CN110968981B (zh) 集成电路布局图生成方法和系统
US20120198396A1 (en) Method of optimizing semiconductor device manufacturing process, method of manufacturing semiconductor device, and non-transitory computer readable medium
CN103439869B (zh) 测量图形密度的方法
CN103777460A (zh) 一种提高光学邻近效应修正模型精度的方法
CN104977801B (zh) 一种引入套刻误差的光刻工艺规则检查方法
JP2015108671A (ja) パターン作成方法
KR20080087517A (ko) 멀티 도즈 시뮬레이션을 이용한 광근접보정 방법
US8336004B2 (en) Dimension assurance of mask using plurality of types of pattern ambient environment
KR20090069093A (ko) 반도체 소자 형성 방법
KR20090069095A (ko) 반도체 소자 형성 방법
CN104423143A (zh) 布局图形的检查方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant