KR20030007951A - Ｏｐｃ 마스크의 제작 방법 및 ｏｐｃ 마스크 및 칩 - Google Patents

Ｏｐｃ 마스크의 제작 방법 및 ｏｐｃ 마스크 및 칩 Download PDF

Info

Publication number
KR20030007951A
KR20030007951A KR1020027016868A KR20027016868A KR20030007951A KR 20030007951 A KR20030007951 A KR 20030007951A KR 1020027016868 A KR1020027016868 A KR 1020027016868A KR 20027016868 A KR20027016868 A KR 20027016868A KR 20030007951 A KR20030007951 A KR 20030007951A
Authority
KR
South Korea
Prior art keywords
pattern
shape
mask
test
line width
Prior art date
Application number
KR1020027016868A
Other languages
English (en)
Inventor
오누마히데토시
니이쿠라치에
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20030007951A publication Critical patent/KR20030007951A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 스페이스 의존성의 영향을 충실하게 반영한 시뮬레이션을 행함으로써, 실제로 웨이퍼 상에 형성되는 패턴의 선폭의 격차를 억제할 수 있는 OPC 마스크의 제작 방법 및 OPC 마스크 및 칩을 제공하는 것이다. 테스트용 마스크의 신규 테스트 패턴의 실측 데이터는 각 게이트 패턴의 선폭에 대하여 측정된다. 이 실측 데이터와 신규 테스트 패턴의 설계 데이터에 의거하여 시뮬레이션 계산이 이루어지고, 광 근접 효과에 의해서 형상이 변형된 신규 테스트 패턴의 시뮬레이션 데이터가 출력된다. 시뮬레이션 정밀도가 합격하면 커널이 생성된다. 이 커널에 의해 시뮬레이션이 행해진다.

Description

ＯＰＣ 마스크의 제작 방법 및 ＯＰＣ 마스크 및 칩{OPC mask manufacturing method, OPC mask, and chip}
최근에 반도체의 고집적화가 진행되고, 게이트 길이의 미세화에 박차를 가하고 있다. 이 때문에, 마스크로부터 웨이퍼에 대한 마스크 패턴의 전사 시에는 노광 장치에서 사용되는 광의 파장 이하의 치수의 패턴을 해상(解像)하는 것이 요구되고 있다.
광의 파장보다도 짧은 선폭의 패턴을 충실하게 해상하기 위해서, 광 근접 효과에 의한 웨이퍼 상의 패턴 변형을 고려하여, 미리 마스크 패턴의 형상을 보정하는 OPC(Optical Proximity Correction: 광 근접 효과 보정) 기술이 이용되고 있다.
이러한 OPC 기술의 하나로서 룰 베이스 OPC(rule base OPC)가 있다.
룰 베이스 OPC는 다음과 같이 행해진다. 즉, 설계상 허가하고 있는 모든 패턴을 나타내는 테스트 패턴으로 테스트용의 마스크 패턴을 제작하고, 이 마스크 패턴으로 웨이퍼 상에 패턴을 전사하여 에칭을 행하고, 테스트용의 웨이퍼를 제작한다.
이 테스트용 웨이퍼 상의 패턴의 형상의 측장(測長) 데이터(측정 데이터)와, 상기 테스트용의 마스크 패턴의 설계 데이터에 의거하여 설계 룰, 즉 마스크 패턴의 설계 데이터에 가하는 바이어스 데이터를 결정하기 위한 설계 룰을 생성한다. 그리고, 설계 룰에 의거하여 마스크 패턴을 보정한다. 이 보정은 마스크 패턴의 레이아웃 CAD의 단계에서 행해진다. 또한, 이러한 광 근접 효과 보정이 행해져서 제작된 마스크를 OPC 마스크라고 한다.
상기 룰 베이스 OPC에서는 설계상 허가하고 있는 모든 패턴을 나타내는 테스트 패턴을 측장하기 위한 방대한 작업량으로 되고, 또한, 프로세스(제조 공정)가 변할 때마다 이러한 작업을 반복하지 않으면 안되어, 시간과 비용이 드는 문제가 있다.
상기 룰 베이스 OPC의 문제를 해소하기 위해서 시뮬레이션 베이스 OPC라는 기술이 개발되어 있다.
시뮬레이션 베이스 OPC에서는 미리 준비된 적은 수의 테스트 패턴의 측장 결과에 의거하여 광 근접 효과를 고려한 전사의 프로세스를 표현하는 커널(kernel; 프로세스 모델)을 생성하여, 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사된 패턴의 형상의 차이를 상기 커널에 의해서 시뮬레이션 계산하여 구하고, 이 시뮬레이션 결과에 의거하여 마스크 패턴을 보정하고 있다.
이 시뮬레이션 베이스 OPC에서는 룰 베이스 OPC와 비교하여 대량의 테스트 패턴을 측장할 필요가 없기 때문에, 시간과 비용을 삭감하는 데에 있어서 유리하다.
그런데, 상술한 시뮬레이션 베이스 OPC에서는 소정의 선폭을 갖는 패턴을 웨이퍼 상에 형성할 때, 패턴과 그 패턴에 인접하는 패턴 사이의 간격(스페이스)의 치수의 증감, 바꾸어 말하면 패턴간의 간격의 소밀(疏密)에 따라서 패턴의 선폭이 영향을 받는 현상인 스페이스 의존성을 시뮬레이션 결과에 충실하게 반영하는 것이 어렵고, 실제로 웨이퍼 상에 형성된 패턴의 선폭의 격차가 커지는 문제가 있다.
그래서 본 발명의 목적은 스페이스 의존성의 영향을 충실하게 반영한 시뮬레이션을 행함으로써, 실제로 웨이퍼 상에 형성되는 패턴의 선폭의 격차를 억제할 수 있는 OPC 마스크의 제작 방법 및 OPC 마스크 및 칩을 제공하는 것에 있다.
본 발명은 광 근접 효과에 의거하여 패턴의 변형을 예상해서 마스크 패턴의 형상을 미리 보정하는 OPC 마스크의 제작 방법 및 OPC 마스크 및 칩에 관한 것이다.
도 1은 본 실시예의 OPC 마스크 제작 방법에 있어서의 커널을 생성할 때의 처리 순서를 도시하는 흐름도.
도 2는 시뮬레이션 툴에 있어서의 데이터의 입출력을 설명하는 블록도.
도 3은 시뮬레이션 툴에 있어서의 설계 데이터의 입출력을 설명하는 블록도.
도 4는 OPC 마스크의 제작 순서를 도시하는 흐름도.
도 5a는 제 2 패턴 그룹의 구성을 도시하는 설명도.
도 5b는 제 1 패턴 그룹의 구성을 도시하는 설명도.
도 5c는 제 3 패턴 그룹의 구성을 도시하는 설명도.
도 6a는 게이트 패턴의 선폭의 설계 데이터(목표치)가 150nm으로 기존 테스트 패턴만에 의한 시뮬레이션 결과를 도시하는 설명도.
도 6b는 게이트 패턴의 선폭의 설계 데이터(목표치)가 19Onm로 기존 테스트 패턴만에 의한 시뮬레이션 결과를 도시하는 설명도.
도 6c는 게이트 패턴의 선폭의 설계 데이터(목표치)가 150nm으로 제 1 패턴 그룹의 시뮬레이션을 행하였을 때의 시뮬레이션 결과를 도시하는 설명도.
도 6d는 게이트 패턴의 선폭의 설계 데이터(목표치)가 190nm으로 제 1 패턴 그룹의 시뮬레이션을 행하였을 때의 시뮬레이션 결과를 도시하는 설명도.
도 7a는 게이트 패턴의 선폭의 설계 데이터(목표치)가 150nm으로 제 2 패턴 그룹의 시뮬레이션을 행하였을 때의 시뮬레이션 결과를 도시하는 설명도.
도 7b는 게이트 패턴의 선폭의 설계 데이터(목표치)가 190nm으로 제 2 패턴 그룹의 시뮬레이션을 행하였을 때의 시뮬레이션 결과를 도시하는 설명도.
도 7c는 게이트 패턴의 선폭의 설계 데이터(목표치)가 150nm으로 제 3 패턴 그룹의 시뮬레이션을 행하였을 때의 시뮬레이션 결과를 도시하는 설명도.
도 7d는 게이트 패턴의 선폭의 설계 데이터(목표치)가 190nm으로 제 2 패턴 그룹의 시뮬레이션을 행하였을 때의 시뮬레이션 결과를 도시하는 설명도.
도 8은 실제 제품에 있어서의 게이트 패턴의 선폭의 실측 데이터와 각 시뮬레이션 데이터를 비교하는 설명도.
도 9a 내지 도 9d는 실제의 제품의 마스크에 있어서의 게이트 패턴의 각 시뮬레이션 데이터의 격차를 비교하는 설명도로서,
도 9a는 기존 테스트 패턴만에 의한 시뮬레이션을 행한 시뮬레이션 데이터를 도시하는 설명도.
도 9b는 기존 테스트 패턴의 시뮬레이션에 더하여 제 1 패턴 그룹의 시뮬레이션을 행한 시뮬레이션 데이터를 도시하는 설명도.
도 9c는 기존 테스트 패턴과 제 1 테스트 패턴의 시뮬레이션에 더하여 제 2 패턴 그룹의 시뮬레이션을 행한 시뮬레이션 데이터를 도시하는 설명도.
도 9d는 기존 테스트 패턴과 제 1, 제 2 테스트 패턴의 시뮬레이션에 더하여 제 3 패턴 그룹의 시뮬레이션을 행한 시뮬레이션 데이터를 도시하는 설명도.
본 발명은 상기 목적을 달성하기 위해서, 소정의 최소 치수치로 정의되는 디자인 룰(design rule)로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하는 시뮬레이션 스텝과, 상기 시뮬레이션 스텝의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하는 보정 스텝을 포함하여, 상기 시뮬레이션 스텝은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되는 OPC 마스크의 제작 방법에 있어서, 상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고, 상기 테스트 패턴은 거의 상기 소정의 최소 치수의 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 선폭 방향으로 동일한 간격을 두고 서로 평행을 이루어 나란하게 배열됨으로써 구성된 제 1 패턴 그룹을 복수 포함하고, 상기 복수의 제 1 패턴 그룹의 각각의 사이에서는 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 한다.
그 때문에, 상기 시뮬레이션을 행하는 커널은 상기 제 1 패턴 그룹을 포함하는 테스트 패턴에 의거하여 생성된다.
또한, 본 발명은 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하는 시뮬레이션 스텝과, 상기 시뮬레이션 스텝의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하는 보정 스텝을 포함하고, 상기 시뮬레이션 스텝은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되는 OPC 마스크의 제작 방법에 있어서, 상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 작은 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 2 패턴 그룹을 복수 포함하며, 상기 복수의 제 2 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 한다.
그 때문에, 상기 시뮬레이션을 행하는 커널은 상기 제 2 패턴 그룹을 포함하는 테스트 패턴에 의거하여 생성된다.
또한, 본 발명은 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해서 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하는 시뮬레이션 스텝과, 상기 시뮬레이션 스텝의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하는 보정 스텝을 포함하고, 상기 시뮬레이션 스텝은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되는 OPC 마스크의 제작 방법에 있어서, 상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 큰 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루며, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 3 패턴 그룹을 복수 포함하고, 상기 복수의 제 3 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 한다.
그 때문에, 상기 시뮬레이션을 행하는 커널은 상기 제 3 패턴 그룹을 포함하는 테스트 패턴에 의거하여 생성된다.
또한, 본 발명은 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하고, 상기 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하며, 상기 시뮬레이션 계산은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되고, 상기 보정된 설계 데이터에 의거하여 제작되는 OPC 마스크에 있어서, 상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고, 상기 테스트 패턴은 거의 상기 소정의 최소 치수의 선폭을 갖고, 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 선폭 방향으로 동일한 간격을 두고 서로 평행을 이루어 나란하게 배열됨으로써 구성된 제 1 패턴 그룹을 복수 포함하고, 상기 복수의 제 1 패턴 그룹의 각각의 사이에서는 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 한다.
그 때문에, 상기 시뮬레이션을 행하는 커널은 상기 제 1 패턴 그룹을 포함하는 테스트 패턴에 의거하여 생성된다.
또한, 본 발명은 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하고, 상기 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하며, 상기 시뮬레이션 계산은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되고, 상기 보정된 설계 데이터에 의거하여 제작되는 OPC 마스크에 있어서, 상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 작은 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 2 패턴 그룹을 복수 포함하며, 상기 복수의 제 2 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 한다.
그 때문에, 상기 시뮬레이션을 행하는 커널은 상기 제 2 패턴 그룹을 포함하는 테스트 패턴에 의거하여 생성된다.
또한, 본 발명은 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하고, 상기 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하고, 상기 시뮬레이션 계산은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되고, 상기 보정된 설계 데이터에 의거하여 제작되는 OPC 마스크에 있어서, 상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 커다란 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 3 패턴 그룹을 복수 포함하고, 상기 복수의 제 3 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 한다.
그 때문에, 상기 시뮬레이션을 행하는 커널은 상기 제 3 패턴 그룹을 포함하는 테스트 패턴에 의거하여 생성된다.
또한, 본 발명은 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하고, 상기 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상이 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하고, 상기 시뮬레이션 계산은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되며, 상기 보정된 설계 데이터에의거하여 제작된 OPC 마스크에 의거하여 제작되는 웨이퍼로부터 반출되는 칩에 있어서, 상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고, 상기 테스트 패턴은 거의 상기 소정의 최소 치수의 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 선폭 방향으로 동일한 간격을 두고 서로 평행을 이루고 나란하게 배열됨으로써 구성된 제 1 패턴 그룹을 복수 포함하고, 상기 복수의 제 1 패턴 그룹의 각각의 사이에서는 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 한다.
그 때문에 상기 시뮬레이션을 행하는 커널은 상기 제 1 패턴 그룹을 포함하는 테스트 패턴에 의거하여 생성된다.
또한, 본 발명은 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하고, 상기 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 패턴에 기초한 형상이 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하고, 상기 시뮬레이션 계산은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되고, 상기 보정된 설계 데이터에 의거하여 제작된 OPC 마스크에 의거하여 제작되는 웨이퍼로부터 반출되는 칩에 있어서, 상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 작은 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 2 패턴 그룹을 복수 포함하며, 상기 복수의 제 2 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 한다.
그 때문에, 상기 시뮬레이션을 행하는 커널은 상기 제 2 패턴 그룹을 포함하는 테스트 패턴에 의거하여 생성된다.
또한, 본 발명은 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하고, 상기 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하고, 상기 시뮬레이션 계산은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되고, 상기 보정된 설계 데이터에 의거하여 제작된 OPC 마스크에 의거하여 제작되는 웨이퍼로부터 반출되는 칩에 있어서, 상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고, 상기 테스트 패턴은 상기 소정의최소 치수보다도 큰 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 3 패턴 그룹을 복수 포함하고, 상기 복수의 제 3 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 한다.
그 때문에, 상기 시뮬레이션을 행하는 커널은 상기 제 3 패턴 그룹을 포함하는 테스트 패턴에 의거하여 생성된다.
다음에, 본 발명의 OPC 마스크의 제작 방법, OPC 마스크 및 칩의 실시예에 관해서 설명한다.
도 3에 도시하는 바와 같이, 본 실시예에서는 OPC 마스크의 마스크 패턴을 얻기 위해서 시뮬레이션 툴(10)을 사용된다.
상기 시뮬레이션 툴(10)은 컴퓨터 상에서 동작하는 소프트웨어에 의해서 실현되는 것으로, 마스크 패턴의 전사의 프로세스를 나타내는 시뮬레이션 모델, 즉 커널(12)을 포함하여 구성되어 있다. 상기 커널(12)은 후술하는 순서에 따라서 생성된다.
상기 시뮬레이션 툴(10)은 도 3에 도시하는 바와 같이, 웨이퍼 상에 형성하기 위해 소망의 패턴의 설계 데이터(마스크 패턴의 보정전의 설계 데이터)가 입력되면, 상기 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사된 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구한다. 그리고, 상기 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하여 출력하도록 구성되어 있다.
다음에, 도 4를 참조하여 OPC 마스크의 제작 순서에 관해서 구체적으로 설명한다.
우선, 마스크의 마스크 패턴으로 되는 회로 설계가 행해진다(S1O). 이 회로 설계는 패턴의 선폭의 최소 치수치로 정의되는 디자인 룰이 설정되고 나서 행해진다. 본 실시예에서는 상기 최소 치수치를 150nm로 한다.
상기 최소 치수치는 이 최소 치수치로 정의되는 디자인 룰로 제조되는 웨이퍼의 제조 보증 한계치에 상당한다.
이어서, 후술하는 상기 커널(12)의 생성이 행해진다(S12).
상기 커널(12)이 생성되면, 커널(12)에 상기 보정전의 설계 데이터가 입력됨으로써, 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산이 행해진다(S14).
이어서, 상기 시뮬레이션 스텝의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터가 보정된다(S16).
이어서, 보정 후의 설계 데이터에 대해서 룰 체크가 행해지고, 설계 데이터가 완성된다(S18). 또한, 상기 룰 체크의 결과, 커널의 수정이 필요하면, 커널을 수정하여 스텝 S14로 이행하여 동일한 처리를 한다.
다음에, 이 보정 후의 설계 데이터가 마스크 레이아웃용의 CAD에 제공되고, 보정된 마스크, 즉 OPC 마스크가 제작된다(S20).
그리고, 리소그래피 공정에 의해서 상기 OPC 마스크를 사용하여 웨이퍼가 제작되고, 이 웨이퍼를 절단함으로써 칩이 제작된다.
본 실시예에서는 상기 스텝 S14가 본 발명의 시뮬레이션 스텝에, 스텝 S16이 본 발명의 보정 스텝에 각각 상당하고 있다.
도 1은 본 실시예의 OPC 마스크 제작 방법에 있어서의 커널을 생성할 때의 처리 순서를 도시하는 흐름도이고, 도 2는 시뮬레이션에 있어서의 데이터의 입출력을 설명하는 블록도이다.
또한, 도 1에 있어서, 스텝 S20, S22, S24, S26, S28, S36은 종래 기술에 상당하는 처리이고, 스텝 S30, S32, S34, S36은 본 발명에 상당하는 처리이다.
상기 커널(12)의 생성은 다음과 같이 이루어진다.
우선, 테스트용 마스크가 제작된다(S20). 이 테스트용 마스크는 상기 시뮬레이션(10)에 부속되어 있는 기존의 테스트 패턴(이하 기존 테스트 패턴이라고 한다)과, 후술하는 신규의 테스트 패턴(이하 신규 테스트 패턴이라고 한다)으로 구성되어 있다.
상기 기존 테스트 패턴은 직선형으로 연장되는 복수개의 게이트 패턴, 서로 십자형을 이루도록 교차하는 2개의 게이트 패턴의 조합을 각각 각 게이트 패턴의 선폭을 소정치씩 바꾼 것으로 구성되어 있다.
상기 기존 테스트 패턴에는 서로 간격을 두고 평행을 이루는 직선형으로 연장되는 띠형의 게이트 패턴은 포함되어 있지 않다.
상기 신규 테스트 패턴은 도 5b에 도시하는 바와 같이, 상기 소정의 최소 치수의 선폭 L1(150nm)을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴(30)이 선폭 방향으로 간격을 두고 서로 평행을 이루고 나란하게 배열됨으로써 구성된 복수의 제 1 패턴 그룹(3002, 3004, 3006, 3008)을 포함하고 있다.
상기 각 제 l 패턴 그룹(3002, 3004, 3006, 3008)의 각각의 상기 게이트 패턴(30)의 간격을 SP10, SP1l, SP12, SP13으로 하였을 때에, 이들 간격은 SP10<SP11<SPl2<SP13이라는 관계를 이루고, 서로 다른 치수로 되도록 구성되어 있다.
또한, 상기 신규 테스트 패턴은 도 5a에 도시하는 바와 같이, 상기 소정의 최소 치수의 선폭 L1(150nm)보다도 작은 선폭 L2(140nm)를 갖고, 직선형으로 연장되는 띠형의 복수개의 게이트 패턴(40)이 선폭 방향으로 간격을 두고 서로 평행을 이루고 나란하게 배열됨으로써 구성된 복수의 제 2 패턴 그룹(4002, 4004, 4006, 4008)을 포함하고 있다.
상기 각 제 2 패턴 그룹(4002, 4004, 4006, 4008)의 각각의 상기 게이트 패턴(30)의 간격을 SP20, SP21, SP22, SP23으로 하였을 때에, 이들 간격은 SP20<SP21<SP22<SP23이라는 관계를 이루고, 서로 다른 치수로 되도록 구성되어 있다.
또한, 상기 신규 테스트 패턴은 도 5c에 도시하는 바와 같이, 상기 소정의 최소 치수의 선폭 L1(150nm)보다도 큰 선폭 L3(예를 들면 150nm)을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴(50)이 선폭 방향으로 간격을 두고 서로 평행을 이루고 나란하게 배열됨으로써 구성된 복수의 제 3 패턴 그룹(5002, 5004,5006, 5008)을 포함하고 있다.
상기 각 제 3 패턴 그룹(5002, 5004, 5006, 5008)의 각각의 상기 게이트 패턴(30)의 간격을 SP30, SP31, SP32, SP33으로 하였을 때, 이들 간격은 SP30<SP31<SP32<SP33이라는 관계를 이루고, 서로 다른 치수가 되도록 구성되어 있다.
이어서, 상기 테스트용 마스크에 의해서 상기 기존 테스트 패턴, 및 신규 테스트 패턴이 전사되고, 에칭된 웨이퍼 상의 패턴의 측장이 행해져 테스트 패턴의 실측 데이터가 측정된다(S22).
이 측정은 먼저 선택된 기존 테스트 패턴의 설계 데이터에 대응하는 실측 데이터에 대해서만 행해진다. 상기 기존 테스트 패턴에 대한 측장은 미리 설정된 개소에 대해서 행해진다.
다음에, 도 2에 도시하는 바와 같이, 상기 테스트용 마스크에 형성된 기존 테스트 패턴의 설계 데이터가 상기 시뮬레이션 툴(10)에 입력되고, 상기 설계 데이터에 의거하여 시뮬레이션 계산이 이루어지며, 광 근접 효과에 의해서 형상이 변형된 기존 테스트 패턴의 데이터(이하 시뮬레이션 데이터라고 한다)가 출력된다(S24).
이 시뮬레이션 계산은 상기 기존 테스트 패턴의 설계 데이터 중에서 특히 시뮬레이션의 정밀도를 높이고자 하는 설계 데이터에 대하여 가중되고, 그렇지 않는 설계 데이터에 대해서는 작은 가중이 이루어진 상태에서 행해진다.
다음에, 도 2에 도시하는 바와 같이, 상기 시뮬레이션 툴(10)에 있어서, 상기 시뮬레이션 데이터와 상기 실측 데이터가 비교되어, 시뮬레이션 정밀도의 합격 여부가 판정된다(S26).
구체적으로는 상기 시뮬레이션 데이터의 선폭 및 상기 실측 데이터의 선폭의 차가 소정의 기준치를 넘은 개소가 0개이면 합격이고, 1개 이상이면 불합격이라고 판단된다.
또한, 상기 시뮬레이션 데이터의 선폭 및 상기 실측 데이터의 선폭의 차란 「상기 시뮬레이션 데이터의 선폭과, 웨이퍼 상에 형성하고자 하는 게이트 패턴의 설계 데이터의 선폭(목표치)의 어긋남량 EPE(Edge Placement Error)」과, 「상기 실측 데이터의 선폭과, 웨이퍼 상에 형성해야 할 게이트 패턴의 설계 데이터의 선폭(목표치)의 어긋남 량 EPE」의 차에 상당한다.
스텝 S26이 합격("Y")이면, 상기 시뮬레이션 툴(10)은 상기 커널(12)에 의한 시뮬레이션의 정밀도가 만족할 수 있는 것이기 때문에, 상기 커널(12)을 생성하고 (S36), 처리를 종료한다.
한편, 스텝 S26에서 불합격("N")이면, 상기 기존 테스트 패턴의 설계 데이터에 대한 가중의 변경, 및, 기존 테스트 패턴의 추가와 삭제를 행하여(S28), 상기 스텝 S24, S26, S28로 이루어지는 일련의 처리를 한다. 이 일련 처리를 소정 회수, 예를 들면 6회 반복하더라도 시뮬레이션 정밀도가 불합격이면, 다음의 스텝으로 이행한다.
또한, 이들 가중의 변경 및 기존 테스트 패턴의 추가와 삭제를 하는 처리에 관해서는 상기 시뮬레이션 툴(10)에 있어서 이미 조합된 기능이고, 본 발명과 직접관계되지 않기 때문에, 상세한 설명은 생략한다.
다음에, 상기 신규 테스트 패턴의 제 1 패턴 그룹(3002, 3004, 3006, 3008)의 실측 데이터가 새롭게 측장된다(S30). 이 실측 데이터는 각 게이트 패턴(30)의 선폭에 관해서 측정된 데이터이다.
그리고, 제 1 패턴 그룹(3002, 3004, 3006, 3008)의 설계 데이터에 의거하여 시뮬레이션 계산이 이루어지고, 광 근접 효과에 의해서 형상이 변형된 상기 신규 테스트 패턴의 시뮬레이션 데이터가 출력된다(S32).
다음에, 도 2에 도시하는 바와 같이, 상기 시뮬레이션 툴(10)에 있어서, 상기 제 1 패턴 그룹의 시뮬레이션 데이터와 상기 제 1 패턴 그룹의 실측 데이터와 비교되어, 시뮬레이션 정밀도의 합격 여부가 판정된다(S34).
구체적으로는, 상기 시뮬레이션 데이터의 선폭 및 상기 실측 데이터의 선폭의 차가 소정의 기준치를 넘은 개소가 0개이면 합격이고, 1개 이상이면 불합격이라고 판단된다. 상기 소정의 기준치는 임의로 설정하면 좋고, 본 예에서는 5nm으로 설정하였다.
스텝 S34가 합격("Y")이면, 상기 시뮬레이션 툴(10)은 상기 커널(12)에 의한 시뮬레이션의 정밀도가 만족할 수 있는 것이기 때문에, 상기 커널(12)을 생성하여 (S36), 처리를 종료한다.
한편, 스텝 S34에서 불합격("N")이면, 스텝 S30으로 이행한다.
다음에, 상기 신규 테스트 패턴의 제 2 패턴 그룹(4002, 4004, 4006, 4008)의 실측 데이터가 새롭게 측장된다(S3O). 이 실측 데이터는 각 게이트 패턴(40)의선폭에 관해서 측정된 데이터이다.
이하, 제 1 패턴 그룹일 때와 동일하게 스텝 S32, S34의 처리가 반복된다.
스텝 S34가 합격("Y")이면, 상기 시뮬레이션 툴(10)은 상기 커널(12)에 의한 시뮬레이션의 정밀도가 만족할 수 있는 것이기 때문에, 상기 커널(12)을 생성하고 (S36), 처리를 종료한다.
한편, 스텝 S34로 불합격("N")이면, 다음의 스텝으로 이행한다.
다음에, 상기 신규 테스트 패턴의 제 3 패턴 그룹(5002, 5004, 5006, 5008)의 실측 데이터가 새롭게 측장된다(S30). 이 실측 데이터는 각 게이트 패턴(50)의 선폭에 대해서 측정된 데이터이다.
이하, 제 1 패턴 그룹일 때와 마찬가지로 스텝 S32, S34의 처리가 반복된다.
스텝 S34가 합격("Y")이면, 상기 시뮬레이션 툴(10)은 상기 커널(12)에 의한 시뮬레이션의 정밀도가 만족할 수 있는 것이기 때문에, 상기 커널(12)을 생성하여 (S36), 처리를 종료한다.
상기 제 3 패턴, 그룹에 대하여, 스텝 S34가 불합격("N")으로 된 경우는 처리를 정지한다.
다음에, 도 1의 처리에 의해서 행해진 시뮬레이션 정밀도의 비교 결과에 관해서 구체적으로 설명한다.
도 6a 도 내지 도 6d, 도 7a 내지 도 7d는 실측 데이터와 시뮬레이션 데이터의 비교를 도시하는 설명도이고, 모두 횡축은 측정 개소, 종축은 게이트 패턴의 선폭의 설계치로부터의 어긋남량 EPE를 나타내고 있다. 도면 중, 실선은 시뮬레이션데이터, 파선은 실측 데이터를 나타내고 있다.
도 6a, 도 6c, 도 7a, 도 7c는 게이트 패턴의 선폭의 설계 데이터(목표치)가 150nm인 경우이고, 도 6b, 도 6d, 도 7b, 도 7d는 게이트 패턴의 선폭의 설계 데이터(목표치)가 190nm인 경우이다.
도 6a, 도 6b는 도 1의 흐름도의 스텝 S20 내지 S26을 실행한 상태이고, 기존 테스트 패턴만에 의한 시뮬레이션 결과를 도시하고 있다.
도 6c, 도 6d는 기존 테스트 패턴만에 의한 시뮬레이션 후에, 또한 신규 테스트 패턴의 제 1 패턴 그룹의 시뮬레이션을 행하였을 때의 시뮬레이션 결과를 도시하고 있다.
도 7a, 도 7b는 기존 테스트 패턴 및 제 1 패턴 그룹의 시뮬레이션 후에, 또한 제 2 패턴 그룹의 시뮬레이션을 더 행하였을 때의 시뮬레이션 결과를 도시하고 있다.
도 7c, 도 7d는 기존 테스트 패턴 및 제 1, 제 2 패턴 그룹의 시뮬레이션 후에, 또한 제 3 패턴 그룹의 시뮬레이션을 행하였을 때의 시뮬레이션 결과를 도시하고 있다.
이러한 결과로부터 보아, 게이트 패턴의 설계 데이터가 150nm, 190nm의 양쪽 모두의 경우에도, 신규 테스트 패턴의 시뮬레이션을 행한 쪽이, 시뮬레이션 데이터와 실측 데이터의 차가 적어지고 있음을 알 수 있다.
즉, 상기 제 1, 제 2, 제 3 패턴 그룹의 시뮬레이션을 행함으로써 생성된 커널(12)에 의해서 게이트 패턴의 스페이스 의존성의 영향을 충실하게 반영한 시뮬레이션을 행할 수 있고, 시뮬레이션 정밀도가 향상되는 것이 확인되었다.
다음에, 도 1의 흐름도를 따라 생성된 커널(12)을 사용하여 실제의 제품의 마스크를 제작하는 동시에, 그 마스크에 의해서 전사, 에칭하여 제작된 웨이퍼를 제작하고, 그 웨이퍼에 형성된 게이트 패턴의 선폭을 측장한 실측 데이터와, 시뮬레이션 데이터를 비교하였다.
도 8은 실제의 제품에 있어서의 게이트 패턴의 선폭의 실측 데이터와 각 시뮬레이션 데이터를 비교하는 설명도이다. 게이트 패턴의 선폭의 설계 데이터(목표치)는 150nm이다.
도면 중, 횡축은 게이트 패턴간의 선폭 방향의 간격(스페이스)을 nm 단위로 나타내고, 종축은 게이트 패턴의 선폭 CD를 nm 단위로 나타내고 있다.
도면 중, ■는 실측 데이터를 나타내고, ?는 기존 테스트 패턴만에 의한 시뮬레이션 데이터를 나타내며, ×는 기존 테스트 패턴의 시뮬레이션에 더하여 제 1 패턴 그룹의 시뮬레이션을 행한 시뮬레이션 데이터를 나타내고, △는 기존 테스트 패턴과 제 1 테스트 패턴의 시뮬레이션에 더하여 제 2 패턴 그룹의 시뮬레이션을 한 시뮬레이션 데이터를 나타내고, ○는 기존 테스트 패턴과 제 1, 제 2 테스트 패턴의 시뮬레이션에 더하여 제 3 패턴 그룹의 시뮬레이션을 행한 시뮬레이션 데이터를 나타내고 있다.
도 8에 있어서도, 신규 테스트 패턴의 시뮬레이션을 행한 쪽이, 시뮬레이션 데이터와 실측 데이터의 차가 적어지고 있음을 알 수 있다.
즉, 도 6a 내지 도 6d, 도 7a 내지 도 7d의 경우와 마찬가지로, 상기 제 1,제 2, 제 3 패턴 그룹의 시뮬레이션을 행함으로써 생성된 커널(12)에 의해서 게이트 패턴의 스페이스 의존성의 영향을 충실하게 반영한 시뮬레이션을 행할 수 있고, 시뮬레이션의 정밀도가 향상되는 것이 확인되었다.
다음에 도 1의 흐름도를 따라서 생성된 커널(12)을 사용하여 실제의 제품의 마스크에 관해서, 도 8의 경우와 같이 시뮬레이션을 행한 경우에 있어서의 시뮬레이션 데이터의 선폭의 격차를 비교하였다.
도 9a 내지 도 9d는 실제의 제품의 마스크에 있어서의 게이트 패턴의 각 시뮬레이션 데이터의 격차를 비교하는 설명도이다. 게이트 패턴의 선폭의 설계 데이터(목표치)는 150nm 이다.
도면 중, 횡축은 게이트 패턴간의 선폭 방향의 간격(스페이스)을 ㎛ 단위로 나타내고, 종축은 게이트 패턴의 선폭 CD를 ㎛ 단위로 나타내고 있다.
도면 중, ○, △, ◇는 각각 게이트 패턴이 다른 개소에서의 시뮬레이션 데이터인 것을 나타내고 있다.
도 9a는 기존 테스트 패턴만에 의한 시뮬레이션 데이터를 도시하고, 도 9b는 기존 테스트 패턴의 시뮬레이션에 더하여 제 1 패턴 그룹의 시뮬레이션을 행한 시뮬레이션 데이터를 나타내고, 도 9c는 기존 테스트 패턴과 제 1 테스트 패턴의 시뮬레이션에 더하여 제 2 패턴 그룹의 시뮬레이션을 행한 시뮬레이션 데이터를 나타내고, 도 9d는 기존 테스트 패턴과 1, 제 2 테스트 패턴의 시뮬레이션에 더하여 제 3 패턴 그룹의 시뮬레이션을 행한 시뮬레이션 데이터를 나타내고 있다.
도면 중 σ는 각 시뮬레이션 데이터의 표준 편차치를 나타내고,레인지(RANGE)는 각 시뮬레이션 데이터의 최대치와 최소치의 차의 값을 나타내고 있다.
도 9a 내지 도 9d로부터 알 수 있는 바와 마찬가지로, 도 9a에 도시한 기존 테스트 패턴만에 의한 시뮬레이션 데이터와 비교하여, 도 9b, 도 9d의 시뮬레이션 데이터는, σ와 레인지(RANGE)의 쌍방이 작은 값으로 되어 있는 것, 바꾸어 말하면 격차가 적어지고 있는 것을 알 수 있다.
도 9b와 도 9d를 비교해 보면, 레인지(RANGE)에서는 도 9b가 1nm이고, 도 9d가 2nm으로, 도 9b 쪽이 격차가 적지만, 스페이스가 1.8㎛의 시뮬레이션 데이터에 관해서 보면, 도 9d로서는 복수의 시뮬레이션 데이터가 전부 일치하고 있다. 따라서, 도 9d에 있어서의 시뮬레이션 데이터의 정밀도는 도 9b에 비교하여 위라고 평가할 수 있다.
이상 설명한 바와 같이, 본 실시예의 OPC 마스크의 제작 방법, OPC 마스크 및 칩에 따르면, 상기 시뮬레이션을 행하는 커널을 상기 제 1, 제 2, 제 3 패턴 그룹의 적어도 1개를 포함하는 테스트 패턴에 의거하여 생성하였기 때문에, 게이트 패턴의 스페이스 의존성의 영향을 충실하게 반영한 시뮬레이션을 행할 수 있다. 따라서, 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상이 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정함으로써, 실제로 웨이퍼 상 및 칩 상에 형성되는 패턴의 선폭의 격차를 억제할 수 있다.
또, 본 실시예에서는 상기 제 1 내지 제 3 패턴 그룹의 수를 4개로서 설명하였지만, 제 1 내지 제 3 패턴 그룹의 수는 복수이면 좋고, 임의이다.
이상 설명한 바와 같이 본 발명에 따르면, 상기 제 1, 제 2, 제 3 패턴 그룹의 시뮬레이션을 행함으로써 생성된 커널에 의해서 게이트 패턴의 스페이스 의존성의 영향을 충실하게 반영한 시뮬레이션을 행할 수 있고, 이로써 실제로 웨이퍼 상 및 칩 상에 형성되는 패턴의 선폭의 격차를 억제할 수 있다.

Claims (18)

  1. 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상과의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하는 시뮬레이션 스텝과,
    상기 시뮬레이션 스텝의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하는 보정 스텝을 포함하고,
    상기 시뮬레이션 스텝은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해 실행되는 OPC 마스크의 제작 방법에 있어서,
    상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고,
    상기 테스트 패턴은 거의 상기 소정의 최소 치수의 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 선폭 방향으로 동일한 간격을 두고 서로 평행을 이루어 나란하게 배열됨으로써 구성된 제 1 패턴 그룹을 복수 포함하며,
    상기 복수의 제 1 패턴 그룹의 각각의 사이에서는 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 OPC 마스크의 제작 방법.
  2. 제 1 항에 있어서, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 작은 선폭을 갖고 직선형으로 연장하는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 2 패턴 그룹을 복수 포함하며, 상기 복수의 제 2 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 OPC 마스크의 제작 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 큰 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 3 패턴 그룹을 복수 포함하고, 상기 복수의 제 3 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 OPC 마스크의 제작 방법.
  4. 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하는 시뮬레이션 스텝과,
    상기 시뮬레이션 스텝의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하는 보정 스텝을 포함하고,
    상기 시뮬레이션 스텝은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되는 OPC 마스크의 제작 방법에 있어서,
    상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고,
    상기 테스트 패턴은 상기 소정의 최소 치수보다도 작은 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 2 패턴 그룹을 복수 포함하며,
    상기 복수의 제 2 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 OPC 마스크의 제작 방법.
  5. 제 4 항에 있어서, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 큰 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 3 패턴 그룹을 복수 포함하며, 상기 복수의 제 3 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 OPC 마스크의 제작 방법.
  6. 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하는 시뮬레이션 스텝과,
    상기 시뮬레이션 스텝의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하는 보정 스텝을 포함하고,
    상기 시뮬레이션 스텝은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되는 OPC 마스크의 제작 방법에 있어서,
    상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되며,
    상기 테스트 패턴은 상기 소정의 최소 치수보다도 큰 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 3 패턴 그룹을 복수 포함하고,
    상기 복수의 제 3 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 OPC 마스크의 제작 방법.
  7. 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하고,
    상기 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하며,
    상기 시뮬레이션 계산은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되고,
    상기 보정된 설계 데이터에 의거하여 제작되는 OPC 마스크에 있어서,
    상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고,
    상기 테스트 패턴은 거의 상기 소정의 최소 치수의 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 선폭 방향으로 동일한 간격을 두고 서로 평행을 이루어 나란하게 배열됨으로써 구성된 제 1 패턴 그룹을 복수 포함하며,
    상기 복수의 제 1 패턴 그룹의 각각의 사이에서는 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 OPC 마스크.
  8. 제 7 항에 있어서, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 작은 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 2 패턴 그룹을 복수 포함하며, 상기 복수의 제 2 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 OPC 마스크.
  9. 제 7 항 또는 제 8 항에 있어서, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 커다란 선폭을 갖고 직선형으로 연장하는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 3 패턴 그룹의 각각을 복수 포함하며, 상기 복수의 제 3 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 OPC 마스크.
  10. 소정의 최소 치수치로 정의되는 디자인 룰로 설계되는 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하고,
    상기 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하고,
    상기 시뮬레이션 계산은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되며,
    상기 보정된 설계 데이터에 의거하여 제작되는 OPC 마스크에 있어서,
    상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고,
    상기 테스트 패턴은 상기 소정의 최소 치수보다도 작은 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 2 패턴 그룹을 복수 포함하며,
    상기 복수의 제 2 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 OPC 마스크.
  11. 제 10 항에 있어서, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 큰 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 3 패턴 그룹을 복수 포함하고, 상기 복수의 제 3 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 OPC 마스크.
  12. 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하고,
    상기 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하며,
    상기 시뮬레이션 계산은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되고,
    상기 보정된 설계 데이터에 의거하여 제작되는 OPC 마스크에 있어서,
    상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고,
    상기 테스트 패턴은 상기 소정의 최소 치수보다도 큰 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 3 패턴 그룹을 복수 포함하고,
    상기 복수의 제 3 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 OPC 마스크.
  13. 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하고,
    상기 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하며,
    상기 시뮬레이션 계산은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되고,
    상기 보정된 설계 데이터에 의거하여 제작된 OPC 마스크에 의거하여 제작되는 웨이퍼로부터 반출되는 칩에 있어서,
    상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고,
    상기 테스트 패턴은 거의 상기 소정의 최소 치수의 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 선폭 방향으로 동일한 간격을 두고 서로 평행을 두고 나란하게 배열됨으로써 구성된 제 1 패턴 그룹을 복수 포함하며,
    상기 복수의 제 1 패턴 그룹의 각각의 사이에서는 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 칩.
  14. 제 13 항에 있어서, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 작은 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 2 패턴 그룹을 복수 포함하고, 상기 복수의 제 2 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 칩.
  15. 제 13 항 또는 제 14 항에 있어서, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 큰 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 3 패턴 그룹을 복수 포함하며, 상기 복수의 제 3 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 OPC 마스크의 제작 방법.
  16. 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하고,
    상기 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하며,
    상기 시뮬레이션 계산은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되고,
    상기 보정된 설계 데이터에 의거하여 제작된 OPC 마스크에 의거하여 제작되는 웨이퍼로부터 반출되는 칩에 있어서,
    상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고,
    상기 테스트 패턴은 상기 소정의 최소 치수보다도 작은 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 2 패턴 그룹을 복수 포함하고,
    상기 복수의 제 2 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 칩.
  17. 제 16 항에 있어서, 상기 테스트 패턴은 상기 소정의 최소 치수보다도 큰 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 3 패턴 그룹을 복수 포함하며, 상기 복수의 제 3 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 칩.
  18. 소정의 최소 치수치로 정의되는 디자인 룰로 설계되어 마스크에 형성되는 마스크 패턴의 형상과, 상기 마스크 패턴에 의해 웨이퍼에 전사되는 패턴의 형상의 차이를 광 근접 효과를 고려한 시뮬레이션 계산에 의해서 구하고,
    상기 시뮬레이션 계산의 결과에 의거하여 상기 웨이퍼에 전사되는 패턴의 형상이 소망의 설계 데이터에 기초한 형상으로 되도록 상기 마스크 패턴의 형상의 설계 데이터를 보정하며,
    상기 시뮬레이션 계산은 상기 마스크 패턴의 전사의 프로세스를 표현하는 시뮬레이션 모델, 즉 커널에 의해서 실행되고,
    상기 보정된 설계 데이터에 의거하여 제작된 OPC 마스크에 의거하여 제작되는 웨이퍼로부터 반출되는 칩에 있어서,
    상기 커널은 테스트용의 마스크 패턴의 형상의 설계 데이터와, 상기 테스트용의 마스크 패턴이 전사되어 에칭됨으로써 실제로 형성된 테스트용의 웨이퍼의 패턴의 형상의 실측 데이터에 의거하여 생성되고,
    상기 테스트 패턴은 상기 소정의 최소 치수보다도 큰 선폭을 갖고 직선형으로 연장되는 띠형의 복수개의 게이트 패턴이 서로 평행을 이루고, 선폭 방향으로 동일한 간격을 두고 나란하게 배열됨으로써 구성된 제 3 패턴 그룹을 복수 포함하고,
    상기 복수의 제 3 패턴 그룹의 각각은 상기 게이트 패턴의 간격이 서로 다른 치수로 되도록 구성되어 있는 것을 특징으로 하는 칩.
KR1020027016868A 2001-04-13 2002-04-05 Ｏｐｃ 마스크의 제작 방법 및 ｏｐｃ 마스크 및 칩 KR20030007951A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00115632 2001-04-13
JP2001115632A JP3856197B2 (ja) 2001-04-13 2001-04-13 Ｏｐマスクの製作方法

Publications (1)

Publication Number Publication Date
KR20030007951A true KR20030007951A (ko) 2003-01-23

Family

ID=18966500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027016868A KR20030007951A (ko) 2001-04-13 2002-04-05 Ｏｐｃ 마스크의 제작 방법 및 ｏｐｃ 마스크 및 칩

Country Status (5)

Country Link
US (1) US20030177467A1 (ko)
JP (1) JP3856197B2 (ko)
KR (1) KR20030007951A (ko)
TW (1) TW554406B (ko)
WO (1) WO2002084399A1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702794B1 (ko) * 2005-12-14 2007-04-03 동부일렉트로닉스 주식회사 Ｏｐｃ 검증을 통한 마스크 레이아웃 보정 방법
KR100731071B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 마스크 레이아웃의 보정방법
KR100735535B1 (ko) * 2006-07-10 2007-07-04 삼성전자주식회사 마스크 제작 방법
KR100807229B1 (ko) * 2006-07-31 2008-02-28 삼성전자주식회사 마스크의 설계 패턴 보정 방법
KR100811269B1 (ko) * 2006-09-19 2008-03-07 주식회사 하이닉스반도체 광근접 효과 보정을 위한 패턴 모델링 방법
KR100818999B1 (ko) * 2006-10-09 2008-04-02 삼성전자주식회사 마스크 제작 방법
KR100826655B1 (ko) * 2007-05-21 2008-05-06 주식회사 하이닉스반도체 광 근접 효과 보정 방법
KR100880234B1 (ko) * 2007-10-02 2009-01-28 주식회사 동부하이텍 Ｏｐｃ 마스크 제조방법
KR100884985B1 (ko) * 2007-07-19 2009-02-23 주식회사 동부하이텍 광학적 근접보정 모델 조절 시스템 및 데이터 처리 방법
KR100906053B1 (ko) * 2007-10-11 2009-07-03 주식회사 동부하이텍 반도체 소자의 ｃｄ 검사 방법
US8484585B2 (en) 2010-05-07 2013-07-09 Hynix Semiconductor Inc. Method for controlling pattern uniformity of semiconductor device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG137657A1 (en) * 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
CN1320404C (zh) * 2003-10-09 2007-06-06 中芯国际集成电路制造(上海)有限公司 集成电路适用的模块化光学近接校正配置及其方法
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
JP2006189724A (ja) * 2005-01-07 2006-07-20 Toshiba Corp パターン抽出システム、測定ポイント抽出方法、パターン抽出方法及びパターン抽出プログラム
US7550237B2 (en) * 2005-01-19 2009-06-23 Winbond Electronics Corp. Systems and methods for determining width/space limits for mask layout
US7325225B2 (en) * 2005-10-05 2008-01-29 Yasushi Tanaka Method and apparatus for reducing OPC model errors
US7627836B2 (en) * 2005-11-08 2009-12-01 International Business Machines Corporation OPC trimming for performance
KR100662961B1 (ko) 2005-12-17 2006-12-28 동부일렉트로닉스 주식회사 광근접보정 모델링 데이타 추출을 위한 테스트 패턴제작방법
JP2008139688A (ja) * 2006-12-04 2008-06-19 Toshiba Corp 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法
JP4934236B2 (ja) * 2007-09-29 2012-05-16 Ｈｏｙａ株式会社 グレートーンマスクブランク、グレートーンマスクの製造方法及びグレートーンマスク、並びにパターン転写方法
JP5708103B2 (ja) * 2011-03-18 2015-04-30 富士通セミコンダクター株式会社 設計支援方法
CN103513506B (zh) * 2012-06-19 2016-04-13 上海华虹宏力半导体制造有限公司 光学临近效应修正方法
CN104678695B (zh) * 2013-11-26 2019-03-12 中芯国际集成电路制造(上海)有限公司 测试图形的标记方法和标记装置
CN111149063B (zh) * 2017-09-27 2022-04-22 Asml荷兰有限公司 确定器件制造工艺的控制参数的方法
KR20220079649A (ko) * 2019-10-16 2022-06-13 어플라이드 머티어리얼스, 인코포레이티드 패턴들을 형성하는 방법 및 리소그래피 시스템
CN111427240B (zh) * 2020-03-25 2021-06-04 合肥晶合集成电路股份有限公司 一种建立光学数据校正模型的方法
CN116931389B (zh) * 2023-09-18 2023-12-08 粤芯半导体技术股份有限公司 线宽测量方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
KR0172801B1 (ko) * 1996-06-24 1999-03-20 김주용 공정 마진 테스트용 포토 마스크와 테스트 방법
US6243855B1 (en) * 1997-09-30 2001-06-05 Kabushiki Kaisha Toshiba Mask data design method
JPH11218899A (ja) * 1998-01-29 1999-08-10 Sony Corp マスクパターンの補正方法およびその装置
JP3482172B2 (ja) * 1999-03-04 2003-12-22 松下電器産業株式会社 Ｌｓｉ用パターンのレイアウト作成方法及びｌｓｉ用パターンの形成方法
JP2001100390A (ja) * 1999-09-27 2001-04-13 Toshiba Microelectronics Corp 露光用マスクのパターン補正方法
JP3909654B2 (ja) * 2001-05-10 2007-04-25 ソニー株式会社 ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法
KR100506106B1 (ko) * 2001-09-29 2005-08-05 가부시끼가이샤 도시바 마스크 패턴 작성 방법 및 반도체 장치의 제조 방법
JP3615182B2 (ja) * 2001-11-26 2005-01-26 株式会社東芝 光近接効果補正方法及び光近接効果補正システム

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702794B1 (ko) * 2005-12-14 2007-04-03 동부일렉트로닉스 주식회사 Ｏｐｃ 검증을 통한 마스크 레이아웃 보정 방법
KR100731071B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 마스크 레이아웃의 보정방법
KR100735535B1 (ko) * 2006-07-10 2007-07-04 삼성전자주식회사 마스크 제작 방법
KR100807229B1 (ko) * 2006-07-31 2008-02-28 삼성전자주식회사 마스크의 설계 패턴 보정 방법
KR100811269B1 (ko) * 2006-09-19 2008-03-07 주식회사 하이닉스반도체 광근접 효과 보정을 위한 패턴 모델링 방법
US7539970B2 (en) 2006-10-09 2009-05-26 Samsung Electronics Co., Ltd. Method of manufacturing mask
KR100818999B1 (ko) * 2006-10-09 2008-04-02 삼성전자주식회사 마스크 제작 방법
KR100826655B1 (ko) * 2007-05-21 2008-05-06 주식회사 하이닉스반도체 광 근접 효과 보정 방법
US7827520B2 (en) 2007-05-21 2010-11-02 Hynix Semiconductor Inc. Method for correcting optical proximity effect
KR100884985B1 (ko) * 2007-07-19 2009-02-23 주식회사 동부하이텍 광학적 근접보정 모델 조절 시스템 및 데이터 처리 방법
KR100880234B1 (ko) * 2007-10-02 2009-01-28 주식회사 동부하이텍 Ｏｐｃ 마스크 제조방법
KR100906053B1 (ko) * 2007-10-11 2009-07-03 주식회사 동부하이텍 반도체 소자의 ｃｄ 검사 방법
US8484585B2 (en) 2010-05-07 2013-07-09 Hynix Semiconductor Inc. Method for controlling pattern uniformity of semiconductor device

Also Published As

Publication number Publication date
TW554406B (en) 2003-09-21
JP2002311562A (ja) 2002-10-23
US20030177467A1 (en) 2003-09-18
WO2002084399A1 (fr) 2002-10-24
JP3856197B2 (ja) 2006-12-13

Similar Documents

Publication Publication Date Title
KR20030007951A (ko) Ｏｐｃ 마스크의 제작 방법 및 ｏｐｃ 마스크 및 칩
KR100872731B1 (ko) 룰 베이스 ｏｐｃ의 평가 방법 및 시뮬레이션 베이스 ｏｐｃ 모델의 평가 방법
KR100826655B1 (ko) 광 근접 효과 보정 방법
KR100932521B1 (ko) 마스크패턴 보정장치 및 마스크패턴 보정방법과 마스크제작방법 및 반도체장치의 제조방법
US7426712B2 (en) Lithography simulation method and recording medium
KR20090008223A (ko) 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템
JP4068531B2 (ja) Ｏｐｃを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム
JP4460794B2 (ja) 露光マスクのパターン補正方法、パターン形成方法およびプログラム
US6964031B2 (en) Mask pattern generating method and manufacturing method of semiconductor apparatus
KR20060106589A (ko) 포토마스크의 제조 방법 및 그 포토마스크를 이용한 반도체장치의 제조 방법
US7600213B2 (en) Pattern data verification method, pattern data creation method, exposure mask manufacturing method, semiconductor device manufacturing method, and computer program product
JP4171718B2 (ja) 集積回路の重ね合せ不良を予測する方法
KR20080045067A (ko) 마스크 패턴 보정 프로그램 및 마스크 패턴 보정 시스템
US20060195808A1 (en) Method for correcting the optical proximity effect
JP4133047B2 (ja) 補正マスクパターン検証装置および補正マスクパターン検証方法
KR101074106B1 (ko) 포토마스크의 디자인방법 및 포토마스크를 사용하여 반도체장치를 제조하는 방법
JP5248540B2 (ja) マスク検証方法、半導体装置の製造方法およびマスク検証プログラム
JP2005250360A (ja) マスクパターンの検証装置および検証方法
CN112987488B (zh) Opc修正方法
CN104977801B (zh) 一种引入套刻误差的光刻工艺规则检查方法
JP2009288497A (ja) パターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラム
KR20230096451A (ko) 실제 포토 마스크 제작을 통해 얻어진 매개 변수를 활용한 포토 마스크 레이아웃의 opc 방법
CN115373211A (zh) Opc建模方法
JP2003059787A (ja) シミュレーション方法および回路パターンの形成方法
KR20030070442A (ko) 반도체 공정 시물레이션 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid