JP2002299785A - 高周波モジュール - Google Patents

高周波モジュール

Info

Publication number
JP2002299785A
JP2002299785A JP2001097027A JP2001097027A JP2002299785A JP 2002299785 A JP2002299785 A JP 2002299785A JP 2001097027 A JP2001097027 A JP 2001097027A JP 2001097027 A JP2001097027 A JP 2001097027A JP 2002299785 A JP2002299785 A JP 2002299785A
Authority
JP
Japan
Prior art keywords
module
frequency
sub
circuit
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001097027A
Other languages
English (en)
Other versions
JP3612031B2 (ja
Inventor
Shinya Nakai
信也 中井
Yoshinari Yamashita
喜就 山下
Hideaki Ninomiya
秀明 二宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2001097027A priority Critical patent/JP3612031B2/ja
Priority to PCT/JP2002/002961 priority patent/WO2002080634A1/ja
Priority to US10/473,019 priority patent/US6980066B2/en
Priority to CNB028009339A priority patent/CN1224301C/zh
Priority to EP02713202A priority patent/EP1381258A4/en
Publication of JP2002299785A publication Critical patent/JP2002299785A/ja
Application granted granted Critical
Publication of JP3612031B2 publication Critical patent/JP3612031B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Abstract

(57)【要約】 （修正有） 【課題】 全体としての歩留まりの低下を抑制すること
ができる高周波モジュールを提供する。 【解決手段】 第１の高周波回路を有しその少なくとも
一部が多層基板に内蔵された導体パターン７４によって
構成されるメインモジュール６０と、第２の高周波回路
を有するサブモジュールとを備え、サブモジュールがメ
インモジュール６０に設けられたキャビティ内６１−６
４に挿入されている。本発明によれば、第１の高周波回
路を有するメインモジュールと第２の高周波回路を有す
るサブモジュールとが別個の部品を構成している一方、
サブモジュールがメインモジュール６０に設けられたキ
ャビティ６１−６４内に挿入されることによって一体化
されることから、製造後の検査により良品であることが
確認されたメインモジュール６０やサブモジュールのみ
を用いることが可能となる。このため、高周波モジュー
ル全体の歩留まりが飛躍的に高まる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波モジュール
に関し、さらに詳細には、歩留まりが高く、且つ、汎用
性に優れた高周波モジュールに関する。
【０００２】
【従来の技術】今日、携帯電話機に代表される情報通信
端末の小型化にはめざましいものがあり、これには情報
通信端末に組み込まれる各種部品の小型化が大きく寄与
している。情報通信端末に組み込まれる重要な部品とし
ては、送受信信号の切り替えを行う高周波スイッチの
他、送信側回路にはパワーアンプや電圧制御発振器（Ｖ
ＣＯ）等が挙げられ、受信側回路にはローノイズアンプ
やミキサ等が挙げられる。
【０００３】これら情報通信端末に組み込まれる部品を
より小型化するため、従来より、２またはそれ以上の部
品を一体化する試みが数多くなされている。このように
２またはそれ以上の部品を一体化しモジュールを構成す
れば、これら部品を個別にマザーボート上へ実装した場
合と比べて実装面積を削減することができ、全体的な小
型化を達成することができる。
【０００４】
【発明が解決しようとする課題】このように、２以上の
部品を一体化しモジュールを構成すれば全体的な小型化
は達成されるものの、あまりに多くの部品を一体化する
と当該モジュールの歩留まりが大きく低下するおそれが
生じる。すなわち、２以上の部品を一体化しモジュール
を構成した場合、これらモジュール内に組み込まれる部
品に一つでも不良があれば、モジュール全体として不良
品となってしまうため、当該モジュールの歩留まりは、
組み込まれる各部品それぞれの歩留まりの積となってし
まう。例えば、それぞれ歩留まりが９５％である５つの
部品を一体化し、モジュールを構成した場合、モジュー
ル全体の歩留まりは約７７％（０．９５５）まで低下し
てしまう。このように、従来は、多くの部品を一体化し
モジュールを構成するとモジュール全体の歩留まりが低
下するという問題があった。
【０００５】さらに、多くの部品を一体化しモジュール
を構成した場合、一部の部品について特性の変更が要求
された場合、モジュール全体として新たに設計し直す必
要が生じるため、汎用性に欠けるという問題もあった。
【０００６】したがって、本発明の目的は、全体として
の歩留まりの低下を抑制することができる高周波モジュ
ールを提供することである。
【０００７】また、本発明の他の目的は、汎用性の高い
高周波モジュールを提供することである。
【０００８】
【課題を解決するための手段】本発明のかかる目的は、
第１の高周波回路を有し、その少なくとも一部が多層基
板に内蔵された導体パターンによって構成されるメイン
モジュールと、第２の高周波回路を有するサブモジュー
ルとを備え、前記サブモジュールが、前記メインモジュ
ールに設けられたキャビティ内に挿入されていることを
特徴とする高周波モジュールによって達成される。
【０００９】本発明によれば、第１の高周波回路を有す
るメインモジュールと第２の高周波回路を有するサブモ
ジュールとが別個の部品を構成している一方、サブモジ
ュールがメインモジュールに設けられたキャビティ内に
挿入されることによって一体化されることから、製造後
の検査により良品であることが確認されたメインモジュ
ールやサブモジュールのみを用いることが可能となる。
このため、高周波モジュール全体の歩留まりを飛躍的に
高めることが可能となる。また、本発明によれば、メイ
ンモジュールとサブモジュールとが別部品であることか
ら、例えば、サブモジュールに属する第２の高周波回路
について特性の変更が要求された場合であっても、メイ
ンモジュールを変更することなく、サブモジュールのみ
を新たに設計し直せばよいことから、汎用性を高めるこ
とが可能となる。
【００１０】本発明の好ましい実施態様においては、前
記第１の高周波回路が、多層基板に内蔵された導体パタ
ーン及び前記多層基板上に搭載された電子部品によって
構成される。
【００１１】本発明のさらに好ましい実施態様において
は、前記サブモジュールが、多層基板によって構成され
る。
【００１２】本発明のさらに好ましい実施態様において
は、前記メインモジュールを構成する多層基板と前記サ
ブモジュールを構成する多層基板とは、互いに異なる材
料によって構成されている。
【００１３】本発明のさらに好ましい実施態様において
は、前記メインモジュールを構成する多層基板が、複数
の樹脂基板の積層体からなる。
【００１４】本発明のさらに好ましい実施態様において
は、前記サブモジュールを構成する多層基板が、複数の
セラミック基板の積層体からなる。
【００１５】本発明のさらに好ましい実施態様において
は、前記メインモジュールの前記キャビティの底面に設
けられた複数の電極と前記サブモジュールの底面に設け
られた複数の電極とがそれぞれ電気的に接続されてい
る。
【００１６】本発明のさらに好ましい実施態様において
は、前記メインモジュールの前記キャビティの底面に設
けられた前記複数の電極と前記サブモジュールの底面に
設けられた前記複数の電極とがそれぞれ半田付けによっ
て電気的に接続されている。
【００１７】本発明のさらに好ましい実施態様において
は、前記メインモジュールの前記キャビティの底面に設
けられた前記複数の電極と前記サブモジュールの底面に
設けられた前記複数の電極とがそれぞれ異方性導電シー
トを介して電気的に接続されている。
【００１８】本発明のさらに好ましい実施態様において
は、前記サブモジュールが挿入された前記キャビティの
上部が、金属板によって塞がれている。
【００１９】本発明のさらに好ましい実施態様において
は、前記金属板が、前記メインモジュールの上面に設け
られた接地パターンと接続されている。
【００２０】本発明のさらに好ましい実施態様において
は、前記メインモジュールを構成する多層基板内に、前
記第１の高周波回路と前記第２の高周波回路とのインピ
ーダンスをマッチングさせるインピーダンス整合部がさ
らに内蔵されている。
【００２１】本発明のさらに好ましい実施態様において
は、前記第１の高周波回路が、フロントエンドモジュー
ル部、パワーアンプモジュール部、シンセサイザモジュ
ール部、ＬＳＩ部、ＳＡＷフィルタモジュール部からな
る群より選ばれた少なくとも一つの回路である。
【００２２】本発明のさらに好ましい実施態様において
は、前記第２の高周波回路が、フロントエンドモジュー
ル部、パワーアンプモジュール部、シンセサイザモジュ
ール部、ＬＳＩ部、ＳＡＷフィルタモジュール部からな
る群であって、前記第１の高周波回路を構成する回路を
除く群より選ばれた少なくとも一つの回路である。
【００２３】本発明の前記目的はまた、それぞれ第１及
び第２のサブモジュールを挿入可能に構成された第１及
び第２のキャビティを有する高周波モジュールであっ
て、所定の高周波回路が一体化されているとともに、前
記第１のサブモジュールと前記第２のサブモジュールと
のインピーダンスをマッチングさせるインピーダンス整
合回路が内蔵されていることを特徴とする高周波モジュ
ールによって達成される。
【００２４】本発明によれば、第１及び第２のサブモジ
ュールがそれぞれ第１及び第２のキャビティ内に挿入可
能に構成されていることから、製造後の検査により良品
であることが確認されたサブモジュールのみを用いるこ
とが可能となる。このため、高周波モジュール全体の歩
留まりを飛躍的に高めることが可能となる。また、本発
明によれば、各サブモジュール内の回路について特性の
変更が要求された場合であっても、変更が必要なサブモ
ジュールのみを新たに設計し直せばよいことから、汎用
性を高めることが可能となる。さらに、第１のサブモジ
ュールと第２のサブモジュールとのインピーダンスをマ
ッチングさせるインピーダンス整合回路が内蔵されてい
ることから、インピーダンス整合回路を付加する必要が
なくなり、全体的な小型化が達成される。
【００２５】本発明の好ましい実施態様においては、前
記高周波回路と前記第１のサブモジュールとのインピー
ダンスをマッチングさせるインピーダンス整合回路がさ
らに内蔵されている。
【００２６】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。
【００２７】図１は、本発明の好ましい実施態様にかか
る高周波モジュール１の回路構成を概略的に示すブロッ
ク図である。特に限定されるものではないが、本実施態
様にかかる高周波モジュール１は、２つの方式による通
話が可能ないわゆるデュアルバンド携帯電話機に組み込
まれて使用される。ここで２つの方式とは、ＧＳＭ方式
とＤＣＳ方式であり、いずれも欧州において採用されて
いる携帯電話方式である。ＧＳＭ方式においては、受信
周波数が９２５〜９６０ＭＨｚ、送信周波数が８８０〜
９１５ＭＨｚであり、ＤＣＳ方式においては、受信周波
数が１８０５〜１８８０ＭＨｚ、送信周波数が１７１０
〜１７８５ＭＨｚである。
【００２８】図１に示されるように、本実施態様にかか
る高周波モジュール１は、デュアルバンド携帯電話機の
アンテナ２とベースバンド回路部３との間に設けられ、
アンテナ２より受信した受信信号をベースバンド回路部
３へ供給するとともに、ベースバンド回路部３より供給
される送信信号をアンテナ２へ送出する役割を果たす。
【００２９】より具体的には、高周波モジュール１は、
フロントエンドモジュール部４と、パワーアンプモジュ
ール部５と、シンセサイザモジュール部６と、ＬＳＩ部
７と、ＳＡＷ（表面弾性波）フィルタモジュール部８
と、インピーダンス整合部９〜１４とを備える。
【００３０】フロントエンドモジュール部４は、ＧＳＭ
方式に用いられる周波数帯の信号とＤＣＳ方式に用いら
れる周波数帯の信号とを分離するダイプレクサ（ＤＰ
Ｘ）１５と、ＧＳＭ側において送受信信号の切り替えを
行う高周波スイッチ（ＳＷ）１６と、ＤＣＳ側において
送受信信号の切り替えを行う高周波スイッチ（ＳＷ）１
７と、高周波スイッチ１６及び１７の送信側節点（Ｔ
Ｘ）にそれぞれ接続されたローパスフィルタ（ＬＰＦ）
１８及び１９と、高周波スイッチ１６及び１７の受信側
節点（ＲＸ）にそれぞれ接続されたＳＡＷフィルタ（Ｓ
ＡＷ）２０及び２１とを備える。以下に詳述するよう
に、これらダイプレクサ１５、高周波スイッチ１６及び
１７、ローパスフィルタ１８及び１９、ＳＡＷフィルタ
２０及び２１は、一つのサブモジュールとして一体的に
構成されている。
【００３１】さらに、フロントエンドモジュール部４
は、外部端子として、アンテナ端子２２、ＧＳＭ側送信
端子２３、ＤＣＳ側送信端子２４、ＧＳＭ側受信端子２
５、ＤＣＳ側受信端子２６を備えており、アンテナ端子
２２はダイプレクサ１５のアンテナ節点に接続され、Ｇ
ＳＭ側送信端子２３はローパスフィルタ１８に接続さ
れ、ＤＣＳ側送信端子２４はローパスフィルタ１９に接
続され、ＧＳＭ側受信端子２５はＳＡＷフィルタ２０に
接続され、ＤＣＳ側受信端子２６はＳＡＷフィルタ２１
に接続されている。
【００３２】パワーアンプモジュール部５は、ＧＳＭ側
の送信信号を増幅するＧＳＭ側パワーアンプ（ＧＳＭＰ
Ａ）２７と、ＤＣＳ側の送信信号を増幅するＤＣＳ側パ
ワーアンプ（ＤＣＳＰＡ）２８とを備え、以下に詳述す
るようにこれらは一つのサブモジュールとして一体的に
構成されている。さらに、パワーアンプモジュール部５
は、外部端子として、ＧＳＭ側パワーアンプ２７及びＤ
ＣＳ側パワーアンプ２８への入力信号がそれぞれ供給さ
れる入力端子２９及び３０と、ＧＳＭ側パワーアンプ２
７及びＤＣＳ側パワーアンプ２８からの出力信号がそれ
ぞれ供給される出力端子３１及び３２を備えている。
【００３３】シンセサイザモジュール部６は、ＧＳＭ方
式の音声信号等に変調をかける電圧制御発振器（ＶＣ
Ｏ）３３と、ＤＣＳ方式の音声信号等に変調をかける電
圧制御発振器（ＶＣＯ）３４とを備え、以下に詳述する
ようにこれらはメインモジュール内に内蔵されている。
さらに、シンセサイザモジュール部６は、外部端子とし
て、電圧制御発振器３３及び３４への入力信号がそれぞ
れ供給される入力端子３５及び３６を備えている。この
うち、入力端子３５及び３６は、図１に示されるように
ベースバンド回路部３に接続される。
【００３４】ＬＳＩ部７は、ＧＳＭ側の受信信号を増幅
するＧＳＭ側ローノイズアンプ（ＬＮＡ）３７と、ＤＣ
Ｓ側の受信信号を増幅するＤＣＳ側ローノイズアンプ
（ＬＮＡ）３８と、ＧＳＭ側の受信信号に基づき中間周
波を合成するＧＳＭ側ミキサ（ＭＩＸ）３９と、ＤＣＳ
側の受信信号に基づき中間周波を合成するＤＣＳ側ミキ
サ（ＭＩＸ）４０とを備え、以下に詳述するようにこれ
らは一つの半導体チップ内に集積されている。さらに、
ＬＳＩ部７は、外部端子として、ＧＳＭ側ローノイズア
ンプ３７及びＤＣＳ側ローノイズアンプ３８への入力信
号がそれぞれ供給される入力端子４１及び４２と、ＧＳ
Ｍ側ローノイズアンプ３７及びＤＣＳ側ローノイズアン
プ３８からの出力信号がそれぞれ供給される出力端子４
３及び４４と、ＧＳＭ側ミキサ３９及びＤＣＳ側ミキサ
４０への入力信号がそれぞれ供給される入力端子４５及
び４６と、ＧＳＭ側ミキサ３９及びＤＣＳ側ミキサ４０
からの出力信号がそれぞれ供給される出力端子４７及び
４８とを備えている。このうち、出力端子４７及び４８
は、図１に示されるようにベースバンド回路部３に接続
される。
【００３５】ＳＡＷフィルタモジュール部８は、ＧＳＭ
側の受信信号から所望の周波数帯（９２５〜９６０ＭＨ
ｚ）の信号を取り出すＧＳＭ側ＳＡＷフィルタ（ＳＡ
Ｗ）４９と、ＤＣＳ側の受信信号から所望の周波数帯
（１８０５〜１８８０ＭＨｚ）の信号を取り出すＤＣＳ
側ＳＡＷフィルタ（ＳＡＷ）５０とを備え、以下に詳述
するようにこれらは一つのサブモジュールとして一体的
に構成されている。さらに、ＳＡＷフィルタモジュール
部８は、外部端子として、ＧＳＭ側ＳＡＷフィルタ４９
及びＤＣＳ側ＳＡＷフィルタ５０への入力信号がそれぞ
れ供給される入力端子５２及び５３と、ＧＳＭ側ＳＡＷ
フィルタ４９及びＤＣＳ側ＳＡＷフィルタ５０からの出
力信号がそれぞれ供給される出力端子５４及び５５を備
えている。
【００３６】尚、上記フロントエンドモジュール部４、
パワーアンプモジュール部５、シンセサイザモジュール
部６、ＬＳＩ部７、ＳＡＷフィルタモジュール部８につ
いて説明した外部端子は、これらに備えられる主要な外
部端子のみを示すものであり、これら以外にも電源端子
や各種制御端子（例えば、高周波スイッチ１６の切り替
え制御のための制御端子）等、他の外部端子が備えられ
ている。
【００３７】また、高周波モジュール１は、アンテナ２
に接続されるアンテナ端子５６を備えており、インピー
ダンス整合部９は、かかるアンテナ端子５６とフロント
エンドモジュール部４のアンテナ端子２２との間に接続
されて両者のインピーダンスをマッチングさせている。
【００３８】同様に、インピーダンス整合部１０は、フ
ロントエンドモジュール部４のＧＳＭ側送信端子２３及
びＤＣＳ側送信端子２４とパワーアンプモジュール部５
の出力端子３１及び３２との間に接続されてこれらのイ
ンピーダンスをマッチングさせている。インピーダンス
整合部１１は、パワーアンプモジュール部５の入力端子
２９及び３０とシンセサイザモジュール部６の電圧制御
発振器３３及び３４の出力節点との間に接続されてこれ
らのインピーダンスをマッチングさせている。インピー
ダンス整合部１２は、フロントエンドモジュール部４の
ＧＳＭ側受信端子２５及びＤＣＳ側受信端子２６とＬＳ
Ｉ部７の入力端子４１及び４２との間に接続されてこれ
らのインピーダンスをマッチングさせている。インピー
ダンス整合部１３は、ＬＳＩ部７の出力端子４３及び４
４とＳＡＷフィルタモジュール部８の入力端子５２及び
５３との間に接続されてこれらのインピーダンスをマッ
チングさせている。インピーダンス整合部１４は、ＬＳ
Ｉ部７の入力端子４５及び４６とＳＡＷフィルタモジュ
ール部８の出力端子５４及び５５との間に接続されてこ
れらのインピーダンスをマッチングさせている。
【００３９】次に、本実施態様にかかる高周波モジュー
ル１の具体的な形状について説明する。
【００４０】図２は、本実施態様にかかる高周波モジュ
ール１を構成するメインモジュール６０の形状を示す図
であり、（ａ）は平面図、（ｂ）及び（ｃ）はそれぞれ
（ａ）に示されるａ−ｂ線に沿った断面図及びｃ−ｄ線
に沿った断面図である。
【００４１】図２（ａ）〜（ｃ）に示されるように、本
実施態様にかかる高周波モジュール１を構成するメイン
モジュール６０の平面形状は約１８ｍｍ×約２０ｍｍの
長方形であり、その厚みは約２．０ｍｍである。メイン
モジュール６０は、複数の樹脂基板が積層され、内部に
所定の素子（インダクタ等）や配線を構成する導体パタ
ーン７４及びスルーホール電極７５が形成された多層基
板及びその上面に搭載された各種電子部品（ダイオード
等）７６によって構成される。図２（ａ）及び（ｂ）に
示されるように、メインモジュール６０の一部はシンセ
サイザモジュール部６を構成しており、当該部分の平面
サイズは約１１ｍｍ×１０ｍｍである。メインモジュー
ル６０のうち、シンセサイザモジュール部６を構成する
部分以外の箇所には、第１乃至第４のキャビティ６１〜
６４が設けられている。また、メインモジュール６０の
うち、シンセサイザモジュール部６を構成する部分の上
面には、電磁波を遮断するための金属キャップ７７が設
けられている。
【００４２】第１のキャビティ６１は、フロントエンド
モジュール部４を構成するサブモジュールが挿入される
べきキャビティであり、その平面形状は３．５ｍｍ×
８．５ｍｍ、深さは０．６ｍｍである。また、第２のキ
ャビティ６２は、パワーアンプモジュール部５を構成す
るサブモジュールが挿入されるべきキャビティであり、
その平面形状は１１．５ｍｍ×８．５ｍｍ、深さは０．
６ｍｍである。第３のキャビティ６３は、ＬＳＩ部７を
構成する半導体チップパッケージが挿入されるべきキャ
ビティであり、その平面形状は５．５ｍｍ×４．５ｍ
ｍ、深さは０．６ｍｍである。第４のキャビティ６４
は、ＳＡＷフィルタモジュール部８を構成するサブモジ
ュールが挿入されるべきキャビティであり、その平面形
状は３．５ｍｍ×３．０ｍｍ、深さは０．６ｍｍであ
る。
【００４３】図２（ｃ）に示されるように、第１のキャ
ビティ６１の底面には複数の半田バンプ６５が設けられ
ており、これにより、第１のキャビティ６１内にフロン
トエンドモジュール部４を構成するサブモジュールが挿
入されると、かかるサブモジュールに設けられたアンテ
ナ端子２２、ＧＳＭ側送信端子２３、ＤＣＳ側送信端子
２４、ＧＳＭ側受信端子２５及びＤＣＳ側受信端子２６
等の外部端子と半田バンプ６５との電気的な接続が確立
される。
【００４４】同様に、図２（ｂ）に示されるように、第
２のキャビティ６２の底面には複数の半田バンプ６６が
設けられており、これにより、第２のキャビティ６２内
にパワーアンプモジュール部５を構成するサブモジュー
ルが挿入されると、かかるサブモジュールに設けられた
入力端子２９、３０及び出力端子３１、３２等の外部端
子と半田バンプ６６との電気的な接続が確立される。
【００４５】さらに同様に、図２（ｃ）に示されるよう
に、第３のキャビティ６３の底面には複数の半田バンプ
６７が設けられており、これにより、第３のキャビティ
６３内にＬＳＩ部７を構成する半導体チップパッケージ
が挿入されると、かかるサブモジュールに設けられた入
力端子４１、４２、４５、４６及び出力端子４３、４
４、４７、４８等の外部端子と半田バンプ６７との電気
的な接続が確立される。
【００４６】さらに同様に、図２（ｃ）に示されるよう
に、第４のキャビティ６４の底面には複数の半田バンプ
６８が設けられており、これにより、第４のキャビティ
６４内にＳＡＷフィルタモジュール部８を構成するサブ
モジュールが挿入されると、かかるサブモジュールに設
けられた入力端子５２、５３及び出力端子５４、５５等
の外部端子と半田バンプ６８との電気的な接続が確立さ
れる。
【００４７】また、メインモジュール６０の裏面には、
アンテナ端子５６等の複数の外部端子６９が設けられて
おり、メインモジュール６０がマザーボード（図示せ
ず）上に実装されると、かかる外部端子６９とマザーボ
ードに設けられた端子との電気的な接続が確立される。
【００４８】さらに、図２（ｂ）及び（ｃ）に示される
ように、メインモジュール６０には、シンセサイザモジ
ュール部６の他に、導体パターン７４を用いて構成され
たインピーダンス整合部９〜１４が内蔵されている。
【００４９】図３は、シンセサイザモジュール部６を構
成する電圧制御発振器３３及びインピーダンス整合部１
１（一部）の回路構成の一例を具体的に示す回路図であ
る。
【００５０】図３に示されるように、電圧制御発振器３
３は、電圧可変共振回路７１と、発振回路７２と、出力
増幅回路７３とを備える。電圧可変共振回路７１には、
入力端子３５（３５−１、３５−２）を介してベースバ
ンド回路部３より制御電圧及び変調信号が供給され、発
振回路７２及び出力増幅回路７３は、電圧可変共振回路
７１より供給される出力信号及び電源端子７０より供給
される電源電圧に基づき、出力である変調信号を生成す
る。出力増幅回路７３の出力はインピーダンス整合部１
１に供給され、インピーダンス整合部１１の出力は半田
バンプ６６へ供給される。上述のとおり、半田バンプ６
６は第２のキャビティ６２の底面に形成された電極であ
り、パワーアンプモジュール部５を構成するサブモジュ
ールが挿入されると、かかるサブモジュールに設けられ
た外部端子（入力端子２９）と電気的に接続される。
【００５１】シンセサイザモジュール部６を構成する電
圧制御発振器３４も、図３に示した電圧制御発振器３３
と同様の回路構成を有しており、その出力は、電圧制御
発振器３３と同様にインピーダンス整合部１１に供給さ
れる。
【００５２】このような回路構成からなる電圧制御発振
器３３及び３４の一部は、図２（ａ）及び（ｂ）に示さ
れるようにメインモジュール６０の内部に設けられた導
体パターン７４によって構成され、残りの部分は、メイ
ンモジュール６０の上面に搭載された電子部品７５によ
って構成される。これにより、メインモジュール６０に
は、シンセサイザモジュール部６及びインピーダンス整
合部９〜１４が一体的に構成されるとともに、高周波モ
ジュール１の機能に必要な他の部分（フロントエンドモ
ジュール部４等）を挿入可能に構成されることになる。
【００５３】このように、メインモジュール６０自体と
しては、シンセサイザモジュール部６及びインピーダン
ス整合部９〜１４が一体化されているだけであるので、
メインモジュール６０の歩留まりは、シンセサイザモジ
ュール部６自体の歩留まりと実質的に等しくなる。
【００５４】図４（ａ）は、フロントエンドモジュール
部４を構成するサブモジュール８０を裏面から見た略斜
視図であり、図４（ｂ）はその断面図である。
【００５５】図４（ａ）及び（ｂ）に示されるように、
フロントエンドモジュール部４を構成するサブモジュー
ル８０の平面形状は約３．０ｍｍ×約８．０ｍｍの長方
形であり、その厚みは約１．５ｍｍである。サブモジュ
ール８０は、複数のセラミック基板が積層され、内部に
所定の素子や配線を構成する導体パターン８１及びスル
ーホール電極８２が形成された多層基板及びその上面に
搭載された各種電子部品８３によって構成される。かか
る多層基板の上面には、電磁波を遮断するための金属キ
ャップ８４が設けられている。
【００５６】サブモジュール８０を構成するセラミック
基板は、図４（ｂ）に示されるように異なる誘電率をも
った２種類のセラミック基板からなり、高い誘電率（例
えば、εｒ＝１１）を持ったセラミック基板は上層部及
び下層部に配置され、ここに形成される導体パターン８
１は主にコンデンサ電極を構成し、低い誘電率（例え
ば、εｒ＝５）を持ったセラミック基板は中層部に配置
され、ここに形成される導体パターン８１は主にインダ
クタ電極を構成する。
【００５７】また、サブモジュール８０の裏面には、ア
ンテナ端子２２、ＧＳＭ側送信端子２３、ＤＣＳ側送信
端子２４、ＧＳＭ側受信端子２５及びＤＣＳ側受信端子
２６等を構成する複数の外部電極８５が設けられてお
り、その平面的な配置は、第１のキャビティ６１の底面
に設けられた半田バンプ６５の配置と対応している。し
たがって、かかるサブモジュール８０が第１のキャビテ
ィ６１内に挿入されると、上述のとおり、これら外部電
極８５と半田バンプ６５との電気的な接続が確立される
ことになる。
【００５８】尚、フロントエンドモジュール部４を構成
するサブモジュール８０は、メインモジュール６０とは
別個に設計・製造がされ、第１のキャビティ６１内に挿
入される前に独立して検査がされる。このため、サブモ
ジュール８０の歩留まりは、メインモジュール６０の歩
留まりとは実質的に無関係である。
【００５９】図５（ａ）は、パワーアンプモジュール部
５を構成するサブモジュール９０を裏面から見た略斜視
図であり、図５（ｂ）はその断面図である。
【００６０】図５（ａ）及び（ｂ）に示されるように、
パワーアンプモジュール部５を構成するサブモジュール
９０の平面形状は約１１．０ｍｍ×約８．０ｍｍの長方
形であり、その厚みは約１．５ｍｍである。サブモジュ
ール９０は、複数の樹脂基板が積層され、内部に所定の
素子や配線を構成する導体パターン９１及びスルーホー
ル電極９２が形成された多層基板と、多層基板内に埋設
された半導体チップ（ＭＭＩＣ）９３、及び多層基板の
上面に搭載された各種電子部品９４によって構成され
る。かかる多層基板の上面には、電磁波を遮断するため
の金属キャップ９５が設けられている。尚、サブモジュ
ール９０を構成する樹脂基板としては、メインモジュー
ル６０を構成する樹脂基板と同じ種類の樹脂基板を用い
てもよいし、異なる種類若しくは異なる誘電率をもった
樹脂基板を用いても構わない。
【００６１】また、サブモジュール９０の裏面には、入
力端子２９、３０及び出力端子３１、３２等を構成する
複数の外部電極９６及び半導体チップ９３が発する熱を
放出するための放熱電極９７が設けられており、外部電
極９６の平面的な配置は、第２のキャビティ６２の底面
に設けられた半田バンプ６６の配置と対応している。し
たがって、かかるサブモジュール９０が第２のキャビテ
ィ６２内に挿入されると、上述のとおり、これら外部電
極９６と半田バンプ６６との電気的な接続が確立される
ことになる。
【００６２】尚、パワーアンプモジュール部５を構成す
るサブモジュール９０は、サブモジュール８０と同様、
メインモジュール６０とは別個に設計・製造がされ、第
２のキャビティ６２内に挿入される前に独立して検査が
されるため、サブモジュール９０の歩留まりは、メイン
モジュール６０やサブモジュール８０の歩留まりとは実
質的に無関係である。
【００６３】図６は、ＬＳＩ部７を構成する半導体チッ
プパッケージ１００を裏面から見た略斜視図である。
【００６４】図６に示されるように、ＬＳＩ部７を構成
する半導体チップパッケージ１００の平面形状は約５．
０ｍｍ×約４．０ｍｍの長方形であり、その厚みは約
０．５ｍｍである。半導体チップパッケージ１００は、
ＧＳＭ側ローノイズアンプ３７、ＤＣＳ側ローノイズア
ンプ３８、ＧＳＭ側ミキサ３９及びＤＣＳ側ミキサ４０
の各機能を実現するための回路が集積された半導体チッ
プを樹脂封止してなるパッケージであり、その裏面に
は、入力端子４１、４２、４５、４６及び出力端子４
３、４４、４７、４８等を構成する複数の外部電極１０
１がアレイ状に設けられている。これら外部電極１０１
の平面的な配置は、第３のキャビティ６３の底面に設け
られた半田バンプ６７の配置と対応している。したがっ
て、かかる半導体チップパッケージ１００が第３のキャ
ビティ６３内に挿入されると、上述のとおり、これら外
部電極１０１と半田バンプ６７との電気的な接続が確立
されることになる。
【００６５】尚、ＬＳＩ部７を構成する半導体チップパ
ッケージ１００は、サブモジュール８０及び９０と同
様、メインモジュール６０とは別個に設計・製造がさ
れ、第２のキャビティ６２内に挿入される前に独立して
検査がされるため、半導体チップパッケージ１００の歩
留まりは、メインモジュール６０やサブモジュール８０
及び９０の歩留まりとは実質的に無関係である。尚、本
明細書においては、半導体チップパッケージについても
「サブモジュール」と呼ぶことがある。すなわち、「サ
ブモジュール」とは、半導体チップパッケージを含む概
念であるものとする。
【００６６】図７（ａ）は、ＳＡＷフィルタモジュール
部８を構成するサブモジュール１１０を裏面から見た略
斜視図であり、図７（ｂ）はその断面図である。
【００６７】図７（ａ）及び（ｂ）に示されるように、
ＳＡＷフィルタモジュール部８を構成するサブモジュー
ル１１０の平面形状は約３．０ｍｍ×約２．５ｍｍの長
方形であり、その厚みは約１．０ｍｍである。サブモジ
ュール１１０は、内部に導体パターン１１１及びスルー
ホール電極１１２が形成された多層セラミックベース基
板と、多層セラミックベース基板上に搭載されたＳＡＷ
フィルタ２０、２１と、封止用キャップ１１３によって
構成される。ＳＡＷフィルタ２０、２１は、封止用キャ
ップ１１３によって気密封止されている。
【００６８】また、サブモジュール１１０の裏面には、
入力端子５２、５３及び出力端子５４、５５等を構成す
る複数の外部電極１１５が設けられており、これら外部
端子１１５の平面的な配置は、第４のキャビティ６４の
底面に設けられた半田バンプ６８の配置と対応してい
る。したがって、かかるサブモジュール１１０が第４の
キャビティ６４内に挿入されると、上述のとおり、これ
ら外部電極１１５と半田バンプ６８との電気的な接続が
確立されることになる。
【００６９】尚、ＳＡＷフィルタモジュール部８を構成
するサブモジュール１１０は、サブモジュール８０、９
０や半導体チップパッケージ１００と同様、メインモジ
ュール６０とは別個に設計・製造がされ、第４のキャビ
ティ６４内に挿入される前に独立して検査がされるた
め、サブモジュール１１０の歩留まりは、メインモジュ
ール６０やサブモジュール８０、９０並びに半導体チッ
プパッケージ１００の歩留まりとは実質的に無関係であ
る。
【００７０】本実施態様にかかる高周波モジュール１
は、メインモジュール６０に設けられた第１乃至第４の
キャビティ６１〜６４の中に、サブモジュール８０、サ
ブモジュール９０、半導体チップパッケージ１００及び
サブモジュール１１０をそれぞれ挿入し、電気的な接続
を確立することによって完成する。かかる挿入作業にお
いては、各サブモジュール８０、９０及び１１０の上部
にそれぞれ設けられた金属キャップ８４、９５及び１１
３の表面や、半導体チップパッケージ１００の表面をチ
ャックすることにより、これらを容易にハンドリングす
ることができる。さらに、これらを挿入した後は、リフ
ロー工程によって第１乃至第４のキャビティ６１〜６４
の底面に設けられた半田バンプ６５〜６８を一旦溶融さ
せ、これによって、対応する外部電極８５、９６、１０
１及び１１５との電気的・機械的接続が確立される。
【００７１】図８は、メインモジュール６０に設けられ
た第１乃至第４のキャビティ６１〜６４の中に、サブモ
ジュール８０、サブモジュール９０、半導体チップパッ
ケージ１００及びサブモジュール１１０がそれぞれ挿入
されて構成された高周波モジュール１の形状を示す図で
あり、（ａ）は平面図、（ｂ）は（ａ）に示されるａ−
ｂ線に沿った断面図である。
【００７２】図８に示されるように、第１乃至第４のキ
ャビティ６１〜６４の中に、サブモジュール８０、サブ
モジュール９０、半導体チップパッケージ１００及びサ
ブモジュール１１０がそれぞれ挿入され、電気的・機械
的接続が確立されると、メインモジュール６０は、全体
として、図１に示される高周波モジュール１の機能を全
て備える大規模なモジュールとして取り扱うことができ
る。
【００７３】このように、本実施態様による高周波モジ
ュール１は、フロントエンドモジュール部４、パワーア
ンプモジュール部５、シンセサイザモジュール部６、Ｌ
ＳＩ部７、ＳＡＷフィルタモジュール部８及びインピー
ダンス整合部９〜１４を備える大規模なモジュールであ
る一方で、その本体であるメインモジュール６０には、
これら回路部分の一部であるシンセサイザモジュール部
６及びインピーダンス整合部９〜１４のみが一体化乃至
は内蔵され、その他の回路部分であるフロントエンドモ
ジュール部４、パワーアンプモジュール部５、ＬＳＩ部
７及びＳＡＷフィルタモジュール部８は、サブモジュー
ルとして事後的に挿入されることから、製造後の検査に
より良品であることが確認されたもののみを用いること
が可能となる。このため、高周波モジュール１全体の歩
留まりを飛躍的に高めることが可能となる。
【００７４】また、本実施態様による高周波モジュール
１では、フロントエンドモジュール部４、パワーアンプ
モジュール部５、シンセサイザモジュール部６、ＬＳＩ
部７及びＳＡＷフィルタモジュール部８をそれぞれ構成
する、サブモジュール８０、サブモジュール９０、メイ
ンモジュール６０、半導体チップパッケージ１００及び
サブモジュール１１０がそれぞれ別部品であることか
ら、これらの一部の回路に特性の変更が要求された場合
であっても、当該回路を構成するサブモジュールを新た
に設計し直せばよいことから、汎用性を高めることが可
能となる。
【００７５】しかも、本実施態様による高周波モジュー
ル１では、フロントエンドモジュール部４、パワーアン
プモジュール部５、シンセサイザモジュール部６、ＬＳ
Ｉ部７及びＳＡＷフィルタモジュール部８を相互に接続
する配線や、これらの間に設けられるインピーダンス整
合部９〜１４が、シンセサイザモジュール部６とともに
メインモジュール６０内に内蔵されているので、マザー
ボード上に当該配線を設けたりインピーダンス整合部を
設ける必要がない。これにより、フロントエンドモジュ
ール部４等を個別にマザーボード上に実装する場合に比
べて、実装面積を大幅に削減することが可能となる。
【００７６】さらに、サブモジュール８０、９０、半導
体チップパッケージ１００、及びサブモジュール１１０
の外部電極８５、９６、１０１及び１１５はいずれもそ
の底面に設けられているため、第１乃至第４のキャビテ
ィ６１〜６４の内径を、サブモジュール８０、９０、半
導体チップパッケージ１００、及びサブモジュール１１
０の外形と同程度に設定することができ、これにより、
メインモジュール６０の平面サイズを抑制することがで
きる。
【００７７】次に、本発明の好ましい他の実施態様につ
いて説明する。
【００７８】図９は、本発明の好ましい他の実施態様に
かかる高周波モジュール１２０の形状を示す図であり、
（ａ）は平面図、（ｂ）は（ａ）に示されるｅ−ｆ線に
沿った断面図である。
【００７９】本実施態様にかかる高周波モジュール１２
０は、メインモジュール６０と各サブモジュール８０、
９０、１１０及び半導体チップパッケージ１００との接
続方法において上記実施態様にかかる高周波モジュール
１と異なる。
【００８０】すなわち、本実施態様にかかる高周波モジ
ュール１２０では、図９（ｂ）に示されるように、メイ
ンモジュール６０と各サブモジュール８０、９０、１１
０及び半導体チップパッケージ１００との接続部分には
異方性導電シート１２１が配置されており、両者の電気
的接続は、かかる異方性導電シート１２１を介して行わ
れる。
【００８１】図１０（ａ）は、異方性導電シート１２１
を概略的に示す平面図であり、図１０（ｂ）は、図１０
（ａ）に示されるｇ−ｈ断面を概略的に示す断面図であ
る。
【００８２】図１０（ａ）及び（ｂ）に示されるよう
に、異方性導電シート１２１は、厚さが約０．２ｍｍで
ある絶縁性フィルム１２２に、一方の面から他方の面に
貫通する多数の貫通孔１２３が設けられて構成される。
各貫通孔１２３の直径及び隣り合う貫通孔１２３同士の
間隔は、サブモジュール８０、９０、半導体チップパッ
ケージ１００、及びサブモジュール１１０の外部電極８
５、９６、１０１及び１１５の径及び電極間の間隔より
も十分に小さく設定される。また、各貫通孔１２３に
は、導電性材料１２４が埋設されており、貫通孔１２３
の一端から他端に亘って連続的に埋設されている導電性
材料１２４によって、異方性導電シート１２１の一方の
面から他方の面への導電性が与えられている。導電性材
料１２４としては特に限定されないが、金を用いること
が好ましい。
【００８３】一方、異方性導電シート１２１の本体であ
る絶縁性フィルム１２２は絶縁性材料によって構成され
ているので、異方性導電シート１２１は、平面方向に対
する絶縁性を有している。すなわち、異方性導電シート
１２１は、その厚み方向において導電性を有し、その平
面方向において絶縁性を有している。
【００８４】また、図９（ｂ）に示されるように、本実
施態様においては、サブモジュール９０自体には金属キ
ャップが設けられておらず、第２のキャビティ６２内に
サブモジュール９０が挿入された後に、固定パッド１２
６を介して載置（押圧）される金属板１２７がその役割
を果たす。すなわち、第２のキャビティ６２内にサブモ
ジュール９０が挿入された後、サブモジュール９０の上
面部には固定パッド１２６が載置され、次いで、金属板
１２７によって第２のキャビティ６２が塞がれる。この
とき、メインモジュール６０の上面部のうち、金属板１
２７の端部と接する部分には接地パターンが形成されて
おり、これによって、金属板１２７には接地電位が与え
られる。かかる構成は、他のサブモジュール８０、１１
０についても同様である。
【００８５】このような異方性導電シート１２１を介し
た接続においては、固定パッド１２６を介して金属板１
２７によりサブモジュール８０、９０、１１０を押圧
し、この状態において金属板１２７の端部とメインモジ
ュール６０の上面に設けられた接地パターンとが半田付
け等の方法により固定される。これにより、メインモジ
ュール６０と各サブモジュール８０、９０、１１０と
は、異方性導電シート１２１を介して圧着され、電気的
接続が確立される。
【００８６】本実施態様によれば、上記実施態様による
効果に加え、メインモジュール６０とサブモジュール８
０、９０、半導体チップパッケージ１００及びサブモジ
ュール１１０とが異方性導電シート１２１を介して接続
されることから、メインモジュール６０の第１乃至第４
のキャビティ６１〜６４の底面に半田バンプ６５〜６８
を形成する必要がなくなる。また、メインモジュール６
０とサブモジュール８０、９０、半導体チップパッケー
ジ１００及びサブモジュール１１０とが半田付けされて
いないことから、これらを第１乃至第４のキャビティ６
１〜６４内に挿入し、金属板１２７にて封止した後であ
っても、不具合が発見された場合、これらを容易に交換
することができる。
【００８７】さらに、本実施態様においては、金属板１
２７によって第１乃至第４のキャビティ６１〜６４が塞
がれ、これらの中に挿入されたサブモジュール８０、９
０、半導体チップパッケージ１００及びサブモジュール
１１０が略密閉状態となることから、異物が入り込みに
くいという利点もある。
【００８８】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
【００８９】例えば、上記実施態様にかかる高周波モジ
ュール１及び１２０においては、メインモジュール６０
にシンセサイザモジュール部６を内蔵し、フロントエン
ドモジュール部４、パワーアンプモジュール部５、ＬＳ
Ｉ部７及びＳＡＷフィルタモジュール部８を別部品とし
てサブモジュール若しくは半導体チップパッケージとし
ているが、メインモジュール６０に内蔵すべき回路部分
としてはシンセサイザモジュール部６に限定されるもの
ではなく、他の回路部分を内蔵しても構わない。但し、
メインモジュール６０は、サブモジュールや半導体チッ
プパッケージに比してそのサイズが大きいため、全体の
軽量化のためには、樹脂基板等の軽い材料によってメイ
ンモジュール６０を構成することが望ましく、これを考
慮すれば、樹脂等からなる多層基板に内蔵可能な回路部
分を選択することが望ましい。
【００９０】また、メインモジュール６０内に、フロン
トエンドモジュール部４、パワーアンプモジュール部
５、シンセサイザモジュール部６、ＬＳＩ部７及びＳＡ
Ｗフィルタモジュール部８の中から選ばれた２以上の回
路部分を内蔵しても構わない。２以上の回路部分をメイ
ンモジュール６０に内蔵させれば全体のサイズをより小
型化できる反面、歩留まりが低下するおそれがあるた
め、内蔵させる回路部分の数は、要求されるサイズと歩
留まりとを考慮して決定することが望ましい。
【００９１】さらに、上記実施態様にかかる高周波モジ
ュール１及び１２０においては、インピーダンス整合部
９〜１４の全てをメインモジュール６０を構成する多層
基板内に内蔵しているが、これらの全てを多層基板内に
内蔵することは必須ではなく、その一部又は全部をメイ
ンモジュール６０の上面に搭載する電子部品によって構
成しても構わない。
【００９２】また、上記実施態様にかかる高周波モジュ
ール１においては、第１乃至第４のキャビティ６１〜６
４の底面に半田バンプ６５〜６８を設けているが、これ
らを第１乃至第４のキャビティ６１〜６４側ではなく、
挿入されるサブモジュールや半導体チップパッケージ側
に設けても構わない。
【００９３】
【発明の効果】以上説明したように、本発明では、高周
波モジュールを構成する複数の回路部分のうち、一部の
回路部分をメインモジュール内に内蔵し、その他の回路
部分をサブモジュール若しくは半導体チップパッケージ
として、メインモジュールに設けられたキャビティ内に
挿入可能に構成しているので、多数の回路部分を含む高
周波モジュールの歩留まりの低下が抑制されるととも
に、その汎用性が高められる。
【図面の簡単な説明】
【図１】本発明の好ましい実施態様にかかる高周波モジ
ュール１の回路構成を概略的に示すブロック図である。
【図２】本発明の好ましい実施態様にかかる高周波モジ
ュール１を構成するメインモジュール６０の形状を示す
図であり、（ａ）は平面図、（ｂ）及び（ｃ）はそれぞ
れ（ａ）に示されるａ−ｂ線に沿った断面図及びｃ−ｄ
線に沿った断面図である。
【図３】シンセサイザモジュール部６を構成する電圧制
御発振器３３及びインピーダンス整合部１１（一部）の
回路構成の一例を具体的に示す回路図である。
【図４】（ａ）は、フロントエンドモジュール部４を構
成するサブモジュール８０を裏面から見た略斜視図であ
り、（ｂ）はその断面図である。
【図５】（ａ）は、パワーアンプモジュール部５を構成
するサブモジュール９０を裏面から見た略斜視図であ
り、（ｂ）はその断面図である。
【図６】ＬＳＩ部７を構成する半導体チップパッケージ
１００を裏面から見た略斜視図である。
【図７】（ａ）は、ＳＡＷフィルタモジュール部８を構
成するサブモジュール１１０を裏面から見た略斜視図で
あり、（ｂ）はその断面図である。
【図８】メインモジュール６０に設けられた第１乃至第
４のキャビティ６１〜６４の中に、サブモジュール８
０、サブモジュール９０、半導体チップパッケージ１０
０及びサブモジュール１１０がそれぞれ挿入されて構成
された高周波モジュール１の形状を示す図であり、
（ａ）は平面図、（ｂ）は（ａ）に示されるａ−ｂ線に
沿った断面図である。
【図９】、本発明の好ましい他の実施態様にかかる高周
波モジュール１２０の形状を示す図であり、（ａ）は平
面図、（ｂ）は（ａ）に示されるｅ−ｆ線に沿った断面
図である。
【図１０】（ａ）は、異方性導電シート１２１を概略的
に示す平面図であり、（ｂ）は、（ａ）に示されるｇ−
ｈ断面を概略的に示す断面図である。
【符号の説明】
１ 高周波モジュール ２ アンテナ ３ ベースバンド回路部 ４ フロントエンドモジュール部 ５ パワーアンプモジュール部 ６ シンセサイザモジュール部 ７ ＬＳＩ部 ８ ＳＡＷフィルタモジュール部 ９〜１４ インピーダンス整合部 １５ ダイプレクサ １６，１７ 高周波スイッチ １８，１９ ローパスフィルタ ２０，２１ ＳＡＷフィルタ ２２ アンテナ端子 ２３ ＧＳＭ側送信端子 ２４ ＤＣＳ側送信端子 ２５ ＧＳＭ側受信端子 ２６ ＤＣＳ側受信端子 ２７ ＧＳＭ側パワーアンプ ２８ ＤＣＳ側パワーアンプ ２９，３０，３５，３６，４１，４２，４５，４６，５
２，５３ 入力端子 ３１，３２，４３，４４，４７，４８，５４，５５ 出
力端子 ３３，３４ 電圧制御発振器 ３７ ＧＳＭ側ローノイズアンプ ３８ ＤＣＳ側ローノイズアンプ ３９ ＧＳＭ側ミキサ ４０ ＤＣＳ側ミキサ ４９ ＧＳＭ側ＳＡＷフィルタ ５０ ＤＣＳ側ＳＡＷフィルタ ５６ アンテナ端子 ６０ メインモジュール ６１ 第１のキャビティ ６２ 第２のキャビティ ６３ 第３のキャビティ ６４ 第４のキャビティ ６５〜６８ 半田バンプ ６９ 外部端子 ７０ 電源端子 ７１ 電圧可変共振回路 ７２ 発振回路 ７３ 出力増幅回路 ７４ 導体パターン ７５ スルーホール電極 ７６ 電子部品 ７７ 金属キャップ ８０ サブモジュール（フロントエンドモジュール部） ８１ 導体パターン ８２ スルーホール電極 ８３ 電子部品 ８４ 金属キャップ ８５ 外部電極 ９０ サブモジュール（パワーアンプモジュール部） ９１ 導体パターン ９２ スルーホール電極 ９３ 半導体チップ（ＭＭＩＣ） ９４ 電子部品 ９５ 金属キャップ ９６ 外部電極 ９７ 放熱電極 １００ 半導体チップパッケージ（ＬＳＩ部） １０１ 外部電極 １１０ サブモジュール（ＳＡＷフィルタモジュール
部） １１１ 導体パターン １１２ スルーホール電極 １１３ 封止用キャップ １１５ 外部電極 １２０ 高周波モジュール １２１ 異方性導電シート １２２ 絶縁性フィルム １２３ 貫通孔 １２４ 導電性材料 １２６ 固定パッド １２７ 金属板
フロントページの続き (72)発明者 二宮 秀明 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 Ｆターム(参考） 5E344 AA05 BB06 CC05 CC24 DD02 EE21 5E346 AA12 AA15 AA22 AA32 AA51 EE01 EE24 FF45 GG28 HH31 5J097 AA30 AA33 BB15 HA04 JJ01 KK10 LL07 LL08

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 第１の高周波回路を有し、その少なくと
    も一部が多層基板に内蔵された導体パターンによって構
    成されるメインモジュールと、第２の高周波回路を有す
    るサブモジュールとを備え、前記サブモジュールが、前
    記メインモジュールに設けられたキャビティ内に挿入さ
    れていることを特徴とする高周波モジュール。
  2. 【請求項２】 前記第１の高周波回路が、多層基板に内
    蔵された導体パターン及び前記多層基板上に搭載された
    電子部品によって構成されることを特徴とする請求項１
    に記載の高周波モジュール。
  3. 【請求項３】 前記サブモジュールが、多層基板によっ
    て構成されることを特徴とする請求項１または２に記載
    の高周波モジュール。
  4. 【請求項４】 前記メインモジュールを構成する多層基
    板と前記サブモジュールを構成する多層基板とは、互い
    に異なる材料によって構成されていることを特徴とする
    請求項３に記載の高周波モジュール。
  5. 【請求項５】 前記メインモジュールを構成する多層基
    板が、複数の樹脂基板の積層体からなることを特徴とす
    る請求項１乃至４のいずれか１項に記載の高周波モジュ
    ール。
  6. 【請求項６】 前記サブモジュールを構成する多層基板
    が、複数のセラミック基板の積層体からなることを特徴
    とする請求項３乃至５のいずれか１項に記載の高周波モ
    ジュール。
  7. 【請求項７】 前記メインモジュールの前記キャビティ
    の底面に設けられた複数の電極と前記サブモジュールの
    底面に設けられた複数の電極とがそれぞれ電気的に接続
    されていることを特徴とする請求項１乃至６のいずれか
    １項に記載の高周波モジュール。
  8. 【請求項８】 前記メインモジュールの前記キャビティ
    の底面に設けられた前記複数の電極と前記サブモジュー
    ルの底面に設けられた前記複数の電極とがそれぞれ半田
    付けによって電気的に接続されていることを特徴とする
    請求項７に記載の高周波モジュール。
  9. 【請求項９】 前記メインモジュールの前記キャビティ
    の底面に設けられた前記複数の電極と前記サブモジュー
    ルの底面に設けられた前記複数の電極とがそれぞれ異方
    性導電シートを介して電気的に接続されていることを特
    徴とする請求項７に記載の高周波モジュール。
  10. 【請求項１０】 前記サブモジュールが挿入された前記
    キャビティの上部が、金属板によって塞がれていること
    を特徴とする請求項１乃至９のいずれか１項に記載の高
    周波モジュール。
  11. 【請求項１１】 前記金属板が、前記メインモジュール
    の上面に設けられた接地パターンと接続されていること
    を特徴とする請求項１０に記載の高周波モジュール。
  12. 【請求項１２】 前記メインモジュールを構成する多層
    基板内に、前記第１の高周波回路と前記第２の高周波回
    路とのインピーダンスをマッチングさせるインピーダン
    ス整合部がさらに内蔵されていることを特徴とする請求
    項１乃至１１のいずれか１項に記載の高周波モジュー
    ル。
  13. 【請求項１３】 前記第１の高周波回路が、フロントエ
    ンドモジュール部、パワーアンプモジュール部、シンセ
    サイザモジュール部、ＬＳＩ部、ＳＡＷフィルタモジュ
    ール部からなる群より選ばれた少なくとも一つの回路で
    あることを特徴とする請求項１乃至１２のいずれか１項
    に記載の高周波モジュール。
  14. 【請求項１４】 前記第２の高周波回路が、フロントエ
    ンドモジュール部、パワーアンプモジュール部、シンセ
    サイザモジュール部、ＬＳＩ部、ＳＡＷフィルタモジュ
    ール部からなる群であって、前記第１の高周波回路を構
    成する回路を除く群より選ばれた少なくとも一つの回路
    であることを特徴とする請求項１３に記載の高周波モジ
    ュール。
  15. 【請求項１５】 それぞれ第１及び第２のサブモジュー
    ルを挿入可能に構成された第１及び第２のキャビティを
    有する高周波モジュールであって、所定の高周波回路が
    一体化されているとともに、前記第１のサブモジュール
    と前記第２のサブモジュールとのインピーダンスをマッ
    チングさせるインピーダンス整合回路が内蔵されている
    ことを特徴とする高周波モジュール。
  16. 【請求項１６】 前記高周波回路と前記第１のサブモジ
    ュールとのインピーダンスをマッチングさせるインピー
    ダンス整合回路がさらに内蔵されていることを特徴とす
    る請求項１５に記載の高周波モジュール。
JP2001097027A 2001-03-29 2001-03-29 高周波モジュール Expired - Lifetime JP3612031B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001097027A JP3612031B2 (ja) 2001-03-29 2001-03-29 高周波モジュール
PCT/JP2002/002961 WO2002080634A1 (en) 2001-03-29 2002-03-27 High-frequency module
US10/473,019 US6980066B2 (en) 2001-03-29 2002-03-27 High-frequency module
CNB028009339A CN1224301C (zh) 2001-03-29 2002-03-27 高频模块
EP02713202A EP1381258A4 (en) 2001-03-29 2002-03-27 HIGH FREQUENCY MODULE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001097027A JP3612031B2 (ja) 2001-03-29 2001-03-29 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2002299785A true JP2002299785A (ja) 2002-10-11
JP3612031B2 JP3612031B2 (ja) 2005-01-19

Family

ID=18950866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001097027A Expired - Lifetime JP3612031B2 (ja) 2001-03-29 2001-03-29 高周波モジュール

Country Status (5)

Country Link
US (1) US6980066B2 (ja)
EP (1) EP1381258A4 (ja)
JP (1) JP3612031B2 (ja)
CN (1) CN1224301C (ja)
WO (1) WO2002080634A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253506A (ja) * 2005-03-11 2006-09-21 Tdk Corp 複合基板装置及び複合基板装置の製造方法
JP2007059846A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
JP2007123453A (ja) * 2005-10-27 2007-05-17 Yaskawa Electric Corp コントローラ
JP2008271169A (ja) * 2007-04-20 2008-11-06 Hitachi Media Electoronics Co Ltd 高周波モジュール及びそれを備える携帯端末
JP2008294587A (ja) * 2007-05-22 2008-12-04 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
WO2013047357A1 (ja) * 2011-09-26 2013-04-04 株式会社村田製作所 高周波モジュール、送信フィルタモジュール、受信フィルタモジュール
US8507806B2 (en) 2006-05-02 2013-08-13 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988568B2 (ja) * 2002-07-31 2007-10-10 松下電器産業株式会社 高周波モジュールおよびそれを用いた無線装置
JP4010504B2 (ja) * 2003-06-04 2007-11-21 日立金属株式会社 マルチバンド用送受信機およびそれを用いた無線通信機
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
DE102005042706B4 (de) * 2005-09-01 2008-08-14 Atmel Germany Gmbh Halbleiter-Chip zur Erzeugung einer steuerbaren Frequenz
DE102006022580B4 (de) * 2006-05-15 2014-10-09 Epcos Ag Elektrisches Bauelement
WO2008015371A1 (en) * 2006-08-04 2008-02-07 Arm Limited A bus interconnect device and a data processing apparatus including such a bus interconnect device
DE102007039618B4 (de) * 2007-08-22 2021-06-02 Vitesco Technologies GmbH Modul für eine integrierte Steuerelektronik mit vereinfachtem Aufbau
US8546921B2 (en) * 2010-08-24 2013-10-01 Qualcomm Incorporated Hybrid multilayer substrate
US9172131B2 (en) * 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
DE102014216590A1 (de) * 2014-03-12 2015-09-17 Conti Temic Microelectronic Gmbh Sensorbaustein mit einem gehäusten Sensor in einer Mehrlagenleiterplatte
CN107072077B (zh) * 2017-03-21 2018-06-01 常州安泰诺特种印制板有限公司 5g通讯用高频多层印制线路板制作工艺及其制成的线路板
US11088720B2 (en) 2017-12-20 2021-08-10 Murata Manufacturing Co., Ltd. High-frequency module
WO2019179304A1 (en) * 2018-03-20 2019-09-26 Huawei Technologies Co., Ltd. Tunable filter
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
TWI802991B (zh) * 2021-09-13 2023-05-21 日商雅馬哈智能機器控股股份有限公司 超音波振動式不良檢測裝置及線材不良檢測系統

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014161A (en) * 1985-07-22 1991-05-07 Digital Equipment Corporation System for detachably mounting semiconductors on conductor substrate
JP2944155B2 (ja) * 1990-07-26 1999-08-30 株式会社東芝 高周波回路基板装置
JPH0563136A (ja) 1991-08-31 1993-03-12 Nec Corp 混成集積回路装置
JPH05299906A (ja) 1992-04-21 1993-11-12 Matsushita Electric Ind Co Ltd 高周波多層集積回路
WO1994022281A1 (en) 1993-03-19 1994-09-29 Fujitsu Limited Laminated circuit board
JPH0730055A (ja) * 1993-06-24 1995-01-31 Toppan Printing Co Ltd マルチチップモジュール実装型プリント配線板
JP2905094B2 (ja) * 1994-07-01 1999-06-14 富士通株式会社 分波器パッケージ
JP2682477B2 (ja) * 1994-11-16 1997-11-26 日本電気株式会社 回路部品の実装構造
JP3301262B2 (ja) * 1995-03-28 2002-07-15 松下電器産業株式会社 弾性表面波装置
JP3222072B2 (ja) * 1996-10-15 2001-10-22 富士通株式会社 分波器パッケージ
JPH10126307A (ja) 1996-10-21 1998-05-15 Murata Mfg Co Ltd 高周波複合部品
JPH10145270A (ja) 1996-11-14 1998-05-29 Murata Mfg Co Ltd 高周波デバイス
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
US6114986A (en) * 1998-03-04 2000-09-05 Northrop Grumman Corporation Dual channel microwave transmit/receive module for an active aperture of a radar system
JP3540941B2 (ja) 1998-05-29 2004-07-07 京セラ株式会社 積層体およびその製造方法
JP2000165007A (ja) 1998-11-27 2000-06-16 Nec Corp プリント配線板、電子部品及び電子部品の実装方法
JP3538045B2 (ja) * 1998-12-09 2004-06-14 三菱電機株式会社 Ｒｆ回路モジュール
JP3403669B2 (ja) * 1999-06-04 2003-05-06 富士通株式会社 アンテナ分波器
JP2001024100A (ja) 1999-07-12 2001-01-26 Mitsubishi Electric Corp マイクロ波パッケージ
JP2001053453A (ja) 1999-08-06 2001-02-23 Tdk Corp 多層基板、高周波モジュール及びその製造方法
JP4538868B2 (ja) 1999-08-10 2010-09-08 株式会社村田製作所 高周波回路部品
US6414835B1 (en) * 2000-03-01 2002-07-02 Medtronic, Inc. Capacitive filtered feedthrough array for an implantable medical device
JP4717268B2 (ja) * 2001-01-12 2011-07-06 富士通株式会社 絶縁樹脂組成物及びそれから形成した絶縁層を含む多層回路基板
JP4000960B2 (ja) * 2001-10-19 2007-10-31 株式会社村田製作所 分波器、通信装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253506A (ja) * 2005-03-11 2006-09-21 Tdk Corp 複合基板装置及び複合基板装置の製造方法
JP2007059846A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
JP2007123453A (ja) * 2005-10-27 2007-05-17 Yaskawa Electric Corp コントローラ
US8507806B2 (en) 2006-05-02 2013-08-13 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US8541691B2 (en) 2006-05-02 2013-09-24 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP2008271169A (ja) * 2007-04-20 2008-11-06 Hitachi Media Electoronics Co Ltd 高周波モジュール及びそれを備える携帯端末
JP2008294587A (ja) * 2007-05-22 2008-12-04 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
WO2013047357A1 (ja) * 2011-09-26 2013-04-04 株式会社村田製作所 高周波モジュール、送信フィルタモジュール、受信フィルタモジュール
JPWO2013047357A1 (ja) * 2011-09-26 2015-03-26 株式会社村田製作所 高周波モジュール、送信フィルタモジュール、受信フィルタモジュール

Also Published As

Publication number Publication date
JP3612031B2 (ja) 2005-01-19
CN1224301C (zh) 2005-10-19
EP1381258A4 (en) 2007-11-21
US6980066B2 (en) 2005-12-27
WO2002080634A1 (en) 2002-10-10
CN1460397A (zh) 2003-12-03
US20040113719A1 (en) 2004-06-17
EP1381258A1 (en) 2004-01-14

Similar Documents

Publication Publication Date Title
JP2002299785A (ja) 高周波モジュール
US20030060172A1 (en) Radio frequency module
TWI334744B (en) Radio frequency circuit module
US7089032B2 (en) Radio transmitting/receiving device
US6424233B1 (en) Complex electronic component with a first multilayer filter having a cavity in which a second filter is mounted
JP2002009225A (ja) 高周波モジュール
JP2004296613A (ja) 半導体装置
US8682403B2 (en) Filter having impedance matching circuits
US9844138B2 (en) Multilayer wiring board
JPH09134981A (ja) マイクロ波・ミリ波帯の機能モジュールパッケージ
US7193862B2 (en) Ceramic laminated device, communication equipment and method of manufacturing ceramic laminated device
US7763960B2 (en) Semiconductor device, method for manufacturing semiconductor device, and electric equipment system
US20050180122A1 (en) Electronic circuit module
KR101633643B1 (ko) 필터 모듈
JP2003218472A (ja) モジュールおよび表面実装モジュール
US20040251044A1 (en) Ceramic package and fabrication method thereof
JP4067760B2 (ja) 高周波電子回路モジュールおよびモジュール用多層基板
US20230380120A1 (en) Radio frequency module and communication device
JP2003086755A (ja) ハイブリッドモジュール
JP2001326319A (ja) アンテナ素子一体型高周波回路モジュール
JPH08195645A (ja) 素子搭載用パッケージ
JP2000209120A (ja) 高周波複合部品及びそれを用いた無線機器
KR101700844B1 (ko) 필터 모듈
JP2006024744A (ja) 半導体装置および半導体装置の製造方法
JPH0879071A (ja) 周波数シンセサイザ装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041021

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3612031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071029

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9

EXPY Cancellation because of completion of term