JP2001053453A - 多層基板、高周波モジュール及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】誘電体基板内の導体配線と、誘電体基板の表面
に形成される電極パターンとを、確実に位置合わせでき
る量産性に優れた多層基板を提供する。 【解決手段】誘電体基板１００は誘電体層１１０〜１４
０を積層して構成されている。導体配線１２２、１３
４、１３６は誘電体基板１００の内部に備えられてい
る。スルーホール電極１１１〜１１６、１２１〜１２
６、１４１〜１５０は導体配線１２２、１３４、１３６
に電気的に導通している。島状電極Ｊ、Ｋは誘電体層の
間に備えられ、スルーホール電極に接続されている。電
極パターン３００は、最外側誘電体層１４０の表面に設
けられ、スルーホール電極１４１〜１５０に接続されて
いる。第２の島状電極Ｋの面積Ｂ、第１の島状電極Ｊの
面積ＡがＢ＞Ａを満たす。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誘電体基板内部及
び表面に配線層、及び、回路素子を構成する電極パター
ンを形成した多層基板、高周波モジュール及びその製造
方法に関する。

【０００２】

【従来の技術】多層配線された誘電体多層基板を使用
し、その表面にエッチング等により電極パターンを形成
した多層基板の従来例としては、例えば特開平１０−９
８１５８号公報に開示されたＩＣチップや、特開平１０
−２８９８２２号公報に開示された電子部品（高周波チ
ップコイル）が知られている。これらの従来技術は、基
本的には、スクリーン印刷またはフォトリソグラフィ技
術の適用によって、誘電体多層基板の内部または表面に
コイルまたはコンデンサ等の受動回路素子を形成する技
術を開示している。

【０００３】更に進んだ形態として、多層基板と能動回
路部品とを組み合わせた高周波モジュールが提案されて
いる。このような高周波モジュールは、例えば、携帯電
話、自動車電話等の無線機器、或いはその他各種通信機
器等の分野において、ＭＭＩＣ(Microwave Monolithic
Integrated Circuit)として、既に知られている。例え
ば「MastersIice 3-D MMIC Techno1ogy for Lower Cost
MMIC'S and Quick Response to Market」(MWE'96 Microw
ave Workshop Digest)は、コストの安価なＭＭｌＣ（マ
スタスライス型ＭＭｌＣ）の可能性を論じている。

【０００４】特開平１０−９８１５８号公報や、特開平
１０−２８９８２２号公報等に開示された技術は、上述
したＭＭＩＣ型高周波モジュールのように、多層基板と
能動回路部品とを組み合わせた高周波モジュールにおい
て、多層基板の部分を構成するための手段としても極め
て有効である。しかしながら、その適用に当たって、次
のような問題を解決しなければならない。

【０００５】（１）多層基板として用いられる多層基板
を得るに当たっては、一枚の大きな誘電体多層基板（元
基板と称する）に、多数個の受動回路素子を形成した
後、元基板に切断加工を施して、受動回路素子のそれぞ
れを取り出す。

【０００６】元基板は、一般には、セラミック誘電体材
料を用い、焼結工程を通して得られるので、焼成時に、
焼成収縮が生じる。そのため、元基板の内部に存在する
電極も焼成収縮を受ける。この焼成縮率の影響を回避す
るため、元基板を設計する際は、その焼成収縮を予め考
慮してパターン設計を行うが、上記した焼成収縮は、一
定の割合ではなく、焼成条件の微妙な違いやセラミック
材料、または元基板のロットの違い等により、僅かに変
動する。

【０００７】この変動が基板上に露出する電極にも反映
される。そのため、元基板上に整列された個々の受動回
路素子の表面に、フォトリソグラフィ技術を応用して、
電極パターンを形成する際、元基板の表面中央に位置す
る受動回路素子では、電極パターンの位置合わせができ
ても、元基板の周辺に位置する受動回路素子（多層基板
要素）では、電極パターンの位置合わせできない場合が
生じる。

【０００８】（２）焼成時の収縮を無くす焼成方法（無
収縮基板）として、例えば、特開昭６２−２６０７７７
号公報に開示されているような方法が知られている。こ
の技術によれば、元基板の厚み方向のみが収縮し、元基
板の平面方向では収縮しないため、基板の焼成収縮を考
慮せずに基板の設計及び製造ができる。しかしながら、
実際は必ずしも完全な無収縮ではなく、収縮の絶対量は
小さいものの、僅かな焼成収縮は存在する。更に、上記
したように基板材料の焼成条件の変動や材料ロットの変
動により前記焼成収縮の程度にも変動が起こる。

【０００９】（３）仮に５０ｍｍ×５０ｍｍの略正方形
状の元基板を用い、無収縮化処理を行った場合におい
て、元基板に０．４％の収縮を生じたとする。この場
合、パターンを形成するガラスマスクを、元基板上の中
央にある受動回路素子の表面に露出した電極に位置合わ
せしたとすると、元基板の周辺では１００μｍのずれが
生じることになる。電極パターンが、そのズレを十分吸
収できるほどのデザインルールに従ったパターンであれ
ば問題ないが、例えば、ラインとラインとの間のスペー
スの設計が、それぞれ１００μｍ以下のルールに従って
パターンを設計する場合は、前記のようなズレが発生し
てしまうと元基板の内部の導体と、元基板の表面の導体
の位置あわせが困難となる。

【００１０】

【発明が解決しようとする課題】本発明は、誘電体基板
内の導体と誘電体基板の表面に形成される電極パターン
とを、確実に位置合わせできる量産性に優れた多層基
板、高周波モジュール及びその製造方法を提供すること
である。

【００１１】

【課題を解決するための手段】上述した課題を達成する
ため、本発明に係る多層基板は、誘電体基板と、少なく
とも１つの導体配線と、複数のスルーホール電極と、複
数のランド電極と、電極パターンとを含む。前記誘電体
基板は、複数の誘電体層を順次に積層して構成されてい
る。前記導体配線は、前記誘電体基板の内部に備えられ
ている。

【００１２】前記スルーホール電極は、前記誘電体層を
層厚方向に貫通し、前記導体配線に電気的に導通してい
る。前記ランド電極は、隣接する誘電体層の間に備えら
れ、前記スルーホール電極に接続されている。前記電極
パターンは、少なくとも１つの最外側誘電体層の表面に
設けられ、前記最外側誘電体層に設けられた前記スルー
ホール電極に接続されている。

【００１３】前記複数のランド電極のうち、前記最外側
誘電体層と、前記最外側誘電体層に隣接する誘電体層と
の間に設けられた第２のランド電極の面積をＢとし、他
の誘電体層間に設けられた第１のランド電極の面積をＡ
としたとき、Ｂ＞Ａを満たす。本発明において、ランド
電極とは、他の電極パターンから独立する島状パターン
のみならず、他の電極パターンに連続することのあるパ
ターン（陸状パターン）を有し、スルーホール電極を形
成するために用いられる電極をいう。

【００１４】本発明に係る多層基板において、スルーホ
ール電極は、複数備えられる誘電体層を層厚方向に貫通
し、誘電体基板の内部に備えられた導体配線に電気的に
導通している。更に、最外側誘電体層に設けられたスル
ーホール電極が、最外側誘電体層に設けられた電極パタ
ーンに接続されている。従って、最外側誘電体層の表面
に形成された電極パターンは、スルーホール電極、及
び、そのランド電極を介して、誘電体基板の内部に備え
られた導体配線に電気的に導通することになる。

【００１５】隣接する誘電体層の間には、スルーホール
電極に接続されるランド電極が備えられているから、例
えば、スクリーン印刷等によって導体ペーストを塗布し
て、ランド電極を形成すると同時に、導体ペーストをス
ルーホール内に充填することにより、スルーホール電極
を形成することができる。

【００１６】ここで、最外側誘電体層の表面に備えられ
た電極パターンは、焼成工程の終了後に形成されるもの
であり、焼成縮率の影響を受けないのに対し、誘電体
層、導体配線、スルーホール電極、ランド電極等は、焼
成縮率の影響を受ける。このため、最外側誘電体層に形
成された電極パターンと、最外側誘電体層の表面に露出
するスルーホール電極の端面との間に位置ずれを生じ、
スルーホール電極を電極パターンに電気的、機械的に接
続できない場合が生じる。最外側誘電体層に形成される
電極パターンを、高精度パターンとして形成する必要の
ある場合には、特に、この問題が生じ易い。

【００１７】そこで、本発明では、最外側誘電体層と、
隣接する誘電体層との間に形成される第２のランド電極
の面積をＢとし、他の誘電体層間に形成される第１のラ
ンド電極の面積をＡとしたとき、Ｂ＞Ａを満たすように
する。

【００１８】上記構成によれば、誘電体基板の収縮率を
測定しておき、焼成前の最外側誘電体層にスルーホール
を設ける際、ドリルする位置データに誘電体基板の収縮
率を考慮した補正を行い、この補正位置データに基づい
て、スルーホール電極のためのスルーホールを形成する
だけで、焼成した場合に、多層基板のスルーホール電極
及びランド電極と、最外側誘電体層に形成されたスルー
ホール電極及び電極パターンとを合わせ込むことが可能
となる。

【００１９】最外側誘電体層と、隣接する誘電体層との
間に形成される第２のランド電極は、最外側誘電体層に
形成されるスルーホール電極を形成する際に用いられる
ものであるが、スルーホール電極と異なって、収縮率補
正は行わない。また、他の誘電体層についても、スルー
ホール電極及びランド電極は、焼成収縮を考慮せずに形
成する。従って、最外側誘電体層を除く他の誘電体層で
は、スルーホール電極及びランド電極に焼成による位置
ずれを生じることはない。また、最外側誘電体層と、隣
接する誘電体層との間に位置する第２のランド電極も、
隣接する誘電体層に設けられたスルーホール電極に対し
て焼成位置ずれを生じることはない。

【００２０】更に、最外側誘電体層上に形成された第２
のランド電極は誘電体基板の内部に形成されているた
め、誘電体基板上には全くその影響は現れない。その
上、焼成収縮の変動が大きくなってもスクリーンの製版
をやり直す必要もなく、また最外側誘電体層へのドリル
を変更するだけで、その他の誘電体層に関してはドリル
をやり直す必要がないので、量産時の生産効率が向上す
る。

【００２１】誘電体基板の内部に備えられる導体配線
は、好ましくは、前記誘電体層の周縁から間隔Ｗを隔て
て備えられる。このような間隔Ｗを有することにより、
元基板から切断加工によって、当該多層基板を取り出す
とき、受動回路素子となる導体配線の損傷を回避するこ
とができる。

【００２２】第２のランド電極は、略正方形または円形
状に形成することが好ましい。このような形状である
と、何れの方向の焼成縮率をも吸収できる。第２のラン
ド電極が正方形状である場合、その一辺の長さをＢ１と
したとき、Ｗ＜Ｂ１≦３Ｗを満たすようにする。特に好
ましくは、一辺の長さＢ１を、間隔Ｗの２倍程度に選定
する。

【００２３】第２のランド電極が円形状である場合、そ
の直径をＤ１としたとき、Ｗ＜Ｄ１≦３Ｗを満たすよう
にする。特に好ましくは、直径Ｄ１を、間隔Ｗの２倍程
度に選定する。

【００２４】更に、本発明は、上述した多層基板を用い
た高周波モジュール、及び、多層基板の製造方法を開示
する。

【００２５】

【発明の実施の形態】図１は本発明に係る多層基板を用
いた高周波モジュールを示す電気回路図、図２は図１に
示した高周波モジュールの外観を示す斜視図である。図
１において、参照符号Ｃ１〜Ｃ７及びＣ１１、Ｃ１２は
コンデンサ、Ｌ１〜Ｌ５はコイル、Ｒ１、Ｒ２は抵抗、
ＴＲ１、ＴＲ２は能動回路素子としてのトランジスタで
ある。図２を参照すると、誘電体基板１００には、トラ
ンジスタＴＲ１、ＴＲ２を内蔵するトランジスタパッケ
ージＭ及びチップ抵抗Ｒ１、Ｒ２等のチップ部品が搭載
されている。

【００２６】図１に図示された受動回路素子のうち、コ
ンデンサＣ１１、Ｃ１２は、高周波短絡用のコンデンサ
であって、回路的にはコイルＬ２、Ｌ４の高周波接地を
行うとともに、高周波信号が、トランジスタＴＲ１、Ｔ
Ｒ２に動作電圧を供給する電源供給端子Ｖｃｃ１、Ｖｃ
ｃ２の端子側へ漏洩するのを低減するために設けられ
る。これらのコンデンサＣ１１、Ｃ１２は、使用周波数
帯において、十分に低いインピーダンスとなる必要があ
るため、容量値（回路定数値）にある程度の変動幅があ
ってよい。これらのコンデンサＣ１１、Ｃ１２は、誘電
体基板１００の内部に形成される。

【００２７】一方、コンデンサＣ１〜Ｃ７及びコイルＬ
１〜Ｌ５は、トランジスタＴＲ１、ＴＲ２の入出力及び
高周波モジュールの入出力（ＩＮ／ＯＵＴ）間のインピ
ーダンス整合を行うために必要な受動回路素子であり、
コンデンサＣ１１、Ｃ１２よりも高い回路定数精度が要
求される。即ち、コンデンサＣ１〜Ｃ７及びコイルＬ１
〜Ｌ５は、回路定数値の許容変動幅が小さい受動回路素
子である。チップ抵抗Ｒ１、Ｒ２は、トランジスタＴＲ
１、ＴＲ２へのバイアスを与えるための抵抗である。

【００２８】図３は図１、２に図示された高周波モジュ
ールに含まれる多層基板の部分を拡大して示す断面図、
図４は同じくその分解斜視図である。誘電体基板１００
は、本発明に係る多層基板を構成するものであって、誘
電体層１１０〜１４０の４層のセラミック誘電体層の積
層焼結体からなっている。実際には、誘電体層１１０〜
１４０は一体に焼結されており、図４に図示するような
分離された形態にはなっていないが、説明の明確化のた
めに、分離した形態で示してある。

【００２９】誘電体層１１０〜１４０のそれぞれは、配
線層間を接続するためのスルーホールを有する。スルー
ホールは、その内部に、スクリーン印刷法等を用いて導
体ペーストを塗布して電極パターンを形成する際、導体
ペーストを同時に充填することによって形成されたスル
ーホール電極を有する。誘電体基板１００は、トランジ
スタＴＲ１、ＴＲ２を内蔵するトランジスタパッケージ
Ｍおよびチップ抵抗Ｒ１、Ｒ２等のチップ部品の搭載さ
れる側を底面側（下側）とし、外部接続端子部２０１〜
２０６の搭載される側を上側として用いられる。

【００３０】このように誘電体基板１００の底面側を上
にして誘電体層１１０〜１４０に導体を形成し、誘電体
層１１０〜１４０を積層した場合、最下面が回路素子及
び部品を搭載する面となるが、その最下面に露出させる
電極径を小さくすることができる。通常、スルーホール
電極を形成する際、誘電体層１１０〜１４０に形成され
たスルーホール内に良好に導体ペーストを充填するため
に、印刷パターンとしては導体充填用のランド電極を設
ける。このランド電極はスルーホールより大きな径の電
極パターンである。そのため微細なパターンが形成され
る面に前記ランド電極があると、パターン設計の障害と
なる場合がある。そこで、回路素子の形成される面に、
より小径の電極が露出するようにするため、本実施例で
は上記積層方法を用いている。

【００３１】次に、誘電体層１１０〜１４０に形成され
た電極パターンについて、図５〜１２を参照して説明す
る。まず、誘電体層１１０上には、図５、６に図示する
ように、外部接続端子２０１〜２０６に接続するための
スルーホール電極１１１〜１１６が形成されている。ス
ルーホール電極１１１〜１１６は、誘電体層１１０の表
面に、スクリーン印刷等の手段によって、導体ペースト
を塗布して、第１のランド電極Ｊを形成する際、導体ペ
ーストをスルーホール内に充填することによって形成す
る。

【００３２】外部接続端子２０１〜２０６を誘電体層１
１０上に直接形成することも可能であるが、誘電体基板
１００の焼成後、誘電体基板１００の全体に焼成反りが
発生しやすい。この焼成反りが、誘電体基板１００の表
面にフォトリソグラフィー技術を用いた電極パターンを
形成する上でガラスマスク等の密着を阻害する。そこ
で、誘電体基板１００の表面を研磨（ラッピング）処理
をした後、外部接続端子２０１〜２０６を形成する構成
としてある。

【００３３】図１の回路図との関係では、外部接続端子
２０１〜２０６のうち、外部接続端子２０１が出力端子
ＯＵＴに対応し、外部接続端子２０３が入力端子ＩＮに
対応し、外部接続端子２０４が電源供給端子Ｖｃｃ１に
対応し、外部接続端子２０６が電源供給端子Ｖｃｃ２に
対応し、外部接続端子２０２、２０５が接地端子ＧＮＤ
に対応する。

【００３４】次に、誘電体層１２０上には、図７、８に
図示するように、導体配線となる電極１２２が形成され
ている。電極１２２は、誘電体層１１０に設けられたス
ルーホール電極１１２、１１５に接続しており、ＧＮＤ
電極となる。更に、誘電体層１２０の４隅部にスルーホ
ール電極１２１、１２３、１２４、１２６が設けられて
いる。スルーホール電極１２１〜１２６は、誘電体層１
２０の表面に、スクリーン印刷等の手段によって、導体
ペーストを塗布して、第１のランド電極Ｊを形成する
際、導体ペーストをスルーホール内に充填することによ
って形成する。スルーホール電極１２１〜１２６は、誘
電体層１１０に設けられたスルーホール電極１１１〜１
１６にそれぞれ接続される。

【００３５】次に、誘電体層１３０上には、図９、１０
に示すように、導体配線となる電極１３４、１３６が設
けられている。電極１３４、１３６は、それぞれ、誘電
体層１２０のスルーホール電極１２４、１２６に接続し
てある。これらの電極１３４、１３６は、誘電体層１２
０に設けられたＧＮＤ電極１２２に対して、誘電体層１
２０を誘電層として対向し、コンデンサＣ１１、Ｃ１２
（図１参照）を形成する。また、誘電体層１３０上に
は、スルーホール電極１３１、１３２、１３３、１３５
が設けられている。スルーホール電極１３１〜１３５
は、誘電体層１３０の表面に、スクリーン印刷等の手段
によって、導体ペーストを塗布して、第１のランド電極
Ｊを形成する際、導体ペーストをスルーホール内に充填
することによって形成する。スルーホール電極１３１、
１３３は、誘電体層１２０のスルーホール電極１２１、
１２３に接続し、スルーホール電極１３２、１３５は、
ＧＮＤ電極１２２のパターン内に同時に形成されるスル
ーホール電極に接続してある。

【００３６】上述した誘電体層１２０、１３０におい
て、電極１２２、１３４、１３５の周縁と、誘電体層１
２０、１３０の周縁との間には余白領域となる間隔Ｗが
設けられている。間隔Ｗは、ダイング時に誘電体基板１
００のの側面から基板内部の電極１２２、１３４、１３
６が露出することがないような寸法に設定されている。

【００３７】また、誘電体層１２０、１３０の上に形成
されたスルーホール電極１２１〜１２６、１３１〜１３
３、１３５は、それぞれ、誘電体層１２０、１３０の表
面から、その裏側に貫通し、誘電体層１２０、１３０の
裏側の導体に導通する配線導体となるもので、表面側に
第１のランド電極Ｊを有する。第１のランド電極Ｊは、
スルーホールへ導体ペーストが十分充填されると共に、
誘電体層１１０〜１３０の積層ずれによるスルーホール
の断線を回避できる形状、大きさとなっている。これら
の第１のランド電極Ｊはスルーホール径が１００μｍ程
度であれば２００μｍ程度の径に設定される。誘電体層
１１０〜１３０に形成される電極パターンは、例えば、
導体幅／スペース≒１００μｍ／１５０μｍのルールで
設計される。

【００３８】次に、最外側誘電体層１４０上には、図１
１、１２に図示するように、スルーホール電極１４１、
１４３、１４６、１４８、１４９、１５０が設けられて
いる。最外側誘電体層１４０上に形成されているスルー
ホール電極１４１〜１５０は、最外側誘電体層１４０を
通して、誘電体基板１００の表面に露出する。電極１４
２、１４５はスルーホール電極１３２、１３５を受ける
ための電極である。スルーホール電極１４１〜１５０
は、隣接する誘電体層１３０と接する一面に第２のラン
ド電極Ｋを有する。スルーホール電極１４１、１４３
は、誘電体層１３０に設けられたスルーホール電極１３
１、１３３に接続してある。また、スルーホール電極１
４４、１４６は、誘電体層１３０の電極１３４、１３６
のパターン内に同時に形成されるスルーホール電極に接
続してある。スルーホル電極１３２、１３５は電極１４
２、１４５に接続してある。スルーホール電極１４５、
１４８は、誘電体層１４０の面上で互いに接続されてお
り、スルーホール電極１４９、１５０は、電極１４２に
誘電体層１４０の面上で接続されている。

【００３９】上述した誘電体層１１０〜１４０を積層
し、熱プレスした後、焼成することによって、誘電体基
板１００が得られる。電極パターン３００は、誘電体基
板１００の焼成後にフォトリソグラフィ技術の適用によ
って、高精度のパターンとなるように形成される。電極
パターン３００（図４参照）は、図１に図示されたコン
デンサＣ１〜Ｃ７及びコイルＬ１〜Ｌ５を構成するため
に供される。

【００４０】基板焼成にあっては、熱プレス後の積層体
をそのまま焼成させる方法もよいが、本実施例の高周波
モジュールの製造に当たっては、誘電体層面方向に焼成
収縮を発生させない無収縮技術を適用することが好まし
い。このような無収縮技術は、例えば、特開昭６２−２
６０７７７号公報に開示されている。基本的には誘電体
層の積層工程において、誘電体層を構成するセラミック
材料の焼結温度域で焼結しない（収縮しない）材料の誘
電体層（強制層と呼ぶ）を積層体の上下最外層に積層し
て、熱プレスし、その後に焼成する。この処理により、
積層体の焼成温度域では、積層体は、前記強制層により
平面方向の収縮が止められ、厚み方法にのみ収縮して焼
成される。焼成後、積層体より前記強制層をはぎ取るこ
とにより、誘電体基板１００を得ることができる。強制
層は未焼結の状態であるので、積層体から容易にはぎ取
ることが可能である。

【００４１】上記無収縮技術を用いて基板を焼成して
も、基板平面方向の焼成収縮を、完全に無くすことはで
きない。絶対量は小さいが、僅かな収縮をおこす。本発
明では、最外側誘電体層１４０の表面に備えられた電極
パターン３００は、誘電体基板１００の焼成工程の終了
後に形成されるものであり、焼成縮率の影響を受けない
のに対し、誘電体層１１０〜１４０、導体配線１２２、
１３４、１３６、スルーホール電極１１１〜１１６、１
２１〜１２６、１３１〜１３３、１３５、１４１〜１５
０、ランド電極Ｊ、Ｋ等は、焼成縮率の影響を受ける。
このため、最外側誘電体層１４０に形成された電極パタ
ーン３００と、最外側誘電体層１４０の表面に露出する
スルーホール電極１４１〜１５０の端面との間に位置ず
れを生じ、スルーホール電極１４１〜１５０を電極パタ
ーン３００に電気的、機械的に接続できない場合が生じ
る。最外側誘電体層１４０に形成される電極パターン３
００を、高精度パターンとして形成する必要のある場合
には、特に、この問題が生じ易い。

【００４２】そこで、本発明では、最外側誘電体層１４
０と、隣接する誘電体層１３０との間に形成される第２
のランド電極Ｋの面積をＢとし、他の誘電体層１１０ー
１２０、１２０ー１３０の間に形成される第１のランド
電極Ｊの面積をＡとしたとき、Ｂ＞Ａを満たすようにす
る。次に具体的に説明する。

【００４３】図１３は本発明に係る多層基板を製造する
際に用いられる元基板１０の平面図である。元基板１０
は、多数の多層基板要素Ｑを、例えば格子状に配列した
構造となっている。多層基板要素Ｑのそれぞれは、図３
〜図１２に示したような積層構造を有する。この元基板
１０は、誘電体層の積層、焼成、電極形成を行った後、
ダイサー等により個々の多層基板要素Ｑに分割される。

【００４４】元基板１０は、その中心をＰとすると、焼
成時に、端部から中心Ｐに向かって収縮する。これに対
し、誘電体基板１００の表面に形成する電極パターン３
００は、元基板１０の焼成後に、個々の誘電体基板１０
０を構成する最外側誘電体層１４０の表面に露出するス
ルーホール電極１４１〜１５０に位置合わせを行うこと
になる。そのため、当然のことながら、元基板１０の周
辺では、誘電体基板１００の表面に形成される電極パタ
ーン３００を、誘電体基板１００上に露出するスルーホ
ール電極１４１〜１５０と置合わせすることが困難とな
る場合がでてくる。

【００４５】その対策として、考えられる一つの手段
は、焼成の収縮率を予め測定しておき、その値に基づ
き、誘電体基板１００を構成する誘電体層１１０〜１４
０上に形成する電極パターンの位置データ、及び、スル
ーホールを形成するためのドリル（孔あけ）の位置デー
タに対して、収縮率を補正する値を乗じて、電極パター
ンを形成するためのスクリーンを製版したり、誘電体層
のドリルを行なうことである。

【００４６】しかし、誘電体基板１００の焼成収縮は必
ずしも常に一定ではないため、焼成収縮の変動が大きい
場合は、スクリーン製版をやり直す必要が生じてくるこ
とがある。また、誘電体層１１０〜１４０のドリリング
（スルーホール形成）についても、誘電体層１１０〜１
４０の全層に対してやり直す必要が出てくることもあ
る。

【００４７】そこで、本発明では、最外側誘電体層１４
０と、隣接する誘電体層１３０との間に形成される第２
のランド電極Ｋの面積をＢとし、他の誘電体層１３０ー
１２０、１２０ー１１０間に形成される第１のランド電
極Ｊの面積をＡとしたとき、Ｂ＞Ａを満たすようにす
る。

【００４８】前記構成によれば、誘電体基板１００の収
縮率を測定しておき、焼成前の最外側誘電体層１４０に
スルーホールを設ける際、ドリルする位置データに誘電
体基板１００の収縮率を考慮した補正を行い、この補正
位置データに基づいて、スルーホール電極１４１〜１５
０のためのスルーホールを形成するだけで、焼成した場
合においても、誘電体層１１０〜１３０のスルーホール
電極及びランド電極と、最外側誘電体層１４０に形成さ
れたスルーホール電極１４１〜１５０及び電極パターン
３００とを合わせ込むことが可能となる。

【００４９】例えば、図１３において、元基板１０の中
心Ｐの付近に位置する多層基板要素Ｑは、中心Ｐに対し
て電極パターン３００を形成するマスクの位置合わせを
行うので、多層基板要素Ｑに対する位置合わせのための
誤差量は小さい。そのため、例えば、図１４、１５に示
すように、スルーホール電極１４１〜１５０は、誘電体
層１１０のスルーホール電極１１１〜１１６、誘電体層
１２０のスルーホール電極１２１、１２３、１２４、１
２６及び誘電体層１３０のスルーホール電極１３１〜１
３３、１３５とほぼ同じ位置に形成することができる。

【００５０】これに対して、元基板１０の周辺部に位置
する多層基板要素Ｑは、中心Ｐに対して電極パターン３
００を形成するマスクの位置あわせを行うため、位置あ
わせのための誤差量が、中心Ｐよりも大きくなる。そこ
で、例えば、図１３の元基板１０において、左隅上に位
置する多層基板要素Ｑについては、図１６、１７に示す
ように、スルーホール電極１４１〜１５０を、第２のラ
ンド電極Ｋの左隅上に偏位した位置に形成するのであ
る。他の位置にある多層基板要素Ｑについても、誤差量
に応じたスルーホール位置の補正を行う。

【００５１】最外側誘電体層１４０と、隣接する誘電体
層１３０との間に形成される第２のランド電極Ｋは、最
外側誘電体層１４０の形成されるスルーホール電極１４
１〜１５０を形成する際に用いられるものであるが、第
２のランド電極１４１〜１５０を形成するためのスクリ
ーン全体については、収縮率補正は行わない。また、第
１のランド電極Ｊを形成するために用いられるスクリー
ン全体についても、収縮率は行わない。従って、最外側
誘電体層１４０を除く他の誘電体層１１０〜１３０で
は、スルーホール電極１１１〜１１６、１２１、１２
３、１２４、１２６、１３１〜１３３、１３５及び第１
のランド電極Ｊの相互間に焼成位置ずれを生じることは
ない。また、最外側誘電体層１４０と、隣接する誘電体
層１３０との間に位置する第２のランド電極Ｋも、隣接
する誘電体層１３０に設けられたスルーホール電極１３
１〜１３３、１３５に対して焼成位置ずれを生じること
はない。

【００５２】更に、第２のランド電極Ｋは、誘電体基板
１００の内部に形成されているため、誘電体基板１００
上には全くその影響は現れない。その上、焼成収縮率の
変動が大きくなってもスクリーンの製版をやり直す必要
もなく、また最外側誘電体層１４０へのドリルを変更す
るだけで、その他の誘電体層に関してはドリルをやり直
す必要がないので、量産時の生産効率が向上する。

【００５３】次に、第２のランド電極Ｋの大きさについ
て説明する。焼成収縮率に起因する位置ずれの解消に
は、第２のランド電極Ｋは大きい程に有効であることは
自明である。しかし、大きすぎると、それ以外のパター
ンの設計にとって障害となることを考慮しなければなら
ない。そこで、例えば、誘電体層１２０、１３０におい
て、誘電体層１２０、１３０の端縁とパターン設計が許
される領域との間に、余白領域となる間隔Ｗが設けられ
ていることに着目する。

【００５４】第２のランド電極Ｋは、略正方形の形状を
有する場合、一辺の長さをＢ１とし、間隔Ｗを用いて、
Ｗ＜Ｂ１≦３Ｗを満たすようにすることが好ましい。特
に、一辺の長さＢ１を間隔Ｗの２倍程度に選定すること
が好ましい。これは、図１３に示した元基板１０の中心
Ｐにおいて、スルーホールが第２のランド電極Ｋのほぼ
中心になるように設定し、周辺部では第２のランド電極
Ｋの縁側にスルーホールがくるように設定するためであ
る。

【００５５】第２のランド電極Ｋは円形状であってもよ
い。この場合、直径をＤ１としたとき、Ｗ＜Ｄ１≦３Ｗ
を満たすようにする。特に好ましくは、直径Ｄ１を、間
隔Ｗの２倍程度に選定することが好ましい。

【００５６】電極パターン３００のパターン形成におい
ては、フォトリソグラフィー技術を用いることが好まし
い。フォトリソグラフィー技術を用いることにより電極
パターンを細かく形成でき、かつ、電極パターン間の間
隔（スペース）についても細かく形成できるため、回路
の構成素子を小さく構成することができ、更に構成する
各受動回路素子を小スペースに詰め込むことが可能とな
る。その上、形成されるパターンの精度がよいことか
ら、受動回路素子の定数精度が向上する。特にコイル素
子に関しては小型化しやすい。

【００５７】電極パターン３００のパターン形成におい
ては、まず、焼成後の誘電体基板１００上にベタ電極膜
（図示しない）を形成する。この際、ベタ電極膜の形成
方法については限定されるものではなく、スクリーン印
刷法を用いる厚膜法やスパッタ、蒸着等の薄膜法、ある
いは湿式メッキを用いる方法、更にはそれらの組み合わ
せであってもよい。

【００５８】ベタ電極膜上にフォトレジスト膜をスピン
コート等により塗布し、写真技術を用いて、前記フォト
レジスト膜に目的パターンを形成するためのフォトマス
クを密着させて露光、現像を行い、目的のパターンで形
成されたエッチングレジスト膜を得る。そして前記エッ
チングレジスト膜より露出している部分の電極パターン
をエッチング液でエッチングし、最後に前記エッチング
レジスト膜を除去することにより、目的の電極パターン
を得ることができる。

【００５９】上述した実施例では、受動回路素子（Ｃ１
〜Ｃ７、Ｃ１１、Ｃ１２、Ｌ１〜Ｌ５）のうち、回路定
数値の許容変動幅の大きなコンデンサＣ１１、Ｃ１２
は、誘電体基板１００の内部に形成される。従って、焼
成工程を経る必要のある誘電体基板１００において、焼
成縮率の変動により、コンデンサＣ１１、Ｃ１２に回路
定数の変動があっても、回路機能には影響の少ない高周
波モジュールが得られる。

【００６０】図１において、コンデンサＣ１１、Ｃ１２
は高周波接地用として用いられるもので、その容量値
（回数定路）の変動幅が、１０％程度であっても、回路
機能上、問題はない。よって、量産時に誘電体基板１０
０の焼成収縮が変動しても、回路の動作にとっては殆ど
影響がでない。更にコンデンサＣ１１、Ｃ１２は、回路
定数がインピーダンス整合をとる受動回路素子の定数よ
りも一般に大きな値となるため、パターン面積が大きく
なりやすい。このような大きな定数値を持つ素子程、誘
電体基板１００の内部に内蔵した方が、高周波モジュー
ルを小型化しやすい。

【００６１】図示はされていないけれども、高周波接地
及び高周波抑制するための受動回路素子として、コイル
が使用されることもある。このようなコイルも、インダ
クタンス値（回路定数）の変動幅が１０％程度であって
も、回路機能上、問題はない。よって、量産時に誘電体
基板１００の焼成収縮が変動しても、回路の動作にとっ
ては殆ど影響がでない。

【００６２】次に、受動回路素子（Ｃ１〜Ｃ７、Ｃ１
１、Ｃ１２、Ｌ１〜Ｌ５）のうち、回路定数値の許容変
動幅の小さいコンデンサＣ１〜Ｃ７、コイルＬ１〜Ｌ５
は、誘電体基板１００の表面に形成される。従って、高
精度の要求されるコンデンサＣ１〜Ｃ７、コイルＬ１〜
Ｌ５を、誘電体基板１００の焼成縮率を受けずに、誘電
体基板１００の表面に、フォトリソグラフィー技術の適
用によって、高精度パターンで形成することができる。
このため、安定した特性の高周波モジュールを量産する
こと可能である。また、パターンを小型化できるので、
高周波モジュールの小型化も可能となる。具体的には、
回路定数値の許容変動幅の小さい受動回路素子（Ｃ１〜
Ｃ７、Ｌ１〜Ｌ５）は、導電膜を含み、導電膜はフォト
リソグラフィー技術の適用によって形成される。これに
より、安定した特性の高周波モジュールを量産すること
が可能である。また、パターンを小型に設計できるの
で、高周波モジュールの小型化も可能となる。

【００６３】次に、図１５、１７に図示するように、最
外側誘電体層１４０に設けられるスルーホール電極１４
１〜１５０は、孔径が、スルーホール電極１１１〜１１
６、１２１〜１２６、１３１〜１３５の孔径よりも小さ
いことが望ましい。

【００６４】最外側誘電体層１４０の表面に、微細な電
極パターン３００を形成する際には、当然、その電極間
のスペースも微細となる。誘電体基板１００の表面に露
出しているスルーホール電極１４１〜１５０の径が小さ
ければ、電極パターン３００において、スルーホール電
極１４１〜１５０を受ける部分の面積を小さくすること
が可能となる。従って、上述したように、電極パターン
３００と導体配線とを接続するスルーホール電極１４１
〜１５０の孔径を、誘電体層１１０〜１３０の内部に形
成されたスルーホール電極１１１〜１１６、１２１〜１
２６、１３１〜１３５の孔径よりも小さくすると、基板
表面に微細な電極パターン３００を形成することが可能
となる。

【００６５】また、誘電体基板１００の焼成縮率が変動
した場合でも、電極パターン３００と、誘電体基板１０
０上のスルーホール電極１４１〜１５０とを合せるため
のスペースに余裕が生まれる、このため、微細な電極パ
ターン３００と、誘電体基板１００の内部の電極と接続
するスルーホール電極１４１〜１５０との接続を容易に
行うことができる。

【００６６】あるいは逆に、誘電体基板１００上のスル
ーホール電極１４１〜１５０とを合せるために要求され
るスペースを、従来よりも小さく設定できる。このよう
にして生じたスペース的余裕を、電極パターン３００を
形成するために活かすことができる。従って、高精密な
電極パターン３００を形成することが可能になる。

【００６７】高精密な電極パターン３００を形成する最
外側誘電体層１４０は、図１５、１７に例示するよう
に、他の誘電体層１１０〜１３０よりも薄くすることが
好ましい。最外側誘電体層１４０を、他の誘電体層１１
０〜１３０よりも薄くすると、最外側誘電体層１４０に
おいて、他の誘電体層１１０〜１３０よりも径の小さな
スルーホール電極１４１〜１５０を形成できると共に、
導体ペーストの充填も良好に行うことができる。

【００６８】多層基板を設計する際には、必要とする抗
折強度を得るために、誘電体基板１００の厚みを設計す
る必要がある。これは、通常、多層基板の各層１１〜１
４を構成するシートの厚みと積層数により決定される。
当然のことながら、厚いシートを使った方が積層数が減
るため、製造コストを低減できる。しかし、厚いシート
には小さなスルーホールを形成することが難しい。

【００６９】また、多層基板では、小さいスルーホール
を形成するに当たり、レーザー光を利用してたスルーホ
ール形成が行われている。しかし、厚いシートに過剰に
小さなスルーホールを形成する場合シートの裏側まで貫
通させることが困難となりやすい。更に、小さなスルー
ホールには、導体ペーストが入りづらくなり、その上シ
ートが厚くなると、シートの裏側まで導体ペーストを入
れ込むことは困難となる。

【００７０】これに対して、最外側誘電体層１４０を薄
くした場合、レーザー光等により小さなスルーホール電
極１４１〜１５０の形成が可能となり、かつ、導体ペー
ストの充填においても、誘電体層が薄い分、誘電体層の
裏面側まで導体ペーストを行き渡らすことが可能であ
る。

【００７１】図１８は多層基板を構成する誘電体基板１
００の表面に他の回路素子を搭載した高周波モジュール
の分解斜視図である。図示するように、誘電体基板１０
０の表面には、スルーホール電極１４１〜１５０が露出
している。図１に示した回路図との関係では、スルーホ
ール電極１４３が入力端子ＩＮに、スルーホール電極１
４１が出力端子ＯＵＴに、スルーホール電極１４４が電
源供給端子Ｖｃｃ１に、スルーホール電極１４６が電源
供給端子Ｖｃｃ２に、スルーホール電極１４８、１４９
及び１５０が接地端子ＧＮＤに、それぞれ接続してあ
る。また、誘電体基板１００上には電極パターン３００
が形成され、その上に層間絶縁膜４００が形成され、そ
の上に電極パターン５００が形成され、更にその上に保
護膜６００が形成されている。電極パターン５００は、
電極パターン００と同様に、フォトリソグラフィー技術
の適用によって形成することができる。また、層間絶縁
膜４００及び保護膜６００は、樹脂等を用いて構成する
ことが可能である。樹脂におけるビアの形成について
は、電極パターンと同様に、上記フォトリソグラフィー
技術を用いることができる。

【００７２】スルーホール電極１４３（ＩＮ）は、電極
パターン３４３に接続し、層間絶縁膜４００のビア
（孔）を通して電極パターン５４３に接続する。スルー
ホール電極１４１（ＯＵＴ）は、電極パターン３４１に
接続する。スルーホール電極１４４（Ｖｃｃ１）は、電
極パターン３４４に接続する。スルーホール電極１４６
（Ｖｃｃ２）は、電極パターン３４６に接続する。

【００７３】次に、各コンデンサＣ１〜Ｃ７は、電極パ
ターン３０１〜３０７と電極パターン５０１〜５０７と
が対向し、層間絶縁膜４００を誘電層として構成され
る。

【００７４】スルーホール電極１４８、１４９、１５０
（それぞれＧＮＤ）は、電極パターン３０４、３０７、
３０２及び３０６にそれぞれ接続しており、それぞれの
電極が構成するコンデンサＣ４、Ｃ７、Ｃ２を接地して
ある。

【００７５】また、各コイルＬ１〜Ｌ５は、電極パター
ン３１１〜３１５と、層関絶縁膜４００のビアを通して
接地する電極パターン５１１〜５１５とにより構成され
る。コイルＬ２、Ｌ４（下部電極パターン３１２、３１
４）の一方の電極は、電極３４４、３４６のそれぞれ接
続し、電源供給端子Ｖｃｃ１、Ｖｃｃ２（図１参照）に
接続すると共に、誘電体基板１００の内部に形成された
コンデンサＣ１１、Ｃ１２にもそれぞれ接続してある。

【００７６】トランジスタＴＲ１、ＴＲ２を内蔵したト
ランジスタパッケージＭ、及びチップ抵抗Ｒ１、Ｒ２は
保護膜６００のビアから露出した上部電極パターンに半
田付け等により接続されるが、それらの電極は下部電極
パターンに層間絶縁膜のビアを通して接続されている。

【００７７】以上、上記各電極及び受動回路素子（Ｃ１
〜Ｃ７、Ｃ１１、Ｃ１２、Ｌ１〜Ｌ５）は、図１に示す
回路構成となるように、それぞれ電極パターンにより接
続されて、高周波モジュールを形成している。

【００７８】上記実施例では、セラミック基板を使用し
た場合を例にしたが、樹脂系の基板であっても、基板製
造時に基板の収縮等の変形が起きる多層基板にとっては
本発明の多層基板の製造方法は有功である。

【００７９】また、実施例では無収縮にセラミック基板
を焼成する１つの方法を簡単に示したが、他の無収縮の
方法を用いても本発明の多層基板の構成は有効である。
また、焼成収縮する多層基板であっても上記した余白領
域の巾Ｗを十分な巾に設定されていれば、本発明に係る
多層基板の製造方法は有効である。

【００８０】更に、実施例では表面導体の形成にフォト
リソグラフィ技術を適用して導体形成を行ったが、アプ
リケーションによってはフォトリソグラフィ技術を用い
ることなく、印刷法を用いて表面電極を形成する場合で
あっても、本発明は有効である。

【００８１】

【発明の効果】以上述べたように、本発明によれば、誘
電体基板内の導体と誘電体基板の表面に形成される電極
パターンとを、確実に位置合わせできる量産性に優れた
多層基板、高周波モジュール及びその製造方法を提供す
ることができる。

【図面の簡単な説明】

【図１】本発明に係る多層基板を用いた高周波モジュー
ルを示す回路図である。

【図２】図１に示した高周波モジュールの外観を示す斜
視図である。

【図３】図１、２に図示された高周波モジュールに含ま
れる誘電体基板の部分を拡大して示す断面図である。

【図４】図１、２に図示された高周波モジュールに含ま
れる多層基板要素の分解斜視図である。

【図５】本発明に係る多層基板を構成する誘電体層の平
面図である。

【図６】図５の６−６線に沿った断面図である。

【図７】本発明に係る多層基板を構成するもう一つの誘
電体層の平面図である。

【図８】図７の８−８線に沿った断面図である。

【図９】本発明に係る多層基板を構成する更にもう一つ
の誘電体層の平面図である。

【図１０】図９の１０−１０線に沿った断面図である。

【図１１】本発明に係る多層基板を構成する更にもう一
つの誘電体層の平面図である。

【図１２】図１１の１２−１２線に沿った断面図であ
る。

【図１３】本発明に係る多層基板を製造するために用い
られる元基板の平面図である。

【図１４】本発明に係る多層基板において、第２のラン
ド電極とスルーホール電極との関係を説明する図であ
る。

【図１５】図１４の１５−１５線に沿った断面図であ
る。

【図１６】本発明に係る多層基板において、第２のラン
ド電極とスルーホール電極との別の関係を説明する図で
ある。

【図１７】図１６の１７−１７線に沿った断面図であ
る。

【図１８】本発明に係る多層基板の表面に他の回路素子
を搭載した高周波モジュールの分解斜視図である。

【符号の説明】 １１０ 誘電体層 １２０ 誘電体層 １３０ 誘電体層 １４０ 誘電体層 １１１〜１１６ スルーホール電極 １２１〜１２６ スルーホール電極 １３１〜１３５ スルーホール電極 １４１〜１５０ スルーホール電極 ３００ 電極パターン Ｊ 第１のランド電極 Ｋ 第２のランド電極

Claims (7)

【特許請求の範囲】
1. 【請求項１】 誘電体基板と、少なくとも１つの導体配
   線と、複数のスルーホール電極と、複数のランド電極
   と、電極パターンとを含む多層基板であって、 前記誘電体基板は、複数の誘電体層を順次に積層して構
   成されており、 前記導体配線は、前記誘電体基板の内部に備えられてお
   り、 前記スルーホール電極は、前記誘電体層を層厚方向に貫
   通し、前記導体配線に電気的に導通しており、 前記ランド電極は、隣接する誘電体層の間に備えられ、
   前記スルーホール電極に接続されており、 前記電極パターンは、少なくとも１つの最外側誘電体層
   の表面に設けられ、前記最外側誘電体層に設けられた前
   記スルーホール電極に接続されており、 前記複数のランド電極のうち、前記最外側誘電体層と、
   前記最外側誘電体層に隣接する誘電体層との間に設けら
   れた第２のランド電極の面積をＢとし、他の誘電体層間
   に設けられた第１のランド電極の面積をＡとしたとき、
   Ｂ＞Ａを満たす多層基板。
2. 【請求項２】 請求項１に記載された多層基板であっ
   て、 前記導体配線は、前記誘電体層の周縁から間隔Ｗを隔て
   て備えられており、 前記第２のランド電極は、略正方形であり、その一辺の
   長さをＢ１としたとき、 Ｗ＜Ｂ１≦３Ｗを満たす多層基板。
3. 【請求項３】 請求項１に記載された多層基板であっ
   て、 前記導体配線は、前記誘電体層の周縁から間隔Ｗを隔て
   て備えられており、 前記第２のランド電極は、略円形であり、その直径をＤ
   １としたとき、 Ｗ＜Ｄ１≦３Ｗを満たす多層基板。
4. 【請求項４】 多層基板と、少なくとも１つの能動回路
   素子とを含む高周波モジュールであって、 前記多層基板は、請求項１乃至３の何れかに記載された
   ものでなり、 前記能動回路素子は、前記多層基板によって支持されて
   いる高周波モジュール。
5. 【請求項５】 請求項１乃至４の何れかに記載された多
   層基板を製造する方法であって、 前記最外側誘電体層に備えられる前記スルーホール電極
   を形成すべき位置データに、前記多層基板の焼成縮率に
   よって定まる補正値を乗じて、スルーホール加工の補正
   位置データとし、 前記補正位置データに基づき、スルーホールを形成し、 前記スルーホールの内部に前記スルーホール電極を形成
   する工程を含む多層基板の製造方法。
6. 【請求項６】 請求項５に記載された製造方法であっ
   て、 前記複数の誘電体層は、セラミック材料からなり、層の
   表面と平行な方向の焼成収縮を抑制する無収縮化処理を
   行って焼成される多層基板の製造方法。
7. 【請求項７】 請求項５または６の何れかに記載された
   製造方法であって、 前記最外側誘電体層の表面に備えられる前記電極パター
   ンは、フォトリソグラフィー技術を用いて形成される製
   造方法。