JP2002299598A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 光導波路を用いて動作速度の高速化を実現し
うる半導体装置を提供する。 【解決手段】 半導体基板１０上に形成され、半導体基
板の表面に沿って光を放出する発光素子１１８と、半導
体基板上に形成され、発光素子と光学的に結合する光導
波路層１２０と、半導体基板上に形成され、光導波路層
と光学的に結合する複数の受光素子１２２とを有してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に係
り、特に光導波路を有する半導体装置に関する。

【０００２】

【従来の技術】電子デバイスの高速化は微細化によって
実現されてきている。電子デバイスの高速化は、高集積
化によっても実現されてきているが、高集積化された電
子デバイスにおいては、バックエンドの多層配線で電気
信号遅延が深刻になっている。このため、チップ全体と
しては期待される性能が発揮できないことが予測されて
いる。これは、チップ内配線の問題として認識されてい
る。

【０００３】また、ＣＰＵ内部のように、ＡＬＵ（Arit
hmetic Logic Unit、演算論理回路）やＲＡＭやＲＯＭ
等のブロックが複数設けられている場合には、クロック
周波数の同期をとるため、クロック信号を時間差なく分
配する方法が採用されてきた。しかし、チップ内配線と
同様、クロック信号の高周波化に伴い、信号配線を長く
することができない問題がある。これは、チップ間配線
の問題として捉えられている。

【０００４】一方、近時では、一般の半導体装置に用い
られているＳｉ系の材料を用いて１．３μｍや１．５５
μｍの通信用波長帯域で光を伝搬することができる光導
波路が提案されている。光導波路の長所は、電気配線に
見られる時定数による遅延や減衰、帯域制限の問題から
開放されることであり、基本的に導波路中の屈折率で定
まる速度で光信号が伝播する。

【０００５】特公平８−７２８６号公報により提案され
ている光導波路を図１９を用いて説明する。図１９は、
提案されている光導波路を示す断面図である。

【０００６】図１９（ａ）に示すように、Ｓｉ基板２０
０上にシリコン酸化膜２０２を介してＳｉ層２０４が形
成されたＳＯＩ基板２０６上には、Ｓｉより成るバッフ
ァ層２０８が形成されている。バッファ層２０８上に
は、ＳｉＧｅＣより成るコア層２１０が形成されてい
る。コア層２１０上には、厚く形成された領域を有する
Ｓｉより成るクラッド層２１２が形成されている。

【０００７】また、図１９（ｂ）に示す光導波路では、
ＳＯＩ基板を用いずに、通常のＳｉ基板２００が用いら
れている。Ｓｉ基板２００上には、バッファ層２０８、
コア層２１０、クラッド層２１２が形成されている。

【０００８】このような光導波路では、クラッド層２１
２の一部の領域が厚く形成されており、クラッド層２１
２の厚く形成された領域に沿って光２１４が導かれる。

【０００９】

【発明が解決しようとする課題】しかしながら、上記の
特公平８−７２８６号公報では、単に光を導く光導波路
が開示されているにすぎず、半導体装置の配線として用
いる具体的な態様は何ら開示されていなかった。しか
も、上記の特公平８−７２８６号公報に開示されている
光導波路は、光を所望の方向に導くためにクラッド層の
一部を厚く形成する必要があり、現状の半導体装置に組
み込むことができるようなものではなかった。

【００１０】本発明の目的は、光導波路を用いて動作速
度の高速化を実現しうる半導体装置を提供することにあ
る。

【００１１】

【課題を解決するための手段】上記目的は、半導体基板
上に形成され、前記半導体基板の表面に沿って光を放出
する発光素子と、前記半導体基板上に形成され、前記発
光素子と光学的に結合する光導波路層と、前記半導体基
板上に形成され、前記光導波路層と光学的に結合する複
数の受光素子とを有することを特徴とする半導体装置に
より達成される。これにより、発光素子と、光導波路層
と、受光素子とが、同一の半導体基板上に形成されてい
るので、光信号を用いることができ、電気信号を用いる
場合に比べて、信号の遅延時間を大幅に短縮することが
できる。従って、高速動作が可能な半導体装置を提供す
ることができる。また、光導波路層が平面状に形成され
ているので、発光素子と受光素子とを光学的に結合する
光配線をそれぞれ別個に形成することを要しない。従っ
て、設計の自由度を向上することができる。また、光導
波路層が平面状に形成されているので、迂回することな
く、発光素子から受光素子に光を伝搬することができ
る。従って、信号の遅延時間の均一化を図ることが容易
となる。

【００１２】また、上記目的は、半導体基板上に形成さ
れ、前記半導体基板の表面に沿って光を放射する発光素
子と、前記半導体基板上に形成され、前記発光素子と光
学的に結合する絶縁膜より成る光導波路層と、前記光導
波路層上に形成された単結晶半導体層と、前記単結晶半
導体層に形成され、前記光導波路層と光学的に結合する
複数の受光素子とを有することを特徴とする半導体装置
により達成される。これにより、半導体基板上に形成さ
れた絶縁膜を光導波路層として用いることができるの
で、簡便な構成で半導体装置を提供することができる。

【００１３】

【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による半導体装置及びその製造方法を図１乃至図
１１を用いて説明する。図１は、本実施形態による半導
体装置を示す断面図である。図２は、本実施形態による
半導体装置の全体構成の概略を示す斜視図である。図３
は、エネルギーバンド構造を示す図である。図４乃至図
１１は、本実施形態による半導体装置の製造方法を示す
工程断面図である。

【００１４】（半導体装置）図１に示すように、本実施
形態による半導体装置は、面指数（００１）のｐ⁺−Ｓ
ｉ基板１０と、ｐ⁺−Ｓｉ基板１０上に形成され、印加
される電気信号Ｖ_Lを光信号に変換し、ｐ⁺−Ｓｉ基板１
０の表面に沿って放射状に光信号を放出する柱状の発光
素子１１８と、発光素子１１８と光学的に結合し、光信
号を伝搬する平面状の光導波路層１２０と、光導波路層
１２０に光学的に結合し、受信する光信号を電気信号に
変換する受光素子１２２と、受光素子１２２に電気的に
接続され、ｐチャネルトランジスタ１２４やｎチャネル
トランジスタ１２６等を用いて所定の演算処理を行う演
算処理部１２８とを有している。

【００１５】図２に示すように、受光素子１２２は複数
設けられており、発光素子１１８から出力された光信号
は受光素子１２２により受信されるようになっている。

【００１６】以下、本実施形態による半導体装置の各構
成部分について図１を用いて詳述する。

【００１７】（ａ）発光素子１１８ 発光素子１１８は、ｐ⁺−Ｓｉより成るバッファ層１２
と、ｐ−Ｓｉ層１４と、ｐ−ＳｉＧｅＣより成る光閉じ
込め層１６と、ノンドープのＳｉＧｅＣ混晶より成る活
性層１８と、ｎ−ＳｉＧｅＣより成る光閉じ込め層２０
と、ｎ−Ｓｉ層２２と、ポリシリコンより成るｎ−Ｓｉ
層９４ａとを順次積層することにより構成されている。

【００１８】光閉じ込め層１６は、Ｇｅの組成比が下層
側から上層側に向かって０から０．３２へと連続的に増
加するように設定されており、Ｃの組成比が下層側から
上層側に向かって０から０．０４へと連続的に増加する
ように設定されている。

【００１９】活性層１８は、所望の波長の光を発光し得
るよう、Ｇｅの組成比が０．３２に設定されており、Ｃ
の組成比が０．０４に設定されている。

【００２０】閉じ込め層２０は、Ｇｅの組成比が下層側
から上層側に向かって０．３２から０に連続的に減少す
るように設定されており、Ｃの組成比が下層側から上層
側に向かって０．０４から０に連続的に減少するように
設定されている。

【００２１】光閉じ込め層１６、１８のＧｅ組成比及び
Ｃ組成比を連続的に変化させているのは、各層をエピタ
キシャル成長するためである。

【００２２】バッファ層１２、ｐ−Ｓｉ層１４、光閉じ
込め層１６、活性層１８、光閉じ込め層２０、及びｎ−
Ｓｉ層２２は、柱状にパターニングされており、これに
より柱状のメサ２８が構成されている。メサ２８を柱状
に形成しているのは、Ｓｉ基板１０の表面に沿って光を
放射状に放出するためである。

【００２３】円柱状にメサ２８を形成した場合には、円
柱状共振器が構成される。円柱状共振器は、面発光型の
共振器である。円柱状共振器から光導波路層１２０へ光
を導くためには、例えば反射ミラー（図示せず）を用い
ることができる。４５°反射ミラーは、例えばメサ２８
の周辺に配置することができる。また、４５°反射ミラ
ーは、Ｓｉ基板１０に対して光を垂直方向に導くことが
できるため、３次元チップに応用することも可能であ
る。

【００２４】多角柱状、例えば８角柱状にメサ２８を形
成した場合には、二次元面内で全反射により光がリング
状に移動するリング共振器が構成される。リング共振器
から光導波路層１２０へ光を導くためには、反射面の一
部で屈折率を異ならせればよい。また、一部の反射面の
角度を、他の反射面の角度と異ならせてもよい。

【００２５】四角柱状にメサ２８を形成した場合には、
ファブリ・ペロー型（Fabry-Perot）発振器、即ち定在
波型発振器が構成される。ファブリ・ペロー型発振器
は、光導波路層１２０と同じ面に光を放出する。

【００２６】発光素子１１８の材料としてＣの組成比が
０．０３以上のＳｉＧｅＣ混晶より成る活性層１８を用
いているのは、Ｃの組成比の高いＳｉＧｅＣ混晶は直接
遷移型半導体になると考えられるからである。直接遷移
半導体を活性層１８に用いることにより、良好な発光特
性を有する発光素子１１８を構成することができる。

【００２７】図３は、Ｃ濃度とバンドギャップとの関係
を示すグラフである。実施例１は、Ｃ濃度が３％、即ち
Ｃの組成比が０．０３のときのエネルギーバンドを示し
ている。また、実施例２は、Ｃ濃度が４．７％のとき、
即ちＣ組成比が０．０４７のときのエネルギーバンドを
示している。

【００２８】実施例１、２から分かるように、Ｃ濃度が
３％以上の範囲では、直接遷移型半導体になると考えら
れる。詳細な内容については、本出願人による特願平１
１−３１５４２４号明細書を参照されたい。

【００２９】ｎ−Ｓｉ層９４ａ上にはシリコン酸化膜９
６が形成されており、シリコン酸化膜９６にはｎ−Ｓｉ
層９４ａに達する開口部１００が形成されている。開口
部１００内のｎ−Ｓｉ層９４ａ上には、コバルトシリサ
イドより成る電極１１０が形成されている。

【００３０】Ｓｉ基板１０はＶ_Sに電気的に接続される
ようになっており、発光素子１１８の電極１１０はＶ_L
に電気的に接続されるようになっている。Ｓｉ基板１０
と電極１１０との間に電気信号が印加すると、発光素子
１１８からＳｉ基板１０の表面に沿って光信号が放射状
に放出される。

【００３１】（ｂ）光導波路層１２０ 光導波路層１２０は、ノンドープのＳｉより成るクラッ
ド層３２と、ノンドープのＳｉＧｅＣ混晶より成るコア
層３４と、ノンドープのＳｉより成るクラッド層３６と
により構成されている。

【００３２】光導波路層１２０のコア層３４は、発光素
子１１８の活性層１８よりバンドギャップが大きくなる
よう、Ｇｅの組成比が０．１６に設定されており、Ｃの
組成比が０．０２に設定されている。コア層３４のバン
ドギャップを活性層１８のバンドギャップより大きく設
定しているのは、光の良好な伝搬特性を確保するためで
ある。なお、ここでは、コア層３４のバンドギャップを
活性層１８のバンドギャップより大きく設定している
が、コア層３４のバンドギャップと活性層１８のバンド
ギャップとを等しく設定してもよい。

【００３３】光導波路層１２０と発光素子１１８との間
には、間隙が生じている。光導波路層１２０上の全面に
はシリコン酸化膜８４が形成されており、シリコン酸化
膜８４は光導波路層１２０と発光素子１１８との間の間
隙にも埋め込まれている。

【００３４】（ｃ）受光素子１２２ 発光素子１２２は、クラッド層３６に形成されたｐ−Ｓ
ｉＧｅＣ層４４と、ｐ−ＳｉＧｅＣ層４４上に形成され
たｎ−Ｓｉ層９４ｂとから成るフォトダイオードにより
構成されている。

【００３５】ｐ−ＳｉＧｅＣ層４４のバンドギャップ
は、発光素子１１８の活性層１８のバンドギャップより
小さく設定されている。ｐ−ＳｉＧｅＣ層４４のバンド
ギャップを発光素子１１８の活性層１８のバンドギャッ
プより小さく設定しているのは、発光素子１１８から放
出された光を受光するためである。なお、ここでは、ｐ
−ＳｉＧｅＣ層４４のバンドギャップを活性層１８のバ
ンドギャップより小さく設定しているが、ｐ−ＳｉＧｅ
Ｃ層４４のバンドギャップと活性層１８のバンドギャッ
プとを等しく設定してもよい。

【００３６】ｎ−Ｓｉ層９４ｂ上には、コバルトシリサ
イドより成る電極１１２ａが形成されている。ｐ−Ｓｉ
ＧｅＣ層４４上には、コバルトシリサイドより成る電極
１１２ｂが形成されている。受光素子１２２の電極１１
２ａは、Ｖ_Bに電気的に接続されるようになっている。

【００３７】（ｄ）演算処理部１２８ 演算処理部１２８は、変調ドープ構造のｐチャネルトラ
ンジスタ１２４及びｎチャネルトランジスタ１２６等を
有している。

【００３８】ｐチャネルトランジスタ１２４は、クラッ
ド層３６上に形成されたゲート電極７４ａと、ゲート電
極７４ａの両側のクラッド層３６及びコア層３４に形成
されたソース／ドレイン領域８６ａ、８６ｂと、ゲート
電極７４ａの下方のクラッド層３６中に形成された正孔
供給層６８ａとを有するものである。正孔供給層６８ａ
の下方のコア層３４の上層側には、２次元電子ガス７０
ａが発生している。

【００３９】ｎチャネルトランジスタ１２６は、クラッ
ド層３６上に形成されたゲート電極７４ｂと、ゲート電
極７４ｂの両側のクラッド層３６及びコア層３４に形成
されたソース／ドレイン領域８６ｃ、８６ｄと、ゲート
電極７４ｂの下方のクラッド層３６中に形成された電子
供給層７０ｂとを有するものである。電子供給層７０ｂ
の下方のコア層３４の上層側には、２次元電子ガス７０
ｂが発生している。

【００４０】ソース／ドレイン領域８６ａ、８６ｂ上に
は、コバルトシリサイドより成るソース／ドレイン電極
１１４ａ、１１４ｂが形成されている。ゲート電極７４
ａ上には、コバルトシリサイドより成る電極１１４ｃが
形成されている。

【００４１】ソース／ドレイン領域８６ｃ、８６ｄ上に
は、コバルトシリサイドより成るソース／ドレイン電極
１１６ａ、１１６ｂが形成されている。ゲート電極７４
ｂ上には、コバルトシリサイドより成る電極１１６ｃが
形成されている。

【００４２】ｐチャネルトランジスタ１２４のゲート電
極７４ａは、受光素子１２２の電極１２２ｂに電気的に
接続されている。ｐチャネルトランジスタ１２４のソー
ス電極１１４ａは、接地されるようになっている。ｐチ
ャネルトランジスタ１２４のドレイン電極１１４ｂは、
ｎチャネルトランジスタ１２６のソース電極１１６ａと
ゲート電極７４ｂとに電気的に接続されている。ｎチャ
ネルトランジスタのドレイン電極１１６ｂは、Ｖ_DDに電
気的に接続されるようになっている。

【００４３】こうして本実施形態による半導体装置が構
成されている。

【００４４】このように、本実施形態による半導体装置
は、発光素子１１８と、平面状の光導波路層１２０と、
受光素子１２２と、演算処理部１２８とが、同一のＳｉ
基板１０上に形成されている。本実施形態によれば、光
信号を用いているので、電気信号を用いる場合に比べ
て、信号の遅延時間を大幅に短縮することができる。従
って、本実施形態によれば、高速動作が可能な半導体装
置を提供することができる。

【００４５】また、本実施形態によれば、光導波路層１
２０が平面状に形成されているので、発光素子１１８と
受光素子１２２とを光学的に結合する光配線をそれぞれ
別個に形成することを要しない。従って、本実施形態に
よれば、設計の自由度を向上することができる。

【００４６】また、本実施形態によれば、光導波路層１
２０が平面状に形成されているので、迂回することな
く、発光素子１１８から受光素子１２２に光を伝搬する
ことができる。従って、本実施形態によれば、信号の遅
延時間の均一化を図ることが容易となる。

【００４７】また、本実施形態による半導体装置は、発
光素子１１８、光導波路層１２０、受光素子１２２、及
び演算処理部１２８の材料としてＳｉ系の材料が用いら
れている。従って、シリコン系の半導体素子を混載した
半導体装置を提供することができる。

【００４８】（半導体装置の製造方法）次に、本実施形
態による半導体装置の製造方法を図４乃至図１１を用い
て説明する。

【００４９】図４（ａ）に示すように、まず、面指数
（００１）のｐ⁺−Ｓｉ基板１０上の全面に、減圧ＣＶ
Ｄ法により、５×１０¹⁸ｃｍ^-3の濃度でＢがドープされ
た膜厚３００ｎｍのｐ⁺−Ｓｉより成るバッファ層１２
をエピタキシャル成長する。

【００５０】次に、全面に、減圧ＣＶＤ法により、１×
１０¹⁸ｃｍ^-3の濃度でＢがドープされた膜厚１００ｎｍ
のｐ−Ｓｉ層１４をエピタキシャル成長する。

【００５１】次に、全面に、減圧ＣＶＤ法により、１×
１０¹⁸ｃｍ^-3の濃度でＢがドープされ、ＧｅとＣの組成
比が連続的に変化する膜厚５０ｎｍのｐ−ＳｉＧｅＣよ
り成る光閉じ込め層１６をエピタキシャル成長する。Ｇ
ｅの組成比については、下層側から上層側に向かって０
から０．３２へと連続的に増加するように設定し、Ｃの
組成比については、下層側から上層側に向かって０から
０．０４へと連続的に増加するように設定する。

【００５２】次に、全面に、減圧ＣＶＤ法により、Ｓｉ
に格子整合する膜厚５０ｎｍのノンドープのＳｉＧｅＣ
混晶より成る活性層１８をエピタキシャル成長する。Ｇ
ｅの組成比は０．３２とし、Ｃの組成比は０．０４とす
る。

【００５３】次に、全面に、減圧ＣＶＤ法により、１×
１０¹⁸ｃｍ^-3の濃度でＡｓがドープされ、ＧｅとＣの組
成比が連続的に変化する膜厚５０ｎｍのｎ−ＳｉＧｅＣ
より成る光閉じ込め層２０をエピタキシャル成長する。
Ｇｅの組成比については、下層側から上層側に向かって
０．３２から０に連続的に減少するように設定し、Ｃの
組成比については、下層側から上層側に向かって０．０
４から０に連続的に減少するように設定する。

【００５４】次に、全面に、１×１０¹⁸ｃｍ^-3の濃度で
Ａｓがドープされた膜厚２００ｎｍのｎ−Ｓｉ層２２を
エピタキシャル成長する。

【００５５】なお、減圧ＣＶＤ法により、バッファ層１
２、ｐ−Ｓｉ層１４、光閉じ込め層１６、活性層１８、
光閉じ込め層２０、又はｎ−Ｓｉ層２２を形成する際に
は、以下のような原料ガスを用いることができる。即
ち、Ｓｉの原料ガスとしてはＳｉＨ₄を用いることがで
き、Ｇｅの原料ガスとしてはＧｅＨ₄を用いることがで
き、Ｃの原料ガスとしてはＳｉＨ₃ＣＨ₃を用いることが
できる。また、ＢをドープするためのガスとしてはＢ₂
Ｈ₆を用いることができ、Ａｓをドープするためのガス
としてはＡｓＨ₃を用いることができる。

【００５６】次に、図４（ｂ）に示すように、ＣＶＤ法
により、膜厚３００ｎｍのシリコン酸化膜２４を形成す
る。

【００５７】次に、全面に、レジスト膜２６を形成す
る。

【００５８】次に、図４（ｃ）に示すように、フォトリ
ソグラフィ技術を用い、レジスト膜２６をパターニング
する。

【００５９】次に、レジスト膜２６をマスクとして、シ
リコン酸化膜２４をエッチングする。

【００６０】次に、図４（ｄ）に示すように、レジスト
膜２６及びシリコン酸化膜２４をマスクとして、ｎ−Ｓ
ｉ層２２、光閉じ込め層２０、活性層１８、光閉じ込め
層１６、ｐ−Ｓｉ層１４、及びバッファ層１２をエッチ
ングする。これにより、バッファ層１２、ｐ−Ｓｉ層１
４、光閉じ込め層１６、活性層１８、光閉じ込め層２
０、及びｎ−Ｓｉ層２２より成るメサ２８が形成され
る。この後、レジスト膜２６及びシリコン酸化膜２４を
除去する。

【００６１】次に、図５（ａ）に示すように、全面に、
ＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜３０
を形成する。

【００６２】次に、図５（ｂ）に示すように、メサ２８
の近傍領域を除く領域のシリコン酸化膜３０をエッチン
グにより除去する。メサ２８の近傍領域を除く領域のシ
リコン酸化膜３０を除去するには、メサ２８の近傍領域
を除くｐ⁺−Ｓｉ基板１０上に、光導波路層１２０を選
択的に形成するためである。

【００６３】次に、図５（ｃ）に示すように、シリコン
酸化膜３０で覆われていない領域のｐ⁺−Ｓｉ基板１０
上に、減圧ＣＶＤ法により、膜厚３００ｎｍのノンドー
プのＳｉより成るクラッド層３２をエピタキシャル成長
する。

【００６４】次に、クラッド層３２上に、減圧ＣＶＤ法
により、膜厚２００ｎｍのノンドープのコア層３４をエ
ピタキシャル成長する。Ｇｅの組成比は０．１６とし、
Ｇｅの組成比は０．０２とする。

【００６５】次に、コア層３４上に、減圧ＣＶＤ法によ
り、膜厚２００ｎｍのＳｉより成るクラッド層３６をエ
ピタキシャル成長する。

【００６６】次に、図５（ｄ）に示すように、全面に、
ＣＶＤ法により、膜厚３００ｎｍのシリコン酸化膜３８
を形成する。

【００６７】次に、図６（ａ）に示すように、全面に、
レジスト膜４０を形成する。この後、フォトリソグラフ
ィ技術を用い、レジスト膜４０に開口部４２を形成す
る。

【００６８】次に、レジスト膜４０をマスクとして、シ
リコン酸化膜３８をエッチングする。

【００６９】次に、レジスト膜４０及びシリコン酸化膜
３８をマスクとして、イオン注入法により、クラッド層
３６の深い領域に、Ｇｅイオン及びＣイオンを注入す
る。Ｇｅイオンを注入する際、加速エネルギーは１００
ｋｅＶとし、ドーズ量は５×１０¹⁶ｃｍ^-2とする。Ｃイ
オンを注入する際、加速エネルギーは３０ｋｅＶとし、
ドーズ量は４×１０¹⁵ｃｍ^-2とする。

【００７０】次に、レジスト膜４０及びシリコン酸化膜
３８、３０を除去する。

【００７１】次に、図６（ｂ）に示すように、全面に、
ＣＶＤ法により、膜厚３００ｎｍのシリコン酸化膜４６
を形成する。

【００７２】次に、Ｎ₂雰囲気中にて、１０００℃、１
０秒間の熱処理を行う。こうして、クラッド層３６の深
い領域に、ＳｉＧｅＣ層４４ａが形成される。

【００７３】次に、図６（ｃ）に示すように、全面に、
レジスト膜４８を形成する。この後、フォトリソグラフ
ィ技術を用い、レジスト膜４８に開口部５０を形成す
る。

【００７４】次に、レジスト膜４８をマスクとして、シ
リコン酸化膜４６をエッチングする。

【００７５】次に、シリコン酸化膜４６をマスクとし
て、イオン注入法により、クラッド層３６の浅い領域
に、Ｇｅイオン及びＣイオンを注入する。Ｇｅイオンを
注入する際、加速エネルギーは５０ｋｅＶとし、ドーズ
量は５×１０¹⁶ｃｍ^-2とする。Ｃイオン注入する際、加
速エネルギーは１５ｋｅＶとし、ドーズ量は４×１０¹⁵
ｃｍ^-2とする。こうしてクラッド層３６に、ＳｉＧｅＣ
層４４ｂが形成されることとなる（図７（ａ）参照）。

【００７６】次に、レジスト膜４８及びシリコン酸化膜
４６を除去する。

【００７７】次に、全面に、ＣＶＤ法により、膜厚３０
０ｎｍのシリコン酸化膜５２を形成する。

【００７８】次に、Ｎ₂雰囲気中にて、１０００℃、１
０秒間の熱処理を行う。

【００７９】次に、図７（ｂ）に示すように、全面に、
レジスト膜５４を形成する。

【００８０】次に、フォトリソグラフィ技術を用い、レ
ジスト膜５４をパターニングする。これにより、レジス
ト膜５４に、ＳｉＧｅＣ層４４ｂに達する開口部５６
と、ｐチャネルトランジスタ１２４（図１参照）の正孔
供給層６８（図１参照）が形成される領域を開口する開
口部５８とが形成される。

【００８１】次に、レジスト膜５４をマスクとして、イ
オン注入法により、Ｂイオンを注入する。加速エネルギ
ーは６０ｋｅＶとし、ドーズ量は２×１０¹²ｃｍ^-2とす
る。

【００８２】次に、レジスト膜５４及びシリコン酸化膜
５２を除去する。

【００８３】次に、図７（ｃ）に示すように、全面に、
ＣＶＤ法により、膜厚３００ｎｍのシリコン酸化膜６０
を形成する。

【００８４】次に、全面に、レジスト膜６２を形成す
る。

【００８５】次に、フォトリソグラフィ技術を用い、レ
ジスト膜６２をパターニングする。これにより、レジス
ト膜６２に、ｎチャネルトランジスタ１２６（図１参
照）の電子供給層６８ｂが形成される領域を開口する開
口部６４が形成される。

【００８６】次に、レジスト膜６２をマスクとして、イ
オン注入法により、Ｐイオンを注入する。加速エネルギ
ーは５０ｋｅＶとし、ドーズ量は２×１０¹²ｃｍ^-2とす
る。

【００８７】次に、レジスト膜６４及びシリコン酸化膜
６２を除去する。

【００８８】次に、図８（ａ）に示すように、全面に、
ＣＶＤ法により、膜厚３００ｎｍのシリコン酸化膜６６
を形成する。

【００８９】次に、Ｎ₂雰囲気中にて、１０００℃、１
０秒間の熱処理を行う。こうして、クラッド層３６内
に、受光素子１２２のｐ−ＳｉＧｅＣ層４４、ｐチャネ
ルトランジスタ１２４の正孔供給層６８ａ、及びｎチャ
ネルトランジスタ１２６の電子供給層６８ｂが形成され
る。正孔供給層６８ａの下方のコア層３４の上層側に
は、正孔供給層６８ａのバンドギャップとコア層３４の
バンドギャップとの相違に起因して、２次元電子ガス７
０ａが発生する。電子供給層６８ｂの下方のコア層３４
の上層側には、電子供給層６８ｂのバンドギャップとコ
ア層３４のバンドギャップとの相違に起因して、２次元
電子ガス７０ｂが発生する。

【００９０】次に、図８（ｂ）に示すように、フォトリ
ソグラフィ技術を用い、シリコン酸化膜６６にゲート電
極７４ａ、７４ｂを形成するための開口部７２ａ、７２
ｂを形成する。

【００９１】次に、全面に、膜厚２０ｎｍのＴｉＮ膜
（図示せず）、膜厚３００ｎｍのＷ膜（図示せず）を順
次積層する。この後、フォトリソグラフィ技術を用い、
Ｗ膜及びＴｉＮ膜をパターニングする。こうして、開口
部７２ａ、７２ｂ内に埋め込まれたＷ膜及びＴｉＮ膜よ
り成るゲート電極７４ａ、７４ｂを形成する。

【００９２】次に、図８（ｃ）に示すように、全面に、
レジスト膜７６を形成する。次に、フォトリソグラフィ
技術を用い、レジスト膜７６をパターニングする。

【００９３】次に、レジスト膜７６をマスクとして、シ
リコン酸化膜６６をエッチングする。これにより、シリ
コン酸化膜６６に、ｐチャネルトランジスタが形成され
る領域を開口する開口部７８が形成される。

【００９４】次に、イオン注入法により、レジスト膜７
６及びシリコン酸化膜６６をマスクとし、ゲート電極７
４ａに自己整合で、クラッド層３６にＢイオンを注入す
る。加速エネルギーは１００ｋｅＶとし、ドーズ量は２
×１０¹²ｃｍ^-2とする。この後、レジスト膜７６及びシ
リコン酸化膜６６を除去する。

【００９５】次に、図９（ａ）に示すように、全面に、
ＣＶＤ法により、膜厚３００ｎｍのシリコン酸化膜７８
を形成する。

【００９６】次に、全面に、レジスト膜８０を形成す
る。この後、フォトリソグラフィ技術を用い、レジスト
膜８０をパターニングする。

【００９７】次に、レジスト膜８０をマスクとして、シ
リコン酸化膜７８をエッチングする。これにより、シリ
コン酸化膜７８に、ｎチャネルトランジスタが形成され
る領域を開口する開口部８２が形成される。

【００９８】次に、イオン注入法により、レジスト膜８
０及びシリコン酸化膜７８をマスクとし、ゲート電極７
４ｂに自己整合で、クラッド層３６にＰイオンを注入す
る。加速エネルギーは１００ｋｅＶとし、ドーズ量は２
×１０¹²ｃｍ^-2とする。この後、レジスト膜８０及びシ
リコン酸化膜７８を除去する。

【００９９】次に、図９（ｂ）に示すように、全面に、
ＣＶＤ法により、膜厚３００ｎｍのシリコン酸化膜８４
を形成する。

【０１００】次に、Ｎ₂雰囲気中にて、１０００℃、１
０秒間の熱処理を行う。こうして、ｐチャネルトランジ
スタ１２４（図１参照）のソース／ドレイン領域８６
ａ、８６ｂ、ｎチャネルトランジスタ１２６（図１参
照）のソース／ドレイン領域８６ｃ、８６ｄが形成され
る。

【０１０１】次に、図９（ｃ）に示すように、全面に、
レジスト膜８８を形成する。

【０１０２】次に、フォトリソグラフィ技術を用い、レ
ジスト膜８８をパターニングする。

【０１０３】次に、レジスト膜８８をマスクとして、シ
リコン酸化膜８４をエッチングする。これにより、レジ
スト膜８８に、ｎ−Ｓｉ層２２に達する開口部９０と、
ｐ−ＳｉＧｅＣ層４４に達する開口部９２とが形成され
る。この後、レジスト膜８８を除去する。

【０１０４】次に、図１０（ａ）に示すように、全面
に、ＣＶＤ法により、Ｐがドープされた膜厚３００ｎｍ
のポリシリコン膜９４を形成する。

【０１０５】次に、図１０（ｂ）に示すように、フォト
リソグラフィ技術を用い、ポリシリコン膜９４をパター
ニングする。こうして、ｎ−Ｓｉ層２２上、ｐ−ＳｉＧ
ｅＣ層４４上に、Ｐがドープされたポリシリコンより成
るｎ−Ｓｉ層９４ａ、９４ｂがそれぞれ形成される。

【０１０６】次に、図１０（ｃ）に示すように、ｎ−Ｓ
ｉ層９４ａ、９４ｂの表面を犠牲酸化する。これによ
り、ｎ−Ｓｉ層９４ａ、９４ｂの表面に膜厚１００ｎｍ
のシリコン酸化膜９６が形成される。

【０１０７】次に、図１１（ａ）に示すように、全面
に、レジスト膜９８を形成する。この後、フォトリソグ
ラフィ技術を用い、レジスト膜９８をパターニングす
る。

【０１０８】次に、レジスト膜９８をマスクとして、シ
リコン酸化膜８４、９６をエッチングする。これによ
り、シリコン酸化膜８４、９６に、ｎ−Ｓｉ層９４ａに
達する開口部１００、及びｎ−Ｓｉ層９４ｂに達する開
口部１０２ａが形成される。また、シリコン酸化膜８４
に、ｐ−ＳｉＧｅＣ層４４に達する開口部１０２ｂ、ｐ
チャネルトランジスタ１２４のソース／ドレイン領域８
６ａ、８６ｂに達する開口部１０４ａ、１０４ｂ、ｐチ
ャネルトランジスタ１２４のゲート電極７４ａに達する
開口部１０４ｃ、ｎチャネルトランジスタ１２６のソー
ス／ドレイン領域８６ｃ、８６ｄに達する開口部１０６
ａ、１０６ｂ、及びｎチャネルトランジスタ１２６のゲ
ート電極７４ｂに達する開口部１０６ｃが形成される。
この後、レジスト膜９８を除去する。

【０１０９】次に、図１１（ｂ）に示すように、全面
に、膜厚２００ｎｍのＣｏ膜１０８を形成する。

【０１１０】次に、５５０℃、５分間の熱処理を行う。
これにより、コバルトシリサイド膜が形成される。

【０１１１】次に、図１１（ｃ）に示すように、コバル
トシリサイド膜となっていない部分のＣｏ膜１０８を除
去する。

【０１１２】次に、８００℃、１０分間の熱処理を行
う。こうして、開口部１００内のｎ−Ｓｉ層９４ａ上
に、コバルトシリサイドより成る電極１１０が形成され
る。また、開口部１０２ａ内のｎ−Ｓｉ層９４ｂ上に、
コバルトシリサイドより成る電極１１２ａが形成され
る。また、また、開口部１０２ｂ内のｐ−ＳｉＧｅＣ層
４４上に、コバルトシリサイドより成る電極１１０ｂが
形成される。開口部１０４ａ、１０４ｂ内のソース／ド
レイン領域８６ａ、８６ｂ上に、コバルトシリサイドよ
り成る電極１１４ａ、１１４ｂが形成される。また、開
口部１０４ｃ内のゲート電極７４ａ上に、コバルトシリ
サイドより成る電極１１４ｃが形成される。また、開口
部１０６ａ、１０６ｂ内のソース／ドレイン領域８６
ｃ、８６ｄ上に、コバルトシリサイドより成る電極１１
６ａ、１１６ｂが形成される。また、開口部１０６ｃ内
のゲート電極７４ｂ上に、コバルトシリサイドより成る
電極１１６ｃが形成される。

【０１１３】こうして、本実施形態による半導体装置が
製造される。

【０１１４】［第２実施形態］本発明の第２実施形態に
よる半導体装置を図１２及び図１３を用いて説明する。
図１２は、本実施形態による半導体装置を示す平面図で
ある。図１３は、本実施形態による半導体装置を示す断
面図である。図１３（ａ）は、図１２のＡ−Ａ′線断面
図であり、図１３（ｂ）は、図１２のＣ−Ｃ′線断面図
である。図１乃至図１１に示す第１実施形態による半導
体装置及びその製造方法と同一の構成要素には、同一の
符号を付して説明を省略または簡潔にする。

【０１１５】本実施形態による半導体装置は、互いに異
なる波長で発光する発光素子が複数設けられていること
に主な特徴がある。

【０１１６】図１２に示すように、本実施形態では、リ
ング共振器を有する発光素子１１８ａ〜１１８ｃが互い
に離間して設けられている。発光素子１１８ａ〜１１８
ｃの近傍には、受光素子１２２ａ〜１２２ｃがそれぞれ
形成されている。受光素子１２２ａ〜１２２ｃは、発光
素子１１８ａ〜１１８ｃから放出される光を遮光しない
ような位置に配置されている。

【０１１７】図１３（ａ）に示すように、発光素子１１
８ａは、ｐ⁺−Ｓｉより成るバッファ層１２、ｐ−Ｓｉ
層１４、ｐ−ＳｉＧｅＣより成る光閉じ込め層１６ａ、
ノンドープのＳｉＧｅＣ混晶より成る活性層１８ａ、ｎ
−ＳｉＧｅＣより成る光閉じ込め層２０ａ、及びｎ−Ｓ
ｉ層２２から成るメサ２８ａを有している。

【０１１８】また、図１３（ｂ）に示すように、発光素
子１１８ｂは、ｐ⁺−Ｓｉより成るバッファ層１２、ｐ
−Ｓｉ層１４、ｐ−ＳｉＧｅＣより成る光閉じ込め層１
６ｂ、ノンドープのＳｉＧｅＣ混晶より成る活性層１８
ｂ、ｎ−ＳｉＧｅＣより成る光閉じ込め層２０ｂ、及び
ｎ−Ｓｉ層２２から成るメサ２８ｂを有している。

【０１１９】発光素子１１８ｃは、ｐ⁺−Ｓｉより成る
バッファ層１２、ｐ−Ｓｉ層１４、ｐ−ＳｉＧｅＣより
成る光閉じ込め層１６ｃ、ノンドープのＳｉＧｅＣ混晶
より成る活性層１８ｃ、ｎ−ＳｉＧｅＣより成る光閉じ
込め層２０ｃ、及びｎ−Ｓｉ層２２から成るメサ２８ｃ
を有している。

【０１２０】発光素子１１８ａ〜１１８ｃのメサ２８ａ
〜２８ｃは、それぞれ８角柱状にパターニングされてい
る。このため、発光素子１１８ａ〜１１８ｃからは８方
向に光が放出される。発光素子１１８〜１１８ｃから放
出される光は、ある程度の広がりをもっている。

【０１２１】活性層１８ａ〜１８ｃの組成比は、互いに
異なっている。連続的に組成が変化する光閉じ込め層１
６ａ〜１６ｃ、２０ａ〜２０ｃは、活性層１８ａ〜１８
ｃの組成比に対応して適宜設定されている。

【０１２２】活性層１８ａ〜１８ｃの組成比が互いに異
なっているため、バンドギャップは互いに異なったもの
となっており、これにより互いに異なる波長で発光する
ようになっている。なお、ここでは、活性層１８ａ〜１
８ｃの組成比を適宜設定することにより発光波長を所望
の値に設定したが、メサ２８の形状を適宜設定すること
により発光波長を所望の値に設定することも可能であ
る。

【０１２３】発光素子１１８ａ、１１８ｂ、１１８ｃに
は、それぞれ電気信号Ｖ_L（ｈ）、Ｖ_L（ｉ）、Ｖ
_L（ｊ）が印加されるようになっている。発光素子１１
８ａ、１１８ｂ、１１８ｃは、例えば角振動数ω₁、
ω₂、ω₃でそれぞれ共振し、角振動数ω₁、ω₂、ω₃に
対応する波長λ₁、λ₂、λ₃の光をそれぞれ放出する。

【０１２４】受光素子１２２ａ〜１２２ｃの受光面に
は、図示しない波長選択フィルタ、即ちバンドパスフィ
ルタが形成されている。受光面に波長選択フィルタが形
成されているため、受光素子１２２ａ〜１２２ｃは、発
光素子１１８ａ〜１１８ｃから放出される波長の異なる
光を選択的に受光することができる。なお、波長選択フ
ィルタは、誘電体多層膜をコア層３４上に堆積すること
により形成することが可能である。また、誘電体多層膜
をコア層３４上に貼り付けることにより波長選択フィル
タを設けてもよい。

【０１２５】なお、ここでは、波長選択フィルタを用い
ることにより受光する信号を選択する場合を例に説明し
たが、クロック同期により信号を選択することも可能で
ある。

【０１２６】受光素子１２２ａ〜１２２ｃの近傍には、
それぞれ図示しない演算処理部が設けられている。それ
ぞれの演算処理部は、それぞれ発光素子１１８ａ〜１１
８ｃに接続されている。

【０１２７】本実施形態では、互いに異なる波長で発光
する発光素子１１８ａ〜１１８ｃが複数設けられている
ため、波長多重通信を行うことができる。

【０１２８】次に、本実施形態による半導体装置の動作
について説明する。

【０１２９】例えば発光素子１１８ａの近傍には図示し
ない演算処理部が設けられており、この演算処理部は発
光素子１１８ａを用いて光信号を送信する。

【０１３０】発光素子１１８ａから送信される波長λ₁
の光信号は、例えば受光素子１２２ｂにより受信され
る。受光素子１２２ｂにより受信された光信号は、受光
素子１２２ｂに接続された図示しない演算処理部により
所定の演算処理が行われる。

【０１３１】そして、受光素子１２２ｂに接続された演
算処理部は、発光素子１１８ｂを用いて光信号を送信す
る。発光素子１１８ｂから送信される波長λ₂の光信号
は、例えば受光素子１２２ｃにより受信される。

【０１３２】受光素子１２２ｃにより受信された光信号
は、受光素子１２２ｃに接続された図示しない演算処理
部により所定の演算処理が行われる。

【０１３３】このように、本実施形態によれば、互いに
異なる波長で発光する発光素子１１８ａ〜１１８ｃが複
数設けられているため、波長多重通信を行うことができ
る。

【０１３４】（変形例）次に、本実施形態による半導体
装置の変形例を図１４及び図１５を用いて説明する。図
１４は、本変形例による半導体装置を示す平面図であ
る。図１５は、本変形例による半導体装置を示す断面図
である。図１５（ａ）は図１４のＡ−Ａ′線断面図であ
り、図１５（ｂ）は図１４のＢ−Ｂ′線断面図である。

【０１３５】本変形例による半導体装置は、発光素子１
１８ｄ〜１１８ｆのメサ２８ｄが円柱状にパターニング
されており、円柱状共振器が構成されていることに主な
特徴がある。

【０１３６】円柱状にメサ２８ｄが形成されているた
め、発光素子１１８ｄ〜１１８ｆから全方向に光が放出
される。

【０１３７】本変形例によれば、発光素子１１８ａ〜１
１８ｃから全方向に光が放出されるため、受光素子１２
２ａ〜１２２ｃや演算処理部（図示せず）等により光が
遮られない限り、あらゆる位置で受光素子１２２ａ〜１
２２ｃにより光を受光することが可能となる。従って、
本変形例によれば、設計の自由度をより向上することが
できる。

【０１３８】［第３実施形態］本発明の第３実施形態に
よる半導体装置を図１６を用いて説明する。図１６は、
本実施形態による半導体装置を示す断面図である。図１
乃至図１５に示す第１又は第２実施形態による半導体装
置及びその製造方法と同一の構成要素には、同一の符号
を付して説明を省略または簡潔にする。

【０１３９】本実施形態による半導体装置は、ＳＯＩ基
板が用いられていることに主な特徴がある。

【０１４０】図１６に示すように、Ｓｉ基板１３０上に
シリコン酸化膜１３２を介してＳｉ層１３４が形成され
たＳＯＩ基板１３６は、Ｓｉ層１３４の一部がエッチン
グされている。

【０１４１】エッチングされた部分のＳｉ層１３４上に
は、１×１０¹⁸ｃｍ^-3の濃度でＢがドープされた膜厚１
００ｎｍのｐ−Ｓｉ層１４ａが形成されている。

【０１４２】ｐ−Ｓｉ層１４ａ上には、１×１０¹⁸ｃｍ
^-3の濃度でＢがドープされ、ＧｅとＣの組成比が連続的
に変化する膜厚５０ｎｍのｐ−ＳｉＧｅＣより成る光閉
じ込め層１６ｄが形成されている。Ｇｅの組成比は、下
層側から上層側に向かって０から０．３７へと連続的に
増加しており、Ｃの組成比は、下層側から上層側に向か
って０から０．０４７へと連続的に増加している。

【０１４３】光閉じ込め層１６ｄ上には、ｐ−Ｓｉ層１
４ａに格子整合する膜厚５０ｎｍのノンドープのＳｉＧ
ｅＣより成る活性層１８ｄが形成されている。Ｇｅの組
成比は０．３７であり、Ｃの組成比は０．０４７であ
る。

【０１４４】活性層１８ｄ上には、１×１０¹⁸ｃｍ^-3の
濃度でＡｓがドープされ、ＧｅとＣの組成比が連続的に
変化する膜厚５０ｎｍのｎ−ＳｉＧｅＣより成る光閉じ
込め層２０ｄが形成されている。Ｇｅの組成比は、下層
側から上層側に向かって０．３７から０に連続的に減少
しており、Ｃの組成比は、下層側から上層側に向かって
０．０４７から０に連続的に減少している。

【０１４５】光閉じ込め層２０ｄ上には、１×１０¹⁸ｃ
ｍ^-3の濃度でＡｓがドープされた膜厚２００ｎｍのｎ−
Ｓｉ層２２ａが形成されている。

【０１４６】こうして、発光素子１１８ｇが構成されて
いる。

【０１４７】Ｓｉ層１３４には、表面から深い領域まで
Ｂがドープされており、これによりｐ−Ｓｉ層４４ａが
形成されている。ｐ−Ｓｉ層４４ａの一部には、更にＰ
がドープされており、これによりｎ−Ｓｉ層１３８が形
成されている。ｐ−Ｓｉ層４４ａとｎ−Ｓｉ層１３８と
によりフォトダイオードが構成されている。

【０１４８】こうして、ｐ−Ｓｉ層４４とｎ−Ｓｉ層１
３８とから成るフォトダイオードを有する受光素子１２
２ａが構成されている。

【０１４９】ＳＯＩ基板１３６のシリコン酸化膜１３２
は、光導波路層のコア層として機能する。

【０１５０】こうして、本実施形態による半導体装置が
形成されている。

【０１５１】このように本実施形態によれば、ＳＯＩ基
板のシリコン酸化膜が光導波路層として用いられている
ので、簡便な構成で半導体装置を提供することができ
る。

【０１５２】（変形例１）次に、本実施形態による半導
体装置の変形例（その１）を図１７を用いて説明する。
図１７は、本変形例による半導体装置を示す断面図であ
る。

【０１５３】本変形例による半導体装置は、発光素子１
１８ｈの活性層の材料としてＳｉＣが用いられているこ
とに主な特徴がある。上記の半導体装置では、直接遷移
半導体であるＳｉＧｅＣを発光素子の活性層の材料とし
て用いていたが、ＳｉＧｅＣが直接遷移半導体となるの
は、ＳｉＣの性質に起因している。このため、本実施形
態では、発光素子の活性層の材料としてＧｅを含まない
ＳｉＣを用いている。

【０１５４】図１７に示すように、ＳＯＩ基板１３６
は、Ｓｉ層１３４の一部の厚さが薄く設定されており、
例えば数１０ｎｍ以下となっている。Ｓｉ層１３４の厚
さを数１０ｎｍ以下と薄く設定しているのは、Ｓｉ層１
３４上に形成するＳｉ_1-XＣ_X混晶層１３４に大きな歪が
加わらないようにするためである。

【０１５５】薄いＳｉ層１３４上には、１×１０¹⁸ｃｍ
^-3の濃度でＢがドープされた膜厚３００ｎｍのｐ−Ｓｉ
層１４ｂが形成されている。

【０１５６】ｐ−Ｓｉ層１４ｂ上には、厚さ２００ｎ
ｍ、Ｃの組成比Ｘが０．０３以上のＳｉ_1-XＣ_X混晶より
成る活性層１４０が形成されている。活性層１４０のＣ
の組成比Ｘを０．０３以上に設定しているのは、このよ
うな組成比とすることにより、Ｓｉ_1-XＣ_X混晶より成る
活性層１４０が直接遷移半導体の性質を示すからであ
る。また、活性層１４０の厚さを２００ｎｍと、図１に
示す半導体装置の活性層１８の厚さ５０ｎｍより十分厚
く設定しているのは、活性層１４０を厚く形成すること
により、Ｓｉ_1-XＣ_X混晶より成る活性層１４０の上層側
で歪が十分に緩和されるためである。上層側で歪が十分
に緩和されているため、Ｓｉ_1-XＣ_X混晶を用いた場合で
あっても良質な活性層１４０が得られる。

【０１５７】活性層１４０上には、１×１０¹⁸ｃｍ^-3の
濃度でＡｓがドープされた膜厚３００ｎｍのｎ−Ｓｉ層
２２ｂが形成されている。

【０１５８】こうして発光素子１１８ｈが構成されてい
る。

【０１５９】このように、本変形例によれば、発光素子
の活性層の材料としてＧｅを含まないＳｉＣを用いた場
合であっても、図１６に示す半導体装置と同様の半導体
装置を提供することができる。従って、本変形例によれ
ば、発光素子の活性層の材料の選択肢を広くすることが
できる。

【０１６０】（変形例２）次に、本実施形態による半導
体装置の変形例（その２）を図１８を用いて説明する。
図１８は、本変形例による半導体装置を示す断面図であ
る。

【０１６１】本変形例による半導体装置は、発光素子１
１８ｉの活性層の材料としてＩｎＧａＮが用いられてい
ることに主な特徴がある。

【０１６２】図１８に示すように、ＳＯＩ基板１３６上
には、ＳｉとＣの比が１：１の単結晶半導体層であるＳ
ｉＣ層、即ちβ−ＳｉＣ層１４２が形成されている。β
−ＳｉＣ層１４２の厚さは、例えば３００ｎｍとするこ
とができる。

【０１６３】β−ＳｉＣ層１４２上には、厚さ２００ｎ
ｍのＧａＮ又はＡｌＧａＮより成る光閉じ込め層１４４
が形成されている。

【０１６４】光閉じ込め層１４４上には、β−ＳｉＣ層
１４２と格子定数が近似したＩｎＧａＮより成る活性層
１４６が形成されている。活性層１４６の厚さは、例え
ば２００ｎｍとすることができる。β−ＳｉＣ層１４２
の格子定数とＩｎＧａＮより成る活性層１４６の格子定
数とが互いに近似しているため、良質な活性層が得られ
る。

【０１６５】活性層１４６上には、厚さ３００ｎｍのＧ
ａＮ又はＡｌＧａＮより成る光閉じ込め層１４８が形成
されている。

【０１６６】このように、発光素子の活性層の材料とし
てＩｎＧａＮを用いた場合であっても、図１６に示す半
導体装置と同様の半導体装置を提供することができる。
従って、本変形例によれば、発光素子の活性層の材料の
選択肢を更に広くすることができる。

【０１６７】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。

【０１６８】例えば、第１及び第２実施形態では、発光
素子１１８のメサ２８と光導波路層１２０との間にシリ
コン酸化膜８４を埋め込む場合を例に説明したが、多重
反射が起こるのを防止して、発光素子１１８から放出さ
れる光を光導波路層１２０に十分に導入することができ
れば、必ずしも発光素子１１８のメサ２８と光導波路層
１２０との間にシリコン酸化膜８４を埋め込まなくても
よい。例えば、発光素子１１８と光導波路層１２０との
間隔ｄを無反射条件に設定すればよい。無反射条件は、
自由空間における光の波長をλ、波長λでの光の屈折率
をｎとすると、ｄ＝λ／４ｎで求められる。λが２μ
ｍ、ｎが１．５の場合、ｄは約３００ｎｍとなる。ま
た、発光素子１１８と光導波路層１２０との間隔ｄを、
例えば１００ｎｍ程度と十分に小さくしてもよい。この
ように発光素子１１８と光導波路層１２０との間隔ｄを
十分に小さく設定すれば、多重反射が起こるのを防止す
ることができ、発光素子１１８から放出される光を十分
に光導波路層１２０に導入することができる。

【０１６９】また、第３実施形態の変形例（その１）又
は変形例（その２）による半導体装置の発光素子１１８
ｈ、１１８ｉを、第１又は第２実施形態による半導体装
置の発光素子として用いてもよい。即ち、第１及び第２
実施形態による半導体装置の発光素子の活性層として、
ＳｉＣやＩｎＧａＮを用いてもよい。

【０１７０】また、上記実施形態では、Ｓｉ基板を用い
たが、Ｓｉ基板に限定されるものではなく、他のあらゆ
る基板を適宜用いることができる。

【０１７１】また、上記実施形態では、光導波路層のコ
ア層の材料としてＳｉＧｅＣを用いたが、コア層はＳｉ
ＧｅＣに限定されるものではなく、クラッド層より屈折
率の高い材料を適宜用いることができる。かかる材料と
しては、例えば、ＳｉＧｅ、Ｃ濃度の低いＳｉＣ、Ｓｉ
ＧｅＣ、ＳｉＧｅＣＳｂ等が考えられる。

【０１７２】また、上記実施形態では、光導波路層のク
ラッド層の材料としてＳｉを用いたが、クラッド層の材
料はＳｉに限定されるものではなく、コア層より屈折率
の低い材料を適宜用いることができる。

【０１７３】また、上記実施形態では、受光素子のｐｎ
ダイオードを構成するｐ形半導体としてＳｉＧｅＣを用
いたが、必ずしもＳｉＧｅＣに限定されるものではな
い。

【０１７４】

【発明の効果】以上の通り、本発明によれば、発光素子
と、平面状の光導波路層と、受光素子と、演算処理部と
が、同一のＳｉ基板上に形成されている。本発明によれ
ば、光信号を用いているので、電気信号を用いる場合に
比べて、信号の遅延時間を大幅に短縮することができ
る。従って、本発明によれば、高速動作が可能な半導体
装置を提供することができる。

【０１７５】また、本発明によれば、光導波路層が平面
状に形成されているので、発光素子と受光素子とを光学
的に結合する光配線をそれぞれ別個に形成することを要
しない。従って、本発明によれば、設計の自由度を向上
することができる。

【０１７６】また、本発明によれば、光導波路層が平面
状に形成されているので、迂回することなく、発光素子
から受光素子に光を伝搬することができる。従って、本
発明によれば、信号の遅延時間の均一化を図ることが容
易となる。

【０１７７】また、本発明によれば、発光素子、光導波
路層、受光素子、及び演算処理部の材料としてＳｉ系の
材料が用いられているので、シリコン系の半導体素子を
混載した半導体装置を提供することができる。

【０１７８】また、本発明によれば、互いに異なる波長
で発光する発光素子が複数設けられているので、波長多
重通信を行うことができる。

【０１７９】また、本発明によれば、ＳＯＩ基板のシリ
コン酸化膜が光導波路層として用いられているので、簡
便な構成で半導体装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態による半導体装置を示す
断面図である。

【図２】本発明の第１実施形態による半導体装置の全体
構成の概略を示す斜視図である。

【図３】エネルギーバンド構造を示す図である。

【図４】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。

【図５】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。

【図６】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その３）である。

【図７】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その４）である。

【図８】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その５）である。

【図９】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その６）である。

【図１０】本発明の第１実施形態による半導体装置の製
造方法を示す工程断面図（その７）である。

【図１１】本発明の第１実施形態による半導体装置の製
造方法を示す工程断面図（その８）である。

【図１２】本発明の第２実施形態による半導体装置を示
す平面図である。

【図１３】本発明の第２実施形態による半導体装置を示
す断面図である。

【図１４】本発明の第２実施形態の変形例による半導体
装置を示す平面図である。

【図１５】本発明の第２実施形態の変形例による半導体
装置を示す断面図である。

【図１６】本発明の第３実施形態による半導体装置を示
す断面図である。

【図１７】本発明の第３実施形態の変形例（その１）に
よる半導体装置を示す断面図である。

【図１８】本発明の第３実施形態の変形例（その２）に
よる半導体装置を示す断面図である。

【図１９】提案されている半導体装置を示す断面図であ
る。

【符号の説明】

１０…Ｓｉ基板 １２…バッファ層 １４、１４ａ、１４ｂ…ｐ−Ｓｉ層 １６、１６ａ〜１６ｄ…光閉じ込め層 １８、１８ａ〜１８ｄ…活性層 ２０、２０ａ〜２０ｄ…光閉じ込め層 ２２、２２ａ、２２ｂ…ｎ−Ｓｉ層 ２４…シリコン酸化膜 ２６…レジスト膜 ２８…メサ ２８ａ…メサ ３０…シリコン酸化膜 ３２…クラッド層 ３４…コア層 ３６…クラッド層 ３８…ＳｉＧｅＣ混晶層 ４０…レジスト膜 ４２…開口部 ４４…ｐ−ＳｉＧｅＣ層 ４４ａ、４４ｂ…ＳｉＧｅＣ層 ４６…シリコン酸化膜 ４８…レジスト膜 ５０…開口部 ５２…シリコン酸化膜 ５４…レジスト膜 ５６…開口部 ５８…開口部 ６０…シリコン酸化膜 ６２…レジスト膜 ６４…開口部 ６６…シリコン酸化膜 ６８ａ…正孔供給層 ６８ｂ…電子供給層 ７０ａ、７０ｂ…２次元電子ガス ７２ａ、７２ｂ…開口部 ７４ａ、７４ｂ…ゲート電極 ７６…レジスト膜 ７８…開口部 ８０…レジスト膜 ８２…開口部 ８４…シリコン酸化膜 ８６ａ〜８６ｄ…ソース／ドレイン領域 ８８…レジスト膜 ９０…開口部 ９２…開口部 ９４ａ、９４ｂ…ｎ−Ｓｉ層 ９６…シリコン酸化膜 ９８…レジスト膜 １００…開口部 １０２ａ、１０２ｂ…開口部 １０４ａ〜１０４ｃ…開口部 １０６ａ〜１０６ｃ…開口部 １０８…Ｃｏ膜 １１０…電極 １１２ａ、１１２ｂ…電極 １１４ａ…ソース電極 １１４ｂ…ソース電極 １１４ｃ…電極 １１６ａ…ソース電極 １１６ｂ…ドレイン電極 １１６ｃ…電極 １１８、１１８ａ〜１１８ｉ…発光素子 １２０…光導波路層 １２２、１２２ａ〜１２２ｄ…受光素子 １２４…ｐチャネルトランジスタ １２６…ｎチャネルトランジスタ １２８…演算処理部 １３０…Ｓｉ基板 １３２…シリコン酸化膜 １３４…Ｓｉ層 １３６…ＳＯＩ基板 １３８…ｎ−Ｓｉ層 １４０…活性層 １４２…β−ＳｉＣ層 １４４…光閉じ込め層 １４６…活性層 １４８…光閉じ込め層 ２００…Ｓｉ基板 ２０２…シリコン酸化膜 ２０４…Ｓｉ層 ２０６…ＳＯＩ基板 ２０８…バッファ層 ２１０…コア層 ２１２…クラッド層 ２１４…光

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H047 KA04 KB08 LA09 MA07 PA05 PA06 PA14 PA24 QA02 RA06 RA08 TA05 TA11 5F073 AB12 AB17 AB21 CA07 CA24 CB04 DA07 DA14 DA21 EA14 5F089 AA01 AB08 AB09 AC02 AC16 CA12

Claims (10)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成され、前記半導体基
   板の表面に沿って光を放出する発光素子と、 前記半導体基板上に形成され、前記発光素子と光学的に
   結合する光導波路層と、 前記半導体基板上に形成され、前記光導波路層と光学的
   に結合する複数の受光素子とを有することを特徴とする
   半導体装置。
2. 【請求項２】 請求項１記載の半導体装置において、 前記光導波路層は、前記半導体基板上にエピタキシャル
   成長されたＳｉＧｅＣ層を有することを特徴とする半導
   体装置。
3. 【請求項３】 半導体基板上に形成され、前記半導体基
   板の表面に沿って光を放射する発光素子と、 前記半導体基板上に形成され、前記発光素子と光学的に
   結合する絶縁膜より成る光導波路層と、 前記光導波路層上に形成された単結晶半導体層と、 前記単結晶半導体層に形成され、前記光導波路層と光学
   的に結合する複数の受光素子とを有することを特徴とす
   る半導体装置。
4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
   半導体装置において、 前記発光素子は、前記半導体基板の表面に沿って光を放
   射状に放出することを特徴とする半導体装置。
5. 【請求項５】 請求項１乃至４のいずれか１項に記載の
   半導体装置において、 前記発光素子は、前記半導体基板上にエピタキシャル成
   長された直接遷移型のＳｉＧｅＣより成る活性層を有す
   ることを特徴とする半導体装置。
6. 【請求項６】 請求項１乃至４のいずれか１項に記載の
   半導体装置において、 前記発光素子は、前記半導体基板上にエピタキシャル成
   長された直接遷移型のＳｉＣより成る活性層を有するこ
   とを特徴とする半導体装置。
7. 【請求項７】 請求項４記載の半導体装置において、 前記発光素子は、前記半導体基板上にエピタキシャル成
   長されたＩｎＧａＮより成る活性層とを有することを特
   徴とする半導体装置。
8. 【請求項８】 請求項１乃至７のいずれか１項に記載の
   半導体装置において、 前記受光素子に接続され、前記受光素子により受信され
   た信号に基づいて所定の演算処理を行う演算処理部を更
   に有することを特徴とする半導体装置。
9. 【請求項９】 請求項１乃至８のいずれか１項に記載の
   半導体装置において、 互いに異なる波長の光を放出する前記発光素子を複数有
   することを特徴とする半導体装置。
10. 【請求項１０】 請求項１乃至９のいずれか１項に記載
    の半導体装置において、 前記演算処理部は、一の前記受光素子と一の前記発光素
    子に接続されており、 前記演算処理部は、他の前記発光素子からの信号を前記
    一の受光素子を介して受信し、前記一の発光素子を介し
    て他の前記受光素子に信号を送信することを特徴とする
    半導体装置。