CN111354748A - 硅基光互连系统及其制备方法 - Google Patents
硅基光互连系统及其制备方法 Download PDFInfo
- Publication number
- CN111354748A CN111354748A CN201811563010.0A CN201811563010A CN111354748A CN 111354748 A CN111354748 A CN 111354748A CN 201811563010 A CN201811563010 A CN 201811563010A CN 111354748 A CN111354748 A CN 111354748A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- area
- region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 106
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 106
- 239000010703 silicon Substances 0.000 title claims abstract description 106
- 230000003287 optical effect Effects 0.000 title claims abstract description 69
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 71
- 230000008569 process Effects 0.000 claims abstract description 54
- 238000002955 isolation Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000013078 crystal Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 230000005693 optoelectronics Effects 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 14
- 230000007704 transition Effects 0.000 description 14
- 125000006850 spacer group Chemical group 0.000 description 12
- 238000002834 transmittance Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- 238000005253 cladding Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明涉及一种硅基光互连系统及其制备方法，该制备方法包括如下步骤：制备硅一衬底和硅外延层；形成光电区域和CMOS区域；形成第一隔离层；制备PMOS和NMOS；形成第二硅衬底形成Ge籽晶层、P型Ge层、N型Ge层、N型Si层、第二隔离层；形成光源区域、光波导区域、光探测器区域；在所述光波导上形成第一应变层、所述PMOS区域上形成第二应变层；在所述探测器上形成第三应变层、所述NMOS区域上形成第四应变层以完成所述硅基光互连系统的制备。本发明的本发明的硅基光互连系统制备工艺采用一套工艺制备硅基单片光电集成器件，集成了光电器件和CMOS器件，工艺简单且兼容性高。
Description
技术领域
本发明属于光电集成技术领域，具体涉及一种硅基光互连系统及其制备方法。
背景技术
在过去几十年里，基于硅材料的微电子技术深刻地改变了人们生产生活的各个方面。虽然如今的CMOS技术仍然以摩尔定律的速度在发展，但预见未来，这一发展速度将会遇到一个瓶颈，即互连瓶颈。因此，未来超大规模处理器的内部数据交换急需一种功耗低、带宽高的互连技术，片上光互连作为一种新的互连方式，具有很多优点，比如时空带宽积高、高度的并行性和无干扰性，损耗小等优点，在高性能CPU、高性能计算机、高速信息处理系统中光互连取代电互连已经成为人们的共识。
现有的片上光互连技术是通过异质合成，大多是基于砷化镓GaAs)和磷化铟InP)等化合物材料的分立元件的集成芯片的研究，这种利用分立元件混合集成方式实现的电路存在着明显的不足，如电路中纹波大、产量低、可靠性差。单片集成电路有显著的优点，如所需外部元件少，频率特性的纹波小，环路延迟小，方便易用，可靠性高，尺寸小，功耗低等。光互连方案中，硅基光互连技术被认为是最有发展前途的一个方案。硅基光电子集成回路所有器件均采用标准集成电路工艺制备，或是仅仅对工艺进行微小的修改，从而实现全光互连与超大规模集成电路的单片集成，易于实行大规模生产。研究的难点在于如何提高电光/光电转换效率、如何实现器件的耦合和模式匹配，以及如何提高芯片速度。
因此，如何提供过一种工艺简单，工艺兼容性及器件兼容性高、光转换效率高的硅基光互连系统的制备方法已经成为该领域的热点问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种硅基光互连系统及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种硅基光互连系统的制备方法，包括如下步骤：
步骤a、依次制备第硅一衬底和位于所述第一硅衬底上的硅外延层；
步骤b、刻蚀所述硅外延层形成光电区域和CMOS区域；
步骤c、在所述硅外延层上和所述第一硅衬底上形成第一隔离层；
步骤d、在所述CMOS区域依次制备PMOS和NMOS；
步骤e、对所述光电区域的第一隔离层和所述硅外延层进行刻蚀形成第二硅衬底；
步骤f、在所述第二硅衬底上依次淀积形成Ge籽晶层、P型Ge层、N 型Ge层、N型Si层、第二隔离层；
步骤g、刻蚀所述第二隔离层、所述N型Si层、所述N型Ge层以在所述光电区域形成光源区域、光波导区域、光探测器区域；
步骤h、在所述光波导上形成第一应变层、所述PMOS区域上形成第二应变层；
步骤i、在所述探测器上形成第三应变层、所述NMOS区域上形成第四应变层以完成所述硅基光互连系统的制备。
在本发明的一个实施中，步骤a包括：
步骤a1、选取第一硅衬底；
步骤a2、在所述第一硅衬底上形成所述硅外延层；
步骤a3、对所述硅外延层进行P型杂质掺杂，掺杂浓度为1016cm-3。在本发明的一个实施中，步骤b包括：
步骤b1、采用干法刻蚀工艺，在所述硅外延层上刻蚀第一隔离槽形成相互隔离的所述光电区域和所述CMOS区域；
步骤b2、采用干法刻蚀工艺，在所述CMOS区域上刻蚀第二隔离槽，所述第二隔离槽刻蚀到所述硅外延层结构中部，形成PMOS区域和NMOS 区域。
在本发明的一个实施中，步骤d包括：
步骤d1、遮挡光电区域和PMOS区域，对所述NMOS区域进行高能磷离子注入形成n阱；
步骤d2、遮挡所述光电区域、所述PMOS区域、所述NMOS区域的栅极，对所述NMOS区域进行硼离子注入，形成PMOS的漏极和源极；
步骤d3、遮挡所述光电区域、所述NMOS区域、所述PMOS区域的栅极，对所述PMOS区域进行磷离子注入，形成NMOS的漏极和源极；
步骤d4、将整个器件进行高温退火。
在本发明的一个实施中，步骤f包括：
步骤e1、在275℃～325℃温度下，利用CVD工艺，在所述第二硅衬底上生长所述Ge籽晶层；
步骤e2、在500℃～600℃温度下，利用CVD工艺，在所述Ge籽晶层上生长所述P型Ge层；
步骤e3、在160℃下，利用用化学气相沉积工艺，在所述P型Ge层上生长所述N型Ge层；
步骤e4、在275℃～325℃下，利用化学气相沉积，在所述N型Ge层上生长所述N型Si层；
步骤e5、利用LPCVD工艺，在所述N型Si层上淀积所述第二隔离层。
在本发明的一个实施中，步骤g包括：
步骤g1、采用干法刻蚀工艺，通入HF，刻蚀所述第二隔离层和所述N 型Si层直到N型Ge层上，仅保留所述第二隔离层和所述N型Si层两侧矩形区域，形成光源区域和探测器区域；
步骤g2、采用HF：HNO3：CH3COOH刻蚀液刻蚀所述光电区域暴露部分直到Ge籽晶层上，仅保留所述P型Ge层的中间部分，形成光波导区域。
在本发明的一个实施中，步骤g之后还包括：
在所述光源区域、所述光波导区域、所述光探测器区域之间形成第二隔离层。
在本发明的一个实施中，步骤h包括：
步骤h1、在340℃～360℃温度下，采用PECVD工艺，在500mTorr压强下，施加150W低频功率源，通入流量比为2：1的SiH4：NH3，在整个器件上淀积第一氮化硅层；
步骤h2、保留所述光波导上的所述第一应变层和所述PMOS区域上的所述第二应变层，刻蚀剩余所述第一氮化硅层。
在本发明的一个实施中，步骤i包括：
步骤i1、在240℃～280℃下，采用PECVD工艺，在1500mTorr的压强下，施加200W的射频功率，通入流量比为0.75：1的SiH4：NH3，在整个器件上淀积第二氮化硅层；
步骤i2、保留所述探测器上的所述第三应变层和所述NMOS区域上的所述第四应变层，刻蚀剩余所述第二氮化硅层。
本发明的另一个实施例提供了一种硅基光互连系统，所述硅基光互连系统采用如上述任一项实施例所述的制备方法制备而成。
与现有技术相比，本发明的有益效果：
1、本发明的硅基光互连系统制备工艺采用一套工艺制备硅基单片光电集成器件，集成了光电器件和CMOS器件，工艺简单且兼容性高；
2、本发明的硅基光互连系统制备工艺通过应变层对光电器件的光源、波导、探测器进行带隙调节，使硅基光互连系统满足实现条件。
附图说明
图1为本发明实施例提供的一种硅基光互连系统的制备方法的流程示意图；
图2a～2r为本发明实施例提供的一种硅基光互连系统的制备方法的工艺示意图；
图3为本发明实施例提供的波导在第一应变层下的应力受力示意图；
图4为本发明实施例提供的探测器在第三应变层下的应力受力示意图；
图5为本发明实施提供的锥形过渡波导侧面不同形状时透射度拟合示意图；
图6为本发明实施提供的不同波长的光透过锥形过渡波导的透射度拟合示意图；
图7为本发明实施提供的第三隔离层在不同厚度情况下光的透射度拟合示意图；
图8为本发明实施提供的有覆盖层和无覆盖层情况下光的透射度拟合示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种硅基光互连系统的制备方法的流程示意图，该制备方法包括如下步骤：
步骤a、依次制备第硅一衬底和位于所述第一硅衬底上的硅外延层；
步骤b、刻蚀所述硅外延层形成光电区域和CMOS区域；
步骤c、在所述硅外延层上和所述第一硅衬底上形成第一隔离层；
步骤d、在所述CMOS区域依次制备PMOS和NMOS；
步骤e、对所述光电区域的第一隔离层和所述硅外延层进行刻蚀形成第二硅衬底；
步骤f、在所述第二硅衬底上依次淀积形成Ge籽晶层、P型Ge层、N 型Ge层、N型Si层、第二隔离层；
步骤g、刻蚀所述第二隔离层、所述N型Si层、所述N型Ge层以在所述光电区域形成光源区域、光波导区域、光探测器区域；
步骤h、在所述光波导上形成第一应变层、所述PMOS区域上形成第二应变层；
步骤i、在所述探测器上形成第三应变层、所述NMOS区域上形成第四应变层以完成所述硅基光互连系统的制备。
需要说明的是，Si基改性Ge薄膜具备了硅基光互连系统的光源、波导以及探测器件应用的能力，但在具体实施时需要满足如下条件：Eg波导>Eg 发光管>Eg探测器是硅基光互连系统中光电器件有源层材料的禁带宽度关系，需对它们各部分的能带结构进行调制。本发明实施例正是基于该思想的基础，提出用应变层调节光电器件中光源、波导以及探测器的能带，满足硅基单片同层光电器件制备的基础。
与现有技术相比，本发明的有益效果：
1、本发明的硅基光互连系统制备工艺采用一套工艺制备硅基单片光电集成器件，集成了光电器件和CMOS器件，工艺简单且兼容性高；
2、本发明的硅基光互连系统制备工艺通过应变层对光电器件的光源、波导、探测器进行带隙调节，使硅基光互连系统满足实现条件；
3、本发明通过应变层对MOS器件进行应力调节，提高MOS器件的电子迁移率，提高光互连系统的器件性能。
实施例二
请再次参见图1，请参见图2a～2r，图2a～2r为本发明实施例提供的一种硅基光互连系统的制备方法的工艺示意图；该制备方法包括如下步骤：
步骤20、请参考图2a，依次制备第一硅衬底1和位于所述第一硅衬底 1上的硅外延层2。
具体地，步骤20包括如下步骤：
步骤201、选取第一硅衬底11；
步骤202、在所述第一硅衬底1上形成所述硅外延层2；
步骤203、对所述硅外延层2进行P型杂质掺杂，掺杂浓度为1016cm-3。
具体地，所述第一硅衬底1为单晶硅衬底；
步骤21、请参考2b，刻蚀所述硅外延层2形成光电区域21和CMOS 区域22。
具体地，步骤21包括如下步骤：
步骤211、采用干法刻蚀工艺，在所述硅外延层2上刻蚀第一隔离槽 D1形成相互隔离的所述光电区域21和所述CMOS区域22；
步骤212、采用干法刻蚀工艺，在所述CMOS区域22上刻蚀第二隔离槽D2，所述第二隔离槽D2刻蚀到所述硅外延层2结构中部，形成PMOS 区域和NMOS区域。
步骤23、请参考图2c，在所述硅外延层2上和所述第一硅衬底1上形成第一隔离层3；
具体地，步骤3包括：
在温度为250～450℃的条件下，利用低温等离子体增强化学气相淀积 LPCVD)的方法，在硅外延层2上淀积一层厚度为10～20nm的SiO2层，同时，SiO2会填满第一隔离槽D1和第二隔离槽D2，隔离光器件部分及CMOS 区；外延层上和第一隔离槽D1和第二隔离槽D2中的SiO2层即为第一隔离层3。
步骤24、请参考图2d～2h，在所述CMOS区域22依次制备PMOS和 NMOS；
具体地，步骤24包括：
步骤241、遮挡光电区域21和PMOS区域，对所述NMOS区域进行高能磷离子注入形成n阱221；
步骤242、遮挡光电区域21、PMOS区域、NMOS区域的栅极225，对所述NMOS区域进行硼离子注入，形成PMOS的漏极和源极222；
步骤243、遮挡光电区域21、NMOS区域、PMOS区域的栅极225，对所述PMOS区域进行磷离子注入，形成NMOS的漏极和源极223；
步骤244、将整个器件进行高温退火。
进一步地，选用光刻胶进行遮挡。
具体地，步骤241包括：请参考图2d～2e，遮挡光电区域21和PMOS 区域，在反应条件为低温200～300℃下，对MOS部分进行高能约为200KeV) 磷离子注入，形成厚度为200nm的n阱221，n阱221浓度为1016cm-3。
具体地，步骤242包括：请参考图2f～2g，遮挡光电区域21、PMOS 区域、NMOS区域的栅极225，在200～300℃下，对n阱221进行硼离子注入，掺杂浓度为1020cm-3，形成PMOS的源区和漏区222；
具体地，步骤243包括：请参考图2h，遮挡光电区域21、NMOS区域、 PMOS区域的栅极225，在200～300℃下，对NMOS区域进行磷离子注入，形成NOMS的源区和漏区223。
具体地，步骤244包括：将步骤243后的整个器件在快速退火RTP装置中退火。快速退火装置能够迅速达到1000℃左右的高温并在设定温度保持数秒，这种状态对于阻止结构的扩散以及控制源/漏区杂质的扩散都非常重要。
步骤25、请参考图2i，对所述光电区域21的第一隔离层3和所述硅外延层2进行刻蚀形成第二硅衬底211；
具体地，步骤25包括：刻蚀光电区域21的第二隔离层216和硅外延层2，保留300nm的硅外延层2，作为光电区域21的第二硅衬底211。
步骤26、请参考图2j、在所述第二硅衬底211上依次淀积形成Ge籽晶层212、P型Ge层213、N型Ge层214、N型Si层215、第二隔离层216；
具体地，步骤26包括：
步骤261、e1在275℃～325℃温度下，利用CVD工艺，在所述第二硅衬底211上生长所述Ge籽晶层212；
步骤262、e2在500℃～600℃温度下，利用CVD工艺，在所述Ge 籽晶层212上生长所述P型Ge层213；
步骤263、e3在160℃下，利用用化学气相沉积工艺，在所述P型Ge 层213上生长所述N型Ge层214；
步骤264、e4在275℃～325℃下，利用化学气相沉积，在所述N型Ge 层214上生长所述N型Si层215；
步骤265、e5利用LPCVD工艺，在所述N型Si层215上淀积所述第二隔离层216。
进一步地，Ge籽晶层212的厚度为40～50nm；
进一步地，P型Ge层213为p+Ge主体层，厚度为150～250nm。
进一步地，N型Ge层214为n+掺杂Ge层，掺杂浓度为3×1019cm-3，厚度为100nm。
进一步地，N型Si层215为n++掺杂Si层，掺杂浓度为1020cm-3，厚度为100nm。
进一步地，第二隔离层216厚度为10nm。
步骤27、请参考图2k～2l，刻蚀所述第二隔离层216、所述N型Si层 215、所述N型Ge层214以在所述光电区域21形成光源区域、光波导区域、光探测器区域；
具体地，步骤27包括：
步骤271、请参考图2k(a)～2k(b)，采用干法刻蚀工艺，通入HF，刻蚀所述第二隔离层216和所述N型Si层215直到N型Ge层214上，仅保留所述第二隔离层216和所述N型Si层215两侧矩形区域，形成光源区域和探测器区域；附图中的图2k(b)为图2k(a)对应的俯视图，以下类同。
需要说明的是，本发明的光源为PN发光二极管结构，第二衬底为 p型衬底，和P型Ge层共同作为p区，将衬底直接作为p区进行掺杂，无需单独增加p型层，使制备工艺简单。
步骤272、请参考图2l(a)～2l(b)，采用HF：HNO3：CH3COOH刻蚀液刻蚀所述光电区域21暴露部分直到Ge籽晶层212上，仅保留所述P型Ge 层213的中间部分，形成光波导区域2132。
进一步地，光波导区域2132为锥形过渡波导，锥形过渡波导结构包括中间的矩形结构和两侧的喇叭形结构。锥形过渡波导长度定义为任一侧喇叭形结构沿光传播方向的前后对应两边的距离。其中，锥形过渡波导的长度越长，其在传播方向的变化尺寸越小但是并不是线性增加，随着长度的增加，损耗减小就越来越少，因此对光的传输损耗影响也就越小。请参考图5和图6，图5为本发明实施提供的锥形过渡波导侧面不同形状时透射度拟合示意图；图6为本发明实施提供的不同波长的光透过锥形过渡波导的透射度拟合示意图；喇叭形结构的侧边可以为凹型、或者凸型，其中，凹型过渡波导增大传输损耗，凸型过渡波导在一定的过渡长度传输中有优势，在实际应用允许的情况下，尽量选取较长的过渡波长。锥形过渡波导长度L 取5μm～15μm，优选选择10μm。
步骤27后还可以包括如下步骤：
步骤273、请参考图2m(a)～2m(b)，在所述光源区域、所述光波导区域、所述光探测器区域之间形成第三隔离层217；
具体地，步骤273包括：通入SiH4和O2淀积20nm厚的SiO2第三隔离层217，然后利用干法刻蚀工艺刻蚀成图中所示，第三隔离层217对有源器件与无缘器件进行了隔离，而且起到一定的电隔离作用，防止两端光电器件器件产生寄生效应；
进一步地，请参考图7，图7为本发明实施提供的不同的第三隔离层厚度情况下光的透射度拟合示意图；第三隔离层217在不同厚度下的透射度见下图所示，本实施例中，第三隔离层217的厚度是指沿着光源、光波导、探测器的光路方向，第三隔离层217两对边的距离。其它结构的厚度均指衬底10到电极方向各结构的高度。其中，第三隔离层217的取值范围可以为20nm到60nm；由图中可以看出，波长越长受界面的影响越小；基本20nm 厚的第三隔离层217对光传输的影响基本与没有第三隔离层217时一致，对整个光传输影响很小基本可以忽略不计；当第三隔离层217逐渐加厚时，透射率逐渐减小，而且增加相同的越厚透射率却减小的更多。因此可以得出，第三隔离层217的厚度与透射度之间并不是线性关系，而是随着厚度的增加，透射度减小的更多。因为随着厚度的增加，第三隔离层217的散射损耗和反射都越来越大导致耦合损耗增大。波长在1.75μm左右时，无第三隔离层217和20nm厚的第三隔离层217的光发射器件与波导之间的耦合效率基本为84％～85％，而第三隔离层217厚度为50nm时的耦合效率基本为81％～82％，这说明第三隔离层217对光发射器件与波导之间的损耗影响还是不可忽略的。
步骤274、请参考图2n(a)～2n(b)，在所述光波导区域之上形成覆盖层 218；
请参考图8，图8为本发明实施提供的有覆盖层和无覆盖层情况下光的透射度拟合示意图。具体地，添加覆盖层218能够减小耦合损耗，这与光纤与器件耦合的情况基本一致,而且相对侧墙设计更能够减小损耗，因此添加覆盖层218很有必要。进一步地，所述覆盖层97的厚度刚好填满波导与两侧第三SiO2层96的高度差为最优，光耦合效率最高。
步骤275、请参考图2o(a)～2o(b)，在所述PMOS和NMOS上制备栅极 225和MOS电极224。
具体地，步骤275包括：
步骤2751、将整体器件转入低压化学气相淀积设备，在温度为 575℃～650℃，压强为0.2～1.0Torr的条件下，向该设备的工艺腔中通入纯硅烷或者含量为20％～30％的硅烷和氮气的混合气体，通过硅烷分解，在器件表面淀积多晶硅栅，淀积的多晶硅栅厚度为50～70nm；
步骤2752、利用电子束蒸发淀积70～90nm厚的铝，形成金属接触；利用刻蚀工艺刻选择性蚀掉指定区域的金属铝，形成MOS电极224。
步骤28、请参考图2q，在所述光波导上形成第一应变层219、所述PMOS 区域上形成第二应变层226；
步骤281、请参考图2p(a)～2p(b)，在340℃～360℃温度下，采用PECVD 工艺，在500mTorr压强下，施加150W低频功率源，通入流量比为2：1 的SiH4：NH3，在整个器件上淀积第一氮化硅层；
具体地，利用低频功率源引入高能粒子轰击，导致原子/离子结合或重新分布，即使得第一氮化硅层变得具有压缩性，发生伸张/膨胀，从而在第一氮化硅层中产生本征压应力。
步骤282、保留所述光波导上的所述第一应变层219和所述PMOS区域上的所述第二应变层226，刻蚀剩余所述第一氮化硅层。
请参考图3，图3为本发明实施例提供的波导在第一应变层下的应力受力示意图；波导包裹在第一应变层219内，在第一应变层219的作用下波导两侧受到压应力，禁带宽度增大；其中，压应力与禁带宽度的关系如下：
Fwg＝0.6+0.03×Eg-0.02×Eg2
其中，Fwg为波导在第一应变层219的作用下受到的压应力，Eg为波导的禁带宽度。
在其他工艺条件不变的情况下，反应温度越高，形成氮化硅薄膜压应力越大，且呈一定的线性关系。在其他工艺条件不变的情况下，反应压强越高，形成氮化硅薄膜压应力越小。在其他工艺条件不变的情况下，低频功率越大，形成氮化硅薄膜压应力越大。
其中，设Fwg为第一应变层219使所述波导结构中产生的压应力大小，则Fwg和第一温度Tp的关系满足：
Fwg＝-1.0×Twg-463.6
其中，Fwg的单位为Pa，Twg的单位为摄氏度。
优选地，第一温度的取值范围为340℃～360℃。
具体地，在其他工艺条件不变的情况下，第一压强越高，第一应变层 219使所述波导结构中产生的压应力越小。
其中，压应力Fwg大小和第一压强Pwg的关系满足：
Fwg＝1.03×Pwg-1365.5
其中，Pwg的单位为mTorr。
优选地，第一压强的取值为500mTorr。
具体地，第一功率为低频功率，在其他工艺条件不变的情况下，第一功率越大，第一应变层219使所述波导结构中产生的压应力越大。
其中，压应力Fwg大小和第一功率Rwg的关系满足：
Fwg＝0.7×Rwg-813.4
其中，Rwg的单位为W。
优选地，第一功率Rwg的大小为150W。
具体地，在其他工艺条件不变的情况下，硅烷SiH4和氨气NH3的气体流量比X与压应力的关系如下：
Fwg＝265.4×Xwg 2-168×Xwg-560
优选地，Xwg为2。
具体地，第二应变层226包裹PMOS的栅极225和MOS电极224，通过在MOS栅上面施加疏松的SiN膜，由于SiN膜与沟道中间还有一层栅，所以SiN膜的应力不能直接作用到沟道，通过拉伸源极和漏极，使沟道区压缩沿沟道方向来提供张压应力。
步骤29、请参考图2q(a)～2q(b)，在所述探测器上形成第三应变层2110、所述NMOS区域上形成第四应变层227以完成所述硅基光互连系统的制备。
步骤291、在240℃～280℃下，采用PECVD工艺，在1500mTorr的压强下，施加200W的射频功率，通入流量比为0.75：1的SiH4：NH3，在整个器件上淀积第二氮化硅层；
步骤292、保留所述探测器上的所述第三应变层2110和所述NMOS区域上的所述第四应变层227，刻蚀剩余所述第二氮化硅层。
探测器部分包裹一层10～20nm厚的第三应变层2110，使该膜具有很好的一致性，第三应变层2110为张应力膜。
请参考图4，图4为本发明实施例提供的探测器在第三应变层下的应力受力示意图；第三应变层2110为张应力膜，探测器包裹在第三应变层2110，在张应力膜的作用下，探测器两侧收到张应力，禁带宽度减小。
其中，张应力与禁带宽度的关系如下：
Fts＝0.6-0.1×Eg
其中，Fts为探测器在第三应变层2110的作用下受到的张应力，Eg为探测器的禁带宽度。
具体地，其他工艺条件不变的情况下，反应温度越高，形成第三应变层2110使所述探测器结构中产生的张应力越大，且呈一定的线性关系。
其中，设Fts为第三应变层2110使所述探测器结构中产生的张应力大小，则Fts和第二温度Tts的关系满足：
Fts＝1.2×Tts-34.1
其中，Fts的单位为Pa，Tts的单位为摄氏度。
优选地，第二温度的取值范围为240℃～280℃。
具体地，在其他工艺条件不变的情况下，第二压强越高，第三应变层 2110使所述探测器结构中产生的张应力越大。
其中，张应力Fts大小和第二压强Pts的关系满足：
Fts＝0.3×Pts-28.5
其中，Pts的单位为mTorr。
优选地，第二压强的取值为500mTorr。
具体地，第二功率为射频功率，在其他工艺条件不变的情况下，第二功率越大，第三应变层2110使所述探测器结构中产生的张应力越大。
其中，张应力Fts大小和第二功率Rts的关系满足：
Fts＝0.7×Rts-813.4
其中，Rts的单位为W。
具体地，第四应变层227包裹NMOS的栅极225和MOS电极224，通过在MOS栅上面施加致密的SiN膜，由于SiN膜与沟道中间还有一层栅，所以SiN膜的应力不能直接作用到沟道，通过压缩源极和漏极，使沟道区扩张沿沟道方向来提供张应力。
步骤30、请参考图2r(a)～2r(b)，利用电子束蒸发淀积10～20nm厚的铝，形成金属接触，利用刻蚀工艺刻选择性蚀掉指定区域的金属Al，在光互连系统表面的光电区域21和CMOS区域22形成光互连系统电极，其中，2r(b) 为2r(a)对应的俯视图。
本发明的有益效果：
1、本发明的硅基光互连系统制备工艺采用一套工艺制备硅基单片光电集成器件，集成了光电器件和CMOS器件，工艺简单且兼容性高；
2、本发明的硅基光互连系统制备工艺通过应变层对光电器件的光源、波导、探测器进行带隙调节，使硅基光互连系统满足实现条件。
3、本发明的光电器件的光源、波导、探测器采用p型硅衬底作为第二衬底为公用衬底，制备工艺简单。
实施例三
本实施例提供了一种硅基光互连系统，所述硅基光互连系统采用如上述任一项实施例所述的制备方法制备而成。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种硅基光互连系统的制备方法，其特征在于，包括如下步骤：
步骤a、依次制备第硅一衬底和位于所述第一硅衬底上的硅外延层；
步骤b、刻蚀所述硅外延层形成光电区域和CMOS区域；
步骤c、在所述硅外延层上和所述第一硅衬底上形成第一隔离层；
步骤d、在所述CMOS区域依次制备PMOS和NMOS；
步骤e、对所述光电区域的第一隔离层和所述硅外延层进行刻蚀形成第二硅衬底；
步骤f、在所述第二硅衬底上依次淀积形成Ge籽晶层、P型Ge层、N型Ge层、N型Si层、第二隔离层；
步骤g、刻蚀所述第二隔离层、所述N型Si层、所述N型Ge层以在所述光电区域形成光源区域、光波导区域、光探测器区域；
步骤h、在所述光波导上形成第一应变层、所述PMOS区域上形成第二应变层；
步骤i、在所述探测器上形成第三应变层、所述NMOS区域上形成第四应变层以完成所述硅基光互连系统的制备。
2.根据权利要求1所述的制备方法，其特征在于，步骤a包括：
步骤a1、选取第一硅衬底；
步骤a2、在所述第一硅衬底上形成所述硅外延层；
步骤a3、对所述硅外延层进行P型杂质掺杂，掺杂浓度为1016cm-3。
3.根据权利要求1所述的制备方法，其特征在于，步骤b包括：
步骤b1、采用干法刻蚀工艺，在所述硅外延层上刻蚀第一隔离槽形成相互隔离的所述光电区域和所述CMOS区域；
步骤b2、采用干法刻蚀工艺，在所述CMOS区域上刻蚀第二隔离槽，所述第二隔离槽刻蚀到所述硅外延层结构中部，形成PMOS区域和NMOS区域。
4.根据权利要求1所述的制备方法，其特征在于，步骤d包括：
步骤d1、遮挡光电区域和PMOS区域，对所述NMOS区域进行高能磷离子注入形成n阱；
步骤d2、遮挡所述光电区域、所述PMOS区域、所述NMOS区域的栅极，对所述NMOS区域进行硼离子注入，形成PMOS的漏极和源极；
步骤d3、遮挡所述光电区域、所述NMOS区域、所述PMOS区域的栅极，对所述PMOS区域进行磷离子注入，形成NMOS的漏极和源极；
步骤d4、将整个器件进行高温退火。
5.根据权利要求1所述的制备方法，其特征在于，步骤f包括：
步骤e1、在275℃～325℃温度下，利用CVD工艺，在所述第二硅衬底上生长所述Ge籽晶层；
步骤e2、在500℃～600℃温度下，利用CVD工艺，在所述Ge籽晶层上生长所述P型Ge层；
步骤e3、在160℃下，利用用化学气相沉积工艺，在所述P型Ge层上生长所述N型Ge层；
步骤e4、在275℃～325℃下，利用化学气相沉积，在所述N型Ge层上生长所述N型Si层；
步骤e5、利用LPCVD工艺，在所述N型Si层上淀积所述第二隔离层。
6.根据权利要求1所述的制备方法，其特征在于，步骤g包括：
步骤g1、采用干法刻蚀工艺，通入HF，刻蚀所述第二隔离层和所述N型Si层直到N型Ge层上，仅保留所述第二隔离层和所述N型Si层两侧矩形区域，形成光源区域和探测器区域；
步骤g2、采用HF：HNO3：CH3COOH刻蚀液刻蚀所述光电区域暴露部分直到Ge籽晶层上，仅保留所述P型Ge层的中间部分，形成光波导区域。
7.根据权利要求6所述的制备方法，其特征在于，步骤g之后还包括：
在所述光源区域、所述光波导区域、所述光探测器区域之间形成第二隔离层。
8.根据权利要求1所述的制备方法，其特征在于，步骤h包括：
步骤h1、在340℃～360℃温度下，采用PECVD工艺，在500mTorr压强下，施加150W低频功率源，通入流量比为2：1的SiH4：NH3，在整个器件上淀积第一氮化硅层；
步骤h2、保留所述光波导上的所述第一应变层和所述PMOS区域上的所述第二应变层，刻蚀剩余所述第一氮化硅层。
9.根据权利要求1所述的制备方法，其特征在于，步骤i包括：
步骤i1、在240℃～280℃下，采用PECVD工艺，在1500mTorr的压强下，施加200W的射频功率，通入流量比为0.75：1的SiH4：NH3，在整个器件上淀积第二氮化硅层；
步骤i2、保留所述探测器上的所述第三应变层和所述NMOS区域上的所述第四应变层，刻蚀剩余所述第二氮化硅层。
10.一种硅基光互连系统，其特征在于，所述硅基光互连系统采用如权利要求1～9任一项所述的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811563010.0A CN111354748A (zh) | 2018-12-20 | 2018-12-20 | 硅基光互连系统及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811563010.0A CN111354748A (zh) | 2018-12-20 | 2018-12-20 | 硅基光互连系统及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111354748A true CN111354748A (zh) | 2020-06-30 |
Family
ID=71193752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811563010.0A Withdrawn CN111354748A (zh) | 2018-12-20 | 2018-12-20 | 硅基光互连系统及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111354748A (zh) |
-
2018
- 2018-12-20 CN CN201811563010.0A patent/CN111354748A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9653639B2 (en) | Laser using locally strained germanium on silicon for opto-electronic applications | |
| JP5917978B2 (ja) | 半導体装置及びその製造方法 | |
| JP6091273B2 (ja) | 半導体装置とその製造方法 | |
| CN105122469B (zh) | 半导体受光元件及其制造方法 | |
| US9029686B2 (en) | Strain-enhanced silicon photon-to-electron conversion devices | |
| US20230282758A1 (en) | Laterally structured avalanche photodetector and manufacturing method therefor | |
| US5818322A (en) | Silicon photosensitive element | |
| US20220350090A1 (en) | Photodetector with resonant waveguide structure | |
| JP2015046429A (ja) | 受光素子およびその製造方法 | |
| JP2014183194A (ja) | 半導体装置の製造方法 | |
| US7276406B2 (en) | Transistor structure with dual trench for optimized stress effect and method therefor | |
| JP4517144B2 (ja) | Ｍｏｓ電界効果トランジスタ型量子ドット発光素子の製造方法 | |
| CN111430499A (zh) | 光电集成器件及其制备方法 | |
| CN111354748A (zh) | 硅基光互连系统及其制备方法 | |
| CN111352185A (zh) | 硅基光互连系统 | |
| JP2000223690A (ja) | 量子細線の製造方法および半導体素子 | |
| CN111430399A (zh) | 一种基于应变的光集成器件及其制备方法 | |
| CN111354822A (zh) | 单片同层光电结构 | |
| CN111354824A (zh) | 单片同层光电结构及其制备方法 | |
| CN111354829A (zh) | 光电集成电路及其制备方法 | |
| CN111354823A (zh) | 光电集成半导体器件及芯片 | |
| CN111354818A (zh) | 光电集成半导体器件及其制备工艺 | |
| CN111430398A (zh) | 一种基于应变的光集成器件结构 | |
| CN111354819A (zh) | 一种光电集成器件及其制备方法 | |
| CN111354826A (zh) | 一种Si基改性Ge单片同层光电集成器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200630 |
|
| WW01 | Invention patent application withdrawn after publication |