JP3836026B2 - フォトダイオード - Google Patents
フォトダイオード Download PDFInfo
- Publication number
- JP3836026B2 JP3836026B2 JP2001522591A JP2001522591A JP3836026B2 JP 3836026 B2 JP3836026 B2 JP 3836026B2 JP 2001522591 A JP2001522591 A JP 2001522591A JP 2001522591 A JP2001522591 A JP 2001522591A JP 3836026 B2 JP3836026 B2 JP 3836026B2
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- zone
- depression
- semiconductor substrate
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims 1
- 230000000630 rising effect Effects 0.000 claims 1
- 239000012212 insulator Substances 0.000 description 10
- 230000010354 integration Effects 0.000 description 9
- 230000005669 field effect Effects 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 238000004377 microelectronic Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000005693 optoelectronics Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Element Separation (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、請求項１の前提構成によるフォトダイオードに関するものである。
【０００１】
マイクロ電子工学では、トランジスター、ダイオード、およびキャパシタ等の電子機能ユニットが半導体基板に集積された集積半導体回路のような純粋な電子構造の他に、このような電子機能ユニットと光学素子とを組み合わせることも一般的となっている。ここでは、最新の半導体技術によって、フォトダイオードの形状のフォトセンサーと、例えば増幅器のような電子システムを有する光波導体とを、一体式構造で集積することが可能となる。また、このような集積は、例えば、ＭＯＳ技術で実施されている。この技術では、フォトダイオードの形状のフォトセンサーおよび光波導体の製造は、電子増幅器機能ユニットの製造と互換性がある。
【０００２】
上記したようなタイプの光電子光学的マイクロ電子構造は、基本的には、「マイクロ電子工学技術」１９９１年１５巻２８９頁〜２９２頁から周知である。この文献では、ＮＭＯＳトランジスターおよびＰＭＯＳトランジスター、ならびにフォトダイオードを有するＣＭＯＳ技術における集積構造に基づいて、一体式構造集積の技術が説明されている。
【０００３】
図１に、周知のフォトダイオードの基本構造を示す。シリコン基板１０は、弱くドーピングされた、任意の電導性タイプ（例えばｐ電導性タイプ）の基板である。この基板１０では、上述のＭＯＳトランジスターのような電子機能ユニット（図示せず）に対する絶縁のために、トレンチ絶縁１１，１２が設けられている。これらトレンチ絶縁物１１，１２は、酸化シリコンを有するいわゆるＳＴＩ領域（皿状トレンチ絶縁物）である。トレンチ絶縁物１１，１２の間の領域には、ゾーン１３ならびにゾーン１４がある。ゾーン１３は、任意の電導性タイプ、つまり、例えばｐ電導性タイプであり、ゾーン１４は、逆の電導性タイプ、つまり、例えばｎ電導性タイプである。これらのゾーンは、基板１０のドーピング濃度と比較して、高いドーピング濃度を有している。基板のドーピングに関する上記した「弱いドーピング」という表現は、つまり、ゾーン１３，１４のドーピング濃度と比較して低いドーピング濃度であることを意味する。従って、ゾーン１３，１４の間には、弱くドープされたゾーン１５がある。このゾーン１５は、実際的に、本質的なゾーン（intrinsische Zone）とも呼ぶことができる。従来のように、低いドーピング濃度をマイナスで、高いドーピング濃度をプラスで示す場合、上記に例としてあげた基板１０ならびにゾーン１３，１４の電導性タイプでは、光電子工学的に活性なダイオード部分は、連続ゾーン、すなわち、ｐ＋（ゾーン１３）、ｐ−（ゾーン１５）、ならびにｎ＋（ゾーン１４）を有することとなる。
【０００４】
トレンチ絶縁物１１，１２、およびゾーン１３，１４，１５を有する基板の上に、光波導体１６が設けられている。この光波導体１６は、例えば窒化シリコン／酸化シリコンから構成される。この光波導体１６を流れる、矢印１７で図示した光波から、漏波カプラーを介して、光電子工学的に活性なダイオード部分に光が連結される。図１において、光波導体１６からゾーン１５への光連結を矢印１８で示す。なお、当然、ゾーン１３，１４を経由して連結される光もあるが、特に示していない。連結された光は、ゾーン１５で荷電キャリアを生成し、この荷電キャリアが、ゾーン１５側でダイオードフォト電流を生成する。
【０００５】
上述した形状のフォトダイオードは、ラテラルもしくはプレーナ形ダイオードである。このとき、良い発光量、つまり大きなフォト電流を実現できるよう、光電子工学的に活性なダイオード部分の表面は、側面方向に見られるように、できる限り大きくなければならない。このことは、しかし、集積回路システム中のこのような平坦なフォトダイオードが、大きなチップ面を必要とすることを意味しているため、集積密度を減少させてしまう。大規模集積システムでは、小型構造化への傾向がますます進んでおり、例えば、ＭＯＳトランジスターのチャネル長はより一層小さくなっている。このように得られたチップ面も、プレーナ形フォトダイオードを用いることによって、少なくとも部分的には再び無駄となる。この点は、経済的にも特に不利である。なぜなら、チップ面は、大変重要なコスト要因だからである。
【０００６】
独国特許公開２６２４４３６Ａ１（ＤＥ２６２４４３６Ａ１）で示されるフォトダイオード構造では、光の連結を改善するため、基板から突き出るメサ形状の構造が用いられている。メサ中の垂直部材に光が連結されるので、結合度は増加する。また、このメサは、エピタキシャル層に形成される。なお、同様のフォトダイオード構造が、独国特許３９２０２１９Ｃ２（ＤＥ３９２０１２９Ｃ２）に示されている。
【０００７】
本発明の目的は、所定の発光量に関して、チップ表面を節約するフォトダイオード構造、特に、より小さなチャネル長を有するトランジスター構造のためのＭＯＳ技術に適応されるトランジスター構造を提供することにある。
【０００８】
この目的は、請求項１の特徴部分による処置によって解決される。
【０００９】
また、上記の構造に関する本発明の基本概念の発展形は、従属請求項に基づいている。
【００１０】
以下に、図面に応じた実施形態の説明に基づき、本発明を詳細に説明する。
なお、図１は、上述した周知のフォトダイオードの構造を示す図である。また、図２Ａは、垂直フォトダイオードにおける第１実施形態の断面図である。また、図２Ｂは、図２Ａに示した垂直フォトダイオードのレイアウトの一部を示す図である。また、図３は、垂直フォトダイオードにおける第２実施形態の断面図である。また、図４は、垂直電界効果トランジスターの実施形態を示す図であり、これらのようなトランジスターと垂直フォトダイオードとを有する光電子工学的マイクロ電子構造の製造に関する可能性を説明する図である。
【００１１】
実施形態の詳細な説明の前に、図面の図は、単に図式的描写であることを指摘する。図面を簡易化するため、例えば、実際の大きさの比率、または、絶縁層またはドープされたゾーンの製造において生じる辺の湾曲などは考慮されていない。
【００１２】
図２Ａに示すように、任意の電導性タイプ（好ましくはｎ電導性タイプ）の領域２１が、窪み（Wanne）によってシリコン基板２０に形成されている。また、電界効果トランジスターのような更なる機能ユニットが、マイクロ電子構造に設けられている。さらに、この機能ユニットに対する絶縁のため、基板２０には、トレンチ絶縁物２２，２３が、ＳＴＩ領域の形態で設けられている。さらに、基板２０におけるトレンチ絶縁物２２，２３の内側には、ゾーン２４，２５がある。任意の電導性タイプであるゾーン２４，２５は、窪み領域２１のドーピング濃度に対して高いドーピング濃度を有している。窪み領域２１がｎ電導性タイプであることから考えると、これらのゾーンはｎ＋電導性タイプである。
【００１３】
垂直フォトダイオードの構造にとって、メサ２６の構造は重要である。メサ２６は、基板２０から形成され、その上に垂直に立っているため、窪み領域２１と同じドーピング濃度で、同じ電導性タイプである。このメサの中で、窪み領域２１に面していない側面上に、ゾーン２７が設けられている。このゾーン２７は、窪み領域とは逆の電導性タイプに設定されており、さらに、比較的に高いドーピング濃度であることが好ましい。窪み領域２１がｎ電導性タイプであることを再び考慮すると、ゾーン２７はｐ＋電導性タイプである。
【００１４】
これまでに述べた実施形態では、光電子工学的に有効なダイオード部分は、ゾーン２４，２５（１つの統合されたソーンでもよい）、ゾーン２７の下のメサ２６のゾーン、ならびにゾーン２７によって形成されている。窪み領域２１を本質的領域と仮定すると、ピンダイオード構造が考えられる。
【００１５】
実施形態の改良形として、ｐ＋ゾーン２７の替わりに、シリコン層を使用してもよい。このことにより、ショットキーダイオード構造を得られる。
【００１６】
どちらの場合にも、ゾーンもしくは層２７によって、１つの空乏層（Speerschicht）が形成される。
【００１７】
メサ２６は、光波導体２８によって取り囲まれている。光波導体２８は、上記したように、窒化シリコン／酸化シリコンから形成できる。この光波導体２８は、基板２０の上、好ましくは光学的なコーティング（Verguetung）層３２の上で、酸化物（oxid）の上にある。ゾーン２７下のメサ２６のゾーン領域における光電子工学的に活性なダイオード部分に対する、光波導体２８からの光の連結を、矢印３３によって示す。
【００１８】
フォトダイオード構造は、ゾーン２７とゾーン２４もしくは２５との電気的接触２９，３０によって完成される。最後に、酸化物および／または窒化物からなる、一点鎖線で示した不活性部（Passivierung）３１が設けられる。
【００１９】
上記した形状のフォトダイオードにおいて、直立のメサ、従って、垂直に立っている光電子工学的に活性なダイオード部分は、光波導体により取り囲まれていることが発明の要点である。つまり、光波導体は、メサに対しても、光電子工学的に活性なダイオード部分に対しても平行に延びている。これにより、メサの垂直な側壁を経由して、光電子工学的に活性なダイオード部分に光が連結される。このことにより、比較的小さなメサの基本面に、側面の方向に大きな光連結面を形成できる。小さな基本面であるため、図１に示した周知の平坦化構造に対して、より大きい発光量、従ってより大きなフォト電流を得られる。さらに、メサの縦延長方向に対して平行に延びている光波導体によって、光電子工学的に活性なダイオード部分に対する望ましい大きな光結合を、基板を介する望ましくない光連結から分離できる。
【００２０】
図２Ｂに示したレイアウト描写に応じた、光波導体２８およびメサ２６の閉環状構造では、発光量がさらに高まる。なぜなら、いったん反射された光の部分が、後で吸収されるからである。図２Ｂにおいて、多数の入射光を意味している矢印３３により、この現象を図式的に示す。
【００２１】
図３に示した垂直フォトダイオードの実施形態（図２Ａ，２Ｂにおける同じ部材を、同じ符号で示す）では、図２Ａ，２Ｂに示した実施形態と同様に、基板２０は、窪み領域２１、トレンチ絶縁物２２，２３、およびメサ２６を備えている。この実施形態で図２Ａ・２Ｂと異なる点は、互いに異なる電導性タイプを示す高ドープされた２つのゾーン４４，４５が設けられており、これらのゾーンが、メサ２６の下の窪み領域２１からその縁に沿って延びていることである。ここでも、窪み領域２１がｎ電導性タイプであると、例えば、ゾーン４４はｎ＋電導性タイプ、ゾーン４５はｐ＋電導性タイプである。この実施形態においても、メサ２６は、影付きで描写された光波導体４７によって、環状に取り囲まれていることが好ましい。この光波導体４７から、同様に、メサ２６の垂直な側壁を経由して光が連結される。これを矢印５２で示す。これにより、図２Ａ，２Ｂに示した実施形態に基づいて説明した有利な効果が同様に生じる。
【００２２】
図３に示したフォトダイオードは、ゾーン４４，４５ならびに一点鎖線で示された不活性部５１のための電気的接触４８，４９によって完成される。
【００２３】
上述の形態にかかる本発明のフォトダイオードは、従来の垂直電界効果トランジスターを有する集積回路に対する集積に好適である。このようなトランジスターを図４に示す。このトランジスターは、同様に窪み領域６１を備える基板６０の上に形成される。ｎチャネルトランジスターの場合、この窪み領域６１はｐ電導性タイプである。集積回路の他の機能ユニットに対する絶縁物は、トレンチ絶縁物６２，６３（ＳＴＩ領域）により形成されている。窪み領域６１には、隣接ゾーン６４が設けられている。このゾーン６４は、窪み領域６１の電導性タイプとは逆の電導性タイプを有し、比較的に高いドーピング濃度である。この窪み領域がｐ電導性タイプであると、ゾーン６４はｎ＋電導性タイプである。ゾーン６６は、メサ６５の、窪み領域６１に面していない側面上にある。窪み領域６１、ゾーン６４、ならびにメサ６５が上述した電導性タイプである場合、このゾーン６６は、ｎ＋電導性タイプである。トランジスターの構造は、スペーサー６７，接触６８，６９および一点鎖線で描写された不活性部７０によって完成される。スペーサー６７は、メサ基板に対して絶縁されているポリシリコンまたは非結晶シリコンである。また、接触６８，６９は、ゾーン６４，６６のためのものである。
【００２４】
なお、ｐチャネルトランジスターを形成するために、窪み領域６１、ゾーン６４、メサ６５およびゾーン６６の電導性タイプを、上記と反対にすることもできる。
【００２５】
図２Ａ，２Ｂ，３および４の比較から明らかな通り、本発明による垂直フォトダイオードの構造は、ＣＭＯＳプロセスに対する集積に特に適している。例えば、垂直構造のフォトダイオードおよび電界効果トランジスターを有する光電子工学的マイクロ電子構造の集積において、チップ上の光学伝送経路(optischen Uebertragungsstrecken)における受信部としてフォトダイオードを機能させる場合、電気的な接続と端子とに用いるメタライジング層の数を減少できる。さらに、例えば、スペーサー技術などの自己整合技術を使用することにより、リソグラフィーの最小幅より薄いスペーサーを用いることで、集積密度を高められる。
【００２６】
また、図４に示したメサ構造を有する垂直電界効果トランジスターの代わりに、環状もしくは板状のトランジスターを垂直フォトダイオードと共に集積する場合、電気的性質を「能動的に」改良できる。特に、寄生バイポーラ効果および短チャネル効果を回避できる。
【００２７】
本発明による光電子工学的マイクロ電子構造の集積における個々のプロセス工程は、従来の方法である。従って、特に、トレンチ絶縁物を製造するためのＳＴＩ工程において、窪みの埋め込み（Implantationen）、そして、場合によっては図２Ａに示したゾーン２７を形成するための追加の埋め込みの後に、メサの構造のための窒化物マスクを製造することは特別な意味がある。なぜなら、このメサの高さによって、電界効果トランジスターのチャネル長、ならびにフォトダイオードの透過するべき軌道領域の高さが決定されるからである。フォトダイオードの全面は、このメサの高さと、基板における側面方向の幅とによって決定される。ゲート酸化物、ゲートポリシリコンまたはメタルゲート材料については、従来のように成長もしくは析出させる。このとき、ポリシリコンゲートはマスクによって形成される。このマスクは、図２Ａ，２Ｂに示したフォトダイオードの側壁を保護するためにも使用できる。電界効果トランジスターのソース／ドレイン領域、ならびにフォトダイオードのドープ領域については、埋め込み技術（Implantationstechniken）によって製造する。図２Ａ，２Ｂ，および図３に示した層３２，５０のような酸化コーティング層は、場合によっては、別々に塗付されることもある。また、適切な屈折率を有する材料からなる光波導体を塗付し、マスクによって構造化する。最後に、不活性物質を塗付し、コンタクトホールのエッチング、シリコン化、およびメタライジングなどのプロセスを行う。なお、ショットキーダイオードの形成のために、図２Ａに示したドープされたゾーン２７の替わりにシリコン層を使用する場合には、シリコン化を行う。また、光電子工学材料としては、シリコンの他に、化合物半導体を用いることもできる。
【図面の簡単な説明】
【図１】 上述した周知のフォトダイオードの構造を示す図である。
【図２Ａ】 垂直フォトダイオードにおける第１実施形態の断面図である。
【図２Ｂ】 図２Ａに示した垂直フォトダイオードのレイアウトの一部を示す図である。
【図３】 垂直フォトダイオードにおける第２実施形態の断面図である。
【図４】 垂直電界効果トランジスターの実施形態を示す図であり、これらのようなトランジスターと垂直フォトダイオードとを有する光電子光学的マイクロ電子構造の製造に関する可能性を説明する図である。
【０００１】
マイクロ電子工学では、トランジスター、ダイオード、およびキャパシタ等の電子機能ユニットが半導体基板に集積された集積半導体回路のような純粋な電子構造の他に、このような電子機能ユニットと光学素子とを組み合わせることも一般的となっている。ここでは、最新の半導体技術によって、フォトダイオードの形状のフォトセンサーと、例えば増幅器のような電子システムを有する光波導体とを、一体式構造で集積することが可能となる。また、このような集積は、例えば、ＭＯＳ技術で実施されている。この技術では、フォトダイオードの形状のフォトセンサーおよび光波導体の製造は、電子増幅器機能ユニットの製造と互換性がある。
【０００２】
上記したようなタイプの光電子光学的マイクロ電子構造は、基本的には、「マイクロ電子工学技術」１９９１年１５巻２８９頁〜２９２頁から周知である。この文献では、ＮＭＯＳトランジスターおよびＰＭＯＳトランジスター、ならびにフォトダイオードを有するＣＭＯＳ技術における集積構造に基づいて、一体式構造集積の技術が説明されている。
【０００３】
図１に、周知のフォトダイオードの基本構造を示す。シリコン基板１０は、弱くドーピングされた、任意の電導性タイプ（例えばｐ電導性タイプ）の基板である。この基板１０では、上述のＭＯＳトランジスターのような電子機能ユニット（図示せず）に対する絶縁のために、トレンチ絶縁１１，１２が設けられている。これらトレンチ絶縁物１１，１２は、酸化シリコンを有するいわゆるＳＴＩ領域（皿状トレンチ絶縁物）である。トレンチ絶縁物１１，１２の間の領域には、ゾーン１３ならびにゾーン１４がある。ゾーン１３は、任意の電導性タイプ、つまり、例えばｐ電導性タイプであり、ゾーン１４は、逆の電導性タイプ、つまり、例えばｎ電導性タイプである。これらのゾーンは、基板１０のドーピング濃度と比較して、高いドーピング濃度を有している。基板のドーピングに関する上記した「弱いドーピング」という表現は、つまり、ゾーン１３，１４のドーピング濃度と比較して低いドーピング濃度であることを意味する。従って、ゾーン１３，１４の間には、弱くドープされたゾーン１５がある。このゾーン１５は、実際的に、本質的なゾーン（intrinsische Zone）とも呼ぶことができる。従来のように、低いドーピング濃度をマイナスで、高いドーピング濃度をプラスで示す場合、上記に例としてあげた基板１０ならびにゾーン１３，１４の電導性タイプでは、光電子工学的に活性なダイオード部分は、連続ゾーン、すなわち、ｐ＋（ゾーン１３）、ｐ−（ゾーン１５）、ならびにｎ＋（ゾーン１４）を有することとなる。
【０００４】
トレンチ絶縁物１１，１２、およびゾーン１３，１４，１５を有する基板の上に、光波導体１６が設けられている。この光波導体１６は、例えば窒化シリコン／酸化シリコンから構成される。この光波導体１６を流れる、矢印１７で図示した光波から、漏波カプラーを介して、光電子工学的に活性なダイオード部分に光が連結される。図１において、光波導体１６からゾーン１５への光連結を矢印１８で示す。なお、当然、ゾーン１３，１４を経由して連結される光もあるが、特に示していない。連結された光は、ゾーン１５で荷電キャリアを生成し、この荷電キャリアが、ゾーン１５側でダイオードフォト電流を生成する。
【０００５】
上述した形状のフォトダイオードは、ラテラルもしくはプレーナ形ダイオードである。このとき、良い発光量、つまり大きなフォト電流を実現できるよう、光電子工学的に活性なダイオード部分の表面は、側面方向に見られるように、できる限り大きくなければならない。このことは、しかし、集積回路システム中のこのような平坦なフォトダイオードが、大きなチップ面を必要とすることを意味しているため、集積密度を減少させてしまう。大規模集積システムでは、小型構造化への傾向がますます進んでおり、例えば、ＭＯＳトランジスターのチャネル長はより一層小さくなっている。このように得られたチップ面も、プレーナ形フォトダイオードを用いることによって、少なくとも部分的には再び無駄となる。この点は、経済的にも特に不利である。なぜなら、チップ面は、大変重要なコスト要因だからである。
【０００６】
独国特許公開２６２４４３６Ａ１（ＤＥ２６２４４３６Ａ１）で示されるフォトダイオード構造では、光の連結を改善するため、基板から突き出るメサ形状の構造が用いられている。メサ中の垂直部材に光が連結されるので、結合度は増加する。また、このメサは、エピタキシャル層に形成される。なお、同様のフォトダイオード構造が、独国特許３９２０２１９Ｃ２（ＤＥ３９２０１２９Ｃ２）に示されている。
【０００７】
本発明の目的は、所定の発光量に関して、チップ表面を節約するフォトダイオード構造、特に、より小さなチャネル長を有するトランジスター構造のためのＭＯＳ技術に適応されるトランジスター構造を提供することにある。
【０００８】
この目的は、請求項１の特徴部分による処置によって解決される。
【０００９】
また、上記の構造に関する本発明の基本概念の発展形は、従属請求項に基づいている。
【００１０】
以下に、図面に応じた実施形態の説明に基づき、本発明を詳細に説明する。
なお、図１は、上述した周知のフォトダイオードの構造を示す図である。また、図２Ａは、垂直フォトダイオードにおける第１実施形態の断面図である。また、図２Ｂは、図２Ａに示した垂直フォトダイオードのレイアウトの一部を示す図である。また、図３は、垂直フォトダイオードにおける第２実施形態の断面図である。また、図４は、垂直電界効果トランジスターの実施形態を示す図であり、これらのようなトランジスターと垂直フォトダイオードとを有する光電子工学的マイクロ電子構造の製造に関する可能性を説明する図である。
【００１１】
実施形態の詳細な説明の前に、図面の図は、単に図式的描写であることを指摘する。図面を簡易化するため、例えば、実際の大きさの比率、または、絶縁層またはドープされたゾーンの製造において生じる辺の湾曲などは考慮されていない。
【００１２】
図２Ａに示すように、任意の電導性タイプ（好ましくはｎ電導性タイプ）の領域２１が、窪み（Wanne）によってシリコン基板２０に形成されている。また、電界効果トランジスターのような更なる機能ユニットが、マイクロ電子構造に設けられている。さらに、この機能ユニットに対する絶縁のため、基板２０には、トレンチ絶縁物２２，２３が、ＳＴＩ領域の形態で設けられている。さらに、基板２０におけるトレンチ絶縁物２２，２３の内側には、ゾーン２４，２５がある。任意の電導性タイプであるゾーン２４，２５は、窪み領域２１のドーピング濃度に対して高いドーピング濃度を有している。窪み領域２１がｎ電導性タイプであることから考えると、これらのゾーンはｎ＋電導性タイプである。
【００１３】
垂直フォトダイオードの構造にとって、メサ２６の構造は重要である。メサ２６は、基板２０から形成され、その上に垂直に立っているため、窪み領域２１と同じドーピング濃度で、同じ電導性タイプである。このメサの中で、窪み領域２１に面していない側面上に、ゾーン２７が設けられている。このゾーン２７は、窪み領域とは逆の電導性タイプに設定されており、さらに、比較的に高いドーピング濃度であることが好ましい。窪み領域２１がｎ電導性タイプであることを再び考慮すると、ゾーン２７はｐ＋電導性タイプである。
【００１４】
これまでに述べた実施形態では、光電子工学的に有効なダイオード部分は、ゾーン２４，２５（１つの統合されたソーンでもよい）、ゾーン２７の下のメサ２６のゾーン、ならびにゾーン２７によって形成されている。窪み領域２１を本質的領域と仮定すると、ピンダイオード構造が考えられる。
【００１５】
実施形態の改良形として、ｐ＋ゾーン２７の替わりに、シリコン層を使用してもよい。このことにより、ショットキーダイオード構造を得られる。
【００１６】
どちらの場合にも、ゾーンもしくは層２７によって、１つの空乏層（Speerschicht）が形成される。
【００１７】
メサ２６は、光波導体２８によって取り囲まれている。光波導体２８は、上記したように、窒化シリコン／酸化シリコンから形成できる。この光波導体２８は、基板２０の上、好ましくは光学的なコーティング（Verguetung）層３２の上で、酸化物（oxid）の上にある。ゾーン２７下のメサ２６のゾーン領域における光電子工学的に活性なダイオード部分に対する、光波導体２８からの光の連結を、矢印３３によって示す。
【００１８】
フォトダイオード構造は、ゾーン２７とゾーン２４もしくは２５との電気的接触２９，３０によって完成される。最後に、酸化物および／または窒化物からなる、一点鎖線で示した不活性部（Passivierung）３１が設けられる。
【００１９】
上記した形状のフォトダイオードにおいて、直立のメサ、従って、垂直に立っている光電子工学的に活性なダイオード部分は、光波導体により取り囲まれていることが発明の要点である。つまり、光波導体は、メサに対しても、光電子工学的に活性なダイオード部分に対しても平行に延びている。これにより、メサの垂直な側壁を経由して、光電子工学的に活性なダイオード部分に光が連結される。このことにより、比較的小さなメサの基本面に、側面の方向に大きな光連結面を形成できる。小さな基本面であるため、図１に示した周知の平坦化構造に対して、より大きい発光量、従ってより大きなフォト電流を得られる。さらに、メサの縦延長方向に対して平行に延びている光波導体によって、光電子工学的に活性なダイオード部分に対する望ましい大きな光結合を、基板を介する望ましくない光連結から分離できる。
【００２０】
図２Ｂに示したレイアウト描写に応じた、光波導体２８およびメサ２６の閉環状構造では、発光量がさらに高まる。なぜなら、いったん反射された光の部分が、後で吸収されるからである。図２Ｂにおいて、多数の入射光を意味している矢印３３により、この現象を図式的に示す。
【００２１】
図３に示した垂直フォトダイオードの実施形態（図２Ａ，２Ｂにおける同じ部材を、同じ符号で示す）では、図２Ａ，２Ｂに示した実施形態と同様に、基板２０は、窪み領域２１、トレンチ絶縁物２２，２３、およびメサ２６を備えている。この実施形態で図２Ａ・２Ｂと異なる点は、互いに異なる電導性タイプを示す高ドープされた２つのゾーン４４，４５が設けられており、これらのゾーンが、メサ２６の下の窪み領域２１からその縁に沿って延びていることである。ここでも、窪み領域２１がｎ電導性タイプであると、例えば、ゾーン４４はｎ＋電導性タイプ、ゾーン４５はｐ＋電導性タイプである。この実施形態においても、メサ２６は、影付きで描写された光波導体４７によって、環状に取り囲まれていることが好ましい。この光波導体４７から、同様に、メサ２６の垂直な側壁を経由して光が連結される。これを矢印５２で示す。これにより、図２Ａ，２Ｂに示した実施形態に基づいて説明した有利な効果が同様に生じる。
【００２２】
図３に示したフォトダイオードは、ゾーン４４，４５ならびに一点鎖線で示された不活性部５１のための電気的接触４８，４９によって完成される。
【００２３】
上述の形態にかかる本発明のフォトダイオードは、従来の垂直電界効果トランジスターを有する集積回路に対する集積に好適である。このようなトランジスターを図４に示す。このトランジスターは、同様に窪み領域６１を備える基板６０の上に形成される。ｎチャネルトランジスターの場合、この窪み領域６１はｐ電導性タイプである。集積回路の他の機能ユニットに対する絶縁物は、トレンチ絶縁物６２，６３（ＳＴＩ領域）により形成されている。窪み領域６１には、隣接ゾーン６４が設けられている。このゾーン６４は、窪み領域６１の電導性タイプとは逆の電導性タイプを有し、比較的に高いドーピング濃度である。この窪み領域がｐ電導性タイプであると、ゾーン６４はｎ＋電導性タイプである。ゾーン６６は、メサ６５の、窪み領域６１に面していない側面上にある。窪み領域６１、ゾーン６４、ならびにメサ６５が上述した電導性タイプである場合、このゾーン６６は、ｎ＋電導性タイプである。トランジスターの構造は、スペーサー６７，接触６８，６９および一点鎖線で描写された不活性部７０によって完成される。スペーサー６７は、メサ基板に対して絶縁されているポリシリコンまたは非結晶シリコンである。また、接触６８，６９は、ゾーン６４，６６のためのものである。
【００２４】
なお、ｐチャネルトランジスターを形成するために、窪み領域６１、ゾーン６４、メサ６５およびゾーン６６の電導性タイプを、上記と反対にすることもできる。
【００２５】
図２Ａ，２Ｂ，３および４の比較から明らかな通り、本発明による垂直フォトダイオードの構造は、ＣＭＯＳプロセスに対する集積に特に適している。例えば、垂直構造のフォトダイオードおよび電界効果トランジスターを有する光電子工学的マイクロ電子構造の集積において、チップ上の光学伝送経路(optischen Uebertragungsstrecken)における受信部としてフォトダイオードを機能させる場合、電気的な接続と端子とに用いるメタライジング層の数を減少できる。さらに、例えば、スペーサー技術などの自己整合技術を使用することにより、リソグラフィーの最小幅より薄いスペーサーを用いることで、集積密度を高められる。
【００２６】
また、図４に示したメサ構造を有する垂直電界効果トランジスターの代わりに、環状もしくは板状のトランジスターを垂直フォトダイオードと共に集積する場合、電気的性質を「能動的に」改良できる。特に、寄生バイポーラ効果および短チャネル効果を回避できる。
【００２７】
本発明による光電子工学的マイクロ電子構造の集積における個々のプロセス工程は、従来の方法である。従って、特に、トレンチ絶縁物を製造するためのＳＴＩ工程において、窪みの埋め込み（Implantationen）、そして、場合によっては図２Ａに示したゾーン２７を形成するための追加の埋め込みの後に、メサの構造のための窒化物マスクを製造することは特別な意味がある。なぜなら、このメサの高さによって、電界効果トランジスターのチャネル長、ならびにフォトダイオードの透過するべき軌道領域の高さが決定されるからである。フォトダイオードの全面は、このメサの高さと、基板における側面方向の幅とによって決定される。ゲート酸化物、ゲートポリシリコンまたはメタルゲート材料については、従来のように成長もしくは析出させる。このとき、ポリシリコンゲートはマスクによって形成される。このマスクは、図２Ａ，２Ｂに示したフォトダイオードの側壁を保護するためにも使用できる。電界効果トランジスターのソース／ドレイン領域、ならびにフォトダイオードのドープ領域については、埋め込み技術（Implantationstechniken）によって製造する。図２Ａ，２Ｂ，および図３に示した層３２，５０のような酸化コーティング層は、場合によっては、別々に塗付されることもある。また、適切な屈折率を有する材料からなる光波導体を塗付し、マスクによって構造化する。最後に、不活性物質を塗付し、コンタクトホールのエッチング、シリコン化、およびメタライジングなどのプロセスを行う。なお、ショットキーダイオードの形成のために、図２Ａに示したドープされたゾーン２７の替わりにシリコン層を使用する場合には、シリコン化を行う。また、光電子工学材料としては、シリコンの他に、化合物半導体を用いることもできる。
【図面の簡単な説明】
【図１】 上述した周知のフォトダイオードの構造を示す図である。
【図２Ａ】 垂直フォトダイオードにおける第１実施形態の断面図である。
【図２Ｂ】 図２Ａに示した垂直フォトダイオードのレイアウトの一部を示す図である。
【図３】 垂直フォトダイオードにおける第２実施形態の断面図である。
【図４】 垂直電界効果トランジスターの実施形態を示す図であり、これらのようなトランジスターと垂直フォトダイオードとを有する光電子光学的マイクロ電子構造の製造に関する可能性を説明する図である。
Claims (6)
- 半導体基板（２０）と、
この半導体基板（２０）の中に形成され、ドープされた窪み（２１）と、
上記半導体基板（２０）から立ち上がっているメサ（２６）であって、上記窪み（２１）と同じ電導性タイプの部分（２６）を備えたメサ（２６）と、
空乏層を形成するドーピング領域（２４，２５，２６，２７；４４，４５，２６）によって構成されており、一部はメサ（２６）に、一部は半導体基板（２０）に形成された窪み（２１）の内側に配置されている光電子工学的に活性な部分と、
上記半導体基板に形成された窪み（２１）に配置された集積光波導体（２８，４７）であって、メサ（２６）を取り囲むことで、メサ（２６）の側壁および窪み（２１）の表面を経由させて、上記光電子工学的に活性なダイオード部分に光を連結させる集積光波導体（２８，４７）とを含むフォトダイオード。 - 上記の光電子工学的に活性なダイオード部分が、
上記半導体基板（２０）に面していないメサ（２６）の端部に配置され、窪み（２１）と逆の電導性タイプを生じるドーピングを有するゾーン（２７）と、
半導体基板の表面の窪み（２１）の内側に配置され、上記窪み（２１）と比較して同じ電導性タイプでより高いドーピング剤濃度であるゾーン（２４，２５）と、
上記メサの部分（２６）とを含んでいることを特徴とする請求項１に記載のフォトダイオード。 - 半導体基板（２０）に面していないメサの端部に配置された上記ゾーン（２７）が、シリコンから構成されていることを特徴とする請求項２に記載のフォトダイオード。
- 半導体基板（２０）に面していないメサの端部に配置された上記ゾーン（２７）が、窪み（２１）と比較して高いドーピング濃度であることを特徴とする請求項２に記載のフォトダイオード。
- 上記の光電子工学的に活性なダイオードの部分が、
上記窪み（２１）と同じ電導性タイプを生じるドーピングを有するとともに、窪み（２１）と比較して高いドーピング濃度である第１ゾーン（４４）と、
上記窪み（２１）と逆の電導性タイプを生じるドーピングを有するとともに、窪み（２１）と比較して高いドーピング濃度である第２ゾーン（４５）と、
上記メサの部分（２６）とを有し、
上記第１および第２ゾーン（４４，４５）が、上記メサ（２６）の側壁、ならびに半導体基板（２０）の中に形成された窪み（２１）の表面にそれぞれ配置されていることを特徴とする請求項１に記載のフォトダイオード。 - 上記光波導体（２８，４７）が、メサ（２６）を環状に取り囲んでいることを特徴とする請求項１〜５のいずれか１項に記載のフォトダイオード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19942692A DE19942692B4 (de) | 1999-09-07 | 1999-09-07 | Optoelektronische Mikroelektronikanordnung |
| PCT/DE2000/003073 WO2001018867A1 (de) | 1999-09-07 | 2000-09-06 | Optoelektronische mikroelektronikanordnung |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004500704A JP2004500704A (ja) | 2004-01-08 |
| JP2004500704A5 JP2004500704A5 (ja) | 2004-12-24 |
| JP3836026B2 true JP3836026B2 (ja) | 2006-10-18 |
Family
ID=7921097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001522591A Expired - Fee Related JP3836026B2 (ja) | 1999-09-07 | 2000-09-06 | フォトダイオード |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6553157B2 (ja) |
| JP (1) | JP3836026B2 (ja) |
| KR (1) | KR100443685B1 (ja) |
| DE (1) | DE19942692B4 (ja) |
| WO (1) | WO2001018867A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2365499C (en) | 2000-12-26 | 2011-02-15 | National Research Council Of Canada | High speed and high efficiency si-based photodetectors using waveguides formed with silicides for near ir applications |
| DE10123363A1 (de) * | 2001-05-14 | 2002-11-28 | Infineon Technologies Ag | Über einem Substrat angeordnete Struktur einer integrierten Schaltungsanordnung |
| US7010208B1 (en) * | 2002-06-24 | 2006-03-07 | Luxtera, Inc. | CMOS process silicon waveguides |
| JP4227513B2 (ja) * | 2003-12-26 | 2009-02-18 | 浜松ホトニクス株式会社 | 半導体受光素子 |
| US8682116B2 (en) | 2007-08-08 | 2014-03-25 | Infineon Technologies Ag | Integrated circuit including non-planar structure and waveguide |
| KR101419802B1 (ko) * | 2010-09-09 | 2014-07-17 | 한국전자통신연구원 | 광전 소자 및 그를 구비한 마흐-젠더 광변조기 |
| US10666353B1 (en) * | 2018-11-20 | 2020-05-26 | Juniper Networks, Inc. | Normal incidence photodetector with self-test functionality |
| US10739622B2 (en) | 2018-12-28 | 2020-08-11 | Juniper Networks, Inc. | Integrated optoelectronic device with heater |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2624436C2 (de) * | 1976-06-01 | 1982-11-04 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Lichtwellenleiter mit integriertem Detektorelement |
| US4744623A (en) * | 1985-10-16 | 1988-05-17 | The Trustees Of Columbia University In The City Of New York | Integrated fiber optic coupler for VHSIC/VLSI interconnects |
| DE3920219A1 (de) * | 1989-06-21 | 1991-01-10 | Licentia Gmbh | Betrieb eines optischen detektors bzw. optischer detektor geeignet fuer diesen betrieb |
| US4970386A (en) * | 1989-06-22 | 1990-11-13 | Westinghouse Electric Corp. | Vertical FET high speed optical sensor |
| JP2910696B2 (ja) * | 1996-09-20 | 1999-06-23 | 日本電気株式会社 | 半導体光検出器 |
| US6387720B1 (en) * | 1999-12-14 | 2002-05-14 | Phillips Electronics North America Corporation | Waveguide structures integrated with standard CMOS circuitry and methods for making the same |
| US6392257B1 (en) * | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
-
1999
- 1999-09-07 DE DE19942692A patent/DE19942692B4/de not_active Expired - Fee Related
-
2000
- 2000-09-06 JP JP2001522591A patent/JP3836026B2/ja not_active Expired - Fee Related
- 2000-09-06 KR KR10-2002-7003057A patent/KR100443685B1/ko not_active IP Right Cessation
- 2000-09-06 WO PCT/DE2000/003073 patent/WO2001018867A1/de active IP Right Grant
-
2002
- 2002-03-07 US US10/093,320 patent/US6553157B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100443685B1 (ko) | 2004-08-09 |
| DE19942692B4 (de) | 2007-04-12 |
| KR20020030105A (ko) | 2002-04-22 |
| WO2001018867A1 (de) | 2001-03-15 |
| US6553157B2 (en) | 2003-04-22 |
| US20020110329A1 (en) | 2002-08-15 |
| JP2004500704A (ja) | 2004-01-08 |
| DE19942692A1 (de) | 2001-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737472A (en) | Process for the simultaneous production of self-aligned bipolar transistors and complementary MOS transistors on a common silicon substrate | |
| US6323525B1 (en) | MISFET semiconductor device having relative impurity concentration levels between layers | |
| KR20040008912A (ko) | 이미지센서의 하이브리드 소자분리 방법 | |
| US6956255B2 (en) | Semiconductor device and drive circuit using the semiconductor devices | |
| US5488251A (en) | Semiconductor device and process for producing the same | |
| KR20020034870A (ko) | 기판 커패시턴스가 감소된 집적 회로 | |
| JP3836026B2 (ja) | フォトダイオード | |
| EP1191583A2 (en) | Low voltage transistor | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| US20070254398A1 (en) | Method of manufacturing semiconductor device | |
| US6429056B1 (en) | Dynamic threshold voltage devices with low gate to substrate resistance | |
| JPH10335484A (ja) | 半導体装置の製造方法 | |
| US5717227A (en) | Bipolar junction transistors having insulated gate electrodes | |
| US20020009842A1 (en) | High-voltage device and method for manufacturing high-voltage device | |
| WO2022215360A1 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| KR100520466B1 (ko) | 이미지센서 및 그 제조방법 | |
| JP2003224252A (ja) | 光半導体集積回路装置 | |
| JPS61258471A (ja) | 半導体集積回路装置 | |
| KR100273687B1 (ko) | 바이폴라트랜지스터및그제조방법 | |
| JPH11307544A (ja) | バイポーラトランジスタ及び半導体集積回路装置 | |
| US20040084723A1 (en) | Semiconductor device having complementary mos transistor | |
| KR100381015B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0128022B1 (ko) | 에스·오·아이(soi) 기판을 갖는 동종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| JPH1041483A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060316 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060725 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |