JP2002231952A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP2002231952A
JP2002231952A JP2001022386A JP2001022386A JP2002231952A JP 2002231952 A JP2002231952 A JP 2002231952A JP 2001022386 A JP2001022386 A JP 2001022386A JP 2001022386 A JP2001022386 A JP 2001022386A JP 2002231952 A JP2002231952 A JP 2002231952A
Authority
JP
Japan
Prior art keywords
film
region
semiconductor device
impurity
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001022386A
Other languages
English (en)
Other versions
JP2002231952A5 (ja
JP4939690B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Osamu Nakamura
理 中村
Takashi Hamada
崇 浜田
Tomohito Murakami
智史 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001022386A priority Critical patent/JP4939690B2/ja
Priority to US10/058,158 priority patent/US6713323B2/en
Publication of JP2002231952A publication Critical patent/JP2002231952A/ja
Publication of JP2002231952A5 publication Critical patent/JP2002231952A5/ja
Application granted granted Critical
Publication of JP4939690B2 publication Critical patent/JP4939690B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 高温（６００℃以上）の加熱処理回数を低減
し、さらなる低温プロセス（６００℃以下）を実現する
とともに、工程簡略化及びスループットの向上を実現す
ることを課題とする。 【解決手段】本発明は結晶構造を有する半導体膜へマス
ク１７を用いて希ガス元素（希ガスとも呼ばれる）を添
加した不純物領域１８を形成し、半導体膜に含まれる金
属元素を加熱処理により前記不純物領域１８に偏析させ
るゲッタリングを行った後、前記不純物領域１８をソー
ス領域またはドレイン領域とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はゲッタリング技術を
用いた半導体装置の作製方法及び、当該作製方法により
得られる半導体装置に関する。特に本発明は、半導体膜
の結晶化において触媒作用のある金属元素を添加して作
製される結晶質半導体膜を用いた半導体装置の作製方法
並びに半導体装置に関する。
【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。
【０００３】
【従来の技術】結晶構造を有する半導体膜（以下、結晶
質半導体膜という）を用いた代表的な半導体素子として
薄膜トランジスタ（以下、ＴＦＴと記す）が知られてい
る。ＴＦＴはガラスなどの絶縁基板上に集積回路を形成
する技術として注目され、駆動回路一体型液晶表示装置
などが実用化されつつある。従来からの技術において、
結晶質半導体膜は、プラズマＣＶＤ法や減圧ＣＶＤ法で
堆積した非晶質半導体膜を、加熱処理やレーザーアニー
ル法（レーザー光の照射により半導体膜を結晶化させる
技術）により作製されている。
【０００４】こうして作製される結晶質半導体膜は多数
の結晶粒の集合体であり、その結晶方位は任意な方向に
配向して制御不能であるため、ＴＦＴの特性を制限する
要因となっている。このような問題点に対し、特開平７
−１８３５４０号公報で開示される技術は、ニッケルな
ど半導体膜の結晶化に対し触媒作用のある金属元素を添
加して結晶質半導体膜を作製するものであり、結晶化に
必要とする加熱温度を低下させる効果ばかりでなく、結
晶方位の配向性を単一方向に高めることが可能である。
このような結晶質半導体膜でＴＦＴを形成すると、電界
効果移動度の向上のみでなく、サブスレッショルド係数
（Ｓ値）が小さくなり、飛躍的に電気的特性を向上させ
ることが可能となっている。
【０００５】しかし、触媒作用のある金属元素を添加す
る故に、結晶質半導体膜の膜中或いは膜表面には、当該
金属元素が残存し、得られる素子の特性をばらつかせる
などの問題がある。その一例は、ＴＦＴにおいてオフ電
流が増加し、個々の素子間でばらつくなどの問題があ
る。即ち、結晶化に対し触媒作用のある金属元素は、一
旦、結晶質半導体膜が形成されてしまえば、かえって不
要な存在となってしまう。
【０００６】リンを用いたゲッタリングは、このような
金属元素を結晶質半導体膜の特定の領域から除去するた
めの手法として有効に活用されている。例えば、ＴＦＴ
のソース・ドレイン領域にリンを添加して４５０〜７０
０℃の熱処理を行うことで、チャネル形成領域から当該
金属元素を容易に除去することが可能である。
【０００７】リンはイオンドープ法（ＰＨ3などをプラ
ズマで解離して、イオンを電界で加速して半導体中に注
入する方法であり、基本的にイオンの質量分離を行わな
い方法を指す）で結晶質半導体膜に注入するが、ゲッタ
リングのために必要なリン濃度は１×１０20/cm3以上で
ある。イオンドープ法によるリンの添加は、結晶質半導
体膜の非晶質化をもたらすが、リン濃度の増加はその後
のアニールによる再結晶化の妨げとなり問題となってい
る。また、高濃度のリンの添加は、ドーピングに必要な
処理時間の増大をもたらし、ドーピング工程におけるス
ループットを低下させるので問題となっている。
【０００８】
【発明が解決しようとする課題】本発明はこのような問
題を解決するための手段であり、半導体膜の結晶化に対
して触媒作用のある金属元素を用いて得られる結晶質半
導体膜に残存する当該金属元素を効果的に除去する技術
を提供することを目的とする。
【０００９】
【課題を解決するための手段】ゲッタリング技術は単結
晶シリコンウエハーを用いる集積回路の製造技術におい
て主要な技術として位置付けられている。ゲッタリング
は半導体中に取り込まれた金属不純物が、何らかのエネ
ルギーでゲッタリングサイトに偏析して、素子の能動領
域の不純物濃度を低減させる技術として知られている。
それは、エクストリンシックゲッタリング(Extrinsic G
ettering)とイントリンシックゲッタリング(Intrinsic
Gettering)の二つに大別されている。エクストリンシッ
クゲッタリングは外部から歪場や化学作用を与えてゲッ
タリング効果をもたらすものである。高濃度のリンを単
結晶シリコンウエハーの裏面から拡散させるリンゲッタ
はこれに当たり、前述の結晶質半導体膜に対するリンを
用いたゲッタリングもエクストリンシックゲッタリング
の一種と見なすことができる。
【００１０】一方、イントリンシックゲッタリングは単
結晶シリコンウエハーの内部に生成された酸素が関与す
る格子欠陥の歪場を利用したものとして知られている。
本発明は、このような格子欠陥、或いは格子歪みを利用
したイントリンシックゲッタリングに着目したものであ
り、厚さ１０〜１００nm程度の結晶質半導体膜に適用す
るために以下の手段を採用するものである。
【００１１】本発明は、結晶質半導体薄膜に希ガス元素
を添加してゲッタリングサイトを形成するプロセスと、
加熱処理するプロセスとを有しており、該加熱処理によ
り結晶質半導体薄膜に含まれる金属が移動してゲッタリ
ングサイト（希ガス元素のイオンが添加された領域）に
捕獲され、ゲッタリングサイト以外の結晶質半導体薄膜
から金属を除去または低減する。なお、加熱処理に代え
て強光を照射してもよいし、加熱処理と同時に強光を照
射してもよい。
【００１２】また、本発明はＴＦＴを駆動させた場合、
ゲート電極の端部近傍、即ちチャネル形成領域の境界付
近に強い電界が集中する傾向があるため、チャネル形成
領域からゲッタリングサイトの配置を遠ざけることを特
徴としている。
【００１３】また、希ガス元素の添加方法としては、イ
オンドーピング法やイオン注入法を用いることができ、
希ガス元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅか
ら選ばれた一種または複数種を用いることができる。中
でも安価なガスであるＡｒを用いることが望ましい。イ
オンドーピング法を用いる場合、ドーピングガスに含ま
れる希ガス元素の１種類が占める濃度が３０％以上、好
ましくは１００％とする。例えば、Ｋｒガス３０％、Ａ
ｒガス７０％の濃度としたドーピングガスを用いてもよ
い。
【００１４】本明細書で開示する発明の構成は、絶縁膜
と、電極と、前記絶縁膜を間に挟んで前記電極と重なる
チャネル形成領域と、該チャネル形成領域に接し、且
つ、一導電型を付与する不純物元素を含む第１の不純物
領域と、該第１の不純物領域に接し、且つ、金属元素、
希ガス元素、及び一導電型を付与する不純物元素を含む
第２の不純物領域とを有することを特徴とする半導体装
置である。
【００１５】上記構成において、前記電極はゲート電極
であり、前記ゲート電極は、絶縁膜を間に挟んで前記第
１の不純物領域と一部重なることを特徴としており、そ
の一例を図１に示す。
【００１６】また、上記構成における他の一例として、
図８に前記ゲート電極が、絶縁膜を間に挟んで前記第１
の不純物領域と全部重なることを特徴とする例を示す。
なお、図８に示した例においては、前記第２の不純物領
域は、自己整合的に形成されたことを特徴としている。
【００１７】また、上記各構成において、前記第２の不
純物領域に含まれる前記一導電型を付与する不純物元素
の濃度は、前記第１の不純物領域に含まれる前記一導電
型を付与する不純物元素の濃度より高いことを特徴とし
ている。
【００１８】また、上記各構成において、前記希ガス元
素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種ま
たは複数種であることを特徴としている。
【００１９】また、上記各構成において、前記一導電型
の不純物元素は周期表１５族元素または周期表１３族元
素であることを特徴としている。
【００２０】また、上記構造を実現するための発明の構
成は、非晶質構造を有する半導体膜に金属元素を添加す
る第１工程と、前記半導体膜を結晶化させて結晶構造を
有する半導体膜を形成する第２工程と、前記半導体膜上
に絶縁膜を形成する第３工程と、前記絶縁膜上に前記半
導体膜と重なる電極を形成する第４工程と、前記電極を
マスクとして前記半導体膜に希ガス元素を選択的に添加
し、且つ、一導電型を付与する不純物元素を選択的に添
加して第２の不純物領域を自己整合的に形成する第５工
程と、前記電極をエッチングしてテーパー部を有するゲ
ート電極を形成する第６工程と、前記テーパー部を通過
させて前記半導体膜に一導電型を付与する不純物元素を
選択的に添加して第１の不純物領域を形成する第７工程
と、前記第２の不純物領域に前記金属元素をゲッタリン
グして結晶構造を有する半導体膜中の前記金属元素を選
択的に除去または低減する第８工程とを有することを特
徴とする半導体装置の作製方法である。
【００２１】また、作製方法に関する発明の構成は、非
晶質構造を有する半導体膜に金属元素を添加する第１工
程と、前記半導体膜を結晶化させて結晶構造を有する半
導体膜を形成する第２工程と、前記結晶構造を有する半
導体膜に、一導電型を付与する不純物元素とを選択的に
添加して第１の不純物領域を形成する第３工程と、前記
結晶構造を有する半導体膜に希ガス元素を選択的に添加
し、且つ、一導電型を付与する不純物元素を選択的に添
加して第２の不純物領域を形成する第４工程と、前記第
２の不純物領域に前記金属元素をゲッタリングして結晶
構造を有する半導体膜中の前記金属元素を選択的に除去
または低減する第５工程とを有することを特徴とする半
導体装置の作製方法である。
【００２２】上記作製方法において、前記第４の工程
は、フォスフィンを含む希ガスを原料ガスとし、半導体
膜にリン元素と希ガス元素とを同一工程で添加してもよ
い。
【００２３】また、上記作製方法において、前記第４の
工程は、フォスフィンを含む水素ガスを原料ガスとし、
半導体膜にリン元素を添加した後、大気にふれることな
く希ガスを原料ガスとして半導体膜に希ガス元素を添加
してもよい。
【００２４】また、前記工程における前記希ガス元素に
加えて、Ｈ、Ｈ2、Ｏ、Ｏ2から選ばれた一種または複数
種を添加してもよい。その場合には、該工程を希ガス元
素及び水蒸気を含む雰囲気下で行えばよい。
【００２５】また、本明細書で開示する発明の他の構成
は、図１８にその一例を示したように、同一の絶縁表面
上に画素部１７０２及び駆動回路１７０１を含む半導体
装置において、前記駆動回路はｎチャネル型ＴＦＴ１７
０６、１７０８及びｐチャネル型ＴＦＴ１７０５、１７
０８とを有し、前記画素部の画素電極に接続する画素Ｔ
ＦＴ（ｎチャネル型ＴＦＴ１７０９）は、チャネル形成
領域１６８７と、該チャネル形成領域と接する第１の不
純物領域（低濃度不純物領域１６４１〜１６４４）と、
該第１の不純物領域と接する第２の不純物領域（高濃度
不純物領域１６５５〜１６５７）とを含む半導体層を有
することを特徴とする半導体装置である。
【００２６】上記構成において、前記画素ＴＦＴのゲー
ト電極はテーパ−部を有し、該テーパ−部は前記第１の
不純物領域の一部と重なっていることを特徴としてい
る。また、画素ＴＦＴの前記第２の不純物領域は、マス
クにより形成されたことを特徴としている。
【００２７】また、上記構成において、前記駆動回路の
ｎチャネル型ＴＦＴ１７０６のゲート電極はテーパ−部
を有し、該テーパ−部は前記第１の不純物領域の全部と
重なっていることを特徴としている。また、前記駆動回
路のｎチャネル型ＴＦＴ１７０６の前記第２の不純物領
域は、自己整合的に形成されたことを特徴としている。
【００２８】また、上記各構成において、前記第２の不
純物領域は、金属元素、希ガス元素、及び一導電型を付
与する不純物元素を含むことを特徴としている。
【００２９】また、上記構造を実現するための発明の構
成は、同一の絶縁表面上に画素部及び駆動回路を含む半
導体装置の作製方法において、非晶質構造を有する半導
体膜に金属元素を添加する第１工程と、前記半導体膜を
結晶化させて結晶構造を有する半導体膜を形成する第２
工程と、前記半導体膜上に絶縁膜を形成する第３工程
と、前記絶縁膜上に前記半導体膜と重なり、且つテーパ
ー部を有する電極を形成する第４工程と、前記電極のテ
ーパー部を通過させて前記半導体膜に一導電型を付与す
る不純物元素を選択的に添加して第１の不純物領域を形
成する第５工程と、画素部には、マスクを設け、前記半
導体膜に一導電型を付与する不純物元素及び希ガス元素
を含む第２の不純物領域を選択的に形成すると同時に、
駆動回路には前記電極をマスクとして自己整合的に第２
の不純物領域を形成する第６工程と、前記第２の不純物
領域に前記金属元素をゲッタリングして結晶構造を有す
る半導体膜中の前記金属元素を選択的に除去または低減
する第７工程とを有することを特徴とする半導体装置の
作製方法である。
【００３０】また、上記構造を実現するための発明の構
成は、図１６、図１７にその一例を示したように、同一
の絶縁表面上に画素部及び駆動回路を含む半導体装置の
作製方法において、非晶質構造を有する半導体膜に金属
元素を添加する第１工程と、前記半導体膜を結晶化させ
て結晶構造を有する半導体膜を形成する第２工程と、前
記半導体膜上に絶縁膜１６９７を形成する第３工程と、
前記絶縁膜上に前記半導体膜と重なり、且つテーパー部
を有する電極１６２２〜１６２７を形成する第４工程
と、前記電極をマスクとして前記半導体膜に一導電型を
付与する不純物元素を選択的に添加して第１の不純物領
域１６２８を形成する第５工程と、画素部には、マスク
１６３２を設け、前記半導体膜に一導電型を付与する不
純物元素及び希ガス元素を含む第２の不純物領域１６５
５〜１６５７を選択的に形成すると同時に、駆動回路に
は前記電極１６２３をマスクとして自己整合的に第２の
不純物領域１６４９、１６５０と、前記電極のテーパー
部を通過させて前記第２の不純物領域１６４９、１６５
０とチャネル形成領域１６８４との間に第３の不純物領
域１６３５、１６３６を形成する第６工程と、前記第２
の不純物領域１６４７〜１６５８に前記金属元素をゲッ
タリングして結晶構造を有する半導体膜中の前記金属元
素を選択的に除去または低減する第７工程とを有するこ
とを特徴とする半導体装置の作製方法である。
【００３１】上記構成において、前記第３の不純物領域
は、電極のテーパー部を通過させて形成されるため、第
２の不純物領域に比べて不純物濃度が低く、テーパー形
状に沿ってチャネル長方向に濃度勾配を有する。また、
上記構成の第６工程において、一導電型を付与する不純
物元素と希ガス元素とを順次添加してもよいし、同一工
程で一度に添加してもよい。また、順次添加する場合に
おいては、希ガス元素を添加する際、希ガス元素がテー
パー部を通過しない条件とすれば、第３の不純物領域に
は希ガス元素を添加せず、第２の不純物領域のみに希ガ
ス元素を添加することも可能である。
【００３２】また、本明細書中では、低濃度不純物領域
（ｎ--領域）を第１の不純物領域と呼び、低濃度不純物
領域（ｎ-領域）を第３の不純物領域と呼び、高濃度不
純物領域（ｎ+領域）を第２の不純物領域と呼ぶ。
【００３３】
【発明の実施の形態】本発明の実施形態について、以下
に説明する。
【００３４】[実施の形態１]ＴＦＴの活性層のうち、チ
ャネル形成領域およびその境界付近は特にＴＦＴの電気
特性を左右する重要な箇所であり、可能な限り不純物が
存在しないことが望ましい。また、希ガス元素を添加し
た領域（ゲッタリングサイト）の境界にはニッケルシリ
サイドが偏析しやすい。そこで、本発明は、この境界を
チャネル形成領域から離れた位置に配置することを最大
の特徴としている。図１に示した例はレジストからなる
マスクを用いてゲッタリングサイトの位置を設定し、ｎ
チャネル型ＴＦＴを作製した例である。
【００３５】図１（Ａ）において、透光性を有する基板
１０はバリウムホウケイ酸ガラスやアルミノホウケイ酸
ガラス、或いは石英などを用いることができる。まず、
基板１０の表面に、ブロッキング層１１として無機絶縁
膜を１０〜２００nmの厚さで形成する。好適なブロッキ
ング層の一例は、プラズマＣＶＤ法で作製される酸化窒
化シリコン膜であり、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製
される第１酸化窒化シリコン膜を５０nmの厚さに形成
し、ＳｉＨ4とＮ2Ｏから作製される第２酸化窒化珪素膜
を１００nmの厚さに形成したものが適用される。ブロッ
キング層１１はガラス基板に含まれるアルカリ金属がこ
の上層に形成する半導体膜中に拡散しないために設ける
ものであり、石英を基板とする場合には省略することも
可能である。
【００３６】次いで、ブロッキング層１１上に半導体層
を形成する。半導体層は、非晶質構造を有する半導体膜
を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラ
ズマＣＶＤ法等）により成膜した後、公知の結晶化処理
（レーザー結晶化法、熱結晶化法、またはニッケルなど
の触媒を用いた熱結晶化法等）を行って得られた結晶質
半導体膜をフォトマスクを用いて所望の形状にパターニ
ングして形成する。ここでは、ニッケルを用い、全面ま
たは一部に触媒含有層を塗布法、スパッタ法、蒸着法、
またはプラズマ処理法によって形成した後、加熱処理ま
たは強光の照射を行い、結晶化を行う。この場合、結晶
化は触媒となる金属元素が接した半導体膜の部分でシリ
サイドが形成され、それを核として結晶化が進行する。
この半導体層の厚さは２５〜８０ｎｍ（好ましくは３０
〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料
に限定はないが、好ましくはシリコンまたはシリコンゲ
ルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００３７】次いで、半導体層を覆う絶縁膜１４を形成
する。絶縁膜１４はプラズマＣＶＤ法またはスパッタ法
を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む
絶縁膜の単層または積層構造で形成する。なお、この絶
縁膜１４はゲート絶縁膜となる。
【００３８】次いで、半導体層のうち、後にチャネル形
成領域１３ａとなる領域を覆うレジストからなるマスク
１５を形成した後、絶縁膜１４を通過させて半導体層に
一導電型を付与する不純物元素（ドーパント、ここでは
リン）を低濃度に添加してＰ -領域１２ａを形成する。
（図１（Ａ））このＰ-領域１２ａの一部はＬＤＤ領域
として機能するものである。
【００３９】次いで、マスク１５を除去した後、絶縁膜
１４を間に挟んでＰ-領域１２ａと一部重なる電極１６
を形成する。（図１（Ｂ））この電極１６としては、Ｔ
ａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ば
れた元素、または前記元素を主成分とする合金材料若し
くは化合物材料で単層または積層を用いればよい。ま
た、リン等の不純物元素をドーピングした多結晶シリコ
ン膜に代表される半導体膜を用いてもよい。この電極１
６はゲート電極として機能する。
【００４０】次いで、レジストからなるマスク１７を形
成した後、絶縁膜１４を通過させて半導体層に希ガス元
素（Ａｒ）を添加した後、半導体層に一導電型を付与す
る不純物元素（リン）を高濃度に添加してＰ+＋Ａｒ領
域１８を形成する。（図１（Ｃ））希ガス元素として
は、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種ま
たは複数種を用いることができる。中でも安価なガスで
あるＡｒを用いることが望ましい。添加方法としては、
イオンドーピング法を用いてもよいし、イオン注入法を
用いてもよい。また、先にリンを添加した後、アルゴン
を添加してもよい。また、大気にふれることなく連続的
にリンのドーピングとアルゴンのドーピングを行うこと
が望ましい。また、原料ガスとしてドーパント及び希ガ
ス元素を含むガスを用いて、同一の工程で両方を添加し
てもよい。このＰ+＋Ａｒ領域１８は、後のゲッタリン
グ工程でゲッタリングサイトとして機能する。なお、チ
ャネル形成領域１３ａとＰ+＋Ａｒ領域１８との間にＰ-
領域１２ｂが形成される。
【００４１】次いで、マスク１７を除去した後、ゲッタ
リングを行う。ゲッタリングは窒素雰囲気中で４５０〜
８００℃、１〜２４時間、例えば５５０℃にて４時間の
熱処理を行うと、図１（Ｄ）中の矢印の方向１９、即ち
チャネル形成領域１３ｂからゲッタリングサイト１８に
金属元素を移動させることができる。このゲッタリング
により、絶縁層１４で覆われた半導体膜、特にチャネル
形成領域１３ｂに含まれる金属元素を除去、または金属
元素の濃度を低減する。また、このゲッタリングにより
Ｐ-領域１２ｂに含まれる金属元素も除去、または金属
元素の濃度も低減する。このゲッタリングでは、条件に
よっては、希ガス元素によるゲッタリングと、リンによ
るゲッタリングとの相乗効果を得ることができる。ま
た、熱処理に代えて強光を照射してもよい。また、熱処
理に加えて強光を照射してもよい。ただし、ゲッタリン
グの加熱手段に、ハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高
圧ナトリウムランプ、または高圧水銀ランプから射出さ
れた光を用いるＲＴＡ法を用いる場合、半導体膜の加熱
温度が４００℃〜５５０℃となるように強光を照射する
ことが望ましい。あまり高い加熱温度としてしまうと半
導体膜中の歪みが無くなってしまい、ゲッタリングサイ
ト（ニッケルシリサイド）からニッケルを飛び出させる
作用やニッケルを捕獲する作用が消えてしまうため、ゲ
ッタリング効率が低下してしまう。
【００４２】上記ゲッタリングによって、Ｐ-領域１２
ｂとＰ+＋Ａｒ領域１８との境界付近に金属元素が偏析
しやすいものの、チャネル形成領域１３ｂと間隔が離れ
ているため、ＴＦＴの電気特性や信頼性等に影響を与え
ない。
【００４３】次いで、ドーパントを活性化するために加
熱処理、強光の照射、またはレーザー光の照射を行えば
よい。また、活性化と同時にゲート絶縁膜へのプラズマ
ダメージやゲート絶縁膜と半導体層との界面へのプラズ
マダメージを回復することができる。特に、室温〜３０
０℃の雰囲気中において、表面または裏面からＹＡＧレ
ーザーの第２高調波を照射してドーパントを活性化させ
ることは非常に有効である。ＹＡＧレーザーはメンテナ
ンスが少ないため好ましい。また、前の工程であるゲッ
タリング工程で活性化が可能であれば、同時に行っても
よい。
【００４４】以降の工程は、層間絶縁膜２０ａ、２０ｂ
を形成し、水素化を行って、Ｐ+＋Ａｒ領域１８に達す
るコンタクトホールを形成し、ソース電極２１、ドレイ
ン電極２２をそれぞれ形成してＴＦＴを完成させる。
【００４５】リンを用いたゲッタリングと比較して、希
ガス元素の添加による本発明のゲッタリング能力は高
く、さらに高濃度、例えば１×１０20〜５×１０21／cm
3で添加できるため、結晶化に用いる金属元素の添加量
を多くすることができる。即ち、結晶化に用いる金属元
素の添加量を多くすることによって結晶化の処理時間を
さらに短時間で行うことが可能となる。また、結晶化の
処理時間を変えない場合には、結晶化に用いる金属元素
の添加量を多くすることによって、さらなる低温で結晶
化することができる。また、結晶化に用いる金属元素の
添加量を多くすることによって、自然核の発生を低減す
ることができ、良好な結晶質半導体膜を形成することが
できる。
【００４６】また、希ガス元素を添加する処理時間は、
１分または２分程度の短時間で高濃度の希ガス元素を半
導体膜に添加することができるため、リンを用いたゲッ
タリングと比較してスループットが格段に向上する。
【００４７】なお、本発明は、上記工程順序（Ｐ-領域
の形成→ゲート電極の形成→Ｐ+＋Ａｒ領域の形成）に
限定されず、Ｐ-領域の形成→Ｐ+＋Ａｒ領域の形成→ゲ
ート電極の形成という工程順序でもよければ、Ｐ+＋Ａ
ｒ領域の形成→Ｐ-領域の形成→ゲート電極の形成とい
う工程順序でもよい。また、Ｐ+＋Ａｒ領域の形成→Ｐ-
領域の形成→ゲッタリング→活性化→ゲート電極の形成
という工程順序としてもよい。このようにゲッタリング
後でゲート電極を形成する場合には、ゲート電極として
様々な材料、例えば高温に弱い低抵抗な材料（Ｃｕ、Ａ
ｌ、Ａｇ、Ａｕ等）を用いることが可能である。
【００４８】[実施の形態２]また、図８に示した例は、
電極をマスクとして自己整合的に希ガス元素またはドー
パントを高濃度に添加した後、電極をエッチングしてテ
ーパー部を形成し、そのテーパー部を通過させてドーパ
ントを低濃度に行ってテーパー部に重なるＬＤＤ領域を
形成した例である。
【００４９】実施の形態１と同様に絶縁膜３４を形成す
る。基板３０上にブロッキング層３１、半導体層を形成
して絶縁膜３４を形成する。実施の形態１と同様にここ
でもニッケルを用いて結晶化を行う。
【００５０】次いで、次いで、絶縁膜３４上に膜厚２０
〜１００ｎｍの第１の導電膜と、膜厚１００〜４００ｎ
ｍの第２の導電膜とを積層形成する。
【００５１】次いで、フォトリソグラフィ法を用いてレ
ジストからなるマスク３５ａを形成し、電極３６ａ、３
７ａを形成するための第１のエッチング処理を行う。第
１のエッチング条件として、ＩＣＰ（Inductively Coup
led Plasma：誘導結合型プラズマ）エッチング法を用い
る。
【００５２】次いで、マスク３５ａを除去せずに、電極
３６ａ、３７ａをマスクとして第１のドーピングを行
う。第１のドーピングでは、絶縁膜３４を通過させて半
導体層に希ガス元素（Ａｒ）を添加した後、半導体層に
一導電型を付与する不純物元素（リン）を高濃度に添加
してＰ+＋Ａｒ領域３２ａを形成する。（図８（Ａ））
なお、ドーピングされなかった領域を３３ａで示した。
【００５３】次いで、マスク３５ａをそのままの状態と
したまま、第２のエッチング処理を行い、第２の導電層
の一部を除去して電極３７ｂを形成する。第２のエッチ
ング処理によりマスク３５ａもエッチングされてマスク
３５ｂが形成される。一方、第１の導電層は、ほとんど
エッチングされず、テーパー角の小さいテーパー部を有
する電極３６ｂを形成する。（図８（Ｂ））
【００５４】次いで、マスク３５ｂを除去した後、第２
のドーピング処理を行って図８（Ｃ）の状態を得る。ド
ーピングは電極３７ｂを不純物元素に対するマスクとし
て用い、電極３６ｂのテーパー部下方の半導体層に不純
物元素が添加されるようにドーピングする。こうして、
電極３６ｂと重なるＰ-領域３８を自己整合的に形成す
る。また、第２のドーピング処理では、Ｐ+＋Ａｒ領域
にもドーピングされ、Ｐ+＋Ａｒ領域３２ｂを形成す
る。なお、ドーピングされなかった領域（後にチャネル
形成領域となる）を３３ｂで示した。
【００５５】次いで、ゲッタリングを行う。ゲッタリン
グは窒素雰囲気中で４５０〜８００℃、１〜２４時間、
例えば５５０℃にて１４時間の熱処理を行うと、図８
（Ｄ）中の矢印の方向３９、即ちチャネル形成領域３３
ｃからゲッタリングサイト３２ｂに金属元素を移動させ
ることができる。このゲッタリングにより、絶縁層３４
で覆われた半導体膜、特にチャネル形成領域３３ｃに含
まれる金属元素を除去、または金属元素の濃度を低減す
る。また、このゲッタリングによりＰ-領域３８ｂに含
まれる金属元素も除去、または金属元素の濃度も低減す
る。また、熱処理に代えて強光を照射してもよい。ま
た、熱処理に加えて強光を照射してもよい。
【００５６】次いで、ドーパントを活性化するために加
熱処理、強光の照射、またはレーザー光の照射を行えば
よい。また、活性化と同時にゲート絶縁膜へのプラズマ
ダメージやゲート絶縁膜と半導体層との界面へのプラズ
マダメージを回復することができる。特に、室温〜３０
０℃の雰囲気中において、表面または裏面からＹＡＧレ
ーザーの第２高調波を照射してドーパントを活性化させ
ることは非常に有効である。ＹＡＧレーザーはメンテナ
ンスが少ないため好ましい。また、前の工程であるゲッ
タリング工程で活性化が可能であれば、同時に行っても
よい。
【００５７】以降の工程は、層間絶縁膜４０ａ、４０ｂ
を形成し、水素化を行って、Ｐ+＋Ａｒ領域３２ｂに達
するコンタクトホールを形成し、ソース電極４１、ドレ
イン電極４２をそれぞれ形成してＴＦＴを完成させる。
【００５８】また、オフ電流を低減するために、電極３
６ｂのテーパー部のみを除去するエッチングを行っても
よい。
【００５９】また、高濃度のドーピングの際に用いるマ
スクと、希ガス元素のドーピングに用いるマスクとを同
一マスクとした例を示したが、マスクを１枚増やして、
それぞれに対応するマスクを形成してもよい。
【００６０】実施の形態１及び実施の形態２のいずれの
場合も、絶縁膜を通過させて半導体層にリンを添加した
例を示したが、絶縁膜を除去して半導体層の一部を露呈
させた後にリンを添加してもよい。
【００６１】実施の形態１及び実施の形態２のいずれの
場合もｎチャネル型ＴＦＴを例に説明したが、リンに代
えてボロンを用いればｐチャネル型ＴＦＴを作製するこ
とができる。
【００６２】また、実施の形態１及び実施の形態２のい
ずれの場合もチャネル形成領域の境界にニッケルシリサ
イドが偏析しないように希ガス元素を添加する領域との
間に間隔を有している。
【００６３】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。
【００６４】
【実施例】［実施例１］本発明の実施形態を図２〜図６
を用いて説明する。ここでは画素部の画素ＴＦＴと、画
素部の周辺に設けられる駆動回路のＴＦＴを同一基板上
に作製する方法について工程に従って詳細に説明する。
但し、説明を簡単にするために、駆動回路ではシフトレ
ジスタ回路、バッファ回路などの基本回路であるＣＭＯ
Ｓ回路と、サンプリング回路を形成するｎチャネル型Ｔ
ＦＴとを図示することにする。なお、本実施例は、実施
の形態１に示した作製工程に沿っている。
【００６５】図２（Ａ）において、基板１０１には低ア
ルカリガラス基板や石英基板を用いることができる。本
実施例では低アルカリガラス基板を用いた。この場合、
ガラス歪み点よりも１０〜２０℃程度低い温度であらか
じめ熱処理しておいても良い。この基板１０１のＴＦＴ
を形成する表面には、基板１０１からの不純物拡散を防
ぐために、酸化シリコン膜、窒化シリコン膜または酸化
窒化シリコン膜などの下地膜１０２を形成する。例え
ば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作
製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉ
Ｈ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００
ｎｍの厚さに積層形成する。
【００６６】次に、２０〜１５０ｎｍ（好ましくは３０
〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜１０
３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方
法で形成する。本実施例では、プラズマＣＶＤ法で非晶
質シリコン膜を５５ｎｍの厚さに形成した。非晶質構造
を有する半導体膜としては、非晶質半導体膜や微結晶半
導体膜があり、非晶質シリコンゲルマニウム膜などの非
晶質構造を有する化合物半導体膜を適用しても良い。ま
た、下地膜１０２と非晶質シリコン膜１０３ａとは同じ
成膜法で形成することが可能であるので、両者を連続形
成しても良い。下地膜を形成した後、一旦大気雰囲気に
晒さないことでその表面の汚染を防ぐことが可能とな
り、作製するＴＦＴの特性バラツキやしきい値電圧の変
動を低減させることができる。（図２（Ａ））
【００６７】そして、公知の結晶化技術を使用して非晶
質シリコン膜１０３ａから結晶質シリコン膜１０３ｂを
形成する。例えば、レーザー結晶化法や熱結晶化法（固
相成長法）を適用すれば良いが、ここでは、特開平７−
１３０６５２号公報で開示された技術に従って、触媒元
素を用いる結晶化法で結晶質シリコン膜１０３ｂを形成
した。結晶化の工程に先立って、非晶質シリコン膜の含
有水素量にもよるが、４００〜５００℃で１時間程度の
熱処理を行い、含有水素量を５atom％以下にしてから結
晶化させることが望ましい。非晶質シリコン膜を結晶化
させると原子の再配列が起こり緻密化するので、作製さ
れる結晶質シリコン膜の厚さは当初の非晶質シリコン膜
の厚さ（本実施例では５５ｎｍ）よりも１〜１５％程度
減少した。（図２（Ｂ））
【００６８】そして、結晶質シリコン膜１０３ｂを島状
に分割して、半導体層１０４〜１０７を形成する。その
後、プラズマＣＶＤ法またはスパッタ法により５０〜１
００ｎｍの厚さの酸化シリコン膜によるマスク層１０８
を形成する。（図２（Ｃ））
【００６９】そしてレジストマスク１０９を設け、ｎチ
ャネル型ＴＦＴを形成する半導体層１０５〜１０７の全
面にしきい値電圧を制御する目的で１×１０16〜５×１
０17atoms／cm3程度の濃度でｐ型を付与する不純物元素
としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添加は
イオンドープ法で実施しても良いし、非晶質シリコン膜
を成膜するときに同時に添加しておくこともできる。こ
こでのボロン（Ｂ）添加は必ずしも必要でないが、ボロ
ン（Ｂ）を添加した半導体層１１０〜１１２はｎチャネ
ル型ＴＦＴのしきい値電圧を所定の範囲内に収めるため
に形成することが好ましかった。（図２（Ｄ））
【００７０】駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域を形成するために、ｎ型を付与する不純物元素を半導
体層１１０、１１１に選択的に添加する。そのため、あ
らかじめレジストマスク１１３〜１１６を形成した。ｎ
型を付与する不純物元素としては、リン（Ｐ）や砒素
（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加す
べく、フォスフィン（ＰＨ3）を用いたイオンドープ法
を適用した。形成された不純物領域１１７、１１８のリ
ン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範
囲とすれば良い。本明細書中では、ここで形成された不
純物領域１１７〜１１９に含まれるｎ型を付与する不純
物元素の濃度を（ｎ-）と表す。また、不純物領域１１
９は、画素部の保持容量を形成するための半導体層であ
り、この領域にも同じ濃度でリン（Ｐ）を添加した。
（図３（Ａ））
【００７１】次に、マスク層１０８をフッ酸などにより
除去する。また、図１（Ｄ）と図２（Ａ）で添加した不
純物元素を活性化させる工程を行ってもよい。活性化
は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱
処理や、レーザー活性化の方法により行うことができ
る。また、両者を併用して行っても良い。
【００７２】そして、ゲート絶縁膜１２０をプラズマＣ
ＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚
さでシリコンを含む絶縁膜で形成する。例えば、１２０
ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶
縁膜には、他のシリコンを含む絶縁膜を単層または積層
構造として用いても良い。（図３（Ｂ））
【００７３】次に、ゲート電極を形成するために第１の
導電層を成膜する。この第１の導電層は単層で形成して
も良いが、必要に応じて二層あるいは三層といった積層
構造としても良い。本実施例では、導電性の窒化物金属
膜から成る導電層（Ａ）１２１と金属膜から成る導電層
（Ｂ）１２２とを積層させた。導電層（Ｂ）１２２はタ
ンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）から選ばれた元素、または前
記元素を主成分とする合金か、前記元素を組み合わせた
合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金
膜）で形成すれば良く、導電層（Ａ）１２１は窒化タン
タル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタ
ン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成す
る。また、導電層（Ａ）１２１は代替材料として、タン
グステンシリサイド、チタンシリサイド、モリブデンシ
リサイドを適用しても良い。
【００７４】導電層（Ａ）１２１は１０〜５０ｎｍ（好
ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１２２は
２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）
とすれば良い。本実施例では、導電層（Ａ）１２１に３
０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）１２２
には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で
形成した。このスパッタ法による成膜では、スパッタ用
のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成
する膜の内部応力を緩和して膜の剥離を防止することが
できる。尚、図示しないが、導電層（Ａ）１２１の下に
２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリ
コン膜を形成しておくことは有効である。これにより、
その上に形成される導電膜の密着性向上と酸化防止を図
ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に
含有するアルカリ金属元素がゲート絶縁膜１２０に拡散
するのを防ぐことができる。（図３（Ｃ））
【００７５】次に、レジストマスク１２３〜１２７を形
成し、導電層（Ａ）１２１と導電層（Ｂ）１２２とを一
括でエッチングしてゲート電極１２８〜１３１と容量配
線１３２を形成する。ゲート電極１２８〜１３１と容量
配線１３２は、導電層（Ａ）から成る１２８ａ〜１３２
ａと、導電層（Ｂ）から成る１２８ｂ〜１３２ｂとが一
体として形成されている。この時、駆動回路に形成する
ゲート電極１２９、１３０は不純物領域１１７、１１８
の一部と、ゲート絶縁膜１２０を介して重なるように形
成する。（図３（Ｄ））
【００７６】次いで、駆動回路のｐチャネル型ＴＦＴの
ソース領域およびドレイン領域を形成するために、ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極１２８をマスクとして、自己整合的に不
純物領域を形成する。このとき、ｎチャネル型ＴＦＴが
形成される領域はレジストマスク１３３で被覆してお
く。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ
法で不純物領域１３４を形成した。この領域のボロン
（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となる
ようにする。本明細書中では、ここで形成された不純物
領域１３４に含まれるｐ型を付与する不純物元素の濃度
を（ｐ+）と表す。（図４（Ａ））
【００７７】次に、ゲッタリングサイトとなる領域の形
成を行う。レジストのマスク１３５、１３６ａ、１３６
ｂ、１３７を形成し、希ガス元素を添加した。これはア
ルゴンガスを用いたイオンドープ法を用い、この領域の
アルゴン濃度を１×１０20〜５×１０21atoms／cm3とし
た。
【００７８】続いて、ｎチャネル型ＴＦＴにおいて、ソ
ース領域またはドレイン領域として機能する不純物領域
の形成を行う。レジストのマスク１３５、１３６ａ、１
３６ｂ、１３７をそのまま使用し、ｎ型を付与する不純
物元素を添加して不純物領域１３８〜１４２を形成し
た。これは、フォスフィン（ＰＨ3）を用いたイオンド
ープ法で行い、この領域のリン（Ｐ）濃度を１×１０20
〜１×１０21atoms／cm3とした。本明細書中では、ここ
で形成された不純物領域１３８〜１４２に含まれるｎ型
を付与する不純物元素の濃度を（ｎ+）と表す。（図４
（Ｂ））
【００７９】不純物領域１３８〜１４２には、既に前工
程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれ
ているが、それに比して十分に高い濃度でリン（Ｐ）が
添加されるので、前工程で添加されたリン（Ｐ）または
ボロン（Ｂ）の影響は考えなくても良い。また、不純物
領域１３８に添加されたリン（Ｐ）濃度は図４（Ａ）で
添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ
型の導電性が確保され、ＴＦＴの特性に何ら影響を与え
ることはなかった。
【００８０】そして、マスクを除去した後、画素部のｎ
チャネル型ＴＦＴのＬＤＤ領域を形成するためのｎ型を
付与する不純物添加の工程を行った。ここではゲート電
極１３１をマスクとして自己整合的にｎ型を付与する不
純物元素をイオンドープ法で添加した。添加するリン
（Ｐ）の濃度は１×１０16〜５×１０18atoms／cm3であ
り、図３（Ａ）および図４（Ａ）と図４（Ｂ）で添加す
る不純物元素の濃度よりも低濃度で添加することで、実
質的には不純物領域１４３、１４４のみが形成される。
本明細書中では、この不純物領域１４３、１４４に含ま
れるｎ型を付与する不純物元素の濃度を（ｎ--）と表
す。（図４（Ｃ））
【００８１】次いで、ゲッタリングを行う。本実施例
は、非晶質シリコン膜から金属元素を用いる結晶化の方
法で作製したため、半導体層中には微量の金属元素が残
留しており、少なくともチャネル形成領域の金属元素を
除去または低減することが望ましい。この金属元素を除
去する手段の一つにアルゴン（Ａｒ）の添加によるゲッ
タリング作用を利用する。ゲッタリングは窒素雰囲気中
で４５０〜８００℃、１〜２４時間、例えば５５０℃に
て１４時間の熱処理を行うと、金属元素が図４（Ｄ）中
の矢印の方向に移動し、ゲッタリングサイトである不純
物領域１３８〜１４２に金属元素を偏析させることがで
きる。また、熱処理に代えて強光を照射してもよい。ま
た、熱処理に加えて強光を照射してもよい。ただし、ゲ
ッタリングの加熱手段に、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークラ
ンプ、高圧ナトリウムランプ、または高圧水銀ランプか
ら射出された光を用いるＲＴＡ法を用いる場合、半導体
膜の加熱温度が４００℃〜５５０℃となるように強光を
照射することが望ましい。あまり高い加熱温度としてし
まうと半導体膜中の歪みが無くなってしまい、ゲッタリ
ングサイト（ニッケルシリサイド）からニッケルを飛び
出させる作用やニッケルを捕獲する作用が消えてしまう
ため、ゲッタリング効率が低下してしまう。
【００８２】次いで、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する処理工程
を行う。この工程はファーネスアニール法、レーザーア
ニール法、またはラピッドサーマルアニール法（ＲＴＡ
法）で行うことができる。ここでは裏面からＹＡＧレー
ザーの第２高調波で活性化工程を行った。活性化により
該不純物元素が添加された不純物領域とチャネル形成領
域との接合を良好に形成することができた。
【００８３】次に、ゲート配線とする第２の導電膜を形
成する。この第２の導電膜は低抵抗材料であるアルミニ
ウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）
と、にチタン（Ｔｉ）やタンタル（Ｔａ）、タングステ
ン（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）と
で形成すると良い。本実施例では、チタン（Ｔｉ）を
０．１〜２重量％含むアルミニウム（Ａｌ）膜を導電層
（Ｄ）１４５とし、チタン（Ｔｉ）膜を導電層（Ｅ）１
４６として形成した。導電層（Ｄ）１４５は２００〜４
００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良
く、導電層（Ｅ）１４６は５０〜２００（好ましくは１
００〜１５０ｎｍ）で形成すれば良い。（図５（Ａ））
【００８４】そして、ゲート電極に接続するゲート配線
を形成するために導電層（Ｅ）１４６と導電層（Ｄ）１
４５とをエッチング処理して、ゲート配線１４７、１４
８と容量配線１４９を形成た。エッチング処理は最初に
ＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドラ
イエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）
の途中まで除去し、その後リン酸系のエッチング溶液に
よるウエットエッチングで導電層（Ｄ）を除去すること
により、下地との選択加工性を保ってゲート配線を形成
することができた。
【００８５】次に、第１の層間絶縁膜１５０を形成す
る。第１の層間絶縁膜１５０は５００〜１５００ｎｍの
厚さで酸化シリコン膜または酸化窒化シリコン膜で形成
され、その後、それぞれの半導体層に形成されたソース
領域またはドレイン領域に達するコンタクトホールを形
成し、ソース配線１５１〜１５４と、ドレイン配線１５
５〜１５８を形成する。図示していないが、本実施例で
はこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミ
ニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で
連続して形成した３層構造の積層膜とした。
【００８６】次に、パッシベーション膜１５９として、
窒化シリコン膜または窒化酸化シリコン膜を５０〜５０
０ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成
する。この状態で熱処理（３００〜５５０℃で１〜１２
時間の熱処理）を行うと水素化を行うことができる。こ
の工程はパッシベーション膜１５９に含まれる水素によ
り半導体層のダングリングボンドを終端する工程であ
る。第１の層間絶縁膜の存在に関係なく半導体層を水素
化することができる。水素化の他の手段として、プラズ
マ水素化（プラズマにより励起された水素を用いる）を
行っても良い。なお、ここで後に画素電極とドレイン配
線を接続するためのコンタクトホールを形成する位置に
おいて、パッシベーション膜１５９に開口部を形成して
おいても良い。（図５（Ｃ））
【００８７】その後、有機樹脂からなる第２の層間絶縁
膜１６０を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使
用することができる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、３００℃で焼成して形
成した。そして、第２の層間絶縁膜１６０にドレイン配
線１５８に達するコンタクトホールを形成し、画素電極
１６１を形成する。画素電極は、透過型液晶表示装置と
する場合には透明導電膜を用いれば良く、反射型の液晶
表示装置とする場合には反射率の高い金属膜を用いれば
良い。本実施例では透過型の液晶表示装置とするため
に、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの
厚さにスパッタ法で形成した。（図６）
【００８８】こうして同一基板上に、駆動回路のＴＦＴ
と画素部の画素ＴＦＴとを有した基板を完成させること
ができた。駆動回路にはＣＭＯＳ回路を構成するｐチャ
ネル型ＴＦＴ２０１と第１のｎチャネル型ＴＦＴ２０
２、サンプリング回路を構成する第２のｎチャネル型Ｔ
ＦＴ２０３、画素部には画素ＴＦＴ２０４、保持容量２
０５が形成した。本明細書では便宜上このような基板を
アクティブマトリクス基板と呼ぶ。
【００８９】駆動回路のｐチャネル型ＴＦＴ２０１に
は、半導体層１０４にチャネル形成領域２０６、ソース
領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，２０
８ｂを有している。第１のｎチャネル型ＴＦＴ２０２に
は、半導体層１０５にチャネル形成領域２０９、ＬＤＤ
領域２１０、ソース領域２１１、ドレイン領域２１２を
有している。このＬＤＤ領域２１０は、ドレイン領域側
のみに形成され、ゲート電極１２９と重なる領域（以
降、このようなＬＤＤ領域をＬovと記す）とゲート電極
１２９と重ならない領域（以降、このようなＬＤＤ領域
をＬoffと記す）とを両方とも有する。第２のｎチャネ
ル型ＴＦＴ２０３には、半導体層１０６にチャネル形成
領域２１３、ＬＤＤ領域２１４，２１５、ソース領域２
１６、ドレイン領域２１７を有している。このＬＤＤ領
域２１４、２１５はＬov領域とＬoff領域とが形成され
ている。
【００９０】画素ＴＦＴ２０４には、半導体層１０７に
チャネル形成領域２１８、２１９、Ｌoff領域２２０〜
２２３、ソースまたはドレイン領域２２４〜２２６を有
している。さらに、容量配線１３２、１４９と、ゲート
絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ２０４
のドレイン領域２２６に接続し、ｎ型を付与する不純物
元素が添加された半導体層２２７とから保持容量２０５
が形成されている。図６では画素ＴＦＴ２０４をダブル
ゲート構造としたが、シングルゲート構造でも良いし、
複数のゲート電極を設けたマルチゲート構造としても差
し支えない。
【００９１】以上の様に本発明は、画素ＴＦＴおよび駆
動回路が要求する仕様に応じて各回路を構成するＴＦＴ
の構造を最適化し、半導体装置の動作性能と信頼性を向
上させることを可能とすることができる。さらにゲート
電極を耐熱性を有する導電性材料で形成することにより
ＬＤＤ領域やソース領域およびドレイン領域の活性化を
容易とし、ゲート配線低抵抗材料で形成することによ
り、配線抵抗を十分低減できる。従って、画素部（画面
サイズ）が４インチクラス以上の表示装置に適用するこ
とができる。
【００９２】［実施例２］本実施例では、実施例１で作
製したアクティブマトリクス基板から、アクティブマト
リクス型液晶表示装置を作製する工程を以下に説明す
る。説明には図６を用いる。
【００９３】まず、実施例１に従い、図６の状態のアク
ティブマトリクス基板を得た後、図６のアクティブマト
リクス基板上に配向膜を形成しラビング処理を行う。な
お、本実施例では配向膜を形成する前に、アクリル樹脂
膜等の有機樹脂膜をパターニングすることによって基板
間隔を保持するための柱状のスペーサを所望の位置に形
成した。また、柱状のスペーサに代えて、球状のスペー
サを基板全面に散布してもよい。
【００９４】次いで、対向基板を用意する。この対向基
板には、着色層、遮光層が各画素に対応して配置された
カラーフィルタが設けられている。また、駆動回路の部
分にも遮光層を設けた。このカラーフィルタと遮光層と
を覆う平坦化膜を設けた。次いで、平坦化膜上に透明導
電膜からなる対向電極を画素部に形成し、対向基板の全
面に配向膜を形成し、ラビング処理を施した。
【００９５】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材で貼り
合わせる。シール材にはフィラーが混入されていて、こ
のフィラーと柱状スペーサによって均一な間隔を持って
２枚の基板が貼り合わせられる。その後、両基板の間に
液晶材料を注入し、封止剤（図示せず）によって完全に
封止する。液晶材料には公知の液晶材料を用いれば良
い。このようにしてアクティブマトリクス型液晶表示装
置が完成する。そして、必要があれば、アクティブマト
リクス基板または対向基板を所望の形状に分断する。さ
らに、公知の技術を用いて偏光板等を適宜設けた。そし
て、公知の技術を用いてＦＰＣを貼りつけた。
【００９６】こうして得られた液晶モジュールの構成を
図７の上面図を用いて説明する。
【００９７】図７で示す上面図は、画素部、駆動回路、
ＦＰＣ（フレキシブルプリント配線板：Flexible Print
ed Circuit）４１１を貼り付ける外部入力端子４０９、
外部入力端子と各回路の入力部までを接続する配線４１
０などが形成されたアクティブマトリクス基板と、カラ
ーフィルタなどが設けられた対向基板４００とがシール
材４０７を介して貼り合わされている。
【００９８】ゲート配線側駆動回路３０１ａと重なるよ
うに対向基板側に遮光層４０３ａが設けられ、ソース配
線側駆動回路３０１ｂと重なるように対向基板側に遮光
層４０３ｂが形成されている。また、画素部３０２上の
対向基板側に設けられたカラーフィルタ４０２は遮光層
と、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色
層とが各画素に対応して設けられている。実際に表示す
る際には、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、
青色（Ｂ）の着色層の３色でカラー表示を形成するが、
これら各色の着色層の配列は任意なものとする。
【００９９】ここでは、カラー化を図るためにカラーフ
ィルタ４０２を対向基板に設けているが特に限定され
ず、アクティブマトリクス基板を作製する際、アクティ
ブマトリクス基板にカラーフィルタを形成してもよい。
【０１００】また、カラーフィルタにおいて隣り合う画
素の間には遮光層が設けられており、表示領域以外の箇
所を遮光している。また、ここでは、駆動回路を覆う領
域にも遮光層４０３ａ、４０３ｂを設けているが、駆動
回路を覆う領域は、後に液晶表示装置を電子機器の表示
部として組み込む際、カバーで覆うため、特に遮光層を
設けない構成としてもよい。また、アクティブマトリク
ス基板を作製する際、アクティブマトリクス基板に遮光
層を形成してもよい。
【０１０１】また、上記遮光層を設けずに、対向基板と
対向電極の間に、カラーフィルタを構成する着色層を複
数層重ねた積層で遮光するように適宜配置し、表示領域
以外の箇所（各画素電極の間隙）や、駆動回路を遮光し
てもよい。
【０１０２】また、外部入力端子にはベースフィルムと
配線から成るＦＰＣ４１１が異方性導電性樹脂で貼り合
わされている。さらに補強板で機械的強度を高めてい
る。
【０１０３】以上のようにして作製される液晶モジュー
ルは各種電子機器の表示部として用いることができる。
【０１０４】［実施例３］本実施例は、実施例１と異な
るＴＦＴ構造としてアクティブマトリクス基板を作製し
た例について図９〜１１に示す。なお、本実施例は、実
施の形態２に示した作製工程に沿っている。
【０１０５】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板５００を用いる。なお、基板
５００としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。
【０１０６】次いで、基板５００上に酸化シリコン膜、
窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜
から成る下地膜５０１を形成する。本実施例では下地膜
５０１として２層構造を用いるが、前記絶縁膜の単層膜
または２層以上積層させた構造を用いても良い。本実施
例では、膜厚５０ｎｍの酸化窒化シリコン膜５０１ａ、
膜厚１００ｎｍの酸化窒化シリコン膜５０１ｂを形成し
た。
【０１０７】次いで、下地膜上に半導体層５０２〜５０
６を形成する。この半導体層５０２〜５０６の厚さは２
５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形
成する。結晶質半導体膜の材料に限定はないが、好まし
くはシリコンまたはシリコンゲルマニウム（ＳｉXＧｅ
1-X（Ｘ＝０．０００１〜０．０２））合金などで形成
すると良い。本実施例では、プラズマＣＶＤ法を用い、
５５ｎｍの非晶質シリコン膜を成膜した後、ニッケルを
含む溶液を非晶質シリコン膜上に保持させた。この非晶
質シリコン膜に脱水素化（５００℃、１時間）を行った
後、熱結晶化（５５０℃、４時間）を行い、さらに結晶
化を改善するためのレーザーアニ―ル処理を行って結晶
質シリコン膜を形成し、所望の形状にパターニングし
た。
【０１０８】次いで、半導体層５０２〜５０６の表面を
バッファーフッ酸等のフッ酸系のエッチャントで洗浄し
た後、プラズマＣＶＤ法またはスパッタ法を用い、厚さ
を４０〜１５０ｎｍとして珪素を主成分とする絶縁膜５
０７を形成する。
【０１０９】次いで、図９（Ａ）に示すように、ゲート
絶縁膜５０７上に膜厚２０〜１００ｎｍの第１の導電膜
５０８と、膜厚１００〜４００ｎｍの第２の導電膜５０
９とを積層形成する。本実施例では、膜厚３０ｎｍのＴ
ａＮ膜からなる第１の導電膜５０８と、膜厚３７０ｎｍ
のＷ膜からなる第２の導電膜５０９を積層形成した。
【０１１０】なお、本実施例では、第１の導電膜５０８
をＴａＮ、第２の導電膜５０９をＷとしたが、特に限定
されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、
Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で単層または積層を
用いればよい。また、リン等の不純物元素をドーピング
した多結晶シリコン膜に代表される半導体膜を用いても
よい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、
第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導
電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタ
ン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組
み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で
形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１
の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の
導電膜をＣｕ膜とする組み合わせとしてもよい。
【０１１１】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク５１０〜５１５を形成し、電極及び
配線を形成するための第１のエッチング処理を行う。第
１のエッチング処理では第１及び第２のエッチング条件
で行う。本実施例では第１のエッチング条件として、Ｉ
ＣＰ（Inductively Coupled Plasma：誘導結合型プラズ
マ）エッチング法を用い、エッチング用ガスにＣＦ4と
Ｃｌ2とＯ2とを用い、それぞれのガス流量比を２５／２
５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電
極に５００WのＲＦ（13.56MHz）電力を投入してプラズ
マを生成してエッチングを行った。なお、エッチング用
ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ 4、ＣＣｌ4な
どを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3
などを代表とするフッ素系ガス、またはＯ2を適宜用い
ることができる。ここでは、松下電器産業（株）製のＩ
ＣＰを用いたドライエッチング装置（Model Ｅ６４５
−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１
５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の
自己バイアス電圧を印加する。この第１のエッチング条
件によりＷ膜をエッチングして第１の導電層の端部をテ
ーパー形状とする。第１のエッチング条件でのＷに対す
るエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮ
に対するエッチング速度は８０．３２ｎｍ／ｍｉｎであ
り、ＴａＮに対するＷの選択比は約２．５である。ま
た、この第１のエッチング条件によって、Ｗのテーパー
角は、約２６°となる。
【０１１２】この後、レジストからなるマスク５１０〜
５１５を除去せずに第２のエッチング条件に変え、エッ
チング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス
流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコ
イル型の電極に５００WのＲＦ（13.56MHz）電力を投入
してプラズマを生成して約３０秒程度のエッチングを行
った。基板側（試料ステージ）にも２０WのＲＦ（13.56
MHz）電力を投入し、実質的に負の自己バイアス電圧を
印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条
件ではＷ膜及びＴａＮ膜とも同程度にエッチングされ
る。第２のエッチング条件でのＷに対するエッチング速
度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチン
グ速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート
絶縁膜上に残渣を残すことなくエッチングするために
は、１０〜２０％程度の割合でエッチング時間を増加さ
せると良い。
【０１１３】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°とすればよい。
【０１１４】こうして、第１のエッチング処理により第
１の導電層と第２の導電層から成る第１の形状の導電層
５１６〜５２１（第１の導電層５１６ａ〜５２１ａと第
２の導電層５１６ｂ〜５２１ｂ）を形成する。
【０１１５】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行い、半導体層に希ガス元
素とｎ型を付与する不純物元素とを添加する。（図９
（Ｂ））ドーピング処理はイオンドープ法、若しくはイ
オン注入法で行えば良い。ここでは、希ガス元素として
アルゴンを用い、ドーピングガスとしてアルゴンガス１
００％としたイオンドープ法を用いて添加した後、大気
にふれることなくｎ型を付与する不純物元素としてリン
を用い、フォスフィン（ＰＨ3）５％水素希釈ガスとし
たイオンドープ法を用いて添加する。
【０１１６】この場合、導電層５１６〜５２１がｎ型を
付与する不純物元素に対するマスクとなり、自己整合的
にゲッタリングサイトとしても機能する高濃度不純物領
域５２２〜５３３が形成される。高濃度不純物領域５２
２〜５３３には１×１０20〜５×１０21／ｃｍ3の濃度
範囲でアルゴンを添加し、さらに、３×１０19〜３×１
０20/cm3の濃度範囲でｎ型を付与する不純物元素とを添
加する。
【０１１７】また、第１のドーピング処理では、リンを
添加した後、アルゴンを添加してもよい。また、第１の
ドーピング処理としてフォスフィンを含む希ガスを原料
ガスとし、半導体膜にリン元素と希ガス元素とを同一工
程で添加してもよい。
【０１１８】次いで、レジストからなるマスクを除去せ
ずに第２のエッチング処理を行う。ここでは、エッチン
グ用ガスにＳＦ6とＣｌ2とＯ2とを用い、それぞれのガ
ス流量比を２４／１２／２４（ｓｃｃｍ）とし、１．３
Paの圧力でコイル型の電極に７００WのＲＦ（13.56MH
z）電力を投入してプラズマを生成してエッチングを２
５秒行った。基板側（試料ステージ）にも１０WのＲＦ
（13.56MHz）電力を投入し、実質的に負の自己バイアス
電圧を印加する。第２のエッチング処理でのＷに対する
エッチング速度は２２７．３ｎｍ／ｍｉｎ、ＴａＮに対
するエッチング速度は３２．１ｎｍ／ｍｉｎであり、Ｔ
ａＮに対するＷの選択比は７．１であり、絶縁膜５０７
であるＳｉＯＮに対するエッチング速度は３３．７ｎｍ
／ｍｉｎであり、ＴａＮに対するＷの選択比は６．８３
である。このようにエッチングガス用ガスにＳＦ6を用
いた場合、絶縁膜５０７との選択比が高いので膜減りを
抑えることができる。また、駆動回路のＴＦＴにおいて
は、テーパ−部のチャネル長方向の幅が長ければ長いほ
ど信頼性が高いため、テーパ−部を形成する際、ＳＦ6
を含むエッチングガスでドライエッチングを行うことが
有効である。
【０１１９】この第２のエッチング処理によりＷのテー
パー角は７０°となった。この第２のエッチング処理に
より第２の導電層５３４ｂ〜５３９ｂを形成する。一
方、第１の導電層は、ほとんどエッチングされず、第１
の導電層５３４ａ〜５３９ａを形成する。また、上記第
２のエッチング処理において、ＣＦ4とＣｌ2とＯ2とを
エッチングガスに用いることも可能である。
【０１２０】次いで、レジストからなるマスクを除去し
た後、第２のドーピング処理を行って図９（Ｃ）の状態
を得る。ドーピングは第２の導電層５３４ｂ〜５３９ｂ
を不純物元素に対するマスクとして用い、第１の導電層
のテーパー部下方の半導体層に不純物元素が添加される
ようにドーピングする。本実施例では、不純物元素とし
てＰ（リン）を用い、ドーピング条件をドーズ量１．５
×１０14/cm2、加速電圧９０ｋｅＶ、イオン電流密度
０．５μＡ／ｃｍ2、フォスフィン（ＰＨ3）５％水素希
釈ガス、ガス流量３０ｓｃｃｍにてプラズマドーピング
を行った。こうして、第１の導電層と重なる低濃度不純
物領域５４１〜５５４を自己整合的に形成する。この低
濃度不純物領域５４１〜５５４へ添加されたリン（Ｐ）
の濃度は、１×１０17〜１×１０19/cm3であり、且つ、
第１の導電層のテーパー部の膜厚に従って濃度勾配を有
している。なお、第１の導電層のテーパー部と重なる半
導体層において、第１の導電層のテーパー部の端部から
内側に向かって不純物濃度（Ｐ濃度）が次第に低くなっ
ている。また、高濃度不純物領域５２２〜５３３にも不
純物元素が添加され、高濃度不純物領域５５５〜５６６
を形成する。
【０１２１】次いで、後にｎチャネル型ＴＦＴの活性層
となる半導体層をレジストからなるマスク５６７〜５６
９で覆い、第３のドーピング処理を行う。この第３のド
ーピング処理により、ｐチャネル型ＴＦＴの活性層とな
る半導体層に前記一導電型（ｎ型）とは逆の導電型（ｐ
型）を付与する不純物元素が添加されたｐ型不純物領域
５７０〜５７３（高濃度不純物領域５７０ａ〜５７３ａ
及び低濃度不純物領域５７０ｂ〜５７３ｂ）を形成す
る。（図１０（Ａ））不純物領域５７０ａ〜５７３ａに
はそれぞれ異なる濃度でリンが添加されているが、その
いずれの領域においてもボロンの濃度が６×１０19〜６
×１０20/cm3となるようにドーピング処理することによ
り、ｐチャネル型ＴＦＴのソース領域およびドレイン領
域として機能するために何ら問題は生じない。
【０１２２】次いで、レジストからなるマスク５７４を
形成して第３のエッチング処理を行う。この第３のエッ
チング処理では第１の導電層のテーパー部のみを選択的
にエッチングする。第３のエッチング処理は、エッチン
グガスにＷとの選択比が高いＣｌ3を用い、ＩＣＰエッ
チング装置を用いて行う。第３のエッチングにより、第
１の導電層５３７ｃ〜５３９ｃが形成される。（図１０
（Ｂ））
【０１２３】上記第３のエッチング処理によって、画素
部には、第１の導電層５３７ｃ〜５３９ｃと重ならず、
濃度勾配を有する低濃度不純物領域（ＬＤＤ領域）５４
７〜５５４が形成される。なお、駆動回路において、低
濃度不純物領域（ＧＯＬＤ領域）５４１〜５４６は、第
１の導電層５３４ａ〜５３６ａと重なったままである。
このように、各回路に応じてＴＦＴの構造を作り分けて
いる。
【０１２４】また、本実施例では第３のドーピング処理
の後に、第３のエッチング処理を行った例を示したが、
第３のエッチング処理を行った後に第３のドーピング処
理を行ってもよい。
【０１２５】次いで、レジストからなるマスク５７４を
除去して、ゲッタリング処理を行う。ゲッタリングは窒
素雰囲気中で４５０〜８００℃、１〜２４時間、例えば
５５０℃にて４時間の熱処理を行うと、図１０（Ｃ）中
の矢印の方向、即ちチャネル形成領域からゲッタリング
サイトに金属元素を移動させることができる。このゲッ
タリングにより、絶縁膜を間に挟んで第１の導電層と重
なる半導体膜、特にチャネル形成領域に含まれる金属元
素を除去、または金属元素の濃度を低減する。このゲッ
タリングでは、条件によっては、希ガス元素によるゲッ
タリングと、リンによるゲッタリングとの相乗効果を得
ることができる。また、熱処理に代えて強光を照射して
もよい。また、熱処理に加えて強光を照射してもよい。
ただし、ゲッタリングの加熱手段に、ハロゲンランプ、
メタルハライドランプ、キセノンアークランプ、カーボ
ンアークランプ、高圧ナトリウムランプ、または高圧水
銀ランプから射出された光を用いるＲＴＡ法を用いる場
合、半導体膜の加熱温度が４００℃〜５５０℃となるよ
うに強光を照射することが望ましい。あまり高い加熱温
度としてしまうと半導体膜中の歪みが無くなってしま
い、ゲッタリングサイト（ニッケルシリサイド）からニ
ッケルを飛び出させる作用やニッケルを捕獲する作用が
消えてしまうため、ゲッタリング効率が低下してしま
う。
【０１２６】さらに、ゲッタリングの条件によっては、
ゲッタリングと同時に不純物元素（リン、ボロン）を活
性化することもできる。
【０１２７】次いで、第１の層間絶縁膜５７５を形成す
る。この第１の層間絶縁膜５７５としては、プラズマＣ
ＶＤ法またはスパッタ法を用い、厚さを１０〜２００ｎ
ｍとしてシリコンを含む絶縁膜で形成する。
【０１２８】次いで、図１０（Ｄ）に示すように、それ
ぞれの半導体層に添加された不純物元素を活性化処理す
る工程を行う。この活性化工程はＹＡＧレーザーまたは
エキシマレーザーを裏面から照射することによって行
う。裏面から照射することによって、ゲート電極と絶縁
膜を介して重なる不純物領域の活性化を行うことができ
る。
【０１２９】また、本実施例では、上記活性化の前に第
１の層間絶縁膜を形成した例を示したが、上記活性化を
行った後、第１の層間絶縁膜を形成する工程としてもよ
い。
【０１３０】次いで、窒化シリコン膜からなる第２の層
間絶縁膜５７６を形成して熱処理（３００〜５５０℃で
１〜１２時間の熱処理）を行い、半導体層を水素化する
工程を行う。本実施例では、窒素雰囲気中で４１０℃、
１時間の熱処理を行った。この工程は第２の層間絶縁膜
５７６に含まれる水素により半導体層のダングリングボ
ンドを終端する工程である。第１の層間絶縁膜の存在に
関係なく半導体層を水素化することができる。水素化の
他の手段として、プラズマ水素化（プラズマにより励起
された水素を用いる）を行っても良い。
【０１３１】次いで、第２の層間絶縁膜５７６上に有機
絶縁物材料から成る第３の層間絶縁膜２７７を形成す
る。本実施例では膜厚１．６μｍのアクリル樹脂膜を形
成した。次いで、各不純物領域（５５７、５５８、５６
１〜５６３、５６５、５７０ａ、５７１ａ、５７２ａ、
５７３ａ）に達するコンタクトホールを形成するための
パターニングを行う。本実施例では複数のエッチング処
理を行った。本実施例では第２の層間絶縁膜をエッチン
グストッパーとして第３の層間絶縁膜をエッチングした
後、第１の層間絶縁膜をエッチングストッパーとして第
２の層間絶縁膜をエッチングしてから第１の層間絶縁膜
をエッチングした。
【０１３２】次いで、不純物領域（５５７、５５８、５
６１〜５６３、５７０ａ、５７１ａ、５７２ａ、５７３
ａ）とそれぞれ電気的に接続する電極５７８〜５８６
と、不純物領域５６５と電気的に接続する画素電極５８
７を形成する。これらの電極及び画素電極の材料は、Ａ
ｌまたはＡｇを主成分とする膜、またはそれらの積層膜
等の反射性の優れた材料を用いる。
【０１３３】以上の様にして、ｎチャネル型ＴＦＴ６０
６及びｐチャネル型ＴＦＴ６０５からなるロジック回路
部６０３と、ｎチャネル型ＴＦＴ６０８及びｐチャネル
型ＴＦＴ６０７からなるサンプリング回路部６０４とを
有する駆動回路６０１と、ｎチャネルＴＦＴ６０９から
なる画素ＴＦＴ及び保持容量６１０とを有する画素部６
０２とを同一基板上に形成することができる。
【０１３４】なお、本実施例ではｎチャネル型ＴＦＴ６
０９は、ソース領域およびドレイン領域の間に二つのチ
ャネル形成領域を有した構造（ダブルゲート構造）とな
っているが、本実施例はダブルゲート構造に限定される
ことなく、チャネル形成領域が一つ形成されるシングル
ゲート構造もしくは三つ形成されるトリプルゲート構造
であっても良い。
【０１３５】また、本実施例では、希ガス元素を多量に
添加したため、下地膜及び基板にも添加される。希ガス
元素は、下地膜及び基板のうち、電極５１６〜５２１で
覆われた領域以外の領域、即ちチャネル形成領域５８８
〜５９３および低濃度不純物領域以外の領域に位置する
下地膜中あるいは基板中に添加される。
【０１３６】［実施例４］実施例３では画素電極が反射
性を有する金属材料で形成された反射型の表示装置の例
を示したが、本実施例では画素電極を透光性を有する導
電膜で形成した透過型の表示装置の例を図１２に示す。
【０１３７】層間絶縁膜８００を形成する工程までは実
施例３と同じであるので、ここでは省略する。実施例１
に従って層間絶縁膜５７７を形成した後、透光性を有す
る導電膜からなる画素電極８０１を形成する。透光性を
有する導電膜としては、ＩＴＯ（酸化インジウム酸化ス
ズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―Ｚ
ｎＯ）、酸化亜鉛（ＺｎＯ）等を用いればよい。
【０１３８】その後、層間絶縁膜８００にコンタクトホ
ールを形成する。次いで、画素電極８０１と重なる接続
電極８０２を形成する。この接続電極８０２は、コンタ
クトホールを通じてドレイン領域と接続されている。ま
た、この接続電極８０２と同時に他のＴＦＴのソース電
極またはドレイン電極も形成する。
【０１３９】また、ここでは全ての駆動回路を基板上に
形成した例を示したが、駆動回路の一部に数個のＩＣを
用いてもよい。
【０１４０】以上のようにしてアクティブマトリクス基
板が形成される。このアクティブマトリクス基板を用
い、実施例２に従って液晶モジュールを作製し、バック
ライト８０４、導光板８０５を設け、カバー８０６で覆
えば、図１４に示すアクティブマトリクス型液晶表示装
置が完成する。なお、カバー８０６と液晶モジュールは
接着剤や有機樹脂を用いて貼り合わせる。また、基板と
対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と
基板との間に充填して接着してもよい。また、透過型で
あるので偏光板８０３は、アクティブマトリクス基板と
対向基板の両方に貼り付ける。
【０１４１】なお、本実施例は実施例３と組み合わせる
ことが可能である。
【０１４２】［実施例５］本実施例では、ＥＬ（Electr
o Luminescence）素子を備えた発光表示装置を作製する
例を図１３に示す。
【０１４３】図１３（Ａ）は、ＥＬモジュールをを示す
上面図、図１３（Ｂ）は図１３（Ａ）をＡ−Ａ’で切断
した断面図である。絶縁表面を有する基板７００（例え
ば、ガラス基板、結晶化ガラス基板等）に、画素部７０
２、ソース側駆動回路７０１、及びゲート側駆動回路７
０３を形成する。これらの画素部や駆動回路は、実施の
形態に従えば得ることができる。また、７１８はシール
材、７１９はＤＬＣ膜であり、画素部および駆動回路部
はシール材７１８で覆われ、そのシール材は保護膜７１
９で覆われている。さらに、接着材を用いてカバー材７
２０で封止されている。熱や外力などによる変形に耐え
るためカバー材７２０は基板７００と同じ材質のもの、
例えばガラス基板を用いることが望ましく、サンドブラ
スト法などにより図１３に示す凹部形状（深さ３〜１０
μｍ）に加工する。さらに加工して乾燥剤７２１が設置
できる凹部（深さ５０〜２００μｍ）を形成することが
望ましい。また、多面取りでＥＬモジュールを製造する
場合、基板とカバー材とを貼り合わせた後、ＣＯ2レー
ザー等を用いて端面が一致するように分断してもよい。
【０１４４】なお、７０８はソース側駆動回路７０１及
びゲート側駆動回路７０３に入力される信号を伝送する
ための配線であり、外部入力端子となるＦＰＣ（フレキ
シブルプリントサーキット）７０９からビデオ信号やク
ロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（Ｐ
ＷＢ）が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにＦＰＣ
もしくはＰＷＢが取り付けられた状態をも含むものとす
る。
【０１４５】次に、断面構造について図１３（Ｂ）を用
いて説明する。基板５００上に絶縁膜７１０が設けら
れ、絶縁膜７１０の上方には画素部７０２、ゲート側駆
動回路５０３が形成されており、画素部７０２は電流制
御用ＴＦＴ７１１とそのドレインに電気的に接続された
画素電極７１２を含む複数の画素により形成される。ま
た、ゲート側駆動回路７０３はｎチャネル型ＴＦＴ７１
３とｐチャネル型ＴＦＴ７１４とを組み合わせたＣＭＯ
Ｓ回路を用いて形成される。
【０１４６】これらのＴＦＴ（７１１、７１３、７１４
を含む）は、実施の形態または実施例１、実施例３に従
って作製すればよい。
【０１４７】画素電極７１２はＥＬ素子の陽極として機
能する。また、画素電極７１２の両端にはバンク７１５
が形成され、画素電極７１２上にはＥＬ層７１６および
ＥＬ素子の陰極７１７が形成される。
【０１４８】ＥＬ層７１６としては、発光層、電荷輸送
層または電荷注入層を自由に組み合わせてＥＬ層（発光
及びそのためのキャリアの移動を行わせるための層）を
形成すれば良い。例えば、低分子系有機ＥＬ材料や高分
子系有機ＥＬ材料を用いればよい。また、ＥＬ層として
一重項励起により発光（蛍光）する発光材料（シングレ
ット化合物）からなる薄膜、または三重項励起により発
光（リン光）する発光材料（トリプレット化合物）から
なる薄膜を用いることができる。また、電荷輸送層や電
荷注入層として炭化珪素等の無機材料を用いることも可
能である。これらの有機ＥＬ材料や無機材料は公知の材
料を用いることができる。
【０１４９】陰極７１７は全画素に共通の配線としても
機能し、接続配線７０８を経由してＦＰＣ７０９に電気
的に接続されている。さらに、画素部７０２及びゲート
側駆動回路７０３に含まれる素子は全て陰極７１７、シ
ール材７１８、及び保護膜７１９で覆われている。
【０１５０】なお、シール材７１８としては、できるだ
け可視光に対して透明もしくは半透明な材料を用いるの
が好ましい。また、シール材７１８はできるだけ水分や
酸素を透過しない材料であることが望ましい。
【０１５１】また、シール材７１８を用いて発光素子を
完全に覆った後、すくなくとも図１３に示すようにＤＬ
Ｃ膜等からなる保護膜７１９をシール材７１８の表面
（露呈面）に設けることが好ましい。また、基板の裏面
を含む全面に保護膜を設けてもよい。ここで、外部入力
端子（ＦＰＣ）が設けられる部分に保護膜が成膜されな
いように注意することが必要である。マスクを用いて保
護膜が成膜されないようにしてもよいし、ＣＶＤ装置で
マスキングテープとして用いるテフロン（登録商標）等
のテープで外部入力端子部分を覆うことで保護膜が成膜
されないようにしてもよい。
【０１５２】以上のような構造でＥＬ素子をシール材７
１８及び保護膜で封入することにより、ＥＬ素子を外部
から完全に遮断することができ、外部から水分や酸素等
のＥＬ層の酸化による劣化を促す物質が侵入することを
防ぐことができる。従って、信頼性の高い発光装置を得
ることができる。
【０１５３】また、画素電極を陰極とし、ＥＬ層と陽極
を積層して図１３とは逆方向に発光する構成としてもよ
い。図１４にその一例を示す。なお、上面図は同一であ
るので省略する。
【０１５４】図１４に示した断面構造について以下に説
明する。基板１０００としては、ガラス基板や石英基板
の他にも、半導体基板または金属基板も使用することが
できる。基板１０００上に絶縁膜１０１０が設けられ、
絶縁膜１０１０の上方には画素部１００２、ゲート側駆
動回路１００３が形成されており、画素部１００２は電
流制御用ＴＦＴ１０１１とそのドレインに電気的に接続
された画素電極１０１２を含む複数の画素により形成さ
れる。また、ゲート側駆動回路１００３はｎチャネル型
ＴＦＴ１０１３とｐチャネル型ＴＦＴ１０１４とを組み
合わせたＣＭＯＳ回路を用いて形成される。
【０１５５】画素電極１０１２はＥＬ素子の陰極として
機能する。また、画素電極１０１２の両端にはバンク１
０１５が形成され、画素電極１０１２上にはＥＬ層１０
１６およびＥＬ素子の陽極１０１７が形成される。
【０１５６】陽極１０１７は全画素に共通の配線として
も機能し、接続配線１００８を経由してＦＰＣ１００９
に電気的に接続されている。さらに、画素部１００２及
びゲート側駆動回路１００３に含まれる素子は全て陽極
１０１７、シール材１０１８、及びＤＬＣ等からなる保
護膜１０１９で覆われている。また、カバー材１０２１
と基板１０００とを接着剤で貼り合わせた。また、カバ
ー材には凹部を設け、乾燥剤１０２１を設置する。
【０１５７】なお、シール材１０１８としては、できる
だけ可視光に対して透明もしくは半透明な材料を用いる
のが好ましい。また、シール材１０１８はできるだけ水
分や酸素を透過しない材料であることが望ましい。
【０１５８】また、図１４では、画素電極を陰極とし、
ＥＬ層と陽極を積層したため、発光方向は図１４に示す
矢印の方向となっている。
【０１５９】なお、本実施例は実施例１乃至４のいずれ
か一と組み合わせることが可能である。
【０１６０】［実施例６］実施例１では、トップゲート
型ＴＦＴを例に説明したが、本発明は図１５に示すボト
ムゲート型ＴＦＴにも適用することができる。
【０１６１】図１５（Ａ）は、画素部の画素の一つを拡
大した上面図であり、図１５（Ａ）において、点線Ａ−
Ａ'で切断した部分が、図１５（Ｂ）の画素部の断面構
造に相当する。
【０１６２】図１５に示す画素部において、画素ＴＦＴ
部はＮチャネル型ＴＦＴで形成されている。基板上５１
にゲート電極５２が形成され、その上に窒化珪素からな
る第１絶縁膜５３ａ、酸化珪素からなる第２絶縁膜５３
ｂが設けられている。また、第２絶縁膜上には、活性層
としてソース領域またはドレイン領域５４〜５６と、チ
ャネル形成領域５７、５８と、前記ソース領域またはド
レイン領域とチャネル形成領域の間にＬＤＤ領域５９、
６０が形成される。また、チャネル形成領域５７、５８
は絶縁層６１、６２で保護される。絶縁層６１、６２及
び活性層を覆う第１の層間絶縁膜６３にコンタクトホー
ルを形成した後、ソース領域５４に接続する配線６４が
形成され、ドレイン領域５６に配線６５が接続され、さ
らにその上にパッシベーション膜６６が形成される。そ
して、その上に第２の層間絶縁膜６７が形成される。さ
らに、その上に第３の層間絶縁膜６８が形成され、ＩＴ
Ｏ、ＳｎＯ2等の透明導電膜からなる画素電極６９が配
線６５と接続される。また、７０は画素電極６９と隣接
する画素電極である。
【０１６３】本実施例では、実施の形態１に従って、ソ
ース領域またはドレイン領域５４〜５６に希ガス元素を
添加してゲッタリングを行ったチャネル形成領域５７、
５８を備えている。
【０１６４】本実施例では一例としてチャネルストップ
型のボトムゲート型のＴＦＴの例を示したが特に限定さ
れない。
【０１６５】なお、本実施例では、画素部の画素ＴＦＴ
のゲート配線をダブルゲート構造としているが、オフ電
流のバラツキを低減するために、トリプルゲート構造等
のマルチゲート構造としても構わない。また、開口率を
向上させるためにシングルゲート構造としてもよい。
【０１６６】また、画素部の容量部は、第１絶縁膜及び
第２絶縁膜を誘電体として、容量配線７１と、ドレイン
領域５６とで形成されている。
【０１６７】なお、図１５で示した画素部はあくまで一
例に過ぎず、特に上記構成に限定されないことはいうま
でもない。
【０１６８】なお、本実施例は実施例１乃至５のいずれ
か一と組み合わせることが可能である。
【０１６９】［実施例７］本実施例は、金属元素を添加
した後、マスクを形成し、希ガス元素を添加してゲッタ
リングを行った後、半導体膜のパターニングを行った
後、再度希ガス元素を添加して実施の形態１と同様のゲ
ッタリングを行う例を示す。
【０１７０】実施の形態１に従って、金属元素を添加し
て結晶化を行う。その後、本実施例では酸化シリコン膜
からなる第１マスクを形成し、希ガス元素を添加してゲ
ッタリングサイトを形成する。この第１マスクは、ゲッ
タリングのためのものであり、帯状の開口部を有するマ
スクであってもよいし、後に行われる半導体層のパター
ニングに用いるマスクより表面積が大きいものを用い
る。次いで、熱処理または強光の照射を行ってゲッタリ
ングを行う。ゲッタリングは窒素雰囲気中で４５０〜８
００℃、１〜２４時間、例えば５５０℃にて１４時間の
熱処理を行うと、ゲッタリングサイトに金属元素を偏析
させることができる。次いで、半導体層のパターニング
を行う。この時のパターニングに使用する第２マスクは
半導体膜をパターニングするためのものであり、第１マ
スクよりも小さく、且つ内側に形成する。このパターニ
ングにより、ゲッタリングサイトは除去され、さらにゲ
ッタリングサイトの境界近傍の半導体も除去する。ゲッ
タリングを行うと、金属元素が希ガス元素を添加した領
域の境界に偏析しやすい傾向があることから、希ガス元
素を添加した領域付近の半導体膜も除去する。こうし
て、結晶構造を有する半導体層を形成する。以降の工程
は、実施の形態１に従えばよい。
【０１７１】従って、本実施例では、工程数およびマス
ク数が増加するものの、２回のゲッタリングが行われる
ため、さらにチャネル形成領域に含まれる金属元素を低
減することができる。本実施例では、２回のゲッタリン
グを行う例を示したが特に限定されず、２回以上のゲッ
タリングを行ってもよい。また、他の公知のゲッタリン
グ方法と組み合わせてもよいことはいうまでもない。
【０１７２】なお、本実施例は実施例１乃至６のいずれ
か一と組み合わせることが可能である。
【０１７３】［実施例８］本実施例では、実施例３と異
なるプロセスでアクティブマトリクス基板を作製した例
について図１６〜１８に示す。
【０１７４】本実施例は、基板１６００上に下地膜１６
００（酸化窒化シリコン膜１６０１ａ、酸化窒化シリコ
ン膜１６０１ｂの積層）を設け、その上に半導体層１６
０２〜１６０６を形成し、絶縁膜１６０７を形成し、該
絶縁膜上に第１の導電膜１６０８と、第２の導電膜１６
０９とを積層形成する工程は、実施例３と同一である。
従って、詳しい説明はここでは省略する。なお、図１６
（Ａ）は、図９（Ａ）と同じ状態を示している。
【０１７５】次いで、実施例３と同様な方法で第１のエ
ッチング処理を行い、第１の導電層と第２の導電層から
成る第１の形状の導電層１６１６〜１６２１（第１の導
電層１６１６ａ〜１６２１ａと第２の導電層１６１６ｂ
〜１６２１ｂ）を形成する。（図１６（Ｂ））なお、こ
の工程までが実施例３と同一である。
【０１７６】そして、本実施例は、第１のエッチング処
理に引き続き、レジストからなるマスクを除去せずに第
２のエッチング処理を行う。ここでは、エッチング用ガ
スにＳＦ6とＣｌ2とＯ2とを用い、それぞれのガス流量
比を２４／１２／２４（ｓｃｃｍ）とし、１．３Paの圧
力でコイル型の電極に７００WのＲＦ（13.56MHz）電力
を投入してプラズマを生成してエッチングを２５秒行っ
た。基板側（試料ステージ）にも１０WのＲＦ（13.56MH
z）電力を投入し、実質的に負の自己バイアス電圧を印
加する。第２のエッチング処理でのＷに対するエッチン
グ速度は２２７．３ｎｍ／ｍｉｎ、ＴａＮに対するエッ
チング速度は３２．１ｎｍ／ｍｉｎであり、ＴａＮに対
するＷの選択比は７．１であり、絶縁膜１６０７である
ＳｉＯＮに対するエッチング速度は３３．７ｎｍ／ｍｉ
ｎであり、ＴａＮに対するＷの選択比は６．８３であ
る。このようにエッチングガス用ガスにＳＦ6を用いた
場合、絶縁膜１６０７との選択比が高いので膜減りを抑
えることができる。また、駆動回路のＴＦＴにおいて
は、テーパ−部のチャネル長方向の幅が長ければ長いほ
ど信頼性が高いため、テーパ−部を形成する際、ＳＦ6
を含むエッチングガスでドライエッチングを行うことが
有効である。
【０１７７】この第２のエッチング処理によりＷのテー
パー角は７０°となった。この第２のエッチング処理に
より第２の導電層１６２２ｂ〜１６２７ｂを形成する。
一方、第１の導電層は、ほとんどエッチングされず、第
１の導電層１６２２ａ〜１６２７ａを形成する。また、
上記第２のエッチング処理において、ＣＦ4とＣｌ2とＯ
2とをエッチングガスに用いることも可能である。
【０１７８】次いで、レジストからなるマスクを除去し
た後、第１のドーピング処理を行って図１６（Ｃ）の状
態を得る。ドーピングは第１の導電層１６２２ａ〜１６
２７ａを不純物元素に対するマスクとして用いて第１の
導電層のテーパー部下方の半導体層に不純物元素が添加
されないようにドーピングする。本実施例では、不純物
元素としてＰ（リン）を用い、フォスフィン（ＰＨ3）
５％水素希釈ガス、ガス流量３０ｓｃｃｍにてプラズマ
ドーピングを行った。こうして、第１の導電層と重なる
低濃度不純物領域（ｎ――領域）１６２８を自己整合的
に形成する。この低濃度不純物領域１６２８へ添加され
たリン（Ｐ）の濃度は、１×１０17〜１×１０19/cm3で
ある。
【０１７９】また、第１のドーピング処理は、第１の導
電層のテーパー部下方の半導体層に不純物元素が添加さ
れるようにドーピングしてもよい。その場合には、第１
の導電層のテーパー部の膜厚に従って濃度勾配を有する
ことになる。
【０１８０】次いで、レジストからなるマスク１６２９
〜１６３０を形成した後、第２のドーピング処理を行
い、半導体層の一部に希ガス元素とｎ型を付与する不純
物元素とを添加する。（図１７（Ａ））ドーピング処理
はイオンドープ法、若しくはイオン注入法で行えば良
い。ここでは、希ガス元素としてアルゴンを用い、ドー
ピングガスとしてアルゴンガス１００％としたイオンド
ープ法を用いて添加した後、ｎ型を付与する不純物元素
としてリンを用い、フォスフィン（ＰＨ3）５％水素希
釈ガスとしたイオンドープ法を用いて添加する。また、
第２のドーピング処理では、リンを添加した後、アルゴ
ンを添加してもよい。また、第２のドーピング処理とし
てフォスフィンを含む希ガスを原料ガスとし、半導体膜
にリン元素と希ガス元素とを同一工程で添加してもよ
い。
【０１８１】第２のドーピング処理により、後にロジッ
ク回路部のｎチャネル型ＴＦＴとなる半導体層１６０３
には、導電層１６２３がリン及びアルゴンに対するマス
クとなり、自己整合的にゲッタリングサイトとしても機
能する高濃度不純物領域（ｎ +領域）１６４９、１６５
０が形成される。また、この第２のドーピング処理時、
テーパー部の下方にも添加して低濃度不純物領域（ｎ-
領域）１６３５、１６３６を形成する。よって、後に形
成されるロジック回路部のｎチャネル型ＴＦＴは、ゲー
ト電極と重なる領域（ＧＯＬＤ領域）のみを備える。な
お、低濃度不純物領域（ｎ-領域）１６３５、１６３６
においては、第１の導電層のテーパー部と重なる半導体
層において、第１の導電層のテーパー部の端部から内側
に向かって不純物濃度（Ｐ濃度）が次第に低くなってい
る。
【０１８２】また、第２のドーピング処理により、後に
サンプリング回路部のｎチャネル型ＴＦＴとなる半導体
層１６０５には、マスク１６３１で覆われなかった領域
に高濃度不純物領域１６５３、１６５４が形成され、マ
スク１６３１で覆われた領域には低濃度不純物領域（ｎ
--領域）１６３９、１６４０が形成される。従って、後
にサンプリング回路部のｎチャネル型ＴＦＴは、ゲート
電極と重ならない低濃度不純物領域（ＬＤＤ領域）のみ
を備える。
【０１８３】また、第２のドーピング処理により、後に
ｐチャネル型ＴＦＴとなる半導体層１６０２、１６０４
にも、一部に添加してゲッタリングサイトを形成する必
要がある。マスク１６２９、１６３０で覆われなかった
領域にゲッタリングサイトとしても機能する高濃度不純
物領域１６４７、１６４８、１６５１、１６５２が形成
され、マスク１６２９、１６３０で覆われた領域には低
濃度不純物領域（ｎ--領域）１６３３、１６３４、１６
３７、１６３８が形成される。
【０１８４】また、第２のドーピング処理により、後に
画素部のｎチャネル型ＴＦＴとなる半導体層１６０６に
は、マスク１６３２で覆われなかった領域にゲッタリン
グサイトとしても機能する高濃度不純物領域１６５５〜
１６５８が形成され、マスク１６３２で覆われた領域に
は低濃度不純物領域（ｎ--領域）１６４１〜１６４４が
形成される。従って、後に画素部のｎチャネル型ＴＦＴ
は、ゲート電極と重ならない低濃度不純物領域（ＬＤＤ
領域）のみを備える。また、後に画素部の容量部となる
領域には、自己整合的に高濃度不純物領域１６５８が形
成され、テーパー部の下方には低濃度不純物領域（ｎ-
領域）１６４５、１６４６が形成される。
【０１８５】第２のドーピング処理により、高濃度不純
物領域１６４７〜１６５８には１×１０20〜５×１０21
／ｃｍ3の濃度範囲でアルゴンを添加され、さらに、３
×１０19〜１×１０21/cm3の濃度範囲でｎ型を付与する
不純物元素とが添加される。
【０１８６】次いで、マスク１６２９〜１６３２を除去
した後、後にｎチャネル型ＴＦＴの活性層となる半導体
層をレジストからなるマスク１６５９〜１６６１で覆
い、第３のドーピング処理を行う。（図１７（Ｂ））こ
の第３のドーピング処理により、ｎ型の不純物元素とｐ
型の不純物元素とを高濃度に含む領域１６６２〜１６６
５と、低濃度でｎ型の不純物元素をふくみ、且つ高濃度
でｐ型の不純物元素を含む領域（ゲート電極と重ならな
い領域（ＬＤＤ領域）１６６６ａ〜１６６９ａ、ゲート
電極と重なる領域（ＧＯＬＤ領域）１６６６ｂ〜１６６
９ｂ）を形成する。いずれの領域においてもボロンの濃
度が６×１０19〜６×１０20/cm3となるようにドーピン
グ処理することにより、ｐチャネル型ＴＦＴのソース領
域およびドレイン領域として機能するために何ら問題は
生じない。
【０１８７】また、本実施例では第１のドーピング処
理、第２のドーピング処理、第３のドーピング処理の順
に行ったが、特に限定されず、工程順序を自由に変更し
てもよい。
【０１８８】次いで、レジストからなるマスク１６５９
〜１６６１を除去して、ゲッタリング処理を行う。ゲッ
タリングは窒素雰囲気中で４５０〜８００℃、１〜２４
時間、例えば５５０℃にて４時間の熱処理を行うと、図
１７（Ｃ）中の矢印の方向、即ちチャネル形成領域から
ゲッタリングサイトに金属元素を移動させることができ
る。このゲッタリングにより、絶縁膜を間に挟んで第１
の導電層と重なる半導体膜、特にチャネル形成領域に含
まれる金属元素を除去、または金属元素の濃度を低減す
る。このゲッタリングでは、条件によっては、希ガス元
素によるゲッタリングと、リンによるゲッタリングとの
相乗効果を得ることができる。また、熱処理に代えて強
光を照射してもよい。また、熱処理に加えて強光を照射
してもよい。ただし、ゲッタリングの加熱手段に、ハロ
ゲンランプ、メタルハライドランプ、キセノンアークラ
ンプ、カーボンアークランプ、高圧ナトリウムランプ、
または高圧水銀ランプから射出された光を用いるＲＴＡ
法を用いる場合、半導体膜の加熱温度が４００℃〜５５
０℃となるように強光を照射することが望ましい。あま
り高い加熱温度としてしまうと半導体膜中の歪みが無く
なってしまい、ゲッタリングサイト（ニッケルシリサイ
ド）からニッケルを飛び出させる作用やニッケルを捕獲
する作用が消えてしまうため、ゲッタリング効率が低下
してしまう。
【０１８９】さらに、ゲッタリングの条件によっては、
ゲッタリングと同時に不純物元素（リン、ボロン）を活
性化することもできる。
【０１９０】次いで、第１の層間絶縁膜１６７０を形成
する。この第１の層間絶縁膜１６７０としては、プラズ
マＣＶＤ法またはスパッタ法を用い、厚さを１０〜２０
０ｎｍとしてシリコンを含む絶縁膜で形成する。
【０１９１】次いで、図１７（Ｄ）に示すように、それ
ぞれの半導体層に添加された不純物元素を活性化処理す
る工程を行う。この活性化工程はＹＡＧレーザーまたは
エキシマレーザーを裏面から照射することによって行
う。裏面から照射することによって、ゲート電極と絶縁
膜を介して重なる不純物領域の活性化を行うことができ
る。
【０１９２】また、本実施例では、上記活性化の前に第
１の層間絶縁膜を形成した例を示したが、上記活性化を
行った後、第１の層間絶縁膜を形成する工程としてもよ
い。
【０１９３】次いで、窒化シリコン膜からなる第２の層
間絶縁膜１６７１を形成して熱処理（３００〜５５０℃
で１〜１２時間の熱処理）を行い、半導体層を水素化す
る工程を行う。本実施例では、窒素雰囲気中で４１０
℃、１時間の熱処理を行った。この工程は第２の層間絶
縁膜１６７１に含まれる水素により半導体層のダングリ
ングボンドを終端する工程である。第１の層間絶縁膜の
存在に関係なく半導体層を水素化することができる。水
素化の他の手段として、プラズマ水素化（プラズマによ
り励起された水素を用いる）を行っても良い。
【０１９４】次いで、第２の層間絶縁膜１６７１上に有
機絶縁物材料から成る第３の層間絶縁膜１６７２を形成
する。本実施例では膜厚１．６μｍのアクリル樹脂膜を
形成した。次いで、各高濃度不純物領域に達するコンタ
クトホールを形成するためのパターニングを行う。本実
施例では複数のエッチング処理を行った。本実施例では
第２の層間絶縁膜をエッチングストッパーとして第３の
層間絶縁膜をエッチングした後、第１の層間絶縁膜をエ
ッチングストッパーとして第２の層間絶縁膜をエッチン
グしてから第１の層間絶縁膜をエッチングした。
【０１９５】次いで、高濃度不純物領域とそれぞれ電気
的に接続する電極１６７３〜１６８１と、高濃度不純物
領域１６５７と電気的に接続する画素電極１６８２を形
成する。これらの電極及び画素電極の材料は、Ａｌまた
はＡｇを主成分とする膜、またはそれらの積層膜等の反
射性の優れた材料を用いる。
【０１９６】以上の様にして、ｎチャネル型ＴＦＴ１７
０６及びｐチャネル型ＴＦＴ１７０５からなるロジック
回路部１７０３と、ｎチャネル型ＴＦＴ１７０８及びｐ
チャネル型ＴＦＴ１７０７からなるサンプリング回路部
１７０４とを有する駆動回路１７０１と、ｎチャネルＴ
ＦＴ１７０９からなる画素ＴＦＴ及び保持容量１７１０
とを有する画素部１７０２とを同一基板上に形成するこ
とができる。（図１８）
【０１９７】なお、本実施例ではｎチャネル型ＴＦＴ１
７０９は、ソース領域およびドレイン領域の間に二つの
チャネル形成領域を有した構造（ダブルゲート構造）と
なっているが、本実施例はダブルゲート構造に限定され
ることなく、チャネル形成領域が一つ形成されるシング
ルゲート構造もしくは三つ形成されるトリプルゲート構
造であっても良い。
【０１９８】本実施例では、第２のドーピング処理によ
り、自己整合的またはマスクによって各回路に適した高
濃度不純物領域を作り分けることを特徴としている。ｎ
チャネル型ＴＦＴ１７０６、１７０８、１７０９のＴＦ
Ｔの構造は、いずれも低濃度ドレイン（ＬＤＤ：Lightl
y Doped Drain）構造となっている。この構造はチャネ
ル形成領域と、高濃度に不純物元素を添加して形成する
ソース領域またはドレイン領域との間に低濃度に不純物
元素を添加した領域を設けたものであり、この領域をＬ
ＤＤ領域と呼んでいる。さらにｎチャネル型ＴＦＴ１７
０６は、ゲート絶縁膜を介してＬＤＤ領域をゲート電極
と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain O
verlapped LDD）構造である。また、ｎチャネル型ＴＦ
Ｔ１７０８、１７０９は、ゲート電極と重ならない領域
（ＬＤＤ領域）のみを備えている構造である。なお、本
明細書では、絶縁膜を介してゲート電極と重なる低濃度
不純物領域（ｎ-領域）をＧＯＬＤ領域と呼び、ゲート
電極と重ならない低濃度不純物領域（ｎ--領域）をＬＤ
Ｄ領域と呼ぶ。このゲート電極と重ならない領域（ＬＤ
Ｄ領域）のチャネル方向の幅は、第２のドーピング処理
時のマスクを適宜変更することで自由設定することがで
きる。また、第１のドーピング処理の条件を変え、テー
パー部の下方にも不純物元素が添加されるようにすれ
ば、ｎチャネル型ＴＦＴ１７０８、１７０９は、ゲート
電極と重なる領域（ＧＯＬＤ領域）と、ゲート電極と重
ならない領域（ＬＤＤ領域）とを両方備えた構造とする
ことも可能である。
【０１９９】なお、本実施例は実施例１乃至７のいずれ
か一と自由に組み合わせることが可能である。
【０２００】［実施例９］本発明を実施して形成された
駆動回路や画素部は様々なモジュール（アクティブマト
リクス型液晶モジュール、アクティブマトリクス型ＥＬ
モジュール、アクティブマトリクス型ＥＣモジュール）
に用いることができる。即ち、それらを表示部に組み込
んだ電子機器全てに本発明を実施できる。
【０２０１】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、カーナビゲーション、プロジ
ェクタ、カーステレオ、パーソナルコンピュータ、携帯
情報端末（モバイルコンピュータ、携帯電話または電子
書籍等）などが挙げられる。それらの一例を図１９〜図
２１に示す。
【０２０２】図１９（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を表示部２
００３に適用することができる。
【０２０３】図１９（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２に適用することが
できる。
【０２０４】図１９（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５に適用
できる。
【０２０５】図１９（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２に適用することが
できる。
【０２０６】図１９（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２に適用
することができる。
【０２０７】図１９（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本発
明を表示部２５０２に適用することができる。
【０２０８】図２０（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶モ
ジュール２８０８に適用することができる。
【０２０９】図２０（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶モジュール２８０８に適用
することができる。
【０２１０】なお、図２０（Ｃ）は、図２０（Ａ）及び
図２０（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶モジュール２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図２０（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。
【０２１１】また、図２０（Ｄ）は、図２０（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図２０（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。
【０２１２】ただし、図２０に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及びＥＬモジュールでの適
用例は図示していない。
【０２１３】図２１（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０
６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７
等を含む。本発明を表示部２９０４に適用することがで
きる。
【０２１４】図２１（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３に適用す
ることができる。
【０２１５】図２１（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。
【０２１６】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器の作製方法に適用すること
が可能である。また、本実施例の電子機器は実施例１〜
８のどのような組み合わせからなる構成を用いても実現
することができる。
【０２１７】
【発明の効果】本発明により、希ガスを添加する処理時
間は、１分または２分程度の短時間で高濃度の希ガス元
素を半導体膜に添加することができるため、リンを用い
たゲッタリングと比較してスループットが格段に向上す
る。
【０２１８】また、リンを用いたゲッタリングと比較し
て、希ガス元素の添加による本発明のゲッタリング能力
は高く、さらに高濃度、例えば１×１０20〜５×１０21
／cm 3で添加できるため、結晶化に用いる金属元素の添
加量を多くすることができる。即ち、結晶化に用いる金
属元素の添加量を多くすることによって結晶化の処理時
間をさらに短時間で行うことが可能となる。また、結晶
化の処理時間を変えない場合には、結晶化に用いる金属
元素の添加量を多くすることによって、さらなる低温で
結晶化することができる。また、結晶化に用いる金属元
素の添加量を多くすることによって、自然核の発生を低
減することができ、良好な結晶質半導体膜を形成するこ
とができる。
【図面の簡単な説明】
【図１】 ＴＦＴの作製工程を示す図。（実施の形態
１）
【図２】 アクティブマトリクス基板の作製工程を示
す図。
【図３】 アクティブマトリクス基板の作製工程を示
す図。
【図４】 アクティブマトリクス基板の作製工程を示
す図。
【図５】 アクティブマトリクス基板の作製工程を示
す図。
【図６】 アクティブマトリクス基板の作製工程を示
す図。
【図７】 液晶モジュールの外観を示す上面図。
【図８】 ＴＦＴの作製工程を示す図。（実施の形態
２）
【図９】 アクティブマトリクス基板の作製工程を示
す図。
【図１０】 アクティブマトリクス基板の作製工程を示
す図。
【図１１】 アクティブマトリクス基板の作製工程を示
す図。
【図１２】 透過型の例を示す図。
【図１３】 ＥＬモジュールを示す上面図及び断面図。
【図１４】 ＥＬモジュールを示す断面図。
【図１５】 アクティブマトリクス型液晶表示装置の断
面構造図。
【図１６】 アクティブマトリクス基板の作製工程を示
す図。
【図１７】 アクティブマトリクス基板の作製工程を示
す図。
【図１８】 アクティブマトリクス基板の作製工程を示
す図。
【図１９】 電子機器の一例を示す図。
【図２０】 電子機器の一例を示す図。
【図２１】 電子機器の一例を示す図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 智史 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 5F052 AA02 AA11 AA17 CA02 DA02 DB02 DB03 DB07 EA16 FA06 JA01 5F110 AA16 AA26 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD13 DD14 DD15 DD17 DD25 EE01 EE02 EE03 EE04 EE05 EE06 EE09 EE14 EE23 EE28 EE37 EE44 EE45 FF02 FF03 FF04 FF09 FF12 FF28 FF30 GG01 GG02 GG13 GG25 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL02 HL03 HL04 HL07 HL12 HL23 HM13 HM15 NN04 NN05 NN22 NN23 NN24 NN27 NN34 NN72 NN73 PP03 PP34 PP35 QQ04 QQ11 QQ23 QQ25 QQ28

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】同一の絶縁表面上に画素部及び駆動回路を
    含む半導体装置において、 前記駆動回路はｎチャネル型ＴＦＴ及びｐチャネル型Ｔ
    ＦＴとを有し、 前記画素部の画素電極に接続する画素ＴＦＴは、チャネ
    ル形成領域と、該チャネル形成領域と接する第１の不純
    物領域と、該第１の不純物領域と接する第２の不純物領
    域とを含む半導体層を有することを特徴とする半導体装
    置。
  2. 【請求項２】請求項１において、前記画素ＴＦＴのゲー
    ト電極はテーパ−部を有し、該テーパ−部は前記第１の
    不純物領域の一部と重なっていることを特徴とする半導
    体装置。
  3. 【請求項３】請求項１または請求項２において、画素Ｔ
    ＦＴの前記第２の不純物領域は、マスクにより形成され
    たことを特徴とする半導体装置。
  4. 【請求項４】請求項１乃至３のいずれか一において、前
    記駆動回路のｎチャネル型ＴＦＴのゲート電極はテーパ
    −部を有し、該テーパ−部は前記第１の不純物領域の全
    部と重なっていることを特徴とする半導体装置。
  5. 【請求項５】請求項４において、前記駆動回路のｎチャ
    ネル型ＴＦＴの前記第２の不純物領域は、自己整合的に
    形成されたことを特徴とする半導体装置。
  6. 【請求項６】請求項１乃至５のいずれか一において、前
    記第２の不純物領域は、金属元素、希ガス元素、及び一
    導電型を付与する不純物元素を含むことを特徴とする半
    導体装置。
  7. 【請求項７】請求項１乃至６のいずれか一において、前
    記希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ば
    れた一種または複数種であることを特徴とする半導体装
    置。
  8. 【請求項８】請求項１乃至７のいずれか一において、前
    記第２の不純物領域に含まれる前記一導電型を付与する
    不純物元素の濃度は、前記第１の不純物領域に含まれる
    前記一導電型を付与する不純物元素の濃度より高いこと
    を特徴とする半導体装置。
  9. 【請求項９】請求項１乃至８のいずれか一において、前
    記一導電型の不純物元素は周期表１５族元素または周期
    表１３族元素であることを特徴とする半導体装置。
  10. 【請求項１０】請求項１乃至９のいずれか一に記載され
    た半導体装置とは、液晶モジュールであることを特徴と
    する半導体装置。
  11. 【請求項１１】請求項１乃至１０のいずれか一に記載さ
    れた半導体装置とは、ＥＬモジュールであることを特徴
    とする半導体装置。
  12. 【請求項１２】請求項１乃至１１のいずれか一に記載さ
    れた半導体装置とは、ビデオカメラ、デジタルカメラ、
    プロジェクター、ゴーグル型ディスプレイ、カーナビゲ
    ーション、パーソナルコンピュータ、携帯型情報端末、
    デジタルビデオディスクプレーヤー、または電子遊技機
    器であることを特徴とする半導体装置。
  13. 【請求項１３】同一の絶縁表面上に画素部及び駆動回路
    を含む半導体装置の作製方法において、 非晶質構造を有する半導体膜に金属元素を添加する第１
    工程と、 前記半導体膜を結晶化させて結晶構造を有する半導体膜
    を形成する第２工程と、 前記半導体膜上に絶縁膜を形成する第３工程と、 前記絶縁膜上に前記半導体膜と重なり、且つテーパー部
    を有する電極を形成する第４工程と、 前記電極のテーパー部を通過させて前記半導体膜に一導
    電型を付与する不純物元素を選択的に添加して第１の不
    純物領域を形成する第５工程と、 画素部には、マスクを設け、前記半導体膜に一導電型を
    付与する不純物元素及び希ガス元素を含む第２の不純物
    領域を選択的に形成すると同時に、駆動回路には前記電
    極をマスクとして自己整合的に第２の不純物領域を形成
    する第６工程と、 前記第２の不純物領域に前記金属元素をゲッタリングし
    て結晶構造を有する半導体膜中の前記金属元素を選択的
    に除去または低減する第７工程とを有することを特徴と
    する半導体装置の作製方法。
  14. 【請求項１４】同一の絶縁表面上に画素部及び駆動回路
    を含む半導体装置の作製方法において、 非晶質構造を有する半導体膜に金属元素を添加する第１
    工程と、 前記半導体膜を結晶化させて結晶構造を有する半導体膜
    を形成する第２工程と、 前記半導体膜上に絶縁膜を形成する第３工程と、 前記絶縁膜上に前記半導体膜と重なり、且つテーパー部
    を有する電極を形成する第４工程と、 前記電極をマスクとして前記半導体膜に一導電型を付与
    する不純物元素を選択的に添加して第１の不純物領域を
    形成する第５工程と、 画素部には、マスクを設け、前記半導体膜に一導電型を
    付与する不純物元素及び希ガス元素を含む第２の不純物
    領域を選択的に形成すると同時に、駆動回路には前記電
    極をマスクとして自己整合的に第２の不純物領域と、前
    記電極のテーパー部を通過させて前記第２の不純物領域
    とチャネル形成領域との間に第３の不純物領域を形成す
    る第６工程と、 前記第２の不純物領域に前記金属元素をゲッタリングし
    て結晶構造を有する半導体膜中の前記金属元素を選択的
    に除去または低減する第７工程とを有することを特徴と
    する半導体装置の作製方法。
  15. 【請求項１５】請求項１３または請求項１４において、
    前記第６の工程は、フォスフィンを含む希ガスを原料ガ
    スとし、半導体膜にリン元素と希ガス元素とを同一工程
    で添加することを特徴とする半導体装置の作製方法。
  16. 【請求項１６】請求項１３乃至１５のいずれか一におい
    て、前記第６の工程は、フォスフィンを含む水素ガスを
    原料ガスとし、半導体膜にリン元素を添加した後、大気
    にふれることなく希ガスを原料ガスとして半導体膜に希
    ガス元素を添加することを特徴とする半導体装置の作製
    方法。
  17. 【請求項１７】請求項１３乃至１６のいずれか一におい
    て、前記第７工程は、加熱処理であることを特徴とする
    半導体装置の作製方法。
  18. 【請求項１８】請求項１３乃至１６のいずれか一におい
    て、前記第７工程は、前記非晶質構造を有する半導体膜
    に強光を照射する処理であることを特徴とする半導体装
    置の作製方法。
  19. 【請求項１９】請求項１３乃至１６のいずれか一におい
    て、前記第７工程は、加熱処理を行い、且つ、前記非晶
    質構造を有する半導体膜に強光を照射する処理であるこ
    とを特徴とする半導体装置の作製方法。
JP2001022386A 2001-01-30 2001-01-30 半導体装置の作製方法 Expired - Fee Related JP4939690B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001022386A JP4939690B2 (ja) 2001-01-30 2001-01-30 半導体装置の作製方法
US10/058,158 US6713323B2 (en) 2001-01-30 2002-01-29 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001022386A JP4939690B2 (ja) 2001-01-30 2001-01-30 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2002231952A true JP2002231952A (ja) 2002-08-16
JP2002231952A5 JP2002231952A5 (ja) 2008-03-21
JP4939690B2 JP4939690B2 (ja) 2012-05-30

Family

ID=18887809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001022386A Expired - Fee Related JP4939690B2 (ja) 2001-01-30 2001-01-30 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US6713323B2 (ja)
JP (1) JP4939690B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134760A (ja) * 2002-08-29 2004-04-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、並びに熱処理方法
JP2004207715A (ja) * 2002-12-13 2004-07-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2019186842A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示デバイスの製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6756608B2 (en) * 2001-08-27 2004-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2003297750A (ja) * 2002-04-05 2003-10-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI265636B (en) * 2002-06-21 2006-11-01 Sanyo Electric Co Method for producing thin film transistor
US7161291B2 (en) * 2002-09-24 2007-01-09 Dai Nippon Printing Co., Ltd Display element and method for producing the same
US7335255B2 (en) * 2002-11-26 2008-02-26 Semiconductor Energy Laboratory, Co., Ltd. Manufacturing method of semiconductor device
US7485579B2 (en) * 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004200378A (ja) 2002-12-18 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4663963B2 (ja) * 2003-02-17 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4116465B2 (ja) * 2003-02-20 2008-07-09 株式会社日立製作所 パネル型表示装置とその製造方法および製造装置
AT500259B1 (de) * 2003-09-09 2007-08-15 Austria Tech & System Tech Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
US6886330B1 (en) * 2003-11-19 2005-05-03 General Motors Corporation Hydroformed torque converter fluid coupling member
KR100611152B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
US7276402B2 (en) * 2003-12-25 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8815060B2 (en) * 2004-08-30 2014-08-26 HGST Netherlands B.V. Method for minimizing magnetically dead interfacial layer during COC process
US7485511B2 (en) 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
US8115206B2 (en) * 2005-07-22 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100683791B1 (ko) * 2005-07-30 2007-02-20 삼성에스디아이 주식회사 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100805154B1 (ko) * 2006-09-15 2008-02-21 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US7923337B2 (en) 2007-06-20 2011-04-12 International Business Machines Corporation Fin field effect transistor devices with self-aligned source and drain regions
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5993141B2 (ja) * 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
FR2978604B1 (fr) * 2011-07-28 2018-09-14 Soitec Procede de guerison de defauts dans une couche semi-conductrice
KR102236381B1 (ko) * 2014-07-18 2021-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN107112364B (zh) * 2014-12-16 2020-09-08 夏普株式会社 半导体装置、其制造方法、及具备半导体装置的显示装置
CN108292606B (zh) * 2015-11-18 2021-08-10 索尼公司 半导体装置和投影型显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330602A (ja) * 1995-03-27 1996-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10135226A (ja) * 1996-10-31 1998-05-22 Motorola Inc 横方向ゲッタリングを用いた半導体素子の製造方法
JP2000223714A (ja) * 1998-11-25 2000-08-11 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000340504A (ja) * 1999-05-27 2000-12-08 Sharp Corp 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109737A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP3431041B2 (ja) 1993-11-12 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JPH1140498A (ja) * 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
JP2001210828A (ja) 2000-01-28 2001-08-03 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2001319878A (ja) * 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
SG138468A1 (en) * 2001-02-28 2008-01-28 Semiconductor Energy Lab A method of manufacturing a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330602A (ja) * 1995-03-27 1996-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH10135226A (ja) * 1996-10-31 1998-05-22 Motorola Inc 横方向ゲッタリングを用いた半導体素子の製造方法
JP2000223714A (ja) * 1998-11-25 2000-08-11 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000340504A (ja) * 1999-05-27 2000-12-08 Sharp Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134760A (ja) * 2002-08-29 2004-04-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、並びに熱処理方法
JP4689155B2 (ja) * 2002-08-29 2011-05-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004207715A (ja) * 2002-12-13 2004-07-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4666907B2 (ja) * 2002-12-13 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2019186842A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示デバイスの製造方法

Also Published As

Publication number Publication date
US20020102776A1 (en) 2002-08-01
US6713323B2 (en) 2004-03-30
JP4939690B2 (ja) 2012-05-30

Similar Documents

Publication Publication Date Title
JP4939690B2 (ja) 半導体装置の作製方法
JP4993810B2 (ja) 半導体装置の作製方法
US7605029B2 (en) Method of manufacturing semiconductor device
JP5046452B2 (ja) 半導体装置の作製方法
JP5088993B2 (ja) 半導体装置の作製方法
US7141822B2 (en) Semiconductor device and method for manufacturing the same
US20020053674A1 (en) Electro-optical device and method of manufacturing the same
JP2003163221A (ja) 半導体装置の作製方法
JP2003229578A (ja) 半導体装置、表示装置およびその作製方法
JP5046439B2 (ja) 半導体装置の作製方法
JP4064075B2 (ja) 半導体装置の作製方法
JP5292453B2 (ja) 半導体装置の作製方法
JP2001284601A (ja) 半導体装置及びその作製方法
JP4712197B2 (ja) 半導体装置の作製方法
JP4346852B2 (ja) 半導体装置の作製方法
JP4954387B2 (ja) 半導体装置の作製方法
JP2002222954A (ja) 電気光学装置およびその作製方法
JP2002217106A (ja) 半導体装置およびその作製方法
JP2002314092A (ja) 半導体装置およびその作製方法
JP2002222960A (ja) 電気光学装置およびその作製方法
JP5256144B2 (ja) 半導体装置の作製方法
JP2002050765A (ja) 半導体装置およびその作製方法
JP2004072083A (ja) 半導体装置の作製方法
JP2002118074A (ja) 半導体装置の作製方法
JP2002222955A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees