JP2002171139A - 高周波増幅器 - Google Patents
高周波増幅器Info
- Publication number
- JP2002171139A JP2002171139A JP2000366749A JP2000366749A JP2002171139A JP 2002171139 A JP2002171139 A JP 2002171139A JP 2000366749 A JP2000366749 A JP 2000366749A JP 2000366749 A JP2000366749 A JP 2000366749A JP 2002171139 A JP2002171139 A JP 2002171139A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- frequency amplifier
- parallel
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 出力から入力への負帰還が生じないようにし
て、利得を向上させた高周波増幅器を提供する。 【解決手段】 並列共振回路３０は、インダクタ３１と
キャパシタ３２とを並列に接続した回路を備えており、
入力整合回路２１０の出力とＦＥＴ１０のドレインとの
間に接続されている。インダクタ３１及びキャパシタ３
２の値は、高周波増幅器が動作することが必要な周波数
帯域内の周波数ｆ０において、ゲート・ドレイン間容量
１１と、並列共振回路３０とが並列に接続された回路１
３０が並列共振するようなものとする。
て、利得を向上させた高周波増幅器を提供する。 【解決手段】 並列共振回路３０は、インダクタ３１と
キャパシタ３２とを並列に接続した回路を備えており、
入力整合回路２１０の出力とＦＥＴ１０のドレインとの
間に接続されている。インダクタ３１及びキャパシタ３
２の値は、高周波増幅器が動作することが必要な周波数
帯域内の周波数ｆ０において、ゲート・ドレイン間容量
１１と、並列共振回路３０とが並列に接続された回路１
３０が並列共振するようなものとする。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波信号の増幅
に用いられる高周波増幅器に関する。
に用いられる高周波増幅器に関する。
【０００２】
【従来の技術】従来から、帰還回路を有する増幅器が知
られている。図１３は、このような従来の高周波増幅器
の回路図である（G.D. Vendelin他著, "Microwave Circ
uit Design Using Linear and Nonlinear Techniques,"
WILEY-INTERSCIENCE, p.222,1990）。図１３の高周波
増幅器は、バイポーラトランジスタ９０１のベースとコ
レクタとの間に抵抗９０２とインダクタ９０３とを直列
に接続した帰還回路を有している。また、トランジスタ
９０１のエミッタとグラウンドとの間には、電流調整用
抵抗９３１と高周波短絡容量９３２とが並列に接続され
たセルフバイアス回路９３０が接続されている。また、
トランジスタ９０１のベースは抵抗９０４を介して電源
Ｖｂｂに接続され、トランジスタ９０１のコレクタは抵
抗９０５を介して電源Ｖｃｃに接続されている。
られている。図１３は、このような従来の高周波増幅器
の回路図である（G.D. Vendelin他著, "Microwave Circ
uit Design Using Linear and Nonlinear Techniques,"
WILEY-INTERSCIENCE, p.222,1990）。図１３の高周波
増幅器は、バイポーラトランジスタ９０１のベースとコ
レクタとの間に抵抗９０２とインダクタ９０３とを直列
に接続した帰還回路を有している。また、トランジスタ
９０１のエミッタとグラウンドとの間には、電流調整用
抵抗９３１と高周波短絡容量９３２とが並列に接続され
たセルフバイアス回路９３０が接続されている。また、
トランジスタ９０１のベースは抵抗９０４を介して電源
Ｖｂｂに接続され、トランジスタ９０１のコレクタは抵
抗９０５を介して電源Ｖｃｃに接続されている。
【０００３】
【発明が解決しようとする課題】図１３のような従来の
高周波増幅器では、トランジスタ９０１のコレクタ（出
力）の電圧がベース（入力）に負帰還されるため、利得
が低下してしまうという問題があった。また、帰還回路
を設けない場合であっても、トランジスタ９０１の入出
力間に存在する結合容量のために、負帰還をさせないよ
うにすることはできなかった。
高周波増幅器では、トランジスタ９０１のコレクタ（出
力）の電圧がベース（入力）に負帰還されるため、利得
が低下してしまうという問題があった。また、帰還回路
を設けない場合であっても、トランジスタ９０１の入出
力間に存在する結合容量のために、負帰還をさせないよ
うにすることはできなかった。
【０００４】本発明は、出力から入力への負帰還が生じ
ないようにして、利得を向上させた高周波増幅器を提供
することを課題とする。
ないようにして、利得を向上させた高周波増幅器を提供
することを課題とする。
【０００５】
【課題を解決するための手段】前記課題を解決するた
め、請求項１の発明が講じた手段は、高周波増幅器とし
て、トランジスタと、前記トランジスタの入力と出力と
の間に接続された並列共振回路とを備え、所定の周波数
帯域内の周波数において、前記並列共振回路と前記トラ
ンジスタの入出力間容量とが並列共振をするように構成
されたものである。
め、請求項１の発明が講じた手段は、高周波増幅器とし
て、トランジスタと、前記トランジスタの入力と出力と
の間に接続された並列共振回路とを備え、所定の周波数
帯域内の周波数において、前記並列共振回路と前記トラ
ンジスタの入出力間容量とが並列共振をするように構成
されたものである。
【０００６】請求項１の発明によると、トランジスタの
出力信号の入力側へのフィードバックを抑制することが
できる。したがって、高周波増幅器の利得を大きくする
ことができる。
出力信号の入力側へのフィードバックを抑制することが
できる。したがって、高周波増幅器の利得を大きくする
ことができる。
【０００７】また、請求項２の発明では、請求項１に記
載の高周波増幅器において、前記並列共振回路は、イン
ダクタ及びキャパシタが並列に接続された回路を有する
ことを特徴とする。
載の高周波増幅器において、前記並列共振回路は、イン
ダクタ及びキャパシタが並列に接続された回路を有する
ことを特徴とする。
【０００８】請求項２の発明によると、トランジスタの
入出力間容量にインダクタ及びキャパシタを並列に接続
するので、インダクタ及びキャパシタの値の選択の自由
度が大きい。
入出力間容量にインダクタ及びキャパシタを並列に接続
するので、インダクタ及びキャパシタの値の選択の自由
度が大きい。
【０００９】また、請求項３の発明では、請求項２に記
載の高周波増幅器において、前記並列共振回路は、前記
インダクタ及びキャパシタが並列に接続された回路を複
数有し、これらの複数の回路は直列に接続され、かつ、
これらの複数の回路の共振周波数はそれぞれ異なること
を特徴とする。
載の高周波増幅器において、前記並列共振回路は、前記
インダクタ及びキャパシタが並列に接続された回路を複
数有し、これらの複数の回路は直列に接続され、かつ、
これらの複数の回路の共振周波数はそれぞれ異なること
を特徴とする。
【００１０】請求項３の発明によると、共振周波数が複
数存在するので、大きな利得が得られる帯域の幅を広げ
ることができる。
数存在するので、大きな利得が得られる帯域の幅を広げ
ることができる。
【００１１】また、請求項４の発明では、請求項１に記
載の高周波増幅器において、前記並列共振回路は、イン
ダクタにより構成されていることを特徴とする。
載の高周波増幅器において、前記並列共振回路は、イン
ダクタにより構成されていることを特徴とする。
【００１２】請求項４の発明によると、並列共振回路の
構成が簡単になる。
構成が簡単になる。
【００１３】また、請求項５の発明では、請求項１〜４
のいずれかに記載の高周波増幅器において、前記トラン
ジスタの出力にカスコード接続された別のトランジスタ
を更に備えたことを特徴とする。
のいずれかに記載の高周波増幅器において、前記トラン
ジスタの出力にカスコード接続された別のトランジスタ
を更に備えたことを特徴とする。
【００１４】請求項５の発明によると、高周波増幅器の
利得を更に大きくすることができる。
利得を更に大きくすることができる。
【００１５】また、請求項６の発明は、複数の高周波増
幅器を縦続接続した高周波増幅器であって、請求項１〜
５のいずれかに記載の高周波増幅器を少なくとも初段の
増幅器として用いたものである。
幅器を縦続接続した高周波増幅器であって、請求項１〜
５のいずれかに記載の高周波増幅器を少なくとも初段の
増幅器として用いたものである。
【００１６】請求項６の発明によると、多段の高周波増
幅器を低雑音化することができる。
幅器を低雑音化することができる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１８】図１は本発明の実施形態に係る高周波増幅
器の回路図である。図１の高周波増幅器は、ｎ形の電界
効果トランジスタ（以下ではＦＥＴと称する）１０と、
直流阻止キャパシタ２０１と、ゲートバイアス抵抗２０
２と、並列共振回路３０と、入力側整合回路２１０と、
出力側整合回路２２０と、セルフバイアス回路２３０
と、バイアス回路２４０とを備えている。
器の回路図である。図１の高周波増幅器は、ｎ形の電界
効果トランジスタ（以下ではＦＥＴと称する）１０と、
直流阻止キャパシタ２０１と、ゲートバイアス抵抗２０
２と、並列共振回路３０と、入力側整合回路２１０と、
出力側整合回路２２０と、セルフバイアス回路２３０
と、バイアス回路２４０とを備えている。
【００１９】直流阻止キャパシタ２０１は、入力側整合
回路２１０の出力とＦＥＴ１０のゲートとの間に接続さ
れている。ゲートバイアス抵抗２０２は、ＦＥＴ１０の
ゲートとグラウンドとの間に接続されている。並列共振
回路３０は、インダクタ３１とキャパシタ３２とを並列
に接続した回路を備え、入力整合回路２１０の出力とＦ
ＥＴ１０のドレインとの間に接続されている。
回路２１０の出力とＦＥＴ１０のゲートとの間に接続さ
れている。ゲートバイアス抵抗２０２は、ＦＥＴ１０の
ゲートとグラウンドとの間に接続されている。並列共振
回路３０は、インダクタ３１とキャパシタ３２とを並列
に接続した回路を備え、入力整合回路２１０の出力とＦ
ＥＴ１０のドレインとの間に接続されている。
【００２０】入力側整合回路２１０は、入力端子と直流
阻止キャパシタ２０１との間に接続されたキャパシタ２
１１と、入力端子とグラウンドとの間に接続されたイン
ダクタ２１２とを備えている。出力側整合回路２２０
は、ＦＥＴ１０のドレインと出力端子との間に接続され
たインダクタ２２１と、ＦＥＴ１０のドレインとグラウ
ンドとの間に接続されたキャパシタ２２２とを備えてい
る。
阻止キャパシタ２０１との間に接続されたキャパシタ２
１１と、入力端子とグラウンドとの間に接続されたイン
ダクタ２１２とを備えている。出力側整合回路２２０
は、ＦＥＴ１０のドレインと出力端子との間に接続され
たインダクタ２２１と、ＦＥＴ１０のドレインとグラウ
ンドとの間に接続されたキャパシタ２２２とを備えてい
る。
【００２１】セルフバイアス回路２３０は、電流調整抵
抗２３１と高周波短絡キャパシタ２３２とを並列に接続
した回路を備え、ＦＥＴ１０のソースとグラウンドとの
間に接続されている。バイアス回路２４０は、電源Ｖｄ
ｄとＦＥＴ１０のドレインとの間に接続された高周波チ
ョークインダクタ２４１と、電源Ｖｄｄとグラウンドと
の間に接続された高周波短絡キャパシタ２４２とを備え
ている。
抗２３１と高周波短絡キャパシタ２３２とを並列に接続
した回路を備え、ＦＥＴ１０のソースとグラウンドとの
間に接続されている。バイアス回路２４０は、電源Ｖｄ
ｄとＦＥＴ１０のドレインとの間に接続された高周波チ
ョークインダクタ２４１と、電源Ｖｄｄとグラウンドと
の間に接続された高周波短絡キャパシタ２４２とを備え
ている。
【００２２】トランジスタの入力とは、トランジスタに
信号の増幅をさせるときに信号を与える端子であり、こ
こではＦＥＴ１０のゲートである。トランジスタの出力
とは、トランジスタに信号の増幅をさせるときに信号を
取り出す端子であり、ここではＦＥＴ１０のドレインで
ある。
信号の増幅をさせるときに信号を与える端子であり、こ
こではＦＥＴ１０のゲートである。トランジスタの出力
とは、トランジスタに信号の増幅をさせるときに信号を
取り出す端子であり、ここではＦＥＴ１０のドレインで
ある。
【００２３】図２は、図１のＦＥＴ１０の高周波領域に
おける等価回路の回路図である。図２の等価回路におい
て、ゲートとドレインとの間には、ゲート・ドレイン間
容量１１が接続されている。ゲートとソースの間には、
ゲート・ソース間容量１２と入力抵抗１３とが直列に接
続されている。ドレインとソースとの間には、電流源１
４とドレイン・ソース間抵抗１５とドレイン・ソース間
容量１６とが並列に接続されている。電流源１４の電流
の大きさｉは、ゲート・ソース間容量１２に与えられる
入力電圧Ｖｉとトランスコンダクタンスｇｍとを用い
て、ｉ＝ｇｍＶｉで表される。
おける等価回路の回路図である。図２の等価回路におい
て、ゲートとドレインとの間には、ゲート・ドレイン間
容量１１が接続されている。ゲートとソースの間には、
ゲート・ソース間容量１２と入力抵抗１３とが直列に接
続されている。ドレインとソースとの間には、電流源１
４とドレイン・ソース間抵抗１５とドレイン・ソース間
容量１６とが並列に接続されている。電流源１４の電流
の大きさｉは、ゲート・ソース間容量１２に与えられる
入力電圧Ｖｉとトランスコンダクタンスｇｍとを用い
て、ｉ＝ｇｍＶｉで表される。
【００２４】ＦＥＴ１０は、ゲートとドレインとの間に
ゲート・ドレイン間容量１１を有しているので、ＦＥＴ
１０のドレインからの出力信号は入力側（ゲート）にフ
ィードバックされる。このため、ＦＥＴ１０のみで増幅
を行う場合には、特に高周波信号を増幅する際に利得の
低下が生じる。
ゲート・ドレイン間容量１１を有しているので、ＦＥＴ
１０のドレインからの出力信号は入力側（ゲート）にフ
ィードバックされる。このため、ＦＥＴ１０のみで増幅
を行う場合には、特に高周波信号を増幅する際に利得の
低下が生じる。
【００２５】図３は、図１のＦＥＴ１０及び並列共振回
路３０の高周波領域における等価回路の回路図である。
図３の回路は、ゲート・ドレイン間容量１１と、並列共
振回路３０とが並列に接続された回路１３０を有してい
る。図３の回路は高周波領域における等価回路であるの
で、直流阻止キャパシタ２０１及び高周波短絡キャパシ
タ２３２は短絡しているものとして省略してある。以下
では同様に、等価回路においては直流阻止キャパシタ２
０１及び高周波短絡キャパシタ２３２を省略する。
路３０の高周波領域における等価回路の回路図である。
図３の回路は、ゲート・ドレイン間容量１１と、並列共
振回路３０とが並列に接続された回路１３０を有してい
る。図３の回路は高周波領域における等価回路であるの
で、直流阻止キャパシタ２０１及び高周波短絡キャパシ
タ２３２は短絡しているものとして省略してある。以下
では同様に、等価回路においては直流阻止キャパシタ２
０１及び高周波短絡キャパシタ２３２を省略する。
【００２６】ここで、並列共振回路３０のインダクタ３
１及びキャパシタ３２の値は、図１の高周波増幅器が動
作することが必要な周波数帯域内の周波数ｆ０におい
て、回路１３０が並列共振するようなものとする。並列
共振とは、回路に与える信号の周波数を変化させていっ
た場合において、その回路のインピーダンスが極大にな
るときの状態である。回路１３０のインピーダンスは、
周波数ｆ０において非常に大きくなるので、ゲート・ド
レイン間容量１１の影響が小さくなり、ＦＥＴ１０の出
力信号の入力側へのフィードバックを抑制することがで
きる。したがって、高周波増幅器の利得を向上させるこ
とができる。
１及びキャパシタ３２の値は、図１の高周波増幅器が動
作することが必要な周波数帯域内の周波数ｆ０におい
て、回路１３０が並列共振するようなものとする。並列
共振とは、回路に与える信号の周波数を変化させていっ
た場合において、その回路のインピーダンスが極大にな
るときの状態である。回路１３０のインピーダンスは、
周波数ｆ０において非常に大きくなるので、ゲート・ド
レイン間容量１１の影響が小さくなり、ＦＥＴ１０の出
力信号の入力側へのフィードバックを抑制することがで
きる。したがって、高周波増幅器の利得を向上させるこ
とができる。
【００２７】インダクタ３１及びキャパシタ３２の値
は、例えば次のようにして求めることができる。すなわ
ち、図１の高周波増幅器に入力する信号の周波数を変化
させたときに、周波数ｆ０において回路１３０のインピ
ーダンスが極大になるように、言い換えると、周波数ｆ
０において並列共振回路３０に流入する電流が極小にな
るように、インダクタ３１及びキャパシタ３２の値を求
める。
は、例えば次のようにして求めることができる。すなわ
ち、図１の高周波増幅器に入力する信号の周波数を変化
させたときに、周波数ｆ０において回路１３０のインピ
ーダンスが極大になるように、言い換えると、周波数ｆ
０において並列共振回路３０に流入する電流が極小にな
るように、インダクタ３１及びキャパシタ３２の値を求
める。
【００２８】また、インダクタ３１及びキャパシタ３２
の抵抗成分を無視し、インダクタ３１及びキャパシタ３
２のそれぞれの値Ｌ１及びＣ１を次のようにして求めて
もよい。すなわち、ゲート・ドレイン間容量１１の値を
Ｃ０とすると、周波数ｆ０（角周波数ω＝２πｆ０）の
とき、回路１３０のインピーダンスは、｛１／ｊωＬ１
＋ｊω（Ｃ０＋Ｃ１）｝-1であるので、周波数ｆ０付近
においてフィードバックを抑制したい場合には、Ｌ１
（Ｃ０＋Ｃ１）＝１／ω2を満たすように、Ｌ１及びＣ
１を選べばよい。
の抵抗成分を無視し、インダクタ３１及びキャパシタ３
２のそれぞれの値Ｌ１及びＣ１を次のようにして求めて
もよい。すなわち、ゲート・ドレイン間容量１１の値を
Ｃ０とすると、周波数ｆ０（角周波数ω＝２πｆ０）の
とき、回路１３０のインピーダンスは、｛１／ｊωＬ１
＋ｊω（Ｃ０＋Ｃ１）｝-1であるので、周波数ｆ０付近
においてフィードバックを抑制したい場合には、Ｌ１
（Ｃ０＋Ｃ１）＝１／ω2を満たすように、Ｌ１及びＣ
１を選べばよい。
【００２９】図４は、ＦＥＴのゲート幅Ｗｇと最大有能
電力利得（ＭＡＧ）との関係を表すグラフである。図４
は、動作周波数を５．２ＧＨｚとして回路シミュレーシ
ョンを行って求められたものである。
電力利得（ＭＡＧ）との関係を表すグラフである。図４
は、動作周波数を５．２ＧＨｚとして回路シミュレーシ
ョンを行って求められたものである。
【００３０】一般にＦＥＴは、ゲート幅Ｗｇが増加する
とトランスコンダクタンスｇｍが大きくなる。しかし、
ゲート幅Ｗｇの増加に伴い、ゲート・ドレイン間容量が
増えるため、並列共振回路がない場合には、図４の並列
共振回路なしの場合のグラフのようにＦＥＴの最大有能
電力利得が低下する。すなわち、入力整合回路及び出力
整合回路における整合を完全なものとしても、ゲート幅
Ｗｇが大きいＦＥＴでは十分な利得が得られない。
とトランスコンダクタンスｇｍが大きくなる。しかし、
ゲート幅Ｗｇの増加に伴い、ゲート・ドレイン間容量が
増えるため、並列共振回路がない場合には、図４の並列
共振回路なしの場合のグラフのようにＦＥＴの最大有能
電力利得が低下する。すなわち、入力整合回路及び出力
整合回路における整合を完全なものとしても、ゲート幅
Ｗｇが大きいＦＥＴでは十分な利得が得られない。
【００３１】一方、図４の並列共振回路ありの場合のグ
ラフは、図１のように、ＦＥＴ１０と並列に並列共振回
路３０が接続されている場合のＦＥＴ１０の最大有能電
力利得のグラフである。この場合には、ゲート・ドレイ
ン間容量に応じてインダクタ３１及びキャパシタ３２の
値を最適なものとし、ゲート・ドレイン間容量の増加の
影響をなくすことができる。したがって、ゲート幅Ｗｇ
が増加すると、トランスコンダクタンスｇｍの増加に伴
ってＦＥＴ１０の最大有能電力利得が大きくなる。
ラフは、図１のように、ＦＥＴ１０と並列に並列共振回
路３０が接続されている場合のＦＥＴ１０の最大有能電
力利得のグラフである。この場合には、ゲート・ドレイ
ン間容量に応じてインダクタ３１及びキャパシタ３２の
値を最適なものとし、ゲート・ドレイン間容量の増加の
影響をなくすことができる。したがって、ゲート幅Ｗｇ
が増加すると、トランスコンダクタンスｇｍの増加に伴
ってＦＥＴ１０の最大有能電力利得が大きくなる。
【００３２】図４の並列共振回路ありの場合のグラフ
は、インダクタ３１としてＡｕ（金）配線の６巻スパイ
ラルインダクタの実測値を用いて得られたものである。
具体的には、キャパシタ３２の値Ｃ１＝１ｐＦとし、ゲ
ート幅Ｗｇ＝１００，２００，３００，４００μｍのと
き、それぞれインダクタ３１の値Ｌ１＝０．８９，０．
８９，０．８４，０．８２ｎＨとした場合に得られた値
を示している。この場合、周波数５．２ＧＨｚ付近にお
いて、並列共振回路３０とＦＥＴ１０のゲート・ドレイ
ン間容量１１とが並列共振をしている。
は、インダクタ３１としてＡｕ（金）配線の６巻スパイ
ラルインダクタの実測値を用いて得られたものである。
具体的には、キャパシタ３２の値Ｃ１＝１ｐＦとし、ゲ
ート幅Ｗｇ＝１００，２００，３００，４００μｍのと
き、それぞれインダクタ３１の値Ｌ１＝０．８９，０．
８９，０．８４，０．８２ｎＨとした場合に得られた値
を示している。この場合、周波数５．２ＧＨｚ付近にお
いて、並列共振回路３０とＦＥＴ１０のゲート・ドレイ
ン間容量１１とが並列共振をしている。
【００３３】インダクタ３１としては、例えばＣｕ
（銅）配線、Ａｇ（銀）配線、又は超伝導配線のスパイ
ラルインダクタを用いてもよい。この場合、Ｑ値を改善
することができるので、更に大きく利得の改善を図るこ
とができる。
（銅）配線、Ａｇ（銀）配線、又は超伝導配線のスパイ
ラルインダクタを用いてもよい。この場合、Ｑ値を改善
することができるので、更に大きく利得の改善を図るこ
とができる。
【００３４】また、図１の高周波増幅器は、ゲート・ド
レイン間容量の影響を抑制するので、出力側に生じた雑
音が入力側にフィードバックされることも抑制でき、雑
音特性を改善することもできる。更に、直流阻止キャパ
シタ２０１を備えているので、インダクタ３１を介して
ドレイン側から流入する直流電流がＦＥＴ１０のゲート
に流入し、ゲート電流が流れることによる利得の低下を
防ぐことができる。
レイン間容量の影響を抑制するので、出力側に生じた雑
音が入力側にフィードバックされることも抑制でき、雑
音特性を改善することもできる。更に、直流阻止キャパ
シタ２０１を備えているので、インダクタ３１を介して
ドレイン側から流入する直流電流がＦＥＴ１０のゲート
に流入し、ゲート電流が流れることによる利得の低下を
防ぐことができる。
【００３５】このように、図１の高周波増幅器は、利得
特性及び雑音特性が優れている。このため、特に図示し
ないが、複数の高周波増幅器を縦続接続した高周波増幅
器において、図１の高周波増幅器を初段の増幅器として
用いれば、低雑音の多段の高周波増幅器を得ることがで
きる。この場合、更に初段以外の増幅器として図１の高
周波増幅器を用いてもよい。
特性及び雑音特性が優れている。このため、特に図示し
ないが、複数の高周波増幅器を縦続接続した高周波増幅
器において、図１の高周波増幅器を初段の増幅器として
用いれば、低雑音の多段の高周波増幅器を得ることがで
きる。この場合、更に初段以外の増幅器として図１の高
周波増幅器を用いてもよい。
【００３６】（第１の変形例）図５は本実施形態の第１
の変形例に係る高周波増幅器の回路図である。図５の高
周波増幅器は、図１の高周波増幅器において、並列共振
回路３０を並列共振回路４０で置き換えたものである。
並列共振回路４０は、インダクタ４１，４２，４３と、
キャパシタ４４，４５，４６とを備えており、インダク
タ４１とキャパシタ４４とが並列に接続された回路と、
インダクタ４２とキャパシタ４５とが並列に接続された
回路と、インダクタ４３とキャパシタ４６とが並列に接
続された回路とが直列に接続されている。
の変形例に係る高周波増幅器の回路図である。図５の高
周波増幅器は、図１の高周波増幅器において、並列共振
回路３０を並列共振回路４０で置き換えたものである。
並列共振回路４０は、インダクタ４１，４２，４３と、
キャパシタ４４，４５，４６とを備えており、インダク
タ４１とキャパシタ４４とが並列に接続された回路と、
インダクタ４２とキャパシタ４５とが並列に接続された
回路と、インダクタ４３とキャパシタ４６とが並列に接
続された回路とが直列に接続されている。
【００３７】図６は、図５のＦＥＴ１０及び並列共振回
路４０の高周波領域における等価回路の回路図である。
図６の回路は、ゲート・ドレイン間容量１１と、並列共
振回路４０とが並列に接続された回路１４０を有してい
る。
路４０の高周波領域における等価回路の回路図である。
図６の回路は、ゲート・ドレイン間容量１１と、並列共
振回路４０とが並列に接続された回路１４０を有してい
る。
【００３８】ここで、並列共振回路４０のインダクタ４
１及びキャパシタ４４の値は、インダクタ４１とキャパ
シタ４４とが並列に接続された回路が周波数ｆ１で並列
共振するようなものとする。同様に、インダクタ４２及
びキャパシタ４５の値は、インダクタ４２とキャパシタ
４５とが並列に接続された回路が周波数ｆ２で並列共振
するようなものとする。インダクタ４３及びキャパシタ
４６の値は、インダクタ４３とキャパシタ４６とが並列
に接続された回路が周波数ｆ３で並列共振するようなも
のとする。周波数ｆ１，ｆ２及びｆ３はそれぞれ異なる
周波数であって、いずれも図５の高周波増幅器が動作す
ることが必要な周波数帯域ＢＷ内にあり、ｆ１＜ｆ２＜
ｆ３の関係があるとする。
１及びキャパシタ４４の値は、インダクタ４１とキャパ
シタ４４とが並列に接続された回路が周波数ｆ１で並列
共振するようなものとする。同様に、インダクタ４２及
びキャパシタ４５の値は、インダクタ４２とキャパシタ
４５とが並列に接続された回路が周波数ｆ２で並列共振
するようなものとする。インダクタ４３及びキャパシタ
４６の値は、インダクタ４３とキャパシタ４６とが並列
に接続された回路が周波数ｆ３で並列共振するようなも
のとする。周波数ｆ１，ｆ２及びｆ３はそれぞれ異なる
周波数であって、いずれも図５の高周波増幅器が動作す
ることが必要な周波数帯域ＢＷ内にあり、ｆ１＜ｆ２＜
ｆ３の関係があるとする。
【００３９】すると、回路１４０のインピーダンスは、
共振周波数ｆ１付近からｆ３付近の間において非常に大
きくなるので、ゲート・ドレイン間容量１１の影響が小
さくなり、出力信号の入力側へのフィードバックを抑制
することができる。
共振周波数ｆ１付近からｆ３付近の間において非常に大
きくなるので、ゲート・ドレイン間容量１１の影響が小
さくなり、出力信号の入力側へのフィードバックを抑制
することができる。
【００４０】図７は、図１及び図５の高周波増幅器の周
波数特性を模式的に表すグラフである。図７（ａ）は図
１の高周波増幅器の周波数特性である。いま、増幅器と
して必要な帯域がＢＷであるとする。図１の高周波増幅
器の並列共振回路３０は、並列共振となる周波数が１つ
のみであるので、図１の高周波増幅器の利得は、共振周
波数ｆ０において最大になり、必要帯域ＢＷの端に近づ
くと小さくなる。
波数特性を模式的に表すグラフである。図７（ａ）は図
１の高周波増幅器の周波数特性である。いま、増幅器と
して必要な帯域がＢＷであるとする。図１の高周波増幅
器の並列共振回路３０は、並列共振となる周波数が１つ
のみであるので、図１の高周波増幅器の利得は、共振周
波数ｆ０において最大になり、必要帯域ＢＷの端に近づ
くと小さくなる。
【００４１】図７（ｂ）の実線は図５の高周波増幅器の
周波数特性である。図５の高周波増幅器の並列共振回路
４０は、並列共振となる周波数が３つあり、それぞれが
異なる周波数である。このため、図５の高周波増幅器の
利得は、共振周波数ｆ１付近からｆ３付近の間で大きな
値となり、かつ、ほぼ一定となる。共振周波数ｆ１及び
ｆ３をそれぞれ必要帯域ＢＷの下端及び上端付近の周波
数とすれば、必要帯域ＢＷの全域にわたって十分に大き
な利得を得ることができる。
周波数特性である。図５の高周波増幅器の並列共振回路
４０は、並列共振となる周波数が３つあり、それぞれが
異なる周波数である。このため、図５の高周波増幅器の
利得は、共振周波数ｆ１付近からｆ３付近の間で大きな
値となり、かつ、ほぼ一定となる。共振周波数ｆ１及び
ｆ３をそれぞれ必要帯域ＢＷの下端及び上端付近の周波
数とすれば、必要帯域ＢＷの全域にわたって十分に大き
な利得を得ることができる。
【００４２】なお、並列共振回路４０は、インダクタと
キャパシタとが並列に接続された回路を２個又は４個以
上有していてもよい。
キャパシタとが並列に接続された回路を２個又は４個以
上有していてもよい。
【００４３】このように、図５の高周波増幅器による
と、大きな利得が得られる周波数帯域の幅を広げること
ができるので、広帯域を必要とするシステムに対応する
ことができる。
と、大きな利得が得られる周波数帯域の幅を広げること
ができるので、広帯域を必要とするシステムに対応する
ことができる。
【００４４】（第２の変形例）図８は本実施形態の第２
の変形例に係る高周波増幅器の回路図である。図８の高
周波増幅器は、図１の高周波増幅器において、並列共振
回路３０を並列共振回路５０で置き換えたものである。
並列共振回路５０は、インダクタ５１を備えている。
の変形例に係る高周波増幅器の回路図である。図８の高
周波増幅器は、図１の高周波増幅器において、並列共振
回路３０を並列共振回路５０で置き換えたものである。
並列共振回路５０は、インダクタ５１を備えている。
【００４５】図９は、図８のＦＥＴ１０及び並列共振回
路５０の高周波領域における等価回路の回路図である。
図９の回路は、ゲート・ドレイン間容量１１と、インダ
クタ５１とが並列に接続された回路１５０を有してい
る。
路５０の高周波領域における等価回路の回路図である。
図９の回路は、ゲート・ドレイン間容量１１と、インダ
クタ５１とが並列に接続された回路１５０を有してい
る。
【００４６】ここで、インダクタ５１の値は、周波数ｆ
０で回路１５０が並列共振するようなものとする。する
と、回路１５０のインピーダンスは、周波数ｆ０におい
て非常に大きくなるので、ゲート・ドレイン間容量１１
の影響が小さくなり、出力信号の入力側へのフィードバ
ックを抑制することができる。インダクタ５１の値Ｌ１
の例を挙げると、動作周波数を５．２ＧＨｚとした場合
において、ＦＥＴ１０のゲート幅Ｗｇ＝１００，２０
０，３００，４００μｍのとき、それぞれＬ１＝３１，
１５．５，１０．５，８ｎＨである。
０で回路１５０が並列共振するようなものとする。する
と、回路１５０のインピーダンスは、周波数ｆ０におい
て非常に大きくなるので、ゲート・ドレイン間容量１１
の影響が小さくなり、出力信号の入力側へのフィードバ
ックを抑制することができる。インダクタ５１の値Ｌ１
の例を挙げると、動作周波数を５．２ＧＨｚとした場合
において、ＦＥＴ１０のゲート幅Ｗｇ＝１００，２０
０，３００，４００μｍのとき、それぞれＬ１＝３１，
１５．５，１０．５，８ｎＨである。
【００４７】このように、図８の高周波増幅器による
と、並列共振回路の構成を簡単なものとすることができ
る。
と、並列共振回路の構成を簡単なものとすることができ
る。
【００４８】（第３の変形例）図１０は本実施形態の第
３の変形例に係る高周波増幅器の回路図である。図１０
の高周波増幅器は、図１の高周波増幅器において、ＦＥ
Ｔ１０の出力（ドレイン）にカスコード接続されたＦＥ
Ｔ２０を更に備え、並列共振回路３０を並列共振回路６
０で置き換えたものである。
３の変形例に係る高周波増幅器の回路図である。図１０
の高周波増幅器は、図１の高周波増幅器において、ＦＥ
Ｔ１０の出力（ドレイン）にカスコード接続されたＦＥ
Ｔ２０を更に備え、並列共振回路３０を並列共振回路６
０で置き換えたものである。
【００４９】ＦＥＴ２０のゲート及びソースは、ＦＥＴ
１０のソース及びドレインにそれぞれ接続されている。
出力側整合回路２２０及びバイアス回路２４０は、ＦＥ
Ｔ１０のドレインではなく、ＦＥＴ２０のドレインに接
続されている。並列共振回路６０は、インダクタ６１と
キャパシタ６２とを並列に接続した回路を備え、この回
路は、入力整合回路２１０の出力とＦＥＴ１０のドレイ
ンとの間に接続されている。
１０のソース及びドレインにそれぞれ接続されている。
出力側整合回路２２０及びバイアス回路２４０は、ＦＥ
Ｔ１０のドレインではなく、ＦＥＴ２０のドレインに接
続されている。並列共振回路６０は、インダクタ６１と
キャパシタ６２とを並列に接続した回路を備え、この回
路は、入力整合回路２１０の出力とＦＥＴ１０のドレイ
ンとの間に接続されている。
【００５０】図１１は、図１０の２個のＦＥＴ１０及び
２０の高周波領域における等価回路の回路図である。図
１１の等価回路は、ＦＥＴ１０に関しては図２の等価回
路と同様に、ゲート・ドレイン間容量１１、ゲート・ソ
ース間容量１２、入力抵抗１３、電流源１４、ドレイン
・ソース間抵抗１５及びドレイン・ソース間容量１６が
接続されている。電流源１４の電流の大きさｉ１は、ゲ
ート・ソース間容量１２に与えられる入力電圧Ｖｉ１と
ＦＥＴ１０のトランスコンダクタンスｇｍ１とを用い
て、ｉ１＝ｇｍ１Ｖｉ１で表される。
２０の高周波領域における等価回路の回路図である。図
１１の等価回路は、ＦＥＴ１０に関しては図２の等価回
路と同様に、ゲート・ドレイン間容量１１、ゲート・ソ
ース間容量１２、入力抵抗１３、電流源１４、ドレイン
・ソース間抵抗１５及びドレイン・ソース間容量１６が
接続されている。電流源１４の電流の大きさｉ１は、ゲ
ート・ソース間容量１２に与えられる入力電圧Ｖｉ１と
ＦＥＴ１０のトランスコンダクタンスｇｍ１とを用い
て、ｉ１＝ｇｍ１Ｖｉ１で表される。
【００５１】更に、ＦＥＴ２０のゲート及びソースがＦ
ＥＴ１０のソース及びドレインにそれぞれ接続されてい
ることを考慮して、ＦＥＴ２０に関しても同様に、ゲー
ト・ドレイン間容量２１、ゲート・ソース間容量２２、
入力抵抗２３、電流源２４、ドレイン・ソース間抵抗２
５及びドレイン・ソース間容量２６が図１１のように接
続されている。電流源２４の電流の大きさｉ２は、ゲー
ト・ソース間容量２２に与えられる入力電圧Ｖｉ２とＦ
ＥＴ２０のトランスコンダクタンスｇｍ２とを用いて、
ｉ２＝ｇｍ２Ｖｉ２で表される。
ＥＴ１０のソース及びドレインにそれぞれ接続されてい
ることを考慮して、ＦＥＴ２０に関しても同様に、ゲー
ト・ドレイン間容量２１、ゲート・ソース間容量２２、
入力抵抗２３、電流源２４、ドレイン・ソース間抵抗２
５及びドレイン・ソース間容量２６が図１１のように接
続されている。電流源２４の電流の大きさｉ２は、ゲー
ト・ソース間容量２２に与えられる入力電圧Ｖｉ２とＦ
ＥＴ２０のトランスコンダクタンスｇｍ２とを用いて、
ｉ２＝ｇｍ２Ｖｉ２で表される。
【００５２】ＦＥＴ１０は、ゲートとドレインとの間に
ゲート・ドレイン間容量１１を有しているので、ＦＥＴ
１０の出力信号は入力側（ゲート）にフィードバックさ
れる。
ゲート・ドレイン間容量１１を有しているので、ＦＥＴ
１０の出力信号は入力側（ゲート）にフィードバックさ
れる。
【００５３】図１２は、図１０の２個のＦＥＴ１０，２
０及び並列共振回路６０の高周波領域における等価回路
の回路図である。図１２の回路は、ゲート・ドレイン間
容量１１と、並列共振回路６０とが並列に接続された回
路１６０を有している。
０及び並列共振回路６０の高周波領域における等価回路
の回路図である。図１２の回路は、ゲート・ドレイン間
容量１１と、並列共振回路６０とが並列に接続された回
路１６０を有している。
【００５４】ここで、並列共振回路６０のインダクタ６
１及びキャパシタ６２の値は、周波数ｆ０で回路１６０
が並列共振するようなものとする。すると、回路１６０
のインピーダンスは、周波数ｆ０において非常に大きく
なるので、ゲート・ドレイン間容量１１の影響が小さく
なり、ＦＥＴ１０の出力信号の入力側へのフィードバッ
クを抑制することができる。
１及びキャパシタ６２の値は、周波数ｆ０で回路１６０
が並列共振するようなものとする。すると、回路１６０
のインピーダンスは、周波数ｆ０において非常に大きく
なるので、ゲート・ドレイン間容量１１の影響が小さく
なり、ＦＥＴ１０の出力信号の入力側へのフィードバッ
クを抑制することができる。
【００５５】このように図１０の高周波増幅器による
と、ＦＥＴ２０がカスコード接続されているので、図１
の高周波増幅器よりも利得を大きくすることができる。
と、ＦＥＴ２０がカスコード接続されているので、図１
の高周波増幅器よりも利得を大きくすることができる。
【００５６】なお、ＦＥＴ１０及びカスコード接続され
たＦＥＴ２０の代わりに、デュアルゲートＦＥＴを用い
てもよい。
たＦＥＴ２０の代わりに、デュアルゲートＦＥＴを用い
てもよい。
【００５７】以上の実施形態においては、トランジスタ
としてｎ形のＦＥＴを用いた場合について説明したが、
ｐ形のＦＥＴを用いた場合についても同様である。ま
た、トランジスタとしてバイポーラトランジスタを用い
てもよい。
としてｎ形のＦＥＴを用いた場合について説明したが、
ｐ形のＦＥＴを用いた場合についても同様である。ま
た、トランジスタとしてバイポーラトランジスタを用い
てもよい。
【００５８】
【発明の効果】以上のように、本発明によると、信号を
増幅することが必要な周波数帯域内において利得が高
く、低雑音な高周波増幅器を得ることができる。
増幅することが必要な周波数帯域内において利得が高
く、低雑音な高周波増幅器を得ることができる。
【図１】本発明の実施形態に係る高周波増幅器の回路図
である。
である。
【図２】図１のＦＥＴの高周波領域における等価回路の
回路図である。
回路図である。
【図３】図１のＦＥＴ及び並列共振回路の高周波領域に
おける等価回路の回路図である。
おける等価回路の回路図である。
【図４】ＦＥＴのゲート幅Ｗｇと最大有能電力利得（Ｍ
ＡＧ）との関係を表すグラフである。
ＡＧ）との関係を表すグラフである。
【図５】第１の変形例に係る高周波増幅器の回路図であ
る。
る。
【図６】図５のＦＥＴ及び並列共振回路の高周波領域に
おける等価回路の回路図である。
おける等価回路の回路図である。
【図７】図１及び図５の高周波増幅器の周波数特性を模
式的に表すグラフである。
式的に表すグラフである。
【図８】第２の変形例に係る高周波増幅器の回路図であ
る。
る。
【図９】図８のＦＥＴ及び並列共振回路の高周波領域に
おける等価回路の回路図である。
おける等価回路の回路図である。
【図１０】第３の変形例に係る高周波増幅器の回路図で
ある。
ある。
【図１１】図１０の２個のＦＥＴの高周波領域における
等価回路の回路図である。
等価回路の回路図である。
【図１２】図１０の２個のＦＥＴ及び並列共振回路の高
周波領域における等価回路の回路図である。
周波領域における等価回路の回路図である。
【図１３】従来の高周波増幅器の回路図である。
１０，２０ ＦＥＴ（トランジスタ） １１，２１ ゲート・ドレイン間容量（入出力間容量） ３０，４０，５０，６０ 並列共振回路 ３１，４１〜４３，５１，６１ インダクタ ３２，４４〜４６，６２ キャパシタ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA01 AA13 CA18 CA35 CA41 DN02 FA20 HA02 HA09 HA25 HA29 HA33 KA05 KA12 KA13 KA29 MA11 MA17 MA21 MN01 NN12 TA02 TA03 5J092 AA01 AA13 CA18 CA35 CA41 FA20 HA02 HA09 HA25 HA29 HA33 KA05 KA12 KA13 KA29 MA11 MA17 MA21 TA02 TA03 UR01 VL07
Claims (6)
- 【請求項１】 トランジスタと、 前記トランジスタの入力と出力との間に接続された並列
共振回路とを備え、 所定の周波数帯域内の周波数において、前記並列共振回
路と前記トランジスタの入出力間容量とが並列共振をす
るように構成された高周波増幅器。 - 【請求項２】 請求項１に記載の高周波増幅器におい
て、 前記並列共振回路は、 インダクタ及びキャパシタが並列に接続された回路を有
することを特徴とする高周波増幅器。 - 【請求項３】 請求項２に記載の高周波増幅器におい
て、 前記並列共振回路は、 前記インダクタ及びキャパシタが並列に接続された回路
を複数有し、これらの複数の回路は直列に接続され、か
つ、これらの複数の回路の共振周波数はそれぞれ異なる
ことを特徴とする高周波増幅器。 - 【請求項４】 請求項１に記載の高周波増幅器におい
て、 前記並列共振回路は、 インダクタにより構成されていることを特徴とする高周
波増幅器。 - 【請求項５】 請求項１〜４のいずれかに記載の高周波
増幅器において、 前記トランジスタの出力にカスコード接続された別のト
ランジスタを更に備えたことを特徴とする高周波増幅
器。 - 【請求項６】 複数の高周波増幅器を縦続接続した高周
波増幅器であって、 請求項１〜５のいずれかに記載の高周波増幅器を少なく
とも初段の増幅器として用いたことを特徴とする高周波
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000366749A JP2002171139A (ja) | 2000-12-01 | 2000-12-01 | 高周波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000366749A JP2002171139A (ja) | 2000-12-01 | 2000-12-01 | 高周波増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002171139A true JP2002171139A (ja) | 2002-06-14 |
Family
ID=18837317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000366749A Pending JP2002171139A (ja) | 2000-12-01 | 2000-12-01 | 高周波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002171139A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7541873B2 (en) | 2006-06-13 | 2009-06-02 | Nec Electronics Corporation | High frequency amplifier configuration for improved feedback capacitance neutralization |
| WO2012169271A1 (ja) * | 2011-06-06 | 2012-12-13 | 住友電気工業株式会社 | スイッチング回路 |
| WO2013176147A1 (ja) * | 2012-05-25 | 2013-11-28 | 株式会社村田製作所 | 電力増幅回路 |
| CN115360985A (zh) * | 2022-08-25 | 2022-11-18 | 无锡华睿芯微电子科技有限公司 | 一种mri超低噪声放大器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53119651A (en) * | 1977-03-29 | 1978-10-19 | Fujitsu Ltd | Amplifier |
| JPH05308233A (ja) * | 1992-04-28 | 1993-11-19 | Nippon Telegr & Teleph Corp <Ntt> | 高周波増幅装置 |
| JPH09121130A (ja) * | 1995-10-26 | 1997-05-06 | Shimada Phys & Chem Ind Co Ltd | 高周波用電子回路 |
| JPH09289421A (ja) * | 1996-04-24 | 1997-11-04 | Kyocera Corp | 高周波用電力増幅器 |
-
2000
- 2000-12-01 JP JP2000366749A patent/JP2002171139A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53119651A (en) * | 1977-03-29 | 1978-10-19 | Fujitsu Ltd | Amplifier |
| JPH05308233A (ja) * | 1992-04-28 | 1993-11-19 | Nippon Telegr & Teleph Corp <Ntt> | 高周波増幅装置 |
| JPH09121130A (ja) * | 1995-10-26 | 1997-05-06 | Shimada Phys & Chem Ind Co Ltd | 高周波用電子回路 |
| JPH09289421A (ja) * | 1996-04-24 | 1997-11-04 | Kyocera Corp | 高周波用電力増幅器 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7541873B2 (en) | 2006-06-13 | 2009-06-02 | Nec Electronics Corporation | High frequency amplifier configuration for improved feedback capacitance neutralization |
| EP2720373A4 (en) * | 2011-06-06 | 2014-11-12 | Sumitomo Electric Industries | SWITCHING CIRCUIT |
| WO2012169271A1 (ja) * | 2011-06-06 | 2012-12-13 | 住友電気工業株式会社 | スイッチング回路 |
| JP2012253663A (ja) * | 2011-06-06 | 2012-12-20 | Sumitomo Electric Ind Ltd | スイッチング回路 |
| CN103548265A (zh) * | 2011-06-06 | 2014-01-29 | 住友电气工业株式会社 | 开关电路 |
| EP2720373A1 (en) * | 2011-06-06 | 2014-04-16 | Sumitomo Electric Industries, Ltd. | Switching circuit |
| US8760223B2 (en) | 2011-06-06 | 2014-06-24 | Sumitomo Electric Industries, Ltd. | Switching circuit |
| WO2013176147A1 (ja) * | 2012-05-25 | 2013-11-28 | 株式会社村田製作所 | 電力増幅回路 |
| CN104380598A (zh) * | 2012-05-25 | 2015-02-25 | 株式会社村田制作所 | 功率放大电路 |
| US9106181B2 (en) | 2012-05-25 | 2015-08-11 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
| CN104380598B (zh) * | 2012-05-25 | 2017-04-12 | 株式会社村田制作所 | 功率放大电路 |
| CN115360985A (zh) * | 2022-08-25 | 2022-11-18 | 无锡华睿芯微电子科技有限公司 | 一种mri超低噪声放大器 |
| CN115360985B (zh) * | 2022-08-25 | 2023-12-22 | 无锡华睿芯微电子科技有限公司 | 一种mri超低噪声放大器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4206589B2 (ja) | 分布増幅器 | |
| US7944293B2 (en) | Systems and methods for an adaptive bias circuit for a differential power amplifier | |
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| JP5479284B2 (ja) | 電子回路 | |
| US11405005B2 (en) | Radio frequency amplifier circuit | |
| WO2008068809A1 (ja) | 高周波増幅器 | |
| JP2019180059A (ja) | 増幅回路 | |
| US8258867B2 (en) | Front-end equalizer and amplifier circuit | |
| US20080030278A1 (en) | Distributed amplifier having a variable terminal resistance | |
| JPH07193436A (ja) | 低い歪の演算増幅器 | |
| JP2000223963A (ja) | 高周波増幅器 | |
| US20200106390A1 (en) | Current mode chopper amplifier | |
| US6326849B1 (en) | Isolation circuit for use in RF amplifier bias circuit | |
| JP2014072696A (ja) | 電子回路 | |
| US6265944B1 (en) | Fully integrated broadband RF voltage amplifier with enhanced voltage gain and method | |
| JP2002171139A (ja) | 高周波増幅器 | |
| WO2019082793A1 (ja) | 高周波電力増幅回路及び通信装置 | |
| JP2006279599A (ja) | 増幅回路 | |
| JP2003258567A (ja) | 高周波回路 | |
| JP2848449B2 (ja) | 広帯域増幅器 | |
| JP2013009249A (ja) | 電力増幅器 | |
| JPH0636483B2 (ja) | 集積回路 | |
| JP2011055144A (ja) | カスコード回路 | |
| US9871494B2 (en) | Operational amplifier with class AB output | |
| JP2009038550A (ja) | 高周波増幅器 |