JP2002160128A - 放電加工装置 - Google Patents
放電加工装置Info
- Publication number
- JP2002160128A JP2002160128A JP2000354666A JP2000354666A JP2002160128A JP 2002160128 A JP2002160128 A JP 2002160128A JP 2000354666 A JP2000354666 A JP 2000354666A JP 2000354666 A JP2000354666 A JP 2000354666A JP 2002160128 A JP2002160128 A JP 2002160128A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- discharge
- electric discharge
- pulse
- voltage pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H1/00—Electrical discharge machining, i.e. removing metal with a series of rapidly recurring electrical discharges between an electrode and a workpiece in the presence of a fluid dielectric
- B23H1/02—Electric circuits specially adapted therefor, e.g. power supply, control, preventing short circuits or other abnormal discharges
- B23H1/022—Electric circuits specially adapted therefor, e.g. power supply, control, preventing short circuits or other abnormal discharges for shaping the discharge pulse train
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H2300/00—Power source circuits or energization
- B23H2300/20—Relaxation circuit power supplies for supplying the machining current, e.g. capacitor or inductance energy storage circuits
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Abstract
ともに放電ミスを低減しつつ高速加工を行う放電加工装
置を得ること。 【解決手段】 加工対象物1を加工するワイヤ2を備
え、加工対象物1とワイヤ2との間に放電を発生させて
加工対象物1を加工する放電加工装置において、加工対
象物1とワイヤ2との間の距離が加工時の平均値である
場合に矩形電圧パルスが印加されたときの放電の形成遅
れ時間に比して立上り時間が長く、該矩形電圧パルスと
同じ電圧値まで立ち上がる電圧パルスを加工対象物1と
ワイヤ2との間に印加して放電を発生させる第1電圧印
加回路3を具備する。
Description
極との間に放電を発生させて該加工対象物を加工する放
電加工装置に関し、特に、高速加工を行う放電加工装置
に関するものである。
ワイヤ放電加工を行うワイヤ放電加工機や、型彫放電加
工を行う型彫放電加工機が知られている。ワイヤ放電加
工では、導電性ワイヤを電極として用いて加工を行い、
型彫放電加工では、種々の形状を有する電極を用いて加
工を行う。図23は、従来のワイヤ放電加工機の構成を
示す概観図である。
る導電性のワイヤ51と、ワイヤ51と加工対象物52
との間に矩形の電圧パルスを印加する電圧印加回路53
と、加工対象物52と電圧印加回路53とを接続する給
電ケーブル54aと、ワイヤ51と電圧印加回路53と
を接続する給電ケーブル54bおよび給電端子55と、
ワイヤ51を加工対象物52側に供給する供給リール5
6と、供給されたワイヤ51を巻き取る巻取りリール5
7と、ワイヤ51の供給および巻取りを停止させるブレ
ーキ58と、ワイヤ51を巻取りリール57に送る巻取
りローラ59と、加工対象物52を固定するクロステー
ブル60と、所定のX軸方向にクロステーブル60を移
動させるX軸モータ61とを備える。
に直交するY軸方向にクロステーブル60を移動させる
Y軸モータ62と、モータ制御ケーブル63aおよび6
3bを介してX軸モータ61およびY軸モータ62を駆
動するサーボ回路64と、サーボ回路64に制御信号を
出力し、クロステーブル60および加工対象物52を移
動させて加工位置を制御する制御回路65と、加工液が
充填された加工液タンク66と、加工液タンク66から
加工液を汲み出すポンプ67と、加工液タンク66から
ポンプ67に加工液を供給する加工液供給パイプ68a
と、ポンプ67から加工対象物52側に加工液を供給す
る加工液供給パイプ68bと、ワイヤ51を加工対象物
52側に供給するガイド69とを備える。
53が、給電ケーブル54a,54bおよび給電端子5
5を介し、ワイヤ51と加工対象物52との間に矩形の
電圧パルスを印加する。これにより、ワイヤ51と加工
対象物52との間に放電が発生し、この放電によって加
工対象物52の一部が除去される。そして、加工対象物
52を移動させて所望の部分を除去することにより、加
工対象物52を所望の形状に加工する。また、この放電
では、加工対象物52の一部が除去されるとともに、ワ
イヤ51の表面も除去される。そして、ワイヤ51の同
じ部分を使い続けると断線してしまう。そこで、ワイヤ
放電加工機では、断線を防ぐため、ワイヤ51の放電が
行われていない部分を加工対象物52側に順次供給し、
放電が行われた部分を順次巻取りながら加工を行う。
ってブレーキ58およびガイド69を介して行われる。
一方、ワイヤ51の巻取りは、巻取りリール57によっ
て、巻取りローラ59を介して行われる。クロステーブ
ル60は、加工対象物52を固定する。X軸モータ61
およびY軸モータ62は、クロステーブル60を二次元
的に移動させる。制御回路65およびサーボ回路64か
らなるNC装置は、X軸モータ61およびY軸モータ6
2を駆動してクロステーブル60および加工対象物52
を移動させ、加工位置を制御する。また、加工液タンク
66には、加工液として、たとえば、脱イオン水が充填
されている。ポンプ67は、加工液供給パイプ68aを
介して加工液タンク66の加工液を汲み出し、加工液供
給パイプ68bを介して、その加工液を放電場に供給す
る。
3の構成を示す図である。電圧印加回路53は、自電圧
印加回路や電流経路に内在するインダクタンス73を介
してワイヤ51を一端に接続した抵抗74と、抵抗74
の他端を自スイッチの一端に接続したスイッチSW51
と、スイッチSW51の他端を高電位側に接続し、加工
対象物52を低電位側に接続した直流定電圧源75と、
抵抗74の他端と加工対象物52との間に設けたスイッ
チSW52とを備える。直流定電圧源75は、所定の電
圧を生成する。抵抗74は、放電電流を制限するために
付加されている。スイッチSW51は、ワイヤ51と加
工対象物52との間(以下、極間と呼ぶ)の電圧を上昇
させるスイッチであり、スイッチSW52は、極間の電
圧を0ボルトにするスイッチである。これらのスイッチ
としては、たとえば電界効果トランジスタ(FET)を
用いる。
を示す図である。電圧印加回路53の動作では、まず、
スイッチSW51がオフであってスイッチSW52がオ
ンである状態から、スイッチSW51をオンにするとと
もにスイッチSW52をオフにすると、スイッチSW5
2の抵抗74側P51とスイッチSW52の加工対象物
側P52との間の電圧が立ち上がり、極間の電圧が立ち
上がる。極間の静電容量およびインダクタンス73の値
は、抵抗74と比較して、十分小さいので、スイッチS
W51がオンすると、極めて速いスピードで極間の電圧
が立ち上がる。
後、すなわち電圧パルスの印加の途中で極間の放電が始
まり、極間に放電電流が流れ始める。これにより、極間
の電圧が下がる。その後、スイッチSW51をオフにす
るとともにスイッチSW52をオンにすると、P51−
P52間の電圧および極間の電圧が0ボルトとなり、放
電が停止し、放電電流が0アンペアとなる。電圧印加回
路53は、この動作を所定周期で繰り返すことによって
極間に断続的に放電を発生させる。
時間と放電確率との関係を示す図である。図26に示す
ように、極間の電圧が最大値の10%を超えてから放電
電流が所定値以上流れ始めるまでの放電遅れ時間td
は、放電を開始するために最低限必要な形成遅れ時間t
fと、各放電ごとに確率的に長さがばらつく確率遅れ時
間tsとを加算したものとなる。すなわち、各放電の放
電遅れ時間tdは、極間の距離(以下、ギャップ間隔と
呼ぶ)や極間に印加する電圧等の物理条件が同じであっ
ても一定値に定まらず、所定の範囲でばらつく。
時間,放電確率およびギャップ間隔の関係を示す図であ
る。ここでは、極間に印加する電圧を80ボルトに固定
し、ギャップ間隔を5マイクロ・メートル,8マイクロ
・メートルおよび10マイクロ・メートルにそれぞれ設
定した場合の放電遅れ時間tdを示している。図27に
示すように、極間に印加する電圧を一定にし、ギャップ
間隔を変化させた場合、ギャップ間隔が大きくなるほど
放電遅れ時間tdが長くなる確率が高くなり、タイムア
ウトとなって結局放電しない場合も発生する。一方、ギ
ャップ間隔が小さくなるほど放電遅れ時間tdが短くな
る確率が高くなる。
とは限らず、ワイヤ51の振動や加工対象物52の凹凸
によって平均値前後で値がばらつく。したがって、ギャ
ップ間隔を小さくしすぎると、ギャップ間隔のばらつき
によってワイヤ51と加工対象物52とがショートして
放電が起こらない場合が発生する。また、ワイヤ51と
加工対象物52とがショートすることによってワイヤ5
1の破損が発生する場合がある。このような不具合が起
こらないように、ギャップ間隔は所定値以上確保してお
く。また、ギャップ間隔を小さくして極間の電界強度を
強くすると、同一箇所で連続して放電する集中放電が発
生する確率が高くなる。
時間,放電確率および印加電圧の関係を示す図である。
ここでは、ギャップ間隔を5マイクロ・メートルに固定
し、極間に印加する電圧を80ボルトおよび100ボル
トにそれぞれ設定した場合の放電遅れ時間tdを示して
いる。図28に示すように、ギャップ間隔を一定にし、
極間に印加する電圧を変化させた場合、極間に印加する
電圧が低くなるほど放電遅れ時間tdが長くなる確率が
高くなり、タイムアウトとなって結局放電しない場合も
発生する。一方、極間に印加する電圧が高くなるほど放
電遅れ時間tdが短くなる確率が高くなる。また、極間
に印加する電圧を高くして極間の電界強度を強くすると
集中放電が発生する確率が高くなる。
向の同じ極性の電圧印加のみを行う。このように、極間
に対して同じ極性の電圧印加のみを行った場合、電気分
解作用によって加工対象物52等が腐食劣化するという
不具合がある。同じ極性の電圧印加のみを行う電圧印加
回路53に代えて、正方向,負方向の電圧パルスを生成
して極間に印加する電圧印加回路を用いることによって
加工対象物52等の腐食劣化を低減することができる。
を示す図である。この電圧印加回路では、加工速度を向
上させるとともに最終的な面精度を向上させるために、
加工を複数段階に分け、最初に高速の荒加工を行い、そ
の後、2回目以降の仕上げ加工を行っている。この電圧
印加回路は、荒加工および仕上げ加工に用いる第1電圧
印加回路100と、荒加工に用いる第2電圧印加回路1
01とを備える。第1電圧印加回路100は、所定の電
圧を生成する直流定電圧源83と、直流定電圧源83の
両端を自容量の両端に接続した容量85と、自第1電圧
印加回路や電流経路に内在するインダクタンス98を介
して加工対象物52を一端に接続した抵抗97と、直流
定電圧源83の高電位側とワイヤ51との間に設けたF
ET87と、直流定電圧源83の低電位側とワイヤ51
との間に設けたFET88と、直流定電圧源83の高電
位側と抵抗97の他端との間に設けたFET89と、直
流定電圧源83の低電位側と抵抗97の他端との間に設
けたFET90とを備える。
加されている。FET87〜90は、フルブリッジ回路
を構成し、FET87および90が同時にオンすること
によってワイヤ51側に正方向の矩形の電圧パルスが印
加される。また、FET88および89が同時にオンす
ることによってワイヤ51側に負方向の矩形の電圧パル
スが印加される。また、FET88および90が同時に
オンすることによってワイヤ51側の電圧が0ボルトと
なる。第1電圧印加回路100は、FET87および9
0のオン、FET88および90のオン、FET88お
よび89のオン、そしてFET88および90のオンを
繰り返し、図30に示すような正方向および負方向の電
圧パルス列を生成する。なお、図30は、FET88の
ワイヤ51側P61と抵抗97のFET90側P62と
の間の電圧を示している。仕上げ加工時は、第2電圧印
加回路101を用いず、第1電圧印加回路100による
正方向および負方向の電圧パルスを用いて加工を行う。
電圧を生成する直流定電圧源84と、直流定電圧源84
の両端を自容量の両端に接続した容量86と、自第2電
圧印加回路や電流経路に内在するインダクタンス99を
介して加工対象物52をカソードに接続したダイオード
95と、ワイヤ51をアノードに接続したダイオード9
6と、直流定電圧源84の高電位側とダイオード95の
アノードとの間に設けたFET91と、直流定電圧源8
4の低電位側とダイオード96のカソードとの間に設け
たFET92と、直流定電圧源84の低電位側をアノー
ドに接続し、ダイオード95のアノードを自ダイオード
のカソードに接続したダイオード93と、直流定電圧源
84の高電位側をカソードに接続し、ダイオード96の
カソードを自ダイオードのアノードに接続したダイオー
ド94とを備える。
とによってワイヤ51側に負方向の矩形の電圧パルスが
印加される。第2電圧印加回路101は、低インピーダ
ンスかつ大容量であるので、高いピーク値の尖頭形の放
電電流が流れる。FET91および92をオフにする
と、インダクタンス94に蓄えられたエネルギーによっ
てダイオード93および94を経由して帰還電流が流れ
る。荒加工時は、第2電圧印加回路101による高いピ
ーク値の尖頭形の放電電流(主放電)を用いて高速加工
を行う。しかし、主放電はピーク値が高いので、異常な
放電が発生し、ワイヤ51の断線を引き起こす場合があ
る。この不具合を防ぐため、第1電圧印加回路100
は、主放電を補助して正常に放電させる予備放電を発生
させる。
である。なお、ここでは、P61−P62間の電圧を示
すとともに、ダイオード96のカソード端子P63とダ
イオード95のアノード端子P64との間の電圧を斜線
で示している。荒加工時においては、図31に示すよう
に、第1電圧印加回路100による正方向の電圧印加の
直後に第2電圧印加回路101による電圧印加を行う。
さらに、第1電圧印加回路100による負方向の電圧印
加の直後に第2電圧印加回路101による電圧印加を行
ってもよい。第2電圧印加回路101は、極間に対し、
負方向の同じ極性の電圧印加のみを行うが、極間にかか
る電圧が低いので腐食劣化の影響は小さい。
電電流との関係を示す図である。図32に示すように、
荒加工時においては、第1電圧印加回路100による電
圧印加を行い、極間に弱い予備放電が発生すると、でき
るだけ早く第2電圧印加回路101による電圧印加に切
り替え、極間に尖頭形の強い主放電を発生させる。図示
しない放電検出回路は、予備放電発生を検出し、図示し
ない制御回路に検出結果を通知する。
たことを示す検出結果の通知を受けると、第2電圧印加
回路101を制御して主放電用の電圧印加を開始させる
とともに、第1電圧印加回路100を制御して予備放電
用の電圧印加を停止させる。予備放電が発生してから主
放電用の電圧印加が始まるまでの電源切替時間txは、
できる限り短くなるようにすることが望ましい。また、
予備放電が発生してから次の予備放電を発生させる電圧
印加を行うまでのパルス間隔を短くすることによって加
工速度を上げることができるが、パルス間隔を短くする
ほど集中放電が発生しやすくなる。
た技術によれば、矩形の電圧パルスを用いて放電を行う
ため、矩形の電圧パルスの電圧値が高い場合やギャップ
間隔がばらついて小さくなった場合、極間の電界強度が
所定値以上に高くなるので、集中放電が発生し、電極が
破損する場合があるという問題点があった。特に、主放
電および予備放電を行う場合は、集中放電が発生しやす
くなり、また、主放電のエネルギーが大きいので、集中
放電が発生すると電極の破損が大きくなる。また、矩形
の電圧パルスの電圧値が低い場合やギャップ間隔がばら
ついて大きくなった場合、極間の電界強度が所定値以下
に低くなるので、放電遅れ時間が長くなって加工スピー
ドが遅くなり、さらに、タイムアウトとなって放電しな
い放電ミスが増加する場合があるという問題点があっ
た。
あって、集中放電を低減して電極の破損を低減するとと
もに放電ミスを低減しつつ高速加工を行う放電加工装置
を得ることを目的とする。
目的を達成するために、この発明にかかる放電加工装置
にあっては、加工対象物と電極との間に放電を発生させ
て該加工対象物を加工する放電加工装置において、前記
加工対象物と前記電極との間の距離が前記加工時の平均
値である場合に矩形電圧パルスが印加されたときの放電
の形成遅れ時間に比して立上り時間が長く、該矩形電圧
パルスと同じ電圧値まで立ち上がる電圧パルスを前記加
工対象物と前記電極との間に印加して前記放電を発生さ
せる電圧印加手段を具備することを特徴とする。
対象物と電極との間の距離が加工時の平均値である場合
に矩形電圧パルスが印加されたときの放電の形成遅れ時
間に比して立上り時間が長く、該矩形電圧パルスと同じ
電圧値まで立ち上がる電圧パルスを加工対象物と電極と
の間に印加して該加工対象物と該電極との間に放電を発
生させる。これにより、ギャップ間隔に応じて、極間の
電圧を放電可能な電圧値まで上昇させつつ、極間の電圧
が集中放電を発生させる電圧値になる前に正常な放電を
開始させることができる。
は、加工対象物を加工する電極を備え、該加工対象物と
該電極との間に第1の放電を発生させた後、該第1の放
電の放電電流に比して大きい放電電流を流す第2の放電
を該加工対象物と該電極との間に発生させて該加工対象
物を加工する放電加工装置において、前記加工対象物と
前記電極との間の距離が前記加工時の平均値である場合
に矩形電圧パルスが印加されたときの放電の形成遅れ時
間に比して立上り時間が長く、該矩形電圧パルスと同じ
電圧値まで立ち上がる電圧パルスを前記加工対象物と前
記電極との間に印加して前記第1の放電を発生させる電
圧印加手段を具備することを特徴とする。
対象物と電極との間の距離が加工時の平均値である場合
に矩形電圧パルスが印加されたときの放電の形成遅れ時
間に比して立上り時間が長く、該矩形電圧パルスと同じ
電圧値まで立ち上がる電圧パルスを加工対象物と電極と
の間に印加して該加工対象物と該電極との間に第1の放
電を発生させる。これにより、ギャップ間隔に応じて、
極間の電圧を放電可能な電圧値まで上昇させつつ、極間
の電圧が集中放電を発生させる電圧値になる前に正常な
放電を開始させることができる。
は、前記電圧パルスの立上り時間が、0.1マイクロ秒
以上かつ100マイクロ秒以下に設定されることを特徴
とする。
り時間が、0.1マイクロ秒以上かつ100マイクロ秒
以下に設定されるため、ギャップ間隔に応じて、極間の
電圧を放電可能な電圧値まで上昇させつつ、極間の電圧
が集中放電を発生させる電圧値になる前に正常な放電を
開始させることができる。
は、前記電圧印加手段が、所定の電圧を生成する直流定
電圧源と、前記直流定電圧源による電圧の立上りをなま
らせて前記電圧パルスを生成する容量・抵抗回路と、を
有することを特徴とする。
の電圧を生成し、容量・抵抗回路が、直流定電圧源によ
る電圧の立上りをなまらせて電圧パルスを生成する。こ
れにより、簡単な回路によって電圧パルスを生成するこ
とができる。
は、前記電圧印加手段が、両端間の電圧によって前記電
圧パルスを生成する容量手段と、前記容量手段の両端間
の電圧が所定値になるまで該容量手段に電流を供給する
直流定電流源と、を有することを特徴とする。
電圧によって電圧パルスを生成し、直流定電流源が、容
量手段の両端間の電圧が所定値になるまで該容量手段に
電流を供給する。これにより、印加時間に比例して電圧
値が上昇する電圧パルスを生成することができる。
は、前記電圧印加手段が、所定の第1の電圧を生成し、
前記電圧パルスを該第1の電圧まで立ち上げる第1の直
流定電圧源と、前記第1の電圧に比して高い第2の電圧
を生成し、前記電圧パルスを前記第1の電圧から該第2
の電圧まで立ち上げる第2の直流定電圧源と、を有する
ことを特徴とする。
が、所定の第1の電圧を生成し、電圧パルスを該第1の
電圧まで立ち上げ、第2の直流定電圧源が、第1の電圧
に比して高い第2の電圧を生成し、電圧パルスを第1の
電圧から第2の電圧まで立ち上げる。これにより、ま
ず、第1の電圧まで電圧パルスを急峻に立ち上げ、その
後、第2の電圧まで電圧パルスを立ち上げることができ
る。
は、さらに、前記第1の電圧から前記第2の電圧まで立
ち上がる前記電圧パルスをなまらせる容量・抵抗回路を
有することを特徴とする。
1の電圧から第2の電圧まで立ち上がる電圧パルスをな
まらせる。これにより、簡単な回路によって電圧パルス
を生成することができる。
は、前記電圧印加手段が、両端間の電圧によって前記電
圧パルスを生成する容量手段と、前記電圧パルス印加開
始前に前記容量手段の両端間の電圧を所定の第1の電圧
にする第1の直流定電圧源と、前記電圧パルス印加開始
後、前記容量手段の両端間の電圧が、前記第1の電圧に
比して高い第2の電圧になるまで該容量手段に電流を供
給する直流定電流源と、を有することを特徴とする。
電圧によって電圧パルスを生成し、第1の直流定電圧源
が、電圧パルス印加開始前に容量手段の両端間の電圧を
所定の第1の電圧にし、直流定電流源が、電圧パルス印
加開始後、容量手段の両端間の電圧が、第1の電圧に比
して高い第2の電圧になるまで該容量手段に電流を供給
する。これにより、まず、第1の電圧まで電圧パルスを
急峻に立ち上げ、その後、第2の電圧まで印加時間に比
例して電圧パルスを立ち上げることができる。
は、前記第1の電圧が、0ボルト以上かつ100ボルト
以下に設定され、前記第2の電圧が、60ボルト以上か
つ300ボルト以下に設定されることを特徴とする。
ト以上かつ100ボルト以下に設定され、第2の電圧
が、60ボルト以上かつ300ボルト以下に設定される
ため、ギャップ間隔に応じて、極間の電圧を放電可能な
電圧値まで上昇させつつ、極間の電圧が集中放電を発生
させる電圧値になる前に正常な放電を開始させることが
できる。
図面を参照して詳細に説明する。なお、この実施の形態
によって、この発明が限定されるものではない。
形態1にかかる放電加工装置の概略構成を示す図であ
る。この放電加工装置は、加工対象物1を加工する電極
として導電性のワイヤ2を用いるワイヤ放電加工機であ
る。ワイヤ2としては、たとえば、直径0.3ミリ・メ
ートル〜0.03ミリ・メートルの銅線や黄銅線を用い
る。このワイヤ放電加工装置は、図23に示した従来の
ワイヤ放電加工と同様に、図示しないNC装置、クロス
テーブル、X軸モータ、Y軸モータ、ワイヤ2の供給・
巻取りを行う装置および加工液を供給する装置を備え
る。
および仕上げ加工に用いる第1電圧印加回路3と、荒加
工に用いる第2電圧印加回路4と、加工対象物1とワイ
ヤ2との間(以下、極間と呼ぶ)の予備放電発生を検出
する放電検出回路21と、放電検出回路21の検出結果
に基づいて第1電圧印加回路3を制御する第1制御回路
22と、放電検出回路21の検出結果に基づいて第2電
圧印加回路4を制御する第2制御回路23とを備える。
第1電圧印加回路3は、正方向および負方向の電圧パル
スを生成して極間に印加し、仕上げ加工用の放電および
荒加工用の予備放電を発生させる。
スを生成して極間に印加し、荒加工用の主放電を発生さ
せる。放電検出回路21は、予備放電の発生を検出し、
第1制御回路22および第2制御回路23に検出結果を
通知する。第1制御回路22は、パルス間隔をカウント
するタイマ24を有し、予備放電が始まったことを示す
検出結果の通知を受けると、第1電圧印加回路3を制御
して電圧印加を停止させるとともに、パルス間隔のカウ
ントを開始する。そして、第1制御回路22は、パルス
間隔のカウントが終了すると、第1電圧印加回路3を制
御して、次の予備放電を発生させる電圧パルスを極間に
印加させる。
まったことを示す検出結果の通知を受けると、第2電圧
印加回路4を制御して、主放電を発生させる電圧パルス
を極間に印加させる。放電検出回路21、第2電圧印加
回路4および第2制御回路23は、予備放電が開始して
から、主放電を発生させる電圧パルスを印加するまでの
電源切替時間ができるだけ短くなるように、素早く動作
する。また、パルス間隔を短くすることによって加工速
度を上げることができるが、パルス間隔を短くしすぎる
と集中放電が発生しやすくなるので、パルス間隔は、集
中放電が発生しない所定値以上に設定される。
および第2電圧印加回路4の概略構成を示す図である。
第1電圧印加回路3は、所定の電圧V0を生成する直流
定電圧源5と、直流定電圧源5の高電位側を一端に接続
した抵抗6と、自第1電圧印加回路や電流経路に内在す
るインダクタンス9を介して加工対象物1を一端に接続
した抵抗8と、抵抗6の他端と電極2との間に設けたス
イッチSW1と、電極2と直流定電圧源5の低電位側と
の間に設けたスイッチSW2と、電極2と直流定電圧源
5の低電位側との間に設けた容量7aと、抵抗6の他端
と抵抗8の他端との間に設けたスイッチSW3と、抵抗
6の他端と直流定電圧源5の低電位側との間に設けたス
イッチSW4と、抵抗6の他端と直流定電圧源5の低電
位側との間に設けた容量7bとを備える。
されている。容量7aおよび7bとしては、第1電圧印
加回路3が生成する電圧パルスの立上り時間に対して十
分良い周波数特性を有するコンデンサを用いる。ここ
で、立上り時間とは、電圧パルスの絶対値が最大値の1
0%を超えてから最大値の90%に達するまでの時間を
いう。スイッチSW1〜SW4としては、たとえば、F
ET等のトランジスタを用いる。スイッチSW1〜SW
4は、フルブリッジ回路を構成し、スイッチSW1およ
びSW4がオンすることによってワイヤ2側に正方向の
電圧パルスが印加される。また、スイッチSW2および
SW3がオンすることによってワイヤ2側に正方向の電
圧パルスが印加される。
Vmを生成する直流定電圧源10と、直流定電圧源10
の両端を自容量の両端に接続した容量11と、第2電圧
印加回路4や電流経路に内在するインダクタンス16を
介して加工対象物1をカソードに接続したダイオード1
3と、電極2をアノードに接続したダイオード12と、
直流定電圧源10の高電位側とダイオード13のアノー
ドとの間に設けたFET17と、直流定電圧源10の低
電位側とダイオード12のカソードとの間に設けたFE
T18と、直流定電圧源10の低電位側をアノードに接
続し、ダイオード13のアノードを自ダイオードのカソ
ードに接続したダイオード15と、直流定電圧源10の
高電位側をカソードに接続し、ダイオード12のカソー
ドを自ダイオードのアノードに接続したダイオード14
とを備える。
とによってワイヤ2側に負方向の矩形の電圧パルスが印
加される。第2電圧印加回路4は、低インピーダンスか
つ大容量であるので、高いピーク値の尖頭形の放電電流
が流れる。FET17および18をオフにすると、イン
ダクタンス16に蓄えられたエネルギーによってダイオ
ード14および15を経由して帰還電流が流れる。荒加
工時は、第2電圧印加回路4による高いピーク値の尖頭
形の放電電流(主放電)を用いて高速加工を行う。しか
し、主放電はピーク値が高いので、異常な放電が発生
し、ワイヤ2の断線を引き起こす場合がある。この不具
合を防ぐため、第1電圧印加回路3は、主放電を補助し
て正常に放電させる予備放電を発生させる。
概略構成を示す図である。放電検出回路21は、極間の
電圧を分圧して分圧電圧を生成する分圧回路25と、分
圧電圧との比較用の基準電圧を生成する直流定電圧源2
7と、分圧電圧と基準電圧とを比較し、比較結果を検出
結果として出力するコンパレータ26とを備える。極間
の電圧は、第1電圧印加回路3による電圧パルスの印加
によって上昇するが、予備放電が開始するとともに下降
する。分圧回路25は、極間の電圧を分圧して比較に適
した大きさの分圧電圧を生成する。
予備放電開始前と予備放電開始後の分圧電圧を区別でき
るように、これらの値の中間の値に設定される。コンパ
レータ26は、分圧電圧と基準電圧とを比較し、予備放
電開始前はハイレベルの信号を出力し、予備放電開始
後、極間の電圧が下がり、分圧電圧が下がるとローレベ
ルの信号を出力する。第1制御回路22および第2制御
回路23は、コンパレータ26の出力信号がハイレベル
からローレベルに変化した場合、予備放電が開始したと
判断する。
について図4〜図8を参照して説明する。図4は、実施
の形態1にかかる第1電圧印加回路3の動作を示すタイ
ミングチャートである。第1電圧印加回路3の動作で
は、極間に電圧パルスを印加する前にスイッチSW2お
よびSW4をオンにして容量7aおよび7bを放電して
おく。また、スイッチSW1およびSW3をオフにして
おく。正方向の電圧パルスを印加する場合は、スイッチ
SW1のオンおよびスイッチSW2のオフを同時に行
う。これにより、容量7aの充電が始まり、スイッチS
W2の電極2側P1と抵抗8のスイッチSW4側P2と
の間の電圧が上昇し、極間の電圧が上昇する。そして、
スイッチSW1のオフおよびスイッチSW2のオンを同
時に行うことによって正方向の電圧パルスの印加が終了
する。
は、スイッチSW3のオンおよびSW4のオフを同時に
行う。これにより、容量7bの充電が始まり、P1−P
2間の電圧が下降し、極間の電圧が下降する。そして、
スイッチSW3のオフおよびスイッチSW4のオンを同
時に行うことによって負方向の電圧パルスの印加が終了
する。正方向および負方向の電圧パルスの印加が始まる
と、P1−P2間の電圧の絶対値は、直流定電圧源5が
生成する電圧V0まで緩やかに上昇する。これらの電圧
パルスは、立上りを鈍らせた「なまり波形(CR波
形)」となる。この凸形状のCR波形の時定数は、容量
7a,7bのキャパシタンスおよび抵抗6の抵抗値に応
じて定まる。
動作を示すタイミングチャートである。なお、ここで
は、P1−P2間の電圧を示すとともに、ダイオード1
2のカソード端子P3とダイオード13のアノード端子
P4との間の電圧を斜線で示している。荒加工時におい
ては、図5に示すように、第1電圧印加回路3による正
方向の電圧印加の直後に第2電圧印加回路4による電圧
印加を行う。さらに、第1電圧印加回路3による負方向
の電圧印加の直後に第2電圧印加回路4による電圧印加
を行ってもよい。荒加工時においては、第1電圧印加回
路3による電圧印加によって極間に弱い予備放電が発生
すると、できるだけ早く第2電圧印加回路4による電圧
印加に切り替えて極間に尖頭形の強い主放電を発生させ
る。予備放電が発生してから主放電用の電圧印加が始ま
るまでの電源切替時間txは、できる限り短くなるよう
にすることが望ましい。
加回路3が生成する電圧パルスの波形を示す図である。
なお、ここでは、正方向の電圧パルスを示しているが、
負方向の電圧パルスも極性以外は同じものであると考え
ることができる。すなわち、第1電圧印加回路3が生成
する電圧パルスと放電との関係は、絶対値で考えること
ができる。以下、特にことわらない限り、「電圧パル
ス」という場合は、正方向および負方向を含めた絶対値
の電圧パルスを意味するものとする。
は、CR波形であって最大値まで緩やかに立ち上がる。
電圧パルスの最大値は、極間の距離(以下、ギャップ間
隔と呼ぶ)が、ワイヤ2の振動や加工対象物1の凹凸に
よって大きくなった場合も、高確率で放電を発生させる
ことができる電圧値に設定される。この例では、第1電
圧印加回路3が生成する電圧パルスは、最大値が160
ボルトであって、最大値の10%である16ボルトを超
えてから3マイクロ秒後に80ボルトとなり、5マイク
ロ秒後に120ボルトとなり、10マイクロ秒後に最大
値160ボルトとなる。
0ボルトの矩形電圧パルスを極間に印加した場合の形成
遅れ時間に比して長い。この形成遅れ時間よりも短い立
上り時間trでは、矩形波に近い波形となり、放電が始
まる前に電圧値が十分高くなるので、集中放電の確率が
高くなる。形成遅れ時間は、極間に印加する電圧やギャ
ップ間隔に依存するが、ほぼ0.1マイクロ秒程度であ
る。一方、立上り時間trをあまり長くすると所望の加
工速度が得られなくなる。そこで、立上り時間trは、
0.1マイクロ秒以上かつ100マイクロ秒以下に設定
される。
間と放電確率との関係を示す図である。第1電圧印加回
路3が生成するCR波形の電圧パルスを極間に印加した
場合、この電圧パルスが最大値の10%を超えてからX
時間経過時の放電確率は、その時点における電圧パルス
の電圧値と同じ電圧値の矩形電圧パルスをX時間印加し
た場合の放電確率とほぼ等しい。図6の例では、電圧パ
ルスが最大値の10%を超えてから3マイクロ秒経過時
点の放電確率は、80ボルトの矩形電圧パルスを3マイ
クロ秒印加した場合の放電確率とほぼ一致し、5マイク
ロ秒経過時点の放電確率は、120ボルトの矩形電圧パ
ルスを5マイクロ秒印加した場合の放電確率とほぼ一致
し、10マイクロ秒経過時点の放電確率は、160ボル
トの矩形電圧パルスを10マイクロ秒印加した場合の放
電確率とほぼ一致する。
R波形の電圧パルスを極間に印加した場合の放電遅れ時
間tdがばらつく範囲は、矩形電圧パルスを印加した場
合に比して狭まり、放電遅れ時間tdの平均値は短くな
る(図7のL1参照)。また、ギャップ間隔がばらつい
て小さくなった場合は、集中放電を発生させる電圧値ま
で電圧パルスが上昇する前に放電遅確率が100%とな
る。図8は、実施の形態1にかかる放電遅れ時間,放電
確率およびギャップ間隔の関係を示す図である。ここで
は、ギャップ間隔を5マイクロ・メートル,8マイクロ
・メートルおよび10マイクロ・メートルにそれぞれ設
定した場合の放電遅れ時間tdを示している。図8に示
すように、ギャップ間隔に関わらず、放電遅れ時間td
がばらつく範囲は、矩形電圧パルスを印加した場合に比
して狭まる。また、タイムアウトする前に高確率で放電
が行われる。
第1電圧印加回路3が、加工対象物1とワイヤ2との間
の距離が加工時の平均値である場合に矩形電圧パルスが
印加されたときの放電の形成遅れ時間に比して立上り時
間trが長く、該矩形電圧パルスと同じ電圧値まで立ち
上がる電圧パルスを加工対象物1とワイヤ2との間に印
加して加工対象物1とワイヤ2との間に放電を発生させ
る。これにより、ギャップ間隔に応じて、極間の電圧を
放電可能な電圧値まで上昇させつつ、極間の電圧が集中
放電を発生させる電圧値になる前に正常な放電を開始さ
せることができるため、集中放電を低減して電極の破損
を低減するとともに放電ミスを低減しつつ高速加工を行
うことができる。
は、前述した実施の形態1において、CR波形の電圧パ
ルスを生成する第1電圧印加回路3に代えて、印加時間
に比例して電圧値が上昇する傾斜波形の電圧パルスを生
成する第1電圧印加回路を設けたものである。図9は、
この発明の実施の形態2にかかる第1電圧印加回路の概
略構成を示す図である。なお、実施の形態1と同一構成
の部分については図2と同一の符号を付している。
第1電圧印加回路3において、抵抗6に代えて、所定の
電流をスイッチSW1およびSW3側に出力する直流定
電流源31を設けたものである。この第1電圧印加回路
では、スイッチSW1およびSW4がオンすることによ
ってワイヤ2側に正方向の電圧パルスが印加される。ま
た、スイッチSW2およびSW3がオンすることによっ
てワイヤ2側に負方向の電圧パルスが印加される。な
お、実際の回路では、直流定電流源31は、一つではな
く、スイッチSW1と一体に設けられた直流定電流源、
およびスイッチSW2と一体に設けられた直流定電流源
の二つの直流定電流源を配置する。図10は、スイッチ
SW1および直流定電流源の概略構成を示す図である。
流定電圧源5の高電位側をドレイン端子に接続し、容量
7aおよびスイッチSW2側をソース端子に接続したF
ET34と、FET34のドレイン端子とゲート端子と
の間に設けた容量32と、FET34のゲート端子を一
端に接続した抵抗33とを備える。そして、抵抗33の
他端とFET34のソース端子との間には、直流定電流
源およびスイッチSW1を制御する信号電圧Vinが印
加される。スイッチSW1がオンすることによって、直
流定電流源による一定の電流が容量7aに流れ込む。容
量7aの両端間の電圧は、V0に達するか、またはスイ
ッチSW1がオフされるまで、時間に比例して上昇す
る。すなわち、容量7aの両端間の電圧を時間で微分し
た値は一定となる。この電圧によって正方向の電圧パル
スが生成される。スイッチSW2および直流低電流源も
同じ構成である。
について図11〜図13を参照して説明する。図11
は、実施の形態2にかかる第1電圧印加回路の動作を示
すタイミングチャートである。実施の形態2の第1電圧
印加回路は、実施の形態1の第1電圧印加回路3と基本
的に同じ動作を行うが、CR波形の電圧パルスに代えて
傾斜波形の電圧パルスを生成する部分が異なる。図12
は、実施の形態2にかかる第1電圧印加回路が生成する
電圧パルスの波形を示す図である。
スは、電圧値の時間変化率を一定に保ちつつ最大値まで
直線的に電圧値を上昇させる傾斜波形を有する。この傾
斜波形の電圧パルスは、同じ最大値を有するCR波形の
電圧パルスに比して、電圧上昇中における同時点での電
圧値が低くなる。従って、図13に示すように、傾斜波
形の電圧パルスを印加した場合の放電遅れ時間の確率曲
線L2は、CR波形の電圧パルスを印加した場合の放電
遅れ時間の確率曲線L1の右側となる。すなわち、傾斜
波形の電圧パルスを印加した場合の放電遅れ時間は、C
R波形の電圧パルスを印加した場合の放電遅れ時間に比
して長くなる確率が高くなる。
あれば、傾斜波形の電圧パルスを印加した場合の放電確
率が100%になる時点と、CR波形の電圧パルスを印
加した場合の放電確率が100%となる時点とは、ほぼ
同一となる。したがって、傾斜波形の電圧パルスを印加
した場合の放電遅れ時間のばらつきの範囲は、CR波形
の電圧パルスを印加した場合の放電遅れ時間のばらつき
の範囲に比して狭まる。なお、図12では、最大値に到
達するとすぐに0ボルトになる三角波形が示されている
が、最大値となったあと、その最大値を保つようにして
もよい。
形状を選択することによって、放電遅れ時間のばらつき
の範囲や放電遅れ時間の平均値を所望の値に設定するこ
とができる。前述したように、実施の形態2によれば、
容量7aおよび7bが、両端間の電圧によって正方向お
よび負方向の電圧パルスを生成し、直流定電流源31
が、容量7a,7bの両端間の電圧が所定値になるまで
容量7a,7bに一定の電流を供給する。これにより、
印加時間に比例して電圧値が上昇する電圧パルスを生成
することができるため、放電遅れ時間がばらつく範囲を
狭めることができる。
は、前述した実施の形態1において、0ボルトから最大
値まで緩やかに立ち上がる電圧パルスを生成する第1電
圧印加回路3に代えて、所定値まで急峻に立ち上がり、
その後、最大値まで緩やかに立ち上がる電圧パルスを生
成する第1電圧印加回路を設けたものである。図14
は、この発明の実施の形態3にかかる第1電圧印加回路
の概略構成を示す図である。なお、実施の形態1と同一
構成の部分については図2と同一の符号を付している。
第1電圧印加回路3において、スイッチSW1,SW3
と抵抗6との間にスイッチSW5を設け、スイッチSW
5のスイッチSW1,SW3側と直流定電圧源5の低電
位側との間に、所定の電圧V1を生成する直流定電圧源
41およびスイッチSW6の直列回路を設け、容量7a
および7bに代えて、スイッチSW5のスイッチSW
1,SW3側と直流定電圧源5の低電位側との間に、容
量7を設けたものである。スイッチSW5およびSW6
は、スイッチSW1〜SW4と同じ構成である。直流定
電圧源41は、直流定電圧源5の低電位側を自直流定電
圧源の低電位側に接続し、スイッチSW6を高電位側に
接続する。この第1電圧印加回路では、スイッチSW
1,SW4およびSW5がオンすることによってワイヤ
2側に正方向の電圧パルスが印加される。
5がオンすることによってワイヤ2側に負方向の電圧パ
ルスが印加される。また、この第1電圧印加回路では、
極間に対する電圧印加の前にスイッチSW6を閉じて容
量7の両端間の電圧をV1にしておく。そして、スイッ
チSW5がオンするとともにスイッチSW6がオフする
ことによって、容量7の両端間の電圧が緩やかにV0ま
で上昇する。この電圧によって正方向および負方向の電
圧パルスが生成される。すなわち、2段階に電圧値が立
ち上がる電圧パルスが生成される。極間に対する電圧印
加のあとは、スイッチSW5がオフするとともにスイッ
チSW6がオンし、容量7の両端間の電圧がV1に戻
る。
電圧V0に比して低く設定される。詳細には、電圧V0
は、60ボルト〜300ボルトに設定され、電圧V1
は、0ボルト〜100ボルトに設定される。この放電加
工装置では、放電が生じている場合の電極間の電圧(ア
ーク電圧)が15ボルト〜20ボルト程度となる。ま
た、極間に50ボルト程度以上の最低印加電圧を印加し
なければ放電が発生しない。アーク電圧や最低印加電圧
は、電極,ギャップ間隔および加工液等の条件によって
変化する。
時間の無駄となり、加工スピードを下げる要因となるの
で、望ましくは、電圧V1を最低印加電圧50ボルト程
度またはそれ以上に設定する。一方、電圧V1を高くし
すぎると、集中放電の可能性が高くなるので、100ボ
ルト以下に設定する。電圧V0については、ギャップ間
隔がばらついて大きくなっても放電を可能とし、かつ、
集中放電を低減するために、60ボルト〜300ボルト
に設定する。
について図15〜図17を参照して説明する。図15
は、実施の形態3にかかる第1電圧印加回路の動作を示
すタイミングチャートである。実施の形態3の第1電圧
印加回路は、実施の形態1の第1電圧印加回路3と基本
的に同じ動作を行うが、0ボルトから緩やかに立ち上が
る電圧パルスに代えて、電圧V1まで急峻に立ち上が
り、その後、電圧V0まで緩やかに立ち上がる2段階の
電圧パルスを生成する部分が異なる。また、スイッチS
W1およびSW3がオフ状態の場合に、スイッチSW5
がオフ状態となり、スイッチSW6がオン状態となる。
そして、スイッチSW1またはSW3がオンするととも
に、スイッチSW5がオンし、スイッチSW6がオフす
る。
印加回路が生成する電圧パルスの波形を示す図である。
この第1電圧印加回路が生成する電圧パルスは、図6に
示した実施の形態1の電圧パルスに比して、V1まで電
圧を上昇させる時間を節約することができる。これによ
り、図17に示すように、実施の形態3の電圧パルスを
用いた場合の放電遅れ時間の確率曲線L3は、実施の形
態1の電圧パルスを用いた場合の放電遅れ時間の確率曲
線L1に比して左側となる。すなわち、実施の形態3の
電圧パルスを用いた場合の放電遅れ時間は、実施の形態
1の電圧パルスを用いた場合の放電遅れ時間に比して短
くなる確率が高くなる。
直流定電圧源41が、電圧V1を生成し、電圧パルスを
電圧V1まで立ち上げ、直流定電圧源5が、電圧V1に
比して高い電圧V0を生成し、電圧パルスを電圧V1か
ら電圧V0まで緩やかに立ち上げる。これにより、ま
ず、電圧V1まで電圧パルスを急峻に立ち上げ、その
後、電圧V0まで緩やかに電圧パルスを立ち上げること
ができるため、放電遅れ時間を短くすることができる。
は、二つの直流定電圧源によって、2段階の電圧パルス
を生成した。この発明の実施の形態4は、一つの直流定
電圧源によって実施の形態3と同様の電圧パルスを生成
するものである。図18は、この発明の実施の形態4に
かかる第1電圧印加回路の概略構成を示す図である。な
お、実施の形態1と同一構成の部分については図2と同
一の符号を付している。
第1電圧印加回路3において、抵抗6と並列にツェナー
ダイオード43を設けたものである。ツェナーダイオー
ド43は、両端の電圧が(V0−V1)以上である場合
にツェナー効果によって導通する。スイッチSW1また
はSW3がオンすると、ツェナーダイオード43の両端
に(V0−V1)以上の電圧がかかり、ツェナーダイオ
ード43が導通する。これにより、電圧パルスは電圧V
1まで急峻に立ち上がる。
ダイオード43が導通しなくなり、抵抗6の抵抗値およ
びコンデンサ7a,7bのキャパシタンスによって定ま
る時定数のCR波形に従って電圧が緩やかに上昇する。
これにより、この第1電圧印加回路は、図19に示すよ
うに、実施の形態3と同様の電圧パルスを生成する。前
述したように、実施の形態4によれば、一つの直流定電
圧源5を用いた簡単な回路によって実施の形態3と同様
の2段階の電圧パルスを生成することができる。
は、前述した実施の形態3において、電圧V1まで急峻
に立ち上がったあと、電圧V0までCR波形に従って立
ち上がる電圧パルスを生成する第1電圧印加回路に代え
て、電圧V1まで急峻に立ち上がったあと、電圧V0ま
で傾斜波形に従って立ち上がる電圧パルスを生成する第
1電圧印加回路を設けたものである。図20は、この発
明の実施の形態5にかかる第1電圧印加回路の概略構成
を示す図である。なお、実施の形態3と同一構成の部分
については図14同一の符号を付している。
第1電圧印加回路において、抵抗6に代えて、所定の電
流をスイッチSW5側に出力する直流定電流源46を設
けたものである。スイッチSW5および直流定電流源4
6は、図10に示した実施の形態2のスイッチSW1お
よび直流定電流源と同様に構成することができる。この
第1電圧印加回路では、スイッチSW1,SW4および
SW5がオンすることによってワイヤ2側に正方向の電
圧パルスが印加される。また、スイッチSW2,SW3
およびSW5がオンすることによってワイヤ2側に負方
向の電圧パルスが印加される。また、この第1電圧印加
回路では、極間に対する電圧印加の前にスイッチSW6
を閉じて容量7の両端間の電圧をV1にしておく。
にスイッチSW6がオフすることによって、直流定電流
源46による一定の電流が容量7に流れ込み、容量7の
両端間の電圧が時間に比例して上昇する。容量7の両端
間の電圧によって正方向および負方向の電圧パルスが生
成される。すなわち、電圧が2段階に立ち上がる電圧パ
ルスが生成される。極間に対する電圧印加のあとは、ス
イッチSW5がオフするとともにスイッチSW6がオン
し、容量7の両端間の電圧がV1に戻る。
について図21および図22を参照して説明する。図2
1は、実施の形態5にかかる第1電圧印加回路の動作を
示すタイミングチャートである。実施の形態5の第1電
圧印加回路は、実施の形態3の第1電圧印加回路と基本
的に同じ動作を行うが、電圧V1まで立ち上がったあ
と、CR波形ではなく、図22に示すような傾斜波形に
従って電圧V0まで立ち上がるという部分が異なる。前
述したように、実施の形態5によれば、電圧パルスが電
圧V1から電圧V0に立ち上がる波形を傾斜波形にする
ことができる。
5では、ワイヤ放電加工機を例に挙げたが、前述した実
施の形態1〜実施の形態5の第1電圧印加回路および第
2電圧印加回路を型彫放電加工機に用いてもよく、同様
の効果を得ることができる。
ば、電圧印加手段が、加工対象物と電極との間の距離が
加工時の平均値である場合に矩形電圧パルスが印加され
たときの放電の形成遅れ時間に比して立上り時間が長
く、該矩形電圧パルスと同じ電圧値まで立ち上がる電圧
パルスを加工対象物と電極との間に印加して該加工対象
物と該電極との間に放電を発生させる。これにより、ギ
ャップ間隔に応じて、極間の電圧を放電可能な電圧値ま
で上昇させつつ、極間の電圧が集中放電を発生させる電
圧値になる前に正常な放電を開始させることができるた
め、集中放電を低減して電極の破損を低減するとともに
放電ミスを低減しつつ高速加工を行うことができる、と
いう効果を奏する。
対象物と電極との間の距離が加工時の平均値である場合
に矩形電圧パルスが印加されたときの放電の形成遅れ時
間に比して立上り時間が長く、該矩形電圧パルスと同じ
電圧値まで立ち上がる電圧パルスを加工対象物と電極と
の間に印加して該加工対象物と該電極との間に第1の放
電を発生させる。これにより、ギャップ間隔に応じて、
極間の電圧を放電可能な電圧値まで上昇させつつ、極間
の電圧が集中放電を発生させる電圧値になる前に正常な
放電を開始させることができるため、集中放電を低減し
て電極の破損を低減するとともに放電ミスを低減しつつ
高速加工を行うことができる、という効果を奏する。
り時間が、0.1マイクロ秒以上かつ100マイクロ秒
以下に設定されるため、ギャップ間隔に応じて、極間の
電圧を放電可能な電圧値まで上昇させつつ、極間の電圧
が集中放電を発生させる電圧値になる前に正常な放電を
開始させることができるため、集中放電を低減して電極
の破損を低減するとともに放電ミスを低減しつつ高速加
工を行うことができる、という効果を奏する。
の電圧を生成し、容量・抵抗回路が、直流定電圧源によ
る電圧の立上りをなまらせて電圧パルスを生成するた
め、簡単な回路によって電圧パルスを生成することがで
きる、という効果を奏する。
電圧によって電圧パルスを生成し、直流定電流源が、容
量手段の両端間の電圧が所定値になるまで該容量手段に
電流を供給する。これにより、印加時間に比例して電圧
値が上昇する電圧パルスを生成することができるため、
放電遅れ時間がばらつく範囲を狭めることができる、と
いう効果を奏する。
が、所定の第1の電圧を生成し、電圧パルスを該第1の
電圧まで立ち上げ、第2の直流定電圧源が、第1の電圧
に比して高い第2の電圧を生成し、電圧パルスを第1の
電圧から第2の電圧まで立ち上げる。これにより、ま
ず、第1の電圧まで電圧パルスを急峻に立ち上げ、その
後、第2の電圧まで電圧パルスを立ち上げることができ
るため、放電遅れ時間を短くすることができる、という
効果を奏する。
1の電圧から第2の電圧まで立ち上がる電圧パルスをな
まらせるため、簡単な回路によって電圧パルスを生成す
ることができる、という効果を奏する。
電圧によって電圧パルスを生成し、第1の直流定電圧源
が、電圧パルス印加開始前に容量手段の両端間の電圧を
所定の第1の電圧にし、直流定電流源が、電圧パルス印
加開始後、容量手段の両端間の電圧が、第1の電圧に比
して高い第2の電圧になるまで該容量手段に電流を供給
する。これにより、まず、第1の電圧まで電圧パルスを
急峻に立ち上げ、その後、第2の電圧まで印加時間に比
例して電圧パルスを立ち上げることができるため、放電
遅れ時間を短くするとともに、放電遅れ時間がばらつく
範囲を狭めることができる、という効果を奏する。
ト以上かつ100ボルト以下に設定され、第2の電圧
が、60ボルト以上かつ300ボルト以下に設定される
ため、ギャップ間隔に応じて、極間の電圧を放電可能な
電圧値まで上昇させつつ、極間の電圧が集中放電を発生
させる電圧値になる前に正常な放電を開始させることが
できるため、集中放電を低減して電極の破損を低減する
とともに放電ミスを低減しつつ高速加工を行うことがで
きる、という効果を奏する。
置の概略構成を示す図である。
圧印加回路の概略構成を示す図である。
図である。
作を示すタイミングチャートである。
タイミングチャートである。
圧波形を示す図である。
率との関係を示す図である。
率およびギャップ間隔の関係を示す図である。
加回路の概略構成を示す図である。
の概略構成を示す図である。
動作を示すタイミングチャートである。
電圧波形を示す図である。
確率との関係を示す図である。
印加回路の概略構成を示す図である。
動作を示すタイミングチャートである。
電圧波形を示す図である。
確率との関係を示す図である。
印加回路の概略構成を示す図である。
動作を示すタイミングチャートである。
印加回路の概略構成を示す図である。
動作を示すタイミングチャートである。
電圧波形を示す図である。
ある。
図である。
る。
確率との関係を示す図である。
確率およびギャップ間隔の関係を示す図である。
確率および印加電圧の関係を示す図である。
ある。
る。
関係を示す図である。
4 第2電圧印加回路、5,10,27,41 直流定
電圧源、6,8 抵抗、7,7a,7b,11容量、1
2〜15 ダイオード、21 放電検出回路、22 第
1制御回路、23 第2制御回路、24 タイマ、25
分圧回路、26 コンパレータ、31,46 直流定
電流源、SW1〜SW6 スイッチ。
Claims (9)
- 【請求項1】 加工対象物と電極との間に放電を発生さ
せて該加工対象物を加工する放電加工装置において、 前記加工対象物と前記電極との間の距離が前記加工時の
平均値である場合に矩形電圧パルスが印加されたときの
放電の形成遅れ時間に比して立上り時間が長く、該矩形
電圧パルスと同じ電圧値まで立ち上がる電圧パルスを前
記加工対象物と前記電極との間に印加して前記放電を発
生させる電圧印加手段を具備することを特徴とする放電
加工装置。 - 【請求項2】 加工対象物を加工する電極を備え、該加
工対象物と該電極との間に第1の放電を発生させた後、
該第1の放電の放電電流に比して大きい放電電流を流す
第2の放電を該加工対象物と該電極との間に発生させて
該加工対象物を加工する放電加工装置において、 前記加工対象物と前記電極との間の距離が前記加工時の
平均値である場合に矩形電圧パルスが印加されたときの
放電の形成遅れ時間に比して立上り時間が長く、該矩形
電圧パルスと同じ電圧値まで立ち上がる電圧パルスを前
記加工対象物と前記電極との間に印加して前記第1の放
電を発生させる電圧印加手段を具備することを特徴とす
る放電加工装置。 - 【請求項3】 前記電圧パルスの立上り時間は、0.1
マイクロ秒以上かつ100マイクロ秒以下に設定される
ことを特徴とする請求項1または2に記載の放電加工装
置。 - 【請求項4】 前記電圧印加手段は、 所定の電圧を生成する直流定電圧源と、 前記直流定電圧源による電圧の立上りをなまらせて前記
電圧パルスを生成する容量・抵抗回路と、 を有することを特徴とする請求項1,2または3に記載
の放電加工装置。 - 【請求項5】 前記電圧印加手段は、 両端間の電圧によって前記電圧パルスを生成する容量手
段と、 前記容量手段の両端間の電圧が所定値になるまで該容量
手段に電流を供給する直流定電流源と、 を有することを特徴とする請求項1,2または3に記載
の放電加工装置。 - 【請求項6】 前記電圧印加手段は、 所定の第1の電圧を生成し、前記電圧パルスを該第1の
電圧まで立ち上げる第1の直流定電圧源と、 前記第1の電圧に比して高い第2の電圧を生成し、前記
電圧パルスを前記第1の電圧から該第2の電圧まで立ち
上げる第2の直流定電圧源と、 を有することを特徴とする請求項1,2または3に記載
の放電加工装置。 - 【請求項7】 さらに、前記第1の電圧から前記第2の
電圧まで立ち上がる前記電圧パルスをなまらせる容量・
抵抗回路を有することを特徴とする請求項6に記載の放
電加工装置。 - 【請求項8】 前記電圧印加手段は、 両端間の電圧によって前記電圧パルスを生成する容量手
段と、 前記電圧パルス印加開始前に前記容量手段の両端間の電
圧を所定の第1の電圧にする第1の直流定電圧源と、 前記電圧パルス印加開始後、前記容量手段の両端間の電
圧が、前記第1の電圧に比して高い第2の電圧になるま
で該容量手段に電流を供給する直流定電流源と、 を有することを特徴とする請求項1,2または3に記載
の放電加工装置。 - 【請求項9】 前記第1の電圧は、0ボルト以上かつ1
00ボルト以下に設定され、 前記第2の電圧は、60ボルト以上かつ300ボルト以
下に設定されることを特徴とする請求項6,7または8
に記載の放電加工装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000354666A JP4437612B2 (ja) | 2000-11-21 | 2000-11-21 | 放電加工装置 |
US09/848,344 US6630641B2 (en) | 2000-11-21 | 2001-05-04 | Electric discharge machining apparatus generating preliminary discharge and machining discharge pulses |
EP01116129A EP1208934A3 (en) | 2000-11-21 | 2001-07-03 | Electric discharge machining apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000354666A JP4437612B2 (ja) | 2000-11-21 | 2000-11-21 | 放電加工装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002160128A true JP2002160128A (ja) | 2002-06-04 |
JP2002160128A5 JP2002160128A5 (ja) | 2007-06-21 |
JP4437612B2 JP4437612B2 (ja) | 2010-03-24 |
Family
ID=18827213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000354666A Expired - Fee Related JP4437612B2 (ja) | 2000-11-21 | 2000-11-21 | 放電加工装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6630641B2 (ja) |
EP (1) | EP1208934A3 (ja) |
JP (1) | JP4437612B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015042432A (ja) * | 2013-07-24 | 2015-03-05 | ファナック株式会社 | 平均放電遅れ時間算出手段を備えたワイヤ放電加工機 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7709764B2 (en) * | 2004-04-19 | 2010-05-04 | Mitsubishi Denki Kabushiki Kaisha | Power supply apparatus for electric discharge machine and power supply control method |
US9550245B2 (en) * | 2008-07-24 | 2017-01-24 | Mitsubishi Electric Corporation | Electric discharge machining apparatus, electric discharge machining method, and semiconductor substrate manufacturing method |
US9446465B2 (en) * | 2012-10-30 | 2016-09-20 | Mitsubishi Electric Corporation | Wire electric-discharge machining apparatus |
JP5800923B2 (ja) * | 2014-01-15 | 2015-10-28 | ファナック株式会社 | ワイヤ放電加工機の加工用電源装置 |
JP6514163B2 (ja) * | 2016-09-01 | 2019-05-15 | ファナック株式会社 | ワイヤ放電加工機 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3604885A (en) * | 1968-07-05 | 1971-09-14 | Inoue K | Edm power supply for generating self-adaptive discharge pulses |
US3825715A (en) * | 1973-05-29 | 1974-07-23 | Mitsubishi Electric Corp | Process for controlling electrical discharge shaping |
JPS56134131A (en) * | 1980-03-19 | 1981-10-20 | Hitachi Seiko Ltd | Electric discharge machining apparatus |
CH644290A5 (en) * | 1981-08-27 | 1984-07-31 | Charmilles Sa Ateliers | Pulse generator for electrical discharge machining |
US4892989A (en) * | 1983-05-02 | 1990-01-09 | Mitsubishi Denki Kabushiki Kaisha | Discharge machining apparatus having means for distinguishing abnormal interelectrode gap conditions |
JPS60123218A (ja) | 1983-12-02 | 1985-07-01 | Fanuc Ltd | 放電加工電源 |
JP2630666B2 (ja) * | 1990-05-30 | 1997-07-16 | 三菱電機株式会社 | 放電加工装置 |
JPH08108320A (ja) | 1994-10-11 | 1996-04-30 | Okuma Mach Works Ltd | 放電加工制御装置 |
JP3645957B2 (ja) * | 1995-12-28 | 2005-05-11 | 株式会社ソディック | 放電加工方法及び装置 |
JP3627440B2 (ja) * | 1997-05-14 | 2005-03-09 | 三菱電機株式会社 | 放電加工機 |
JP4152080B2 (ja) * | 2000-12-01 | 2008-09-17 | 三菱電機株式会社 | 放電加工装置 |
-
2000
- 2000-11-21 JP JP2000354666A patent/JP4437612B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-04 US US09/848,344 patent/US6630641B2/en not_active Expired - Fee Related
- 2001-07-03 EP EP01116129A patent/EP1208934A3/en not_active Ceased
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015042432A (ja) * | 2013-07-24 | 2015-03-05 | ファナック株式会社 | 平均放電遅れ時間算出手段を備えたワイヤ放電加工機 |
US9833853B2 (en) | 2013-07-24 | 2017-12-05 | Fanuc Corporation | Wire electric discharge machine including average discharge delay time calculating unit |
US10543546B2 (en) | 2013-07-24 | 2020-01-28 | Fanuc Corporation | Wire electric discharge machine including average discharge delay time calculating unit |
US10792744B2 (en) | 2013-07-24 | 2020-10-06 | Fanuc Corporation | Wire electric discharge machine including average discharge delay time calculating unit |
Also Published As
Publication number | Publication date |
---|---|
EP1208934A2 (en) | 2002-05-29 |
JP4437612B2 (ja) | 2010-03-24 |
EP1208934A3 (en) | 2006-01-25 |
US20020060205A1 (en) | 2002-05-23 |
US6630641B2 (en) | 2003-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1806197B1 (en) | Electric discharge machining power supply apparatus, and small-hole drilling electric discharge machining | |
CN101932402B (zh) | 放电加工装置 | |
JP5414864B1 (ja) | ワイヤカット放電加工装置の加工電源装置 | |
JP3835452B2 (ja) | ワイヤ放電加工機の加工電源装置 | |
JP2002160128A (ja) | 放電加工装置 | |
EP2939781B1 (en) | Machining power supply device for electric discharge machine | |
US9770773B2 (en) | Electric discharge machining apparatus | |
JPS6368317A (ja) | 放電加工機 | |
JP4250377B2 (ja) | 放電加工機用電源 | |
JPH0671516A (ja) | 放電加工方法及び放電加工用電源装置 | |
US6727455B1 (en) | Power supply system for applying a voltage of both positive and negative polarities in electric discharge machining | |
JP3231567B2 (ja) | ワイヤ放電加工方法 | |
JP2002154014A (ja) | 放電加工装置 | |
JP3252622B2 (ja) | ワイヤ放電加工機の加工電源制御装置 | |
JP3627084B2 (ja) | 放電加工機の電源装置 | |
JPH059209B2 (ja) | ||
JP2021041475A (ja) | ワイヤ放電加工機および制御方法 | |
CN112912193B (zh) | 放电加工机的电源装置 | |
JP4425056B2 (ja) | 放電加工電源装置 | |
JPS60146624A (ja) | 放電加工方法並びにその装置 | |
JP2984664B2 (ja) | 放電加工装置 | |
JPS61249213A (ja) | ワイヤ放電加工機用電源装置 | |
JPH11235621A (ja) | 放電加工方法および放電加工装置 | |
JPH0985540A (ja) | 放電加工装置及びその方法 | |
JP2009066756A (ja) | 放電加工装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |