JP2002076451A - 熱電変換素子の製造方法及び熱電変換素子 - Google Patents
熱電変換素子の製造方法及び熱電変換素子Info
- Publication number
- JP2002076451A JP2002076451A JP2000267207A JP2000267207A JP2002076451A JP 2002076451 A JP2002076451 A JP 2002076451A JP 2000267207 A JP2000267207 A JP 2000267207A JP 2000267207 A JP2000267207 A JP 2000267207A JP 2002076451 A JP2002076451 A JP 2002076451A
- Authority
- JP
- Japan
- Prior art keywords
- sintering
- semiconductor chip
- conversion element
- thermoelectric conversion
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Powder Metallurgy (AREA)
Abstract
(57)【要約】
【課題】 大幅な低コスト化が可能となる熱電変換素子
の製造方法を提供する。 【解決手段】 多数並設されたＰ型熱電半導体チップ１
ａならびにＮ型熱電半導体チップ１ｂと、それら半導体
チップの吸熱側に配置された吸熱側電極と、前記半導体
チップの放熱側に配置された放熱側電極とを備えた熱電
変換素子の製造方法において、前記半導体チップの粉体
４を、焼結用金型７に形成された、半導体チップの断面
形状に等しい複数個の穴１０に挿入し、この粉体を上部
パンチ６及び下部パンチ５で密封すると共に焼結用金型
を上部パンチ及び下部パンチと共に焼結用治具内に装填
し、さらに焼結用治具の上下に発熱体１３を配置し、上
下からプレスラム１４、１５により両発熱体を加圧する
と共に上下プレスラム間に電流を流すことにより、前記
半導体チップを形成する。
の製造方法を提供する。 【解決手段】 多数並設されたＰ型熱電半導体チップ１
ａならびにＮ型熱電半導体チップ１ｂと、それら半導体
チップの吸熱側に配置された吸熱側電極と、前記半導体
チップの放熱側に配置された放熱側電極とを備えた熱電
変換素子の製造方法において、前記半導体チップの粉体
４を、焼結用金型７に形成された、半導体チップの断面
形状に等しい複数個の穴１０に挿入し、この粉体を上部
パンチ６及び下部パンチ５で密封すると共に焼結用金型
を上部パンチ及び下部パンチと共に焼結用治具内に装填
し、さらに焼結用治具の上下に発熱体１３を配置し、上
下からプレスラム１４、１５により両発熱体を加圧する
と共に上下プレスラム間に電流を流すことにより、前記
半導体チップを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ペルチェ効果を利
用する電子冷却素子、あるいはゼーベック効果を利用す
る熱電発電用素子としての熱電変換素子の製造方法、及
びその製造方法により得られた熱電変換素子、さらには
その成型に使用する金型ならびに熱電変換素子の製造装
置に関する。
用する電子冷却素子、あるいはゼーベック効果を利用す
る熱電発電用素子としての熱電変換素子の製造方法、及
びその製造方法により得られた熱電変換素子、さらには
その成型に使用する金型ならびに熱電変換素子の製造装
置に関する。
【０００２】
【従来の技術】熱電変換素子は、温度差を利用して直接
電気を取り出す、いわゆるゼーベック効果を利用した使
い方と、電流を流すことにより熱電変換素子の両面に温
度差をつけて冷却、徐湿、加温などを行う、いわゆるペ
ルチェ効果を利用した使い方がある。
電気を取り出す、いわゆるゼーベック効果を利用した使
い方と、電流を流すことにより熱電変換素子の両面に温
度差をつけて冷却、徐湿、加温などを行う、いわゆるペ
ルチェ効果を利用した使い方がある。
【０００３】従来の熱電変換素子の製造方法では、ブリ
ッジマン法やゾーンメルト法などの結晶育成法、あるい
はホットプレス法や押し出し法などの焼結法を用いて、
まず図８（ａ）に示すようにインゴット形状のＰ型及び
Ｎ型半導体を作成する。
ッジマン法やゾーンメルト法などの結晶育成法、あるい
はホットプレス法や押し出し法などの焼結法を用いて、
まず図８（ａ）に示すようにインゴット形状のＰ型及び
Ｎ型半導体を作成する。
【０００４】次にこのインゴットをスライサーやワイヤ
ーソーで厚さ１〜２ｍｍのウェハー形状にスライスし
〔同図（ｂ）〕、表面を研磨した後〔同図（ｃ）〕、メ
ッキによりそのウェハー表面にＮｉ薄膜を形成する〔同
図（ｄ）〕。
ーソーで厚さ１〜２ｍｍのウェハー形状にスライスし
〔同図（ｂ）〕、表面を研磨した後〔同図（ｃ）〕、メ
ッキによりそのウェハー表面にＮｉ薄膜を形成する〔同
図（ｄ）〕。
【０００５】Ｎｉ薄膜を形成する目的は、この半導体が
半田付けにより電極と接合する際の半導体上での半田の
濡れ性の確保と、半田と半導体との相互拡散を阻止し、
半導体性能の劣化を防止するためである。Ｎｉ薄膜が形
成された半導体ウェハーは、スライサーやワイヤーソー
を使用して１辺が０．５〜２ｍｍ程度の直方体形状に切
断され、その一つ一つが半導体チップとなる〔同図
（ｅ）〕。
半田付けにより電極と接合する際の半導体上での半田の
濡れ性の確保と、半田と半導体との相互拡散を阻止し、
半導体性能の劣化を防止するためである。Ｎｉ薄膜が形
成された半導体ウェハーは、スライサーやワイヤーソー
を使用して１辺が０．５〜２ｍｍ程度の直方体形状に切
断され、その一つ一つが半導体チップとなる〔同図
（ｅ）〕。
【０００６】図９に示すように、前述の工程により製造
されたＰ型半導体チップ１ａとＮ型半導体チップ１ｂ
は、Ｐ型とＮ型が交互になるように整列された後〔同図
（ａ）〕、各々の半導体チップ１ａ，１ｂが電極２と半
田３により電気的に直列に接合され、熱電変換素子とし
て組み立てられている〔同図（ｂ）〕。
されたＰ型半導体チップ１ａとＮ型半導体チップ１ｂ
は、Ｐ型とＮ型が交互になるように整列された後〔同図
（ａ）〕、各々の半導体チップ１ａ，１ｂが電極２と半
田３により電気的に直列に接合され、熱電変換素子とし
て組み立てられている〔同図（ｂ）〕。
【０００７】
【発明が解決しようとする課題】ブリッジマン法やゾー
ンメルト法などの結晶育成法、あるいはホットプレス法
や押し出し法などの焼結法を用いる場合、インゴット及
びウェハーの切断時に２００μｍ程度の切りしろが生
じ、この切り屑は廃棄され、材料的にロスとなる。また
ウェハー外周部の直方体形状にならない部分は、半導体
チップとして使用できないため、同様に廃棄され材料ロ
スとなる。
ンメルト法などの結晶育成法、あるいはホットプレス法
や押し出し法などの焼結法を用いる場合、インゴット及
びウェハーの切断時に２００μｍ程度の切りしろが生
じ、この切り屑は廃棄され、材料的にロスとなる。また
ウェハー外周部の直方体形状にならない部分は、半導体
チップとして使用できないため、同様に廃棄され材料ロ
スとなる。
【０００８】さらに、結晶育成法により作成した半導体
チップの場合、結晶インゴットの両端は、半導体性能が
低く使用できないため、これらも廃棄される。製造方法
により異なるが、これらの材料ロスのため加工時におけ
る材料の歩留りは３０〜６０％程度であり、半導体のコ
ストが高い要因の一つとなる。
チップの場合、結晶インゴットの両端は、半導体性能が
低く使用できないため、これらも廃棄される。製造方法
により異なるが、これらの材料ロスのため加工時におけ
る材料の歩留りは３０〜６０％程度であり、半導体のコ
ストが高い要因の一つとなる。
【０００９】インゴットの切断工程を省略できるウェハ
ー形状の焼結体を直接作成する方法が特開平９−８３６
４号公報に開示されている。この方法はインゴットの切
断工程の省略により、この切断工程において生じる材料
ロスは削減できるが、ウェハーの切断工程において生じ
る材料ロスは従来と同じである。
ー形状の焼結体を直接作成する方法が特開平９−８３６
４号公報に開示されている。この方法はインゴットの切
断工程の省略により、この切断工程において生じる材料
ロスは削減できるが、ウェハーの切断工程において生じ
る材料ロスは従来と同じである。
【００１０】一方、比較的小さな薄板形状の半導体を通
電焼結により複数枚同時に焼結することにより、切りし
ろによる材料ロスの低減を図る方法が特開平９−８３６
４号公報に開示されている。しかし、通電焼結の場合、
焼結治具内の温度分布が比較的大きいから、一度に焼結
する個数を増やすために焼結治具のサイズを大きくする
と、温度分布の影響により半導体性能にばらつきが生じ
やすい。
電焼結により複数枚同時に焼結することにより、切りし
ろによる材料ロスの低減を図る方法が特開平９−８３６
４号公報に開示されている。しかし、通電焼結の場合、
焼結治具内の温度分布が比較的大きいから、一度に焼結
する個数を増やすために焼結治具のサイズを大きくする
と、温度分布の影響により半導体性能にばらつきが生じ
やすい。
【００１１】本発明は、上記の事情に鑑みなされたもの
で、加工工程での材料ロスを飛躍的に減らすと共に、焼
結以降の工程を短縮することにより、大幅な低コスト化
が可能となる熱電変換素子の製造方法、熱電変換素子、
熱電変換素子の成型に使用する金型、ならびに熱電変換
素子の製造装置を提供することを目的とする。
で、加工工程での材料ロスを飛躍的に減らすと共に、焼
結以降の工程を短縮することにより、大幅な低コスト化
が可能となる熱電変換素子の製造方法、熱電変換素子、
熱電変換素子の成型に使用する金型、ならびに熱電変換
素子の製造装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の手段は、多数並設されたＰ型半導体
チップならびにＮ型半導体チップと、それら半導体チッ
プの吸熱側に配置された吸熱側電極と、前記半導体チッ
プの放熱側に配置された放熱側電極とを備えた熱電変換
素子の製造方法において、 前記半導体チップの大きさ
とほぼ等しい複数個の貫通穴を有する焼結用金型を下部
パンチの上に配置して、各貫通穴の下側開口部を下部パ
ンチで塞ぐ工程と、 各貫通穴内に前記半導体チップの
原料粉体を充填する工程と、前記焼結用金型の各貫通穴
の上側開口部を上部パンチで塞ぐ工程と、この焼結用金
型と上部パンチと下部パンチを焼結用治具内に装填する
工程と、焼結用治具の上下に発熱体を配置し、上下プレ
スラムによりその発熱体ならびに焼結用治具を介して上
部パンチと下部パンチを上下方向から加圧すると共に、
前記上下の発熱体に電流を流すことにより、前記焼結用
金型内で半導体チップの原料粉体を加圧焼結して所定の
大きさの半導体チップを形成する工程とを含むことを特
徴とするものである。
に、本発明の第１の手段は、多数並設されたＰ型半導体
チップならびにＮ型半導体チップと、それら半導体チッ
プの吸熱側に配置された吸熱側電極と、前記半導体チッ
プの放熱側に配置された放熱側電極とを備えた熱電変換
素子の製造方法において、 前記半導体チップの大きさ
とほぼ等しい複数個の貫通穴を有する焼結用金型を下部
パンチの上に配置して、各貫通穴の下側開口部を下部パ
ンチで塞ぐ工程と、 各貫通穴内に前記半導体チップの
原料粉体を充填する工程と、前記焼結用金型の各貫通穴
の上側開口部を上部パンチで塞ぐ工程と、この焼結用金
型と上部パンチと下部パンチを焼結用治具内に装填する
工程と、焼結用治具の上下に発熱体を配置し、上下プレ
スラムによりその発熱体ならびに焼結用治具を介して上
部パンチと下部パンチを上下方向から加圧すると共に、
前記上下の発熱体に電流を流すことにより、前記焼結用
金型内で半導体チップの原料粉体を加圧焼結して所定の
大きさの半導体チップを形成する工程とを含むことを特
徴とするものである。
【００１３】本発明の第２の手段は、前記第１の手段に
おいて、前記発熱体の積層方向とほぼ直交する方向から
の外部加熱を併用することを特徴とするものである。
おいて、前記発熱体の積層方向とほぼ直交する方向から
の外部加熱を併用することを特徴とするものである。
【００１４】本発明の第３の手段は、前記第１の手段に
おいて、少なくとも前記上部パンチに焼結用金型の貫通
穴に嵌入する押圧突部がそれぞれ形成されていることを
特徴とするものである。
おいて、少なくとも前記上部パンチに焼結用金型の貫通
穴に嵌入する押圧突部がそれぞれ形成されていることを
特徴とするものである。
【００１５】本発明の第４の手段は、前記第１の手段に
おいて、前記焼結用治具内に複数対の焼結用金型が積層
され、各焼結用金型内で同時に原料粉体の加圧焼結が行
なわれることを特徴とするものである。
おいて、前記焼結用治具内に複数対の焼結用金型が積層
され、各焼結用金型内で同時に原料粉体の加圧焼結が行
なわれることを特徴とするものである。
【００１６】本発明の第５の手段は、前記第１の手段に
おいて、前記焼結用金型内で半導体チップの上下両面
に、その半導体チップと半田との反応を抑制するための
例えばＮｉなどの金属層が一体に形成されることを特徴
とするものである。
おいて、前記焼結用金型内で半導体チップの上下両面
に、その半導体チップと半田との反応を抑制するための
例えばＮｉなどの金属層が一体に形成されることを特徴
とするものである。
【００１７】本発明の第６の手段は、前記第１の手段に
おいて、前記半導体チップの原料粉体の焼結と、半導体
チップと電極との接合を同時に行うことを特徴とするも
のである。
おいて、前記半導体チップの原料粉体の焼結と、半導体
チップと電極との接合を同時に行うことを特徴とするも
のである。
【００１８】本発明の第７の手段は、前記第１の手段に
おいて、前記半導体チップの原料粉体の焼結と、セラミ
クス基板上に形成されている電極と半導体チップとの接
合を同時に行うことを特徴とするものである。
おいて、前記半導体チップの原料粉体の焼結と、セラミ
クス基板上に形成されている電極と半導体チップとの接
合を同時に行うことを特徴とするものである。
【００１９】本発明の第８の手段は、前記第１ないし第
７のいずれかの手段で製造された熱電変換素子を特徴と
するものである。
７のいずれかの手段で製造された熱電変換素子を特徴と
するものである。
【００２０】本発明の第９の手段は、半導体チップの大
きさとほぼ等しい複数個の貫通穴を有する焼結用金型
と、その焼結用金型の貫通穴の下側開口部に嵌入する押
圧突部をそれぞれ形成した下部パンチと、前記焼結用金
型の貫通穴の上側開口部に嵌入する押圧突部をそれぞれ
形成した上部パンチを有する金型を特徴とするものであ
る。
きさとほぼ等しい複数個の貫通穴を有する焼結用金型
と、その焼結用金型の貫通穴の下側開口部に嵌入する押
圧突部をそれぞれ形成した下部パンチと、前記焼結用金
型の貫通穴の上側開口部に嵌入する押圧突部をそれぞれ
形成した上部パンチを有する金型を特徴とするものであ
る。
【００２１】本発明の第１０の手段は、半導体チップの
大きさとほぼ等しい複数個の貫通穴を有する焼結用金型
と、その貫通穴の下部開口を塞ぐ下部パンチと、その貫
通穴の上部開口を塞ぐ上部パンチと、その焼結用金型と
下部パンチと上部パンチを内部に装填する焼結用治具
と、その焼結用治具の上下に配置される発熱体と、その
発熱体を介して前記焼結用治具を上下から加圧する上下
プレスラムと、前記上下の発熱体に通電する通電手段
と、その発熱体の積層方向とほぼ直交する方向から加熱
する例えば抵抗加熱ヒータなどの外部加熱手段とを備え
たことを特徴とするものである。
大きさとほぼ等しい複数個の貫通穴を有する焼結用金型
と、その貫通穴の下部開口を塞ぐ下部パンチと、その貫
通穴の上部開口を塞ぐ上部パンチと、その焼結用金型と
下部パンチと上部パンチを内部に装填する焼結用治具
と、その焼結用治具の上下に配置される発熱体と、その
発熱体を介して前記焼結用治具を上下から加圧する上下
プレスラムと、前記上下の発熱体に通電する通電手段
と、その発熱体の積層方向とほぼ直交する方向から加熱
する例えば抵抗加熱ヒータなどの外部加熱手段とを備え
たことを特徴とするものである。
【００２２】
【発明の実施の形態】本発明で使用される熱電変換素子
の半導体材料としては、例えばＢｉ−Ｔｅ系半導体、Ｐ
ｂ−Ｔｅ系半導体、Ｆｅ−Ｓｉ系半導体、Ｓｉ−Ｇｅ系
半導体、Ｃｏ−Ｓｂ系半導体など全ての熱電半導体が対
象となる。
の半導体材料としては、例えばＢｉ−Ｔｅ系半導体、Ｐ
ｂ−Ｔｅ系半導体、Ｆｅ−Ｓｉ系半導体、Ｓｉ−Ｇｅ系
半導体、Ｃｏ−Ｓｂ系半導体など全ての熱電半導体が対
象となる。
【００２３】本発明の具体例において、Ｐ型半導体には
（ＢｉX Ｓｂ1-x ）2 （Ｔｅy Ｓｅ 1-y ）3 （ｘ＝０．
２〜０．３、ｙ＝０．９〜１）にドーパントを添加した
ものを使用する。Ｎ型半導体には（ＢｉX Ｓｂ1-x ）2
（Ｔｅy Ｓｅ1-y ）3 （ｘ＝０．８〜１、ｙ＝０．８〜
１）にドーパントを添加したものを使用する。
（ＢｉX Ｓｂ1-x ）2 （Ｔｅy Ｓｅ 1-y ）3 （ｘ＝０．
２〜０．３、ｙ＝０．９〜１）にドーパントを添加した
ものを使用する。Ｎ型半導体には（ＢｉX Ｓｂ1-x ）2
（Ｔｅy Ｓｅ1-y ）3 （ｘ＝０．８〜１、ｙ＝０．８〜
１）にドーパントを添加したものを使用する。
【００２４】焼結の原料粉体は、前記金属材料を溶融
後、除冷または急冷したインゴットを粉砕したもの、ま
たは急冷法により作製した薄帯を粗砕したもの、あるい
はアトマイズ法により作製した球状粉体など、いずれも
使用できる。原料粉体の作製方法はどのような方法でも
構わず、充填、焼結に適した大きさの粉体であればよ
い。
後、除冷または急冷したインゴットを粉砕したもの、ま
たは急冷法により作製した薄帯を粗砕したもの、あるい
はアトマイズ法により作製した球状粉体など、いずれも
使用できる。原料粉体の作製方法はどのような方法でも
構わず、充填、焼結に適した大きさの粉体であればよ
い。
【００２５】実施例１ 図１は、本発明の実施例１における原料粉体を充填した
状態を示す図である。下部パンチ５の上に、上下方向に
貫通した穴１０を多数個形成した焼結用金型７を重ね
る。下部パンチ５の各穴１０と対向する位置には押圧突
部１１が形成され、押圧突部１１を穴１０に嵌入するこ
とにより各穴１０の下側開口部を下部パンチ５で塞ぐ。
焼結用金型７の材質としては、超鋼あるいはチタンを用
いるが、アルミナ等のセラミックやモリブデン、タング
ステン等の高融点金属なども使用できる。また比較的大
きな半導体チップを製造する場合は黒鉛も使用できる。
状態を示す図である。下部パンチ５の上に、上下方向に
貫通した穴１０を多数個形成した焼結用金型７を重ね
る。下部パンチ５の各穴１０と対向する位置には押圧突
部１１が形成され、押圧突部１１を穴１０に嵌入するこ
とにより各穴１０の下側開口部を下部パンチ５で塞ぐ。
焼結用金型７の材質としては、超鋼あるいはチタンを用
いるが、アルミナ等のセラミックやモリブデン、タング
ステン等の高融点金属なども使用できる。また比較的大
きな半導体チップを製造する場合は黒鉛も使用できる。
【００２６】Ｂｉ−Ｔｅ系半導体は結晶方向により性能
が異なり、ｃ軸方向に比べるとａ軸方向の半導体性能が
優れており、この傾向はＮ型半導体において顕著であ
る。原材料を溶融、冷却したインゴットを粉砕すること
により作製された粉体を使用する場合は、加圧方向にｃ
軸が優先配向するため、焼結金型に形成されているそれ
ぞれの穴１０の形状は、（半導体チップ高さ）×（半導
体チップ幅）となる四角形とする。
が異なり、ｃ軸方向に比べるとａ軸方向の半導体性能が
優れており、この傾向はＮ型半導体において顕著であ
る。原材料を溶融、冷却したインゴットを粉砕すること
により作製された粉体を使用する場合は、加圧方向にｃ
軸が優先配向するため、焼結金型に形成されているそれ
ぞれの穴１０の形状は、（半導体チップ高さ）×（半導
体チップ幅）となる四角形とする。
【００２７】一方、インゴットを再溶融し、単ロール急
冷法により作製した薄帯を粗砕したものを使用する場合
は、加圧方向にａ軸が優先配向するため、穴１０の形状
は、（半導体チップ幅）×（半導体チップ幅）となる四
角形とする。あるいは所望の断面積が得られる丸形状、
六角形状でも構わない。
冷法により作製した薄帯を粗砕したものを使用する場合
は、加圧方向にａ軸が優先配向するため、穴１０の形状
は、（半導体チップ幅）×（半導体チップ幅）となる四
角形とする。あるいは所望の断面積が得られる丸形状、
六角形状でも構わない。
【００２８】穴１０の中に原料粉体であるＰ型もしくは
Ｎ型半導体の粉体４を充填した後、上部パンチ６を挿入
する。上部パンチ６には、穴１０に嵌入する押圧突部１
１がそれぞれ形成されており、これにより穴１０の上側
開口部が閉塞される。これを図２に示すように、黒鉛パ
ンチ８，８と黒鉛ダイス９からなる焼結用治具の中に装
着し、通電加熱併用型ホットプレス装置で焼結を行う。
Ｎ型半導体の粉体４を充填した後、上部パンチ６を挿入
する。上部パンチ６には、穴１０に嵌入する押圧突部１
１がそれぞれ形成されており、これにより穴１０の上側
開口部が閉塞される。これを図２に示すように、黒鉛パ
ンチ８，８と黒鉛ダイス９からなる焼結用治具の中に装
着し、通電加熱併用型ホットプレス装置で焼結を行う。
【００２９】通電加熱併用型ホットプレスの概略構成を
図３に示す。チャンバ１２内において、黒鉛パンチ８よ
りも電気抵抗率の高い物質からなる発熱体１３で上下か
ら挟まれた黒鉛パンチ８，８（焼結用治具）は、上プレ
スラム１４と下プレスラム１５により加圧される。この
加圧力は、上，下の発熱体１３，１３ならびに黒鉛パン
チ８，８を介して上，下パンチ５，６に作用し、押圧突
部１１，１１により原料粉体４を所定の圧力に圧縮す
る。上プレスラム１４と下プレスラム１５の間に電流を
流すと、黒鉛パンチ８，８（焼結用治具）の上下に配置
された発熱体１３，１３のジュール発熱、及び原料粉体
４自体のジュール発熱により加圧された粉体４の焼結が
進行する。
図３に示す。チャンバ１２内において、黒鉛パンチ８よ
りも電気抵抗率の高い物質からなる発熱体１３で上下か
ら挟まれた黒鉛パンチ８，８（焼結用治具）は、上プレ
スラム１４と下プレスラム１５により加圧される。この
加圧力は、上，下の発熱体１３，１３ならびに黒鉛パン
チ８，８を介して上，下パンチ５，６に作用し、押圧突
部１１，１１により原料粉体４を所定の圧力に圧縮す
る。上プレスラム１４と下プレスラム１５の間に電流を
流すと、黒鉛パンチ８，８（焼結用治具）の上下に配置
された発熱体１３，１３のジュール発熱、及び原料粉体
４自体のジュール発熱により加圧された粉体４の焼結が
進行する。
【００３０】プラズマ放電焼結などの通電焼結方法で
は、治具内部の発熱のみにより昇温するため、治具中心
部において温度が高くなる温度分布を示すのに対して、
黒鉛パンチ８，８（焼結用治具）の上下から加熱するた
め、加圧方向の温度の均一性に優れている。さらに、焼
結用治具（黒鉛パンチ８，黒鉛ダイス９）の外側に配置
された抵抗加熱ヒータ１６による加熱により、加圧方向
に対して直角方向の温度の均一性にも優れている。
は、治具内部の発熱のみにより昇温するため、治具中心
部において温度が高くなる温度分布を示すのに対して、
黒鉛パンチ８，８（焼結用治具）の上下から加熱するた
め、加圧方向の温度の均一性に優れている。さらに、焼
結用治具（黒鉛パンチ８，黒鉛ダイス９）の外側に配置
された抵抗加熱ヒータ１６による加熱により、加圧方向
に対して直角方向の温度の均一性にも優れている。
【００３１】焼結条件として、加圧力：２９．４〜４９
ＭＰａ（３００〜５００ｋｇｆ／ｃｍ2 ）、焼結温度：
３５０〜５５０℃の条件にて、真空中または窒素、アル
ゴンなどの不活性ガス雰囲気で焼結を行う。
ＭＰａ（３００〜５００ｋｇｆ／ｃｍ2 ）、焼結温度：
３５０〜５５０℃の条件にて、真空中または窒素、アル
ゴンなどの不活性ガス雰囲気で焼結を行う。
【００３２】従来の結晶育成方法では、材料歩留りが３
０％程度であったものが、この実施例において材料歩留
りは略１００％になり、飛躍的に向上した。
０％程度であったものが、この実施例において材料歩留
りは略１００％になり、飛躍的に向上した。
【００３３】実施例２ 図４は、本発明の実施例２を示す図である。本実施例で
は、粉体４を充填した焼結用金型５，６，７が、焼結用
治具８，９内に例えば黒鉛からなるスペーサ１７を介し
て多段（この例では２段）に積み重ねられている。これ
を前述のように熱間加圧焼結することにより、一度にさ
らに多数個の半導体チップを製造することができる。
は、粉体４を充填した焼結用金型５，６，７が、焼結用
治具８，９内に例えば黒鉛からなるスペーサ１７を介し
て多段（この例では２段）に積み重ねられている。これ
を前述のように熱間加圧焼結することにより、一度にさ
らに多数個の半導体チップを製造することができる。
【００３４】実施例３ 図５は、本発明の実施例３における粉体を充填した状態
を示す図である。本実施例では、粉体４を焼結する際、
Ｎｉ箔などの金属層１８が一体に形成される。この金属
層１８は、従来の方法におけるＮｉメッキ膜に代替する
ものである。本実施例では、粉体４を焼結用金型に充填
する際、Ｎｉ箔などの金属層１８を粉体４層の下側と上
側に各々配置する。
を示す図である。本実施例では、粉体４を焼結する際、
Ｎｉ箔などの金属層１８が一体に形成される。この金属
層１８は、従来の方法におけるＮｉメッキ膜に代替する
ものである。本実施例では、粉体４を焼結用金型に充填
する際、Ｎｉ箔などの金属層１８を粉体４層の下側と上
側に各々配置する。
【００３５】金属層１８は、後工程における半田付けの
際、半田と熱電半導体の反応抑制層として機能する。こ
の状態で焼結することで、金属層１８が一体で接合され
た半導体チップ１ａ、１ｂが製造でき、半導体チップの
表面にＮｉ等の薄膜を形成する工程が省略される。
際、半田と熱電半導体の反応抑制層として機能する。こ
の状態で焼結することで、金属層１８が一体で接合され
た半導体チップ１ａ、１ｂが製造でき、半導体チップの
表面にＮｉ等の薄膜を形成する工程が省略される。
【００３６】実施例４ 図６は、本発明の実施例４における粉体を充填した状態
を示す図である。本実施例では、下パンチ５の上にメッ
キ法などにより、表面にＮｉ薄膜が形成された電極２を
配置する。電極２の表面にＮｉ薄膜を形成するのは、銅
を主原料とする電極２と半導体を直接接触させると、加
圧焼結時に電極２と半導体が反応して半導体の性能が劣
化するため、これを防止するのが目的である。
を示す図である。本実施例では、下パンチ５の上にメッ
キ法などにより、表面にＮｉ薄膜が形成された電極２を
配置する。電極２の表面にＮｉ薄膜を形成するのは、銅
を主原料とする電極２と半導体を直接接触させると、加
圧焼結時に電極２と半導体が反応して半導体の性能が劣
化するため、これを防止するのが目的である。
【００３７】下パンチ５の上に表面にＮｉ薄膜を形成し
た電極２を並べた後、複数個の穴１０が形成された焼結
用金型７を載せ、半田又はロウ材からなる接合材１９、
Ｐ型原料もしくはＮ型原料の粉体４を充填する。ここで
接合材１９は必ずしも必要ではなく、電極２の上に直接
粉体４を充填することもできる。この上にＮｉ箔などの
金属層１８を載せ、上パンチ６を挿入する。この充填済
みの焼結用金型５，６，７を焼結用治具８，９内に装着
し焼結することにより、電極２が一体に形成された半導
体チップ１ａ、１ｂが得られる。
た電極２を並べた後、複数個の穴１０が形成された焼結
用金型７を載せ、半田又はロウ材からなる接合材１９、
Ｐ型原料もしくはＮ型原料の粉体４を充填する。ここで
接合材１９は必ずしも必要ではなく、電極２の上に直接
粉体４を充填することもできる。この上にＮｉ箔などの
金属層１８を載せ、上パンチ６を挿入する。この充填済
みの焼結用金型５，６，７を焼結用治具８，９内に装着
し焼結することにより、電極２が一体に形成された半導
体チップ１ａ、１ｂが得られる。
【００３８】この製造方法により、半導体表面にＮｉ等
の薄膜を形成する工程が省略されると共に、熱電変換素
子の組立工程における、半導体チップと電極２の接合工
程か簡略化される。
の薄膜を形成する工程が省略されると共に、熱電変換素
子の組立工程における、半導体チップと電極２の接合工
程か簡略化される。
【００３９】実施例５ 図７は、本発明の実施例５における粉体を充填した状態
を示す図である。本実施例では下パンチ５の上に、表面
に電極２が形成されたアルミナや窒化アルミニウムなど
のセラミクス基板２０を配置する。セラミクス基板２０
の表面への電極２の形成はどのような方法でも構わな
い。ダイレクトボンディングなどの方法で電極２とセラ
ミクス基板２０を接合してもよいし、真空蒸着などの方
法でセラミクス基板２０上に直接電極２を形成してもよ
い。
を示す図である。本実施例では下パンチ５の上に、表面
に電極２が形成されたアルミナや窒化アルミニウムなど
のセラミクス基板２０を配置する。セラミクス基板２０
の表面への電極２の形成はどのような方法でも構わな
い。ダイレクトボンディングなどの方法で電極２とセラ
ミクス基板２０を接合してもよいし、真空蒸着などの方
法でセラミクス基板２０上に直接電極２を形成してもよ
い。
【００４０】セラミクス基板２０上に、複数個の穴１０
が形成した焼結用金型７を配置し、接合材１９、Ｐ型原
料もしくはＮ型原料の粉体４の順に充填する。この場合
も接合材１９は必ずしも必要ではなく、電極２の上に直
接粉体４を充填することもできる。この場合、電極２と
半導体が熱により反応することを防止するため、電極２
上にニッケル薄膜などの反応防止層を形成することが必
要となる。粉体４を充填した後、その上にＮｉ箔などの
金属層１８を配置し、穴１０に嵌入する押圧突部１１が
それぞれ形成されている上パンチ６を挿入する。
が形成した焼結用金型７を配置し、接合材１９、Ｐ型原
料もしくはＮ型原料の粉体４の順に充填する。この場合
も接合材１９は必ずしも必要ではなく、電極２の上に直
接粉体４を充填することもできる。この場合、電極２と
半導体が熱により反応することを防止するため、電極２
上にニッケル薄膜などの反応防止層を形成することが必
要となる。粉体４を充填した後、その上にＮｉ箔などの
金属層１８を配置し、穴１０に嵌入する押圧突部１１が
それぞれ形成されている上パンチ６を挿入する。
【００４１】この状態で焼結を行うことにより、電極２
付きセラミクス基板２０と半導体チップ１ａ（１ｂ）が
一体で形成される。この方法により、熱電変換素子の組
立において、半導体チップ及び電極材料の整列工程、接
合工程が簡略化される。
付きセラミクス基板２０と半導体チップ１ａ（１ｂ）が
一体で形成される。この方法により、熱電変換素子の組
立において、半導体チップ及び電極材料の整列工程、接
合工程が簡略化される。
【００４２】
【発明の効果】本発明により、焼結以降の切断工程で生
じる切り屑が無くなり、材料歩留りが向上すると共に焼
結以降の加工工程が不要になるため、大幅な低コスト化
が図られる。また、半導体と金属層を一体に形成するこ
とにより、メッキ工程を省くことが可能になるため、工
程の短縮により一層低コスト化が図られる。さらに半導
体チップと電極が一体で形成できることにより、熱電変
換素子の組立工程が簡略化されるため、飛躍的な低コス
ト化が図られる。
じる切り屑が無くなり、材料歩留りが向上すると共に焼
結以降の加工工程が不要になるため、大幅な低コスト化
が図られる。また、半導体と金属層を一体に形成するこ
とにより、メッキ工程を省くことが可能になるため、工
程の短縮により一層低コスト化が図られる。さらに半導
体チップと電極が一体で形成できることにより、熱電変
換素子の組立工程が簡略化されるため、飛躍的な低コス
ト化が図られる。
【図１】本発明の実施例１における粉体充填時の焼結金
型の断面図である。
型の断面図である。
【図２】本発明の実施例１における焼結金型を焼結治具
内に装着した状態を示す断面図である。
内に装着した状態を示す断面図である。
【図３】通電加熱併用型ホットプレスの概略構造図であ
る。
る。
【図４】本発明の実施例２における焼結金型を焼結治具
内に装着した状態を示す断面図である。
内に装着した状態を示す断面図である。
【図５】本発明の実施例３における粉体充填時の焼結金
型の断面図である。
型の断面図である。
【図６】本発明の実施例４における粉体充填時の焼結金
型の断面図である。
型の断面図である。
【図７】本発明の実施例５における粉体充填時の焼結金
型の断面図である。
型の断面図である。
【図８】従来の半導体チップ製造工程を示す図である。
【図９】従来の熱電変換素子の組立方法を示す図であ
る。
る。
１ａ Ｐ型熱電半導体チップ １ｂ Ｎ型熱電半導体チップ ２ 電極 ３ 半田 ４ 粉体 ５ 下部パンチ ６ 上部パンチ ７ 焼結用金型 ８ 黒鉛パンチ ９ 黒鉛ダイス １０ 穴 １１ 押圧突部 １２ チャンバ １３ 発熱体 １４ 上プレスラム １５ 下プレスラム １６ 抵抗加熱ヒータ １７ スペーサ １８ 金属層 １９ 接合材 ２０ セラミック基板
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 35/18 Ｈ０１Ｌ 35/18 Ｈ０２Ｎ 11/00 Ｈ０２Ｎ 11/00 Ａ (72)発明者 松本 泰二 東京都港区芝３丁目21番１号 株式会社エ コ・トゥエンティーワン内 (72)発明者 西池 氏裕 東京都港区芝３丁目21番１号 株式会社エ コ・トゥエンティーワン内 Ｆターム(参考） 4K018 AA40 EA03 EA04 EA22 JA07 JA16 JA22 JA27 KA32
Claims (10)
- 【請求項１】 多数並設されたＰ型半導体チップならび
にＮ型半導体チップと、それら半導体チップの吸熱側に
配置された吸熱側電極と、前記半導体チップの放熱側に
配置された放熱側電極とを備えた熱電変換素子の製造方
法において、 前記半導体チップの大きさとほぼ等しい複数個の貫通穴
を有する焼結用金型を下部パンチの上に配置して、各貫
通穴の下側開口部を下部パンチで塞ぐ工程と、 各貫通穴内に前記半導体チップの原料粉体を充填する工
程と、 前記焼結用金型の各貫通穴の上側開口部を上部パンチで
塞ぐ工程と、 この焼結用金型と上部パンチと下部パンチを焼結用治具
内に装填する工程と、 焼結用治具の上下に発熱体を配置し、上下プレスラムに
よりその発熱体ならびに焼結用治具を介して上部パンチ
と下部パンチを上下方向から加圧すると共に、前記上下
の発熱体に電流を流すことにより、前記焼結用金型内で
半導体チップの原料粉体を加圧焼結して所定の大きさの
半導体チップを形成する工程とを含むことを特徴とする
熱電変換素子の製造方法。 - 【請求項２】 請求項１記載の熱電変換素子の製造方法
において、前記発熱体の積層方向とほぼ直交する方向か
らの外部加熱を併用することを特徴とする熱電変換素子
の製造方法。 - 【請求項３】 請求項１記載の熱電変換素子の製造方法
において、少なくとも前記上部パンチに焼結用金型の貫
通穴に嵌入する押圧突部がそれぞれ形成されていること
を特徴とする熱電変換素子の製造方法。 - 【請求項４】 請求項１記載の熱電変換素子の製造方法
において、前記焼結用治具内に複数対の焼結用金型が積
層され、各焼結用金型内で同時に原料粉体の加圧焼結が
行なわれることを特徴とする熱電変換素子の製造方法。 - 【請求項５】 請求項１記載の熱電変換素子の製造方法
において、前記焼結用金型内で半導体チップの上下両面
に、その半導体チップと半田との反応を抑制するための
金属層が一体に形成されることを特徴とする熱電変換素
子の製造方法。 - 【請求項６】 請求項１記載の熱電変換素子の製造方法
において、前記半導体チップの原料粉体の焼結と、半導
体チップと電極との接合を同時に行うことを特徴とする
熱電変換素子の製造方法。 - 【請求項７】 請求項１記載の熱電変換素子の製造方法
において、前記半導体チップの原料粉体の焼結と、セラ
ミクス基板上に形成されている電極と半導体チップとの
接合を同時に行うことを特徴とする熱電変換素子の製造
方法。 - 【請求項８】 請求項１ないし７記載のいずれかに係る
熱電変換素子の製造方法により製造されたことを特徴と
する熱電変換素子。 - 【請求項９】 半導体チップの大きさとほぼ等しい複数
個の貫通穴を有する焼結用金型と、その焼結用金型の貫
通穴の下側開口部に嵌入する押圧突部をそれぞれ形成し
た下部パンチと、前記焼結用金型の貫通穴の上側開口部
に嵌入する押圧突部をそれぞれ形成した上部パンチを有
することを特徴とする熱電変換素子の成型に使用する金
型。 - 【請求項１０】 半導体チップの大きさとほぼ等しい複
数個の貫通穴を有する焼結用金型と、その貫通穴の下部
開口を塞ぐ下部パンチと、その貫通穴の上部開口を塞ぐ
上部パンチと、 その焼結用金型と下部パンチと上部パンチを内部に装填
する焼結用治具と、 その焼結用治具の上下に配置される発熱体と、 その発熱体を介して前記焼結用治具を上下から加圧する
上下プレスラムと、 前記上下の発熱体に通電する通電手段と、 その発熱体の積層方向とほぼ直交する方向から加熱する
外部加熱手段とを備えたことを特徴とする熱電変換素子
の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000267207A JP2002076451A (ja) | 2000-09-04 | 2000-09-04 | 熱電変換素子の製造方法及び熱電変換素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000267207A JP2002076451A (ja) | 2000-09-04 | 2000-09-04 | 熱電変換素子の製造方法及び熱電変換素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076451A true JP2002076451A (ja) | 2002-03-15 |
Family
ID=18754164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000267207A Pending JP2002076451A (ja) | 2000-09-04 | 2000-09-04 | 熱電変換素子の製造方法及び熱電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002076451A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009528684A (ja) * | 2006-03-01 | 2009-08-06 | クラミック エレクトロニクス ゲーエムベーハー | ペルチェ素子精製プロセスとペルチェ素子 |
| JP2012514332A (ja) * | 2008-12-26 | 2012-06-21 | コーニング インコーポレイテッド | 熱電変換素子を製造する方法 |
| CN104620402A (zh) * | 2012-03-29 | 2015-05-13 | 赢创工业集团股份有限公司 | 热电部件的粉末冶金制造 |
| EP3015765A4 (en) * | 2013-06-25 | 2016-06-29 | Zhiming Chen | COOLING DEVICE FOR HIGH POWER LED LAMP AND METHOD FOR MANUFACTURING SAME |
| EP3015764A4 (en) * | 2013-06-25 | 2016-06-29 | Zhiming Chen | POWERFUL LED STREET LAMP WITH LIGHT FAILURE AND MANUFACTURING METHOD THEREFOR |
| EP3196951A1 (de) * | 2016-01-21 | 2017-07-26 | Evonik Degussa GmbH | Rationelles verfahren zur pulvermetallurgischen herstellung thermoelektrischer bauelemente |
| DE102016213930A1 (de) * | 2016-07-28 | 2018-02-01 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Verfahren zur Herstellung von Referenzmaterialien für Messungen des Seebeck-Koeffizienten |
| RU2772225C1 (ru) * | 2020-12-30 | 2022-05-18 | Общество с ограниченной ответственностью "Термоэлектрические инновационные технологии" | Способ прессования термоэлектрических материалов и устройство для реализации способа |
| CN117817091A (zh) * | 2024-03-04 | 2024-04-05 | 中国机械总院集团宁波智能机床研究院有限公司 | 一种多界面复合材料的制备装置及方法 |
-
2000
- 2000-09-04 JP JP2000267207A patent/JP2002076451A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1989741B1 (de) * | 2006-03-01 | 2015-08-05 | Curamik Electronics GmbH | Verfahren zum herstellen von peltier-modulen |
| JP2009528684A (ja) * | 2006-03-01 | 2009-08-06 | クラミック エレクトロニクス ゲーエムベーハー | ペルチェ素子精製プロセスとペルチェ素子 |
| JP2012514332A (ja) * | 2008-12-26 | 2012-06-21 | コーニング インコーポレイテッド | 熱電変換素子を製造する方法 |
| KR101808379B1 (ko) * | 2012-03-29 | 2017-12-12 | 에보니크 데구사 게엠베하 | 열전 부품의 분말 야금 제조법 |
| CN104620402A (zh) * | 2012-03-29 | 2015-05-13 | 赢创工业集团股份有限公司 | 热电部件的粉末冶金制造 |
| JP2015518650A (ja) * | 2012-03-29 | 2015-07-02 | エボニック インダストリーズ アクチエンゲゼルシャフトＥｖｏｎｉｋ Ｉｎｄｕｓｔｒｉｅｓ ＡＧ | 熱電素子の粉末冶金製造 |
| EP3015765A4 (en) * | 2013-06-25 | 2016-06-29 | Zhiming Chen | COOLING DEVICE FOR HIGH POWER LED LAMP AND METHOD FOR MANUFACTURING SAME |
| EP3015764A4 (en) * | 2013-06-25 | 2016-06-29 | Zhiming Chen | POWERFUL LED STREET LAMP WITH LIGHT FAILURE AND MANUFACTURING METHOD THEREFOR |
| US9989238B2 (en) | 2013-06-25 | 2018-06-05 | Zhiming Chen | Low light failure, high power led street lamp and method for manufacturing the same |
| WO2017125268A1 (de) * | 2016-01-21 | 2017-07-27 | Evonik Degussa Gmbh | Rationelles verfahren zur pulvermetallurgischen herstellung thermoelektrischer bauelemente |
| EP3196951A1 (de) * | 2016-01-21 | 2017-07-26 | Evonik Degussa GmbH | Rationelles verfahren zur pulvermetallurgischen herstellung thermoelektrischer bauelemente |
| KR20180105183A (ko) * | 2016-01-21 | 2018-09-27 | 에보니크 데구사 게엠베하 | 열전 부품의 분말 야금학적 제조를 위한 합리적 방법 |
| KR102124397B1 (ko) | 2016-01-21 | 2020-06-18 | 에보니크 오퍼레이션즈 게엠베하 | 열전 부품의 분말 야금학적 제조를 위한 합리적 방법 |
| US11056633B2 (en) | 2016-01-21 | 2021-07-06 | Evonik Operations Gmbh | Rational method for the powder metallurgical production of thermoelectric components |
| DE102016213930A1 (de) * | 2016-07-28 | 2018-02-01 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Verfahren zur Herstellung von Referenzmaterialien für Messungen des Seebeck-Koeffizienten |
| DE102016213930B4 (de) * | 2016-07-28 | 2018-07-12 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Verfahren zur Herstellung von Referenzmaterialien für Messungen des Seebeck-Koeffizienten sowie entsprechende Proben zur Verwendung als Referenzmaterial |
| RU2772225C1 (ru) * | 2020-12-30 | 2022-05-18 | Общество с ограниченной ответственностью "Термоэлектрические инновационные технологии" | Способ прессования термоэлектрических материалов и устройство для реализации способа |
| CN117817091A (zh) * | 2024-03-04 | 2024-04-05 | 中国机械总院集团宁波智能机床研究院有限公司 | 一种多界面复合材料的制备装置及方法 |
| CN117817091B (zh) * | 2024-03-04 | 2024-06-04 | 中国机械总院集团宁波智能机床研究院有限公司 | 一种多界面复合材料的制备装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2377175B1 (en) | Method for fabricating thermoelectric device | |
| US9601679B2 (en) | Thermoelectric module and method of manufacturing the same | |
| US9096471B2 (en) | Method for producing a layered material | |
| US8772926B2 (en) | Production method of cooler | |
| US20180190893A1 (en) | Thermoelectric Module | |
| US20060124165A1 (en) | Variable watt density thermoelectrics | |
| US20080245397A1 (en) | System and Method of Manufacturing Thermoelectric Devices | |
| EP0482812B1 (en) | Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same | |
| JP2002076451A (ja) | 熱電変換素子の製造方法及び熱電変換素子 | |
| JP2001358266A (ja) | 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ | |
| JP2000183222A (ja) | 半導体装置およびその製造方法 | |
| JP4284589B2 (ja) | 熱電半導体の製造方法、熱電変換素子の製造方法及び熱電変換装置の製造方法 | |
| KR101968581B1 (ko) | 열전소자용 반도체 제조 방법과 열전소자용 반도체 및 이를 이용한 열전소자 | |
| JP2008109054A (ja) | 熱電変換モジュール及び熱電変換モジュールの製造方法 | |
| JP2003282970A (ja) | 熱電変換装置及び熱電変換素子、並びにこれらの製造方法 | |
| JP3510384B2 (ja) | 熱電変換素子の製造方法 | |
| JPH0447461B2 (ja) | ||
| JP3724133B2 (ja) | 熱電変換モジュールの製造方法 | |
| JP3526563B2 (ja) | 熱電素子及びその製造方法及び熱電モジュール | |
| JP2004235367A (ja) | 熱電モジュール | |
| JP3619872B2 (ja) | 熱電変換材料の製造装置 | |
| KR101950371B1 (ko) | 열전 모듈의 제조방법 | |
| JP4200770B2 (ja) | 熱電材料インゴット、その製造方法及び熱電モジュールの製造方法 | |
| JPH11177156A (ja) | 熱電変換材料の加工法と熱電変換素子の製造方法 | |
| JP4124150B2 (ja) | 熱電モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071206 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20080401 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20080507 |