JP2002075993A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002075993A
JP2002075993A JP2000224529A JP2000224529A JP2002075993A JP 2002075993 A JP2002075993 A JP 2002075993A JP 2000224529 A JP2000224529 A JP 2000224529A JP 2000224529 A JP2000224529 A JP 2000224529A JP 2002075993 A JP2002075993 A JP 2002075993A
Authority
JP
Japan
Prior art keywords
forming
film
resist
pattern
film pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000224529A
Other languages
English (en)
Inventor
Masashi Muranaka
誠志 村中
Itaru Sugano
至 菅野
Masami Shirota
真美 代田
Junji Kondo
純二 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kao Corp
Mitsubishi Electric Corp
Original Assignee
Kao Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kao Corp, Mitsubishi Electric Corp filed Critical Kao Corp
Priority to JP2000224529A priority Critical patent/JP2002075993A/ja
Priority to US09/727,542 priority patent/US6713232B2/en
Priority to DE10064198A priority patent/DE10064198A1/de
Priority to CNB011034882A priority patent/CN1263113C/zh
Priority to TW090102666A priority patent/TWI295750B/zh
Priority to KR10-2001-0005855A priority patent/KR100398996B1/ko
Publication of JP2002075993A publication Critical patent/JP2002075993A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/426—Stripping or agents therefor using liquids only containing organic halogen compounds; containing organic sulfonic acids or salts thereof; containing sulfoxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 Ａｌ配線工程などにおけるレジスト残渣除去
を全て単一の薬液で行えるようにする。 【解決手段】 レジスト除去またはレジスト残渣除去の
処理液として、有機酸またはその塩と、水とを含有し、
ｐHが８未満である薬液を用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
に使用されるＡｌ配線、Ｗ配線、Ｃｕ配線、メタルゲー
トなどの形成工程におけるレジスト除去工程に用いるた
めのレジスト除去液および本薬液を使用した半導体装置
の製造方法に関するものである。
【０００２】
【従来の技術】レジスト残渣除去に求められる特性とし
ては、十分な残渣除去を有することと、配線材料や層間
絶縁膜材料をエッチングしないこと、の２点である。現
状のＡｌ配線を使用するデバイスにおいては、残渣の除
去性やエッチングスペックの要求が工程によって異なる
ため、Ａｌ配線加工後やホールエッチング後などの工程
に対応して異なる薬液を使用している。
【０００３】
【発明が解決しようとする課題】以上のような状況のた
め、レジスト残渣の除去には、多種の剥離液が必要とな
り、コスト高騰の原因となっており、Ａｌ配線工程にお
けるレジスト残渣除去を全て単一の薬液で行えることが
期待されている。
【０００４】また、近年の微細化されたデバイスのＡｌ
配線加工後のレジスト残渣除去工程においては、Ｗプラ
グ消失の防止やＡｌＣｕをエッチングすることによって
生じる配線抵抗の上昇や配線の信頼性劣化の抑制など
が、大きな問題となってきている。そのため、上記の要
求されるスペックを満たした上で、Ａｌ配線におけるＡ
ｌ配線エッチング後およびホールエッチング後の双方に
使用でき、コストを削減できるレジスト残渣除去液の開
発が求められている。
【０００５】上述のＡｌ配線に加えて、従来から使用さ
れているＷ配線や今後デバイス適用への応用が進んでい
くと考えられるＣｕ配線や、従来のｐｏｌｙ-ＳｉやＷ
Ｓｉ以外の金属材料を使用するメタルゲートなどの加工
後にも、レジスト残渣工程が必須である。これらの工程
においても、十分な残渣除去性を有することと、配線材
料や層間絶縁膜材料をエッチングしないこと、という要
件を満たすレジスト残渣除去液の開発が求められてい
る。
【０００６】
【課題を解決するための手段】請求項１の発明にかかる
半導体装置の製造方法は、基板上において下地層の上に
アルミ膜を形成する工程と、上記アルミ膜からレジスト
を用いた写真製版によりアルミ膜パターンを形成する工
程と、上記アルミ膜パターンの形成に続いて、有機酸ま
たはその塩と、水とを含有し、ｐHが８未満である薬液
により上記レジストを除去する工程とを含むことを特徴
とするものである。
【０００７】請求項２の発明にかかる半導体装置の製造
方法は、基板上において下地層の上にアルミ膜を形成す
る工程と、上記アルミ膜からレジストを用いた写真製版
によりアルミ膜パターンを形成する工程と、上記レジス
トをアッシングする工程と、有機酸またはその塩と、水
とを含有し、ｐHが８未満である薬液によりレジスト残
渣を除去する工程とを含むことを特徴とするものであ
る。
【０００８】請求項３の発明にかかる半導体装置の製造
方法は、基板上において下地層の上にアルミ膜を形成す
る工程と、上記アルミ膜からレジストマスクを用いた写
真製版によりアルミ膜パターン形成する工程と、上記ア
ルミ膜パターンの上に層間絶縁膜を形成する工程と、他
のレジストマスクを用いた写真製版により上記層間絶縁
膜の中に上記アルミ膜パターンに達するホールパターン
を形成する工程と、上記ホールパターンの形成に続い
て、有機酸またはその塩と、水とを含有し、ｐHが８未
満である薬液によりレジストを除去する処理工程とを含
むことを特徴とするものである。
【０００９】請求項４の発明にかかる半導体装置の製造
方法は、基板上において下地層の上にアルミ膜を形成す
る工程と、上記アルミ膜からレジストマスクを用いた写
真製版によりアルミ膜パターン形成する工程と、上記ア
ルミ膜パターンの上に層間絶縁膜を形成する工程と、他
のレジストマスクを用いた写真製版により上記層間絶縁
膜の中に上記アルミ膜パターンに達するホールパターン
を形成する工程と、上記他のレジストをアッシングする
工程と、有機酸またはその塩と、水とを含有し、ｐHが
８未満である薬液によりレジスト残渣を除去する工程と
を含むことを特徴とするものである。
【００１０】請求項５の発明にかかる半導体装置の製造
方法は、請求項１〜４のいずれかに記載の製造方法にお
いて、上記アルミ膜の形成に先立ち、あるいは、上記ア
ルミ膜の形成後に、上記アルミ膜の少なくとも一方の表
面に付着するバリアメタル層を形成する工程を含むこと
を特徴とするものである。
【００１１】請求項６の発明にかかる半導体装置の製造
方法は、請求項１〜５のいずれかに記載の製造方法にお
いて、上記アルミ膜の形成に先立ち、上記下地層の中に
導電部を形成する工程を含み、上記アルミ膜パターンを
上記導電部に電気的に接続するように形成することを特
徴とするものである。
【００１２】請求項７の発明にかかる半導体装置の製造
方法は、基板上において下地層の上にタングステン膜ま
たは銅膜を形成する工程と、上記タングステン膜または
銅膜からレジストを用いた写真製版によりタングステン
膜パターンまたは銅膜パターンを形成する工程と、上記
タングステン膜パターンまたは銅膜パターンの形成に続
いて、有機酸またはその塩と、水とを含有し、ｐHが８
未満である薬液により上記レジストを除去する処理工程
とを含むことを特徴とするものである。
【００１３】請求項８の発明にかかる半導体装置の製造
方法は、基板上において下地層の上にタングステン膜ま
たは銅膜を形成する工程と、上記タングステン膜または
銅膜からレジストを用いた写真製版によりタングステン
膜パターンまたは銅膜パターンを形成する工程と、上記
レジストをアッシングする工程と、有機酸またはその塩
と、水とを含有し、ｐHが８未満である薬液によりレジ
スト残渣を除去する処理工程とを含むことを特徴とする
ものである。
【００１４】請求項９の発明にかかる半導体装置の製造
方法は、基板上において下地層の上にタングステン膜ま
たは銅膜を形成する工程と、上記タングステン膜または
銅膜からレジストマスクを用いた写真製版によりタング
ステン膜パターンまたは銅膜パターン形成する工程と、
上記タングステン膜パターンまたは銅膜パターンの上に
層間絶縁膜を形成する工程と、他のレジストマスクを用
いた写真製版により上記層間絶縁膜の中に上記タングス
テン膜パターンまたは銅膜パターンに達するホールパタ
ーンを形成する工程と、上記ホールパターンの形成に続
いて、有機酸またはその塩と、水とを含有し、ｐHが８
未満である薬液により上記他のレジストを除去する処理
工程とを含むことを特徴とするものである。
【００１５】請求項１０の発明にかかる半導体装置の製
造方法は、基板上において下地層の上にタングステン膜
または銅膜を形成する工程と、上記タングステン膜また
は銅膜からレジストマスクを用いた写真製版によりタン
グステン膜パターンまたは銅膜パターン形成する工程
と、上記タングステン膜パターンまたは銅膜パターンの
上に層間絶縁膜を形成する工程と、他のレジストマスク
を用いた写真製版により上記層間絶縁膜の中に上記タン
グステン膜パターンまたは銅膜パターンに達するホール
パターンを形成する工程と、上記他のレジストをアッシ
ングする工程と、有機酸またはその塩と、水とを含有
し、ｐHが８未満である薬液によりレジスト残渣を除去
する工程とを含むことを特徴とするものである。
【００１６】請求項１１の発明にかかる半導体装置の製
造方法は、請求項のいずれかに記載の製造方法におい
て、上記タングステン膜または銅膜の形成に先立ち、あ
るいは、上記タングステン膜または銅膜の形成後に、上
記タングステン膜または銅膜の少なくとも一方の表面に
付着するバリアメタル層を形成する工程を含むことを特
徴とするものである。
【００１７】請求項１２の発明にかかる半導体装置の製
造方法は、請求項７〜１１のいずれかに記載の製造方法
において、上記タングステン膜または銅膜の形成に先立
ち、上記下地層の中に導電部を形成する工程を含み、上
記タングステン膜パターンまたは銅膜パターンを上記導
電部に電気的に接続するように形成することを特徴とす
るものである。
【００１８】請求項１３の発明にかかる半導体装置の製
造方法は、基板上において下地層の上に複合メタル膜を
形成する工程と、上記複合メタル膜からレジストマスク
を用いた写真製版により複合メタル膜パターンを形成す
る工程と、上記合メタル膜パターンの形成に続いて、有
機酸またはその塩と、水とを含有し、ｐHが８未満であ
る薬液により上記レジストを除去する工程とを含むこと
を特徴とするものである。
【００１９】請求項１４の発明にかかる半導体装置の製
造方法は、基板上において下地層の上に複合メタル膜を
形成する工程と、上記複合メタル膜からレジストマスク
を用いた写真製版により複合メタル膜パターン形成する
工程と、上記レジストをアッシングする工程と、有機酸
またはその塩と、水とを含有し、ｐHが８未満である薬
液によりレジスト残渣を除去する工程とを含むことを特
徴とするものである。
【００２０】請求項１５の発明にかかる半導体装置の製
造方法は、基板上において下地層の上に複合メタル膜を
形成する工程と、上記複合メタル膜からレジストマスク
を用いた写真製版により複合メタル膜パターンを形成す
る工程と、上記複合メタル膜パターンの上に他のレジス
トマスクを形成し上記下地層にイオン注入をする工程
と、上記イオン注入をする工程に続いて、有機酸または
その塩と、水とを含有し、ｐHが８未満である薬液によ
り上記レジストを除去する工程とを含むことを特徴とす
るものである。
【００２１】請求項１６の発明にかかる半導体装置の製
造方法は、基板上において下地層の上に複合メタル膜を
形成する工程と、上記複合メタル膜からレジストマスク
を用いた写真製版により複合メタル膜パターンを形成す
る工程と、上記複合メタル膜パターンの上に他のレジス
トマスクを形成し上記下地層にイオン注入をする工程
と、上記他のレジストをアッシングする工程と、有機酸
またはその塩と、水とを含有し、ｐHが８未満である薬
液によりレジスト残渣を除去する工程とを含むことを特
徴とするものである。
【００２２】請求項１７の発明にかかる半導体装置の製
造方法は、請求項１３〜１６のいずれかに記載の製造方
法において、上記複合メタル膜として、Ｗ、ＷＮ、Ｔ
ｉ、ＴｉＮを含む金属材料とｐｏｌｙ-Ｓｉを含む導電
材料と、ＳｉＮ、ＳｉＯ2を含む誘電体材料のいずれか
を積層することを特徴とするものである。
【００２３】請求項１８の発明にかかる半導体装置の製
造方法は、請求項１〜１７のいずれかに記載の製造方法
において、上記薬液にさらに有機溶媒を含有させたこと
を特徴とするものである。
【００２４】請求項１９の発明にかかる半導体装置の製
造方法は、請求項１〜１８のいずれかに記載の製造方法
において、上記有機酸が多価カルボン酸であることを特
徴とするものである。
【００２５】
【発明の実施の形態】実施の形態１．本発明の実施の形
態１では、Ａｌ配線のＡｌ配線エッチング後に、ウエハ
表面にＡｌ、Ｗ、Ｔｉ、ＴｉＮ、ＳｉＯ２などが露出し
ている工程において、有機酸またはその塩と、水とを含
有し、ｐHが８未満である剥離液を用いてレジストある
いはレジスト残渣を除去する方法について説明する。
【００２６】図１は、この発明の実施の形態１による半
導体装置の製造方法において、Ａｌ配線の加工後にレジ
スト残渣を除去した後のウェーハの状態を示す断面図で
ある。また、図２は、実施の形態１による半導体装置の
製造方法において、Ａｌ配線形成工程の例を示すフロー
図である。
【００２７】この実施の形態１の一局面による半導体装
置の製造方法は、図１、図２を参照して、先ず半導体基
板１上の層間絶縁膜２の溝３（接合孔）にＷ（タングス
テン）をデポする（図２のステップＳ１１）。次に、Ｗ
をエッチバックするか、または化学機械研磨（ＣＭＰ）
をして層間絶縁膜２の上のＷを除去し、溝３の中にＷプ
ラグ４を形成する（ステップＳ１２）。次に、バリアメ
タル５、Ａｌ膜６およびバリアメタル７を形成する（ス
テップＳ１３）。次に、写真製版により所望のレジスト
マスク（図示せず）を形成し（ステップＳ１４）、Ａｌ
膜６をエッチングして所望のＡｌ膜パターン６を形成す
る（ステップＳ１６）。次に、アッシングによりレジス
トマスク（図示せず）を除去する（ステップＳ１６）。
次に、レジスト残渣除去液として、有機酸またはその塩
と、水とを含有し、ｐＨが８未満である薬液を用いてレ
ジスト残渣を除去する（ステップＳ１７）。
【００２８】また、この実施の形態１の他の一局面によ
る半導体装置の製造方法においては、所望のＡｌ膜パタ
ーン６を形成する工程（ステップＳ１５）までは、上記
の製造方法と同様であるが、次のアッシングによりレジ
ストマスクを除去する工程（ステップＳ１６）を行なわ
ず、アルミ膜パターン形成（ステップＳ１５）に続い
て、レジスト除去液として、有機酸またはその塩と、水
とを含有し、ｐHが８未満である薬液を用いてレジスト
マスクを除去する（ステップＳ１７）。
【００２９】この実施の形態１および後述する他の実施
の形態をも含め、本発明の薬液に用いられる有機酸また
はその塩としては、例えば、カルボン酸、過酸、炭酸エ
ステル、チオカルボン酸、メルカプタン、スルホン酸、
スルフィン酸、スルフェン酸、硫酸エステル、ホスホン
酸、ホスファチジン酸、リン酸エステル、ホスフィン、
ホウ酸エステルの錯化合物が挙げられる。さらには、蟻
酸、酢酸、プロピオン酸等の炭素数が１〜６の直鎖飽和
モノカルボン酸；シュウ酸、マロン酸、メチルマロン
酸、コハク酸等の飽和多価カルボン酸；乳酸、グルコン
酸、酒石酸、リンゴ酸、クエン酸等のヒドロキシカルボ
ン酸；グリシン、ＤＬ−アラニン、４−アミノ酪酸、Ｄ
Ｌ−３−アミノ酸、サルコシン等のアミノカルボン酸；
メトキシ酢酸、エトキシ酢酸等のアルコキシカルボン酸
が挙げられる。
【００３０】かかる有機酸の塩としては、有機酸と塩基
性有機化合物又は塩基性無機化合物との塩等が挙げられ
る。塩基性有機物としては、一級アミン、二級アミン、
三級アミン、イミン、アルカノールアミン、アミド、塩
基性の複素環式化合物及び第四級アンモニウムヒドロキ
シド等が挙げられる。塩基性化合物としては、アンモニ
ア、水酸化ナトリウム、水酸化カリウム、水酸化カルシ
ウム等が挙げられる。これらの中では、金属イオンの混
入を避ける観点から、有機酸のアンモニウム塩及び有機
酸と塩基性有機化合物との塩が好ましい。有機酸の塩
は、単独で又は２種以上を混合して使用してもよい。
【００３１】このうち特に多価カルボン酸はレジストに
対する剥離性の点で優れている。かかる有機酸またはそ
の塩の本発明に係わる薬液中における含有量は、優れた
レジスト剥離性を得る観点から、０．０１〜９０重量％
が必要とされ、レジスト剥離性及び金属材料に対する腐
食防止の観点から０．０５〜７０重量％が好ましく、
０．１〜５０重量％がより好ましい。
【００３２】本発明に係わる薬液において用いられる水
は、薬液が半導体素子やＬＣＤの製造分野で使用される
ことを考慮して、イオン交換水、純水や超純水等のイオ
ン性物質やパーティクル等を極力低減させたものが好ま
しい。
【００３３】水の薬液中における含有量は、レジスト剥
離性を向上させる観点から２〜７４重量％が必要とされ
る。本発明において、水の含有量が２〜７４重量％であ
ることに一つの大きな特徴があり、かかる範囲に水の含
有量を調節することにより、優れたレジスト剥離性及び
金属材料に対する腐食防止効果を有する剥離剤組成物を
得ることができる。また、水の含有量は、レジスト剥離
性及び金属材料に対する腐食防止の観点から好ましくは
５〜７０重量％、より好ましくは１０〜６０重量％、さ
らに好ましくは１５〜５０重量％である。
【００３４】次に、本発明の薬液としてはｐＨが８未満
ものを用いる。これは、ｐＨが８以上では優れたレジス
ト剥離性がまたはポリマー剥離性が得られないためであ
る。ｐＨを８未満に調節することによりレジスト剥離性
が十分で、しかも金属材料に対する腐食が抑制できる。
【００３５】次に、本発明の必要性とその背景について
説明する。近年の微細化されたデバイスの配線形成工程
においては、配線（図１におけるＡｌ配線６が相当す
る）は接合孔（図１における溝３が相当する）と同等の
寸法にまで縮小化され、接合孔が完全に配線で覆われて
いない現象が生じる。このような、接合孔が配線とず
れ、図１に示すように配線形成後も接合孔表面が露出し
ているような配線は、ボーダレス配線（あるいはＭｉｓ
ｓ Ａｌｉｇｎｍｅｎｔ配線）と呼ばれている。ボーダ
レス配線においては、エッチングやアッシングなどのド
ライプロセスの間に配線が帯電し、レジスト残渣除去液
処理によってＷプラグが消失してしまうという問題が生
じる場合がある。Ｗプラグの消失に加えて、局部電池効
果によるプラグ上のＡｌ配線のエッチング、Ａｌ配線の
細りやＡｌ配線に含まれているＣｕ周辺のＡｌがエッチ
ングされることによるＣｕの析出が原因となる配線歩留
まりの低下や配線抵抗の増加、配線の信頼性低下などの
特性劣化が生じる。
【００３６】また、微細化とともに配線間の間隔が狭く
なることによって、配線間の短絡を抑制し、配線間容量
を低減するために、より垂直でテーパー角を持たないＡ
ｌ配線のエッチング形状が求められている。垂直にＡｌ
を選択エッチングするためには、既にエッチングを終了
した配線上層部分の側壁に対して、エッチングされにく
いデポ物質を付着させるためのガスを故意にエッチング
ガスに導入する場合がある。これにより、エッチング終
了後には除去が困難な残渣がＡｌ側壁に付着することに
なる。
【００３７】通常の多層配線構造においては、トランジ
スタの伝達信号を伝送する比較的低電流を流す層を膜厚
の薄いＡｌ膜を使用して下層部に、大量の電流を流す電
源回路用などの配線を抵抗を下げるために膜厚の厚いＡ
ｌ膜を使用して上層部に位置させることが一般的であ
る。Ａｌの膜厚が厚くなると、より強い選択エッチング
が求められ、結果的に除去が困難なレジスト残渣がエッ
チング後に形成されることとなる。一般的にレジスト残
渣除去性はＡｌＣｕのエッチングとトレードオフの関係
にあることが多い。つまり、レジスト残渣除去性を向上
させたレジスト除去液はＡｌＣｕのエッチング量が大き
くなってしまう。そのため、残渣物が比較的除去容易な
下層の薄膜Ａｌに対してはＡｌ配線の細りを軽減できる
レジスト剥離液を用い、残渣物が比較的除去困難な上層
の厚膜Ａｌに対してはＡｌ配線の細りを多少犠牲にして
も除去性の高いレジスト剥離液を用いるという使い分け
をせざるをえないという状況にある。
【００３８】以上の問題を解決するために、本発明で
は、レジスト残渣除去液あるいはレジスト除去液とし
て、有機酸またはその塩と、水とを含有し、ｐHが８未
満である薬液を用いる。本発明の薬液は、あらゆるＡｌ
配線に対しても、十分な残渣除去性を有するとともに、
上記のＡｌ配線加工後に生じる可能性のある不良に対し
て抑制効果が認められている。
【００３９】実施の形態２．本発明の実施の形態２で
は、Ａｌ配線のホールエッチング後に、ウエハ表面にＡ
ｌ、Ｗ、Ｔｉ、ＴｉＮ、ＳｉＯ2などが露出している工
程において、有機酸またはその塩と、水とを含有し、ｐ
Hが８未満である剥離液を用いてレジストあるいはレジ
スト残渣を除去する方法について説明する。
【００４０】図３は、この発明の実施の形態２による半
導体装置の製造方法において、Ａｌ配線へのホールエッ
チング後のレジスト残渣除去後におけるウェーハの状態
を示す断面図である。また、図４は、実施の形態２によ
る半導体装置の製造方法において、Ａｌ配線ホール形成
フローの例を示すフロー図である。
【００４１】この実施の形態２の一局面による半導体装
置の製造方法は、図３、図４を参照して、先ず半導体基
板１上の層間絶縁膜２の上に、バリアメタル５、Ａｌ膜
６およびバリアメタル７を形成し、レジストマスク（図
示せず）を用いた写真製版によりＡｌ膜６をパターニン
グする。次に、アルミ膜パターン６の上に層間絶縁膜８
を形成する（図４のステップＳ２１）。次に、他のレジ
ストマスク（図示せず）を用いた写真製版により（ステ
ップＳ２２）層間絶縁膜８の中にアルミ膜パターン６に
達するホールパターン９を形成する（ステップＳ２
３）。次に、アッシングにより上記の他のレジストマス
クを除去する（ステップＳ２４）。次に、レジスト残渣
除去液として、有機酸またはその塩と、水とを含有し、
ｐHが８未満である薬液を用いてレジスト残渣を除去す
る（ステップＳ２５）。
【００４２】また、この実施の形態２の他の一局面によ
る半導体装置の製造方法においては、レジストマスクを
介して層間絶縁膜６の中にアルミ膜パターン４に達する
ホールパターン９を形成する工程（ステップＳ２３）ま
では、上記の製造方法と同様であるが、次のアッシング
によりレジストマスクを除去する工程（ステップＳ２
４）を行なわず、上記ホールパターンの形成（ステップ
Ｓ２３）に続いて、レジスト除去液として、有機酸また
はその塩と、水とを含有し、ｐHが８未満である薬液を
用いてレジストマスクを除去する。
【００４３】次に、本発明の必要性とその背景について
説明する。近年の微細化されたデバイスのホール形成工
程においては、ホール（図３におけるホール９が相当す
る）の縦横比であるアスペクト比（ホール径に対する層
間絶縁膜厚の比）が大きくなる傾向にある。アスペクト
比の大きいホールを洗浄する場合、通常に比べてホール
内の薬液の置換効率が低いために、残渣除去性が低くな
ることや、一旦ホール内に入りこんだ薬液が残留し、異
常なＡｌＣｕやバリヤメタルなどのエッチングを生じる
こと、薬液成分の残留による界面抵抗の上昇が原因とな
る配線の信頼性劣化などの問題が生じる可能性がある。
【００４４】また、配線のエッチングの場合はＡｌＣｕ
とバリヤメタル、ホールエッチングの場合は層間絶縁膜
と、それぞれエッチングの対象となる物質が異なること
や、材料が異なるためにエッチングガスの種類や処理条
件も異なった処理となり、エッチング後に異質な残渣物
が形成されていると考えられる。
【００４５】通常、層間絶縁膜は異種の絶縁膜の積層構
造にすることが多い。そのため、Ａｌ配線の下に一種類
の絶縁膜が露出しているＡｌ配線エッチング後の残渣除
去とは異なり、ホール径を広げないという観点からも、
薬液特性として層間絶縁膜をエッチングしないという要
求が厳しく求められる。レジスト除去液の処理後のエッ
チング量が層間絶縁膜に使用している異種の絶縁膜によ
って異なる場合、ホール形状に段差が生じてしまう。こ
の段差は、スパッタ法で形成する次層のバリヤメタルの
成膜不良によるボイドの発生などの原因となり、著しく
配線の信頼性を劣化させる原因となる。
【００４６】上記の理由から、配線のエッチング後の残
渣除去とホールエッチング後の残渣除去に適した薬液は
異なる薬液を用いるという使い分けをせざるをえないと
いう状況がある。
【００４７】以上の問題を解決するために、本発明で
は、レジスト残渣除去液あるいはレジスト除去液とし
て、有機酸またはその塩と、水とを含有し、ｐHが８未
満である薬液を用いる。本発明の薬液は、Ａｌ配線とと
もにホールエッチング後の残渣除去にも使用できるた
め、デバイス特性の安定化および製造コスト削減の効果
を期待できる。
【００４８】実施の形態３．本発明の実施の形態３で
は、Ｃｕ配線のドライエッチング後やＣｕ配線上の層間
絶縁膜のエッチングによるホール開口後など、Ｃｕがウ
エハ表面に露出している工程において、有機酸またはそ
の塩と、水とを含有し、ｐHが８未満である剥離液を用
いてレジストあるいはレジスト残渣を除去する方法につ
いて説明する。また、本発明の実施の形態３では、Ｗ配
線のドライエッチング後やＷ配線上の層間絶縁膜のエッ
チングによるホール開口後など、Ｗがウエハ表面に露出
している工程において、有機酸またはその塩と、水とを
含有し、ｐHが８未満である剥離液を用いてレジストあ
るいはレジスト残渣を除去する方法について説明する。
【００４９】図５は、この発明の実施の形態３による半
導体装置の製造方法において、Ｃｕ配線ホールのエッチ
ング後にレジスト残渣除去をした後のウェーハの状態を
示す断面図である。また、図６は、実施の形態３による
半導体装置の製造方法において、Ｃｕ配線形成工程の例
を示すフロー図である。
【００５０】この実施の形態３の一局面による半導体装
置の製造方法では、図５、図６を参照して、先ず半導体
基板１上の層間絶縁膜２の上のにＣｕ保護膜１０を形成
する。その上に層間絶縁膜１１を形成する。この層間絶
縁膜１１の中に溝１２を形成する。この溝１２の中にバ
リアメタル１３で側面保護されたＣｕ膜１４を形成し、
化学機械研磨（ＣＭＰ）をして平坦化する（図６のステ
ップＳ３１）。その上にＣｕ保護膜１５（たとえばＳｉ
Ｎ膜）をデポし（ステップＳ３２）、さらに層間絶縁膜
１６をデポする（ステップ３３）。次に、他のレジスト
マスク（図示せず）を用いた写真製版により（ステップ
Ｓ３４）層間絶縁膜１６の中に銅膜パターン１４に達す
るホールパターン１７を形成する（ステップＳ３５）。
次に、アッシングにより上記の他のレジストマスク（図
示せず）を除去する（ステップＳ３６）。次に、レジス
ト残渣除去液として、有機酸またはその塩と、水とを含
有し、ｐHが８未満である薬液を用いてレジスト残渣を
除去する（ステップＳ３７）。
【００５１】この実施の形態３の他の一局面による半導
体装置の製造方法においては、層間絶縁膜１６の中に銅
膜パターン１４に達するホールパターン１７を形成する
工程（ステップ３５）までは上記の製造方法と同様であ
るが、次のアッシングによりレジストマスクを除去する
工程（ステップ３６）を行なわず、上記ホールパターン
の形成（ステップ３５）に続いて、レジスト除去液とし
て、有機酸またはその塩と、水とを含有し、ｐHが８未
満である薬液を用いて上記の他のレジストを除去する
（ステップ３７）。
【００５２】次に、本発明の必要性とその背景について
説明する。Ｃｕ配線の構造としては様々な構造が提案さ
れているが、本発明ではデュアルダマシン構造を例とし
て挙げた。Ｃｕ配線においては、以下の２つの理由によ
りアッシングレスのプロセスが用いられる可能性が高い
ため、バルクレジストの溶解力を有するレジスト剥離液
の開発が求められている。
【００５３】Ｃｕは酸化されやすい金属であるため、通
常の酸素プラズマによるレジストアッシングを行うと表
面が酸化されてしまう。多くの剥離液は、Ｃｕ酸化物を
溶解するため、アッシングと残渣除去処理を数回行うデ
ュアルダマシン構造などにおいては、結果的にＣｕが剥
離液処理毎にエッチングされてしまい、配線の信頼性劣
化の原因となりうる。
【００５４】今後、配線遅延抑制のためにＣｕとともに
導入が進められる低誘電率絶縁膜材料の中で、有機系の
絶縁膜は酸素プラズマによりエッチングされてしまうた
め、通常のレジストアッシングが行えない材料も存在す
る。そのような特性を有する絶縁膜を使用する場合は、
アッシングレスのプロセスが必須となる。
【００５５】以上の問題を解決するために、本発明で
は、レジスト残渣除去液あるいはレジスト除去液とし
て、有機酸またはその塩と、水とを含有し、ｐHが８未
満である薬液を用いる。本発明の薬液は、Ｃｕ配線のホ
ールエッチング後の残渣除去に使用でき、かつレジスト
溶解力を有するためアッシングレスのプロセスが実現可
能である。
【００５６】以上の例では、Ｃｕ配線のホールエッチン
グ後の残渣除去について説明したが、これはＣｕ配線が
Ｗ配線であっても同様に適用できる。詳細な説明は省略
する。次に、図示しないが、本実施の形態３において
も、図１と同様な構造で銅配線の形成をすることができ
る。以下の説明では、図１のＡｌ配線６を銅配線６に置
き換えたと仮定する。
【００５７】この実施の形態３の一局面による半導体装
置の製造方法は、図１、図２を参照して、半導体基板１
上の層間絶縁膜２（下地層）の中に導電部４を形成す
る。次に、この層間絶縁膜２の上に銅膜６を形成する。
次に、レジストを用いた写真製版により上記の銅膜６か
ら上記導電部４に電気的に接続する銅膜パターン６を形
成する。次に、上記レジストをアッシングする。次に、
有機酸またはその塩と、水とを含有し、ｐHが８未満で
ある薬液によりレジスト残渣を除去する。
【００５８】また、この実施の形態３の他の一局面によ
る半導体装置の製造方法においては、銅膜パターン６を
形成する工程までは、上記の製造方法と同様であるが、
次のアッシングによりレジストマスクを除去する工程を
行なわず、銅膜パターン形成に続いて、有機酸またはそ
の塩と、水とを含有し、ｐHが８未満である薬液により
レジストマスクを除去する。
【００５９】以上は、Ｃｕ配線のドライエッチング後
や、Ｃｕ配線上の層間絶縁膜のエッチングによるホール
開口後など、Ｃｕがウエハ表面に露出している工程にお
けるレジスト残渣除去について説明した。上記の説明
は、Ｗ配線のドライエッチング後や、Ｗ配線上の層間絶
縁膜のエッチングによるホール開口後など、Ｗがウエハ
表面に露出している工程におけるレジスト残渣除去につ
いても、全く同様に当てはまる。上記の説明におけるＣ
ｕ配線をＷ配線に置きかえればよい。したがって、重複
した説明は省略する。
【００６０】実施の形態４．本発明の実施の形態４で
は、Ｗ、ＷＮ、Ｔｉ、ＴｉＮなどの金属材料やｐｏｌｙ
-Ｓｉ、ＳｉＮ、ＳｉＯ2などが露出しているメタルゲー
トのエッチング後の工程において、有機酸またはその塩
と、水とを含有し、ｐHが８未満である剥離液を用いて
レジストあるいはレジスト残渣を除去する方法について
説明する。
【００６１】図７は、この発明の実施の形態４による半
導体装置の製造方法において、メタルゲート構造におけ
るゲートエッチング後のレジスト残渣除去をした後のウ
ェーハの状態を示す断面図である。また、図８は、実施
の形態４による半導体装置の製造方法において、メタル
ゲート形成工程の例を示すフロー図である。
【００６２】この実施の形態４の一局面による半導体装
置の製造方法では、図７、図８を参照して、基板１上に
おいてゲート酸化膜１８（下地層）を形成する（図８の
ステップＳ４１）。その上に複合メタル膜１９を形成す
る。この複合メタル膜１９の形成は、ポリシリコン膜２
０のデポ（ステップＳ４２）、ＷＮ膜２１のデポ（ステ
ップＳ４３）、Ｗ膜２２のデポ（ステップＳ４４）、Ｓ
ｉＮ膜２３のデポ（ステップＳ４５）、ＴＥＯＳ膜２４
のデポ（ステップＳ４６）を順次行なう。次に、この複
合メタル膜１９からレジストマスク（図示せず）を用い
た写真製版により（ステップＳ４７）、複合メタル膜パ
ターン１９を形成する（ステップ４８）。次に、上記レ
ジストマスクをアッシングする（ステップＳ４９）。そ
の後、レジスト残渣除去液として、有機酸またはその塩
と、水とを含有し、ｐHが８未満である薬液を用いてレ
ジスト残渣を除去する。なお、基板１にはその後にソー
スＳＣ，ドレインＤＲを形成する。
【００６３】また、この実施の形態４の他の一局面によ
る半導体装置の製造方法においては、写真製版により複
合メタル膜パターン１９を形成する工程（ステップＳ４
８）までは、上記の実施の形態と同様であるが、次のア
ッシングによりレジストマスクを除去する工程（ステッ
プＳ４９）を行なわず、複合メタル膜パターン１９の形
成に続いて、レジスト除去液として、有機酸またはその
塩と、水とを含有し、ｐHが８未満である薬液を用いて
レジストを除去する。また、この実施の形態４のさらに
他の一局面による半導体装置の製造方法においては、複
合メタル膜１９として、Ｗ、ＷＮ、Ｔｉ、ＴｉＮを含む
金属材料とｐｏｌｙ-Ｓｉを含む導電材料と、ＳｉＮ、
ＳｉＯ2を含む誘電体材料のいずれかを積層する。
【００６４】次に、本発明の必要性とその背景について
説明する。今後のデバイスにおいては、ゲート遅延をよ
り短縮させるために、従来のｐｏｌｙ-ＳｉやＷＳｉ以
外のＷ、ＷＮ、Ｔｉ、ＴｉＮなどの金属材料を使用する
メタルゲートが用いられるようになると考えられる。Ｗ
が使用されている場合、Ｗは過酸化水素にエッチングさ
れるため、従来広く一般的に使用されていたＲＣＡ洗浄
は使用できない。ＨＦ系薬液処理のため、有機剥離液に
よるエッチング後のレジスト残渣除去プロセス開発が期
待されている。
【００６５】また、レジスト除去に広く用いられている
酸素アッシング処理はＳｉ基板あるいはゲート酸化膜に
ダメージを与え、トランジスタ特性を劣化させる可能性
があるため、アッシングレスのプロセス開発が求められ
ている。
【００６６】以上の問題を解決するために、本発明で
は、レジスト残渣除去液あるいはレジスト除去液とし
て、有機酸またはその塩と、水とを含有し、ｐHが８未
満である薬液を用いる。本発明の薬液は、メタルゲート
構造におけるゲートエッチング後のレジスト残渣除去力
を有するとともに、メタルゲートのエッチングによるダ
メージがない薬液として使用可能である。
【００６７】実施の形態５．本発明の実施の形態５で
は、Ｗ、ＷＮ、Ｔｉ、ＴｉＮなどの金属材料やｐｏｌｙ
-Ｓｉ、ＳｉＮ、ＳｉＯ2などが露出しているメタルゲー
トのエッチング後のイオン注入した後の工程において、
有機酸またはその塩と、水とを含有し、ｐHが８未満で
ある剥離液を用いてレジストあるいはレジスト残渣を除
去する方法について説明する。
【００６８】図９は、実施の形態５による半導体装置の
製造方法において、メタルゲート構造におけるイオン注
入前後の工程の例を示すフロー図である。この実施の形
態５において、メタルゲート構造におけるイオン注入後
のレジスト除去をした後のウエハの状態は図７と同じ状
態である。
【００６９】この実施の形態５の一局面による半導体装
置の製造方法では、図７〜図９を参照して、基板１上に
おいてゲート酸化膜１８（下地層）を形成する（図８の
ステップＳ４１）。その上に複合メタル膜１９を形成す
る（図８のステップＳ４２〜４６）。そしてこの複合メ
タル膜１９からレジストマスクを用いた写真製版により
（ステップＳ４７）複合メタル膜パターン１９を形成す
る（ステップＳ４８）。次に、複合メタル膜パターン１
９の上に写真製版により（図９のステップＳ５１）他の
レジストマスクを形成し、ゲート酸化膜１８を通して基
板１にイオン注入をする（ステップＳ５２）。次に、上
記の他のレジストをアッシングする（ステップＳ５
３）。その後、レジスト残渣除去液として、有機酸また
はその塩と、水とを含有し、ｐHが８未満である薬液を
用いてレジスト残渣を除去する（ステップＳ５４）。
【００７０】また、この実施の形態５の他の一局面によ
る半導体装置の製造方法においては、基板１にイオン注
入をする（ステップＳ５２）までは、上記の実施の形態
と同様であるが、次のアッシングによりレジストマスク
を除去する工程（ステップＳ５３）を行なわず、イオン
注入（ステップＳ５２）に続いて、レジスト除去液とし
て、有機酸またはその塩と、水とを含有し、ｐHが８未
満である薬液を用いてレジストを除去する（ステップＳ
５４）。また、この実施の形態４のさらに他の一局面に
よる半導体装置の製造方法においては、複合メタル膜１
９として、Ｗ、ＷＮ、Ｔｉ、ＴｉＮを含む金属材料とｐ
ｏｌｙ-Ｓｉを含む導電材料と、ＳｉＮ、ＳｉＯ2を含む
誘電体材料のいずれかを積層する。
【００７１】また、この実施の形態１〜５のさらに他の
一局面による半導体装置の製造方法においては、レジス
ト除去液あるいはレジスト残渣除去液としての本発明の
薬液に、さらに有機溶媒を含有させることが好適であ
る。有機溶媒は、レジストまたはポリマーへの有機酸、
および／または、その塩もしくは水の浸透を促進し、そ
の結果としてレジスト剥離性を向上させる効果がある。
【００７２】また、この実施の形態１〜５のさらに他の
一局面による半導体装置の製造方法においては、レジス
ト除去液あるいはレジスト残渣除去液としての本発明の
薬液における有機酸として、多価カルボン酸が好適に用
いられる。多価カルボン酸はレジスト剥離性の点で優れ
ているからである。
【００７３】次に、本発明の必要性とその背景について
説明する。今後のデバイスにおいては、トランジスタ特
性の性能向上のために、より浅く、より高濃度のソース
やドレイン、チャネルの不純物注入プロファイルが求め
られている。そのため、トランジスタの極性などによっ
て注入元素を変更するために用いられるレジストマスク
が、高濃度の注入によって変質し、レジスト除去がより
困難になっている。さらに、実施の形態４に示したよう
にメタルゲート工程においては、Ｗ、ＷＮ、Ｔｉ、Ｔｉ
Ｎ、ｐｏｌｙ-Ｓｉ、ＳｉＮ、ＳｉＯ2などが露出してい
るため、ＲＣＡ洗浄や過度のＨＦ系薬液処理は行えな
い。ゲートエッチング後のレジスト残渣除去と同様、有
機剥離液によるイオン注入後のレジスト除去プロセス開
発が期待されている。さらに、実施の形態４と同様に、
酸素アッシング処理レスのプロセス開発が求められてい
る。
【００７４】なお、注入元素や注入エネルギーや注入量
などの注入条件が各種必要であるため、本レジスト除去
処理は４〜１０回程度行われる。処理回数が多いことや
配線工程に比べるとゲート工程であるため材料の寸法が
小さくなっていることを考慮に入れると、エッチング量
の許容量は格段に小さくなり、１回の処理あたりのエッ
チング量を１nm以下に抑えることが要求される。
【００７５】以上の問題を解決するために、本発明で
は、レジスト残渣除去液あるいはレジスト除去液とし
て、有機酸またはその塩と、水とを含有し、ｐHが８未
満である薬液を用いる。本発明の薬液は、レジスト溶解
力を有するという優位性を活かして、イオン注入後のレ
ジスト除去力を有するとともに、メタルゲートのエッチ
ングによるダメージがない薬液として使用可能である。
【００７６】
【実施例】実施の形態１の図１で例示したような、接合
孔（溝３）と配線（Ａｌ膜６）とが位置ずれし、配線形
成後も接合孔表面が露出しているようなボーダレス配線
の構造に対して、処理薬液の種類を変えた場合のレジス
ト残渣除去の性能について実験した。表１は、実施例１
〜８の薬液の組成とｐＨならびにその実験結果の評価を
示す。また、表２は、同時に行なった比較例１〜３の薬
液の組成とｐＨならびにその実験結果の評価を示す。
【００７７】
【表１】
【００７８】
【表２】
【００７９】実験においては、予め表１および表２に示
す薬液を５０℃に加温しておき、それに実施の形態１の
図１のように作製したボーダーレス配線基板を浸漬し
た。１５分間浸漬後取出して、イソプロピルアルコール
ですすいだ後、純水ですすいだ。乾燥後に走査形電子顕
微鏡で約３万倍に拡大して、そのレジスト残渣除去性、
アルミ配線の細り及びＷプラグの消失有無を次に説明す
るような方法で評価した。その結果を、表１及び表２の
評価欄に示す。
【００８０】評価方法として、まずレジスト残渣除去性
については、ウェーハ表面を約３万倍でＳＥＭ観察をし
た。写真でレジスト残渣除去性を次のように評価した。 良好：レジスト残渣が無い場合 不良：レジスト残渣
がある場合 また、アルミ配線の細りについては、図１におけるＡｌ
膜６の配線細りを測定し、次の基準により評価した。こ
こで配線細りとは「元の配線幅−薬液処理後の配線幅」
を指し、数値が小さい方がよく、ランクＡが最良であ
る。 ３ｎｍ未満：Ａ、１０ｎｍ未満：Ｂ、１０ｎｍ以上２０
ｎｍ：Ｃ、２０ｎｍ以上：Ｄ また、Ｗプラグの消失有無については、図１におけるＷ
プラグ４を約３万倍でＳＥＭ観察をし、下記基準により
評価した。 消失せず：無 消失：有
【００８１】表１および表２に示すように、実施例１〜
８で得られた半導体装置は、いずれも比較例１〜３で得
られた半導体装置より、レジストが十分に除去され、さ
らに、アルミ配線の細りが低く、かつ、Ｗプラグの消失
が無く、良好な半導体装置が得られることがわかる。
【００８２】
【発明の効果】請求項１〜６の発明によれば、Ａｌ配線
のＡｌ配線エッチング後に、およびホールエッチング後
などに、ウエハ表面にＡｌ、Ｗ、Ｔｉ、ＴｉＮ、ＳｉＯ
2などが露出している工程において、有機酸またはその
塩と、水とを含有し、ｐHが８未満である剥離液を用い
てレジストあるいはレジスト残渣を除去する。これによ
れば、Ａｌ配線に対して十分なレジスト除去性あるいは
レジスト残渣除去性を有するとともに、他の配線材料や
層間絶縁膜材料に対してはエッチングの抑制を図ること
ができる。
【００８３】請求項７〜１２の発明によれば、Ｃｕ配線
（あるいはＷ配線）のドライエッチング後やＣｕ配線
（あるいはＷ配線）上の層間絶縁膜のエッチングによる
ホール開口後など、Ｃｕ（あるいはＷ）がウエハ表面に
露出している工程において、有機酸またはその塩と、水
とを含有し、ｐHが８未満である剥離液を用いてレジス
トあるいはレジスト残渣を除去する。これによれば、Ｃ
ｕ配線あるいはＷ配線に対して十分なレジスト除去性あ
るいはレジスト残渣除去性を有するとともに、他の配線
材料や層間絶縁膜材料に対してはエッチングの抑制を図
ることができる。
【００８４】請求項１３〜１７の発明によれば、Ｗ、Ｗ
Ｎ、Ｔｉ、ＴｉＮなどの金属材料やｐｏｌｙ-Ｓｉ、Ｓ
ｉＮ、ＳｉＯ2などが露出しているメタルゲートのエッ
チング後の工程において、あるいは、メタルゲートのエ
ッチング後のイオン注入した後の工程において、有機酸
またはその塩と、水とを含有し、ｐHが８未満である剥
離液を用いてレジストあるいはレジスト残渣を除去す
る。これによれば、多層メタル膜に対して十分なレジス
ト除去性あるいはレジスト残渣除去性を有するととも
に、他の配線材料や層間絶縁膜材料に対してはエッチン
グの抑制を図ることができる。
【図面の簡単な説明】
【図１】 実施の形態１におけるＡｌ配線加工後のレジ
スト残渣除去後の断面を表す説明図である。
【図２】 実施の形態１におけるＡｌ配線形成フローを
表す説明図である。
【図３】 実施の形態２におけるＡｌ配線ホールエッチ
ング後のレジスト残渣除去後の断面を表す説明図であ
る。
【図４】 実施の形態２におけるＡｌ配線ホール形成フ
ローを表す説明図である。
【図５】 実施の形態３におけるＣｕ配線ホールエッチ
ング後のレジスト残渣除去後の断面を表す説明図であ
る。
【図６】 実施の形態３におけるＣｕ配線形成フローを
表す説明図である。
【図７】 実施の形態４におけるメタルゲートにおける
ゲートエッチング後のレジスト残渣除去後の断面を表す
説明図である。
【図８】 実施の形態４におけるメタルゲート形成フロ
ーを表す説明図である。
【図９】 実施の形態５におけるメタルゲートにおける
イオン注入前後のフローを表す説明図である。
【符号の説明】
１ 半導体基板、 ２，８，１１，１６ 層間絶縁膜、
３，１２ 溝、 ４Ｗプラグ、 ５，７，１３ バリ
アメタル、 ６ Ａｌ膜、 ９，１７ ホールパター
ン、 １０，１５ Ｃｕ保護膜、 １４ Ｃｕ膜、 １
８ ゲート酸化膜、 １９ 複合メタル膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅野 至 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 代田 真美 和歌山県和歌山市湊1334番地 花王株式会 社研究所内 (72)発明者 近藤 純二 和歌山県和歌山市湊1334番地 花王株式会 社研究所内 Ｆターム(参考） 2H096 AA25 AA27 CA05 HA13 LA03 LA09 5F033 HH04 HH08 HH18 HH19 HH33 HH34 JJ19 KK08 KK11 KK19 MM01 MM08 MM13 QQ08 QQ11 QQ31 QQ37 QQ48 QQ92 QQ96 RR06 VV06 XX21 5F043 CC16 DD15 GG02 5F046 MA02 MA06

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 基板上において下地層の上にアルミ膜を
    形成する工程と、上記アルミ膜からレジストを用いた写
    真製版によりアルミ膜パターンを形成する工程と、上記
    アルミ膜パターンの形成に続いて、有機酸またはその塩
    と、水とを含有し、ｐHが８未満である薬液により上記
    レジストを除去する工程とを含むことを特徴とする半導
    体装置の製造方法。
  2. 【請求項２】 基板上において下地層の上にアルミ膜を
    形成する工程と、上記アルミ膜からレジストを用いた写
    真製版によりアルミ膜パターンを形成する工程と、上記
    レジストをアッシングする工程と、有機酸またはその塩
    と、水とを含有し、ｐHが８未満である薬液によりレジ
    スト残渣を除去する工程とを含むことを特徴とする半導
    体装置の製造方法。
  3. 【請求項３】 基板上において下地層の上にアルミ膜を
    形成する工程と、上記アルミ膜からレジストマスクを用
    いた写真製版によりアルミ膜パターン形成する工程と、
    上記アルミ膜パターンの上に層間絶縁膜を形成する工程
    と、他のレジストマスクを用いた写真製版により上記層
    間絶縁膜の中に上記アルミ膜パターンに達するホールパ
    ターンを形成する工程と、上記ホールパターンの形成に
    続いて、有機酸またはその塩と、水とを含有し、ｐHが
    ８未満である薬液によりレジストを除去する処理工程と
    を含むことを特徴とする半導体装置の製造方法。
  4. 【請求項４】 基板上において下地層の上にアルミ膜を
    形成する工程と、上記アルミ膜からレジストマスクを用
    いた写真製版によりアルミ膜パターン形成する工程と、
    上記アルミ膜パターンの上に層間絶縁膜を形成する工程
    と、他のレジストマスクを用いた写真製版により上記層
    間絶縁膜の中に上記アルミ膜パターンに達するホールパ
    ターンを形成する工程と、上記他のレジストをアッシン
    グする工程と、有機酸またはその塩と、水とを含有し、
    ｐHが８未満である薬液によりレジスト残渣を除去する
    工程とを含むことを特徴とする半導体装置の製造方法。
  5. 【請求項５】 上記アルミ膜の形成に先立ち、あるい
    は、上記アルミ膜の形成後に、上記アルミ膜の少なくと
    も一方の表面に付着するバリアメタル層を形成する工程
    を含むことを特徴とする請求項１〜４のいずれかに記載
    の半導体装置の製造方法。
  6. 【請求項６】 上記アルミ膜の形成に先立ち、上記下地
    層の中に導電部を形成する工程を含み、上記アルミ膜パ
    ターンを上記導電部に電気的に接続するように形成する
    ことを特徴とする請求項１〜５のいずれかに記載の半導
    体装置の製造方法。
  7. 【請求項７】 基板上において下地層の上にタングステ
    ン膜または銅膜を形成する工程と、上記タングステン膜
    または銅膜からレジストを用いた写真製版によりタング
    ステン膜パターンまたは銅膜パターンを形成する工程
    と、上記タングステン膜パターンまたは銅膜パターンの
    形成に続いて、有機酸またはその塩と、水とを含有し、
    ｐHが８未満である薬液により上記レジストを除去する
    処理工程とを含むことを特徴とする半導体装置の製造方
    法。
  8. 【請求項８】 基板上において下地層の上にタングステ
    ン膜または銅膜を形成する工程と、上記タングステン膜
    または銅膜からレジストを用いた写真製版によりタング
    ステン膜パターンまたは銅膜パターンを形成する工程
    と、上記レジストをアッシングする工程と、有機酸また
    はその塩と、水とを含有し、ｐHが８未満である薬液に
    よりレジスト残渣を除去する処理工程とを含むことを特
    徴とする半導体装置の製造方法。
  9. 【請求項９】 基板上において下地層の上にタングステ
    ン膜または銅膜を形成する工程と、上記タングステン膜
    または銅膜からレジストマスクを用いた写真製版により
    タングステン膜パターンまたは銅膜パターン形成する工
    程と、上記タングステン膜パターンまたは銅膜パターン
    の上に層間絶縁膜を形成する工程と、他のレジストマス
    クを用いた写真製版により上記層間絶縁膜の中に上記タ
    ングステン膜パターンまたは銅膜パターンに達するホー
    ルパターンを形成する工程と、上記ホールパターンの形
    成に続いて、有機酸またはその塩と、水とを含有し、ｐ
    Hが８未満である薬液により上記他のレジストを除去す
    る処理工程とを含むことを特徴とする半導体装置の製造
    方法。
  10. 【請求項１０】 基板上において下地層の上にタングス
    テン膜または銅膜を形成する工程と、上記タングステン
    膜または銅膜からレジストマスクを用いた写真製版によ
    りタングステン膜パターンまたは銅膜パターン形成する
    工程と、上記タングステン膜パターンまたは銅膜パター
    ンの上に層間絶縁膜を形成する工程と、他のレジストマ
    スクを用いた写真製版により上記層間絶縁膜の中に上記
    タングステン膜パターンまたは銅膜パターンに達するホ
    ールパターンを形成する工程と、上記他のレジストをア
    ッシングする工程と、有機酸またはその塩と、水とを含
    有し、ｐHが８未満である薬液によりレジスト残渣を除
    去する工程とを含むことを特徴とする半導体装置の製造
    方法。
  11. 【請求項１１】 上記タングステン膜または銅膜の形成
    に先立ち、あるいは、上記タングステン膜または銅膜の
    形成後に、上記タングステン膜または銅膜の少なくとも
    一方の表面に付着するバリアメタル層を形成する工程を
    含むことを特徴とする請求項７〜１０のいずれかに記載
    の半導体装置の製造方法。
  12. 【請求項１２】 上記タングステン膜または銅膜の形成
    に先立ち、上記下地層の中に導電部を形成する工程を含
    み、上記タングステン膜パターンまたは銅膜パターンを
    上記導電部に電気的に接続するように形成することを特
    徴とする請求項７〜１１のいずれかに記載の半導体装置
    の製造方法。
  13. 【請求項１３】 基板上において下地層の上に複合メタ
    ル膜を形成する工程と、上記複合メタル膜からレジスト
    マスクを用いた写真製版により複合メタル膜パターンを
    形成する工程と、上記合メタル膜パターンの形成に続い
    て、有機酸またはその塩と、水とを含有し、ｐHが８未
    満である薬液により上記レジストを除去する工程とを含
    むことを特徴とする半導体装置の製造方法。
  14. 【請求項１４】 基板上において下地層の上に複合メタ
    ル膜を形成する工程と、上記複合メタル膜からレジスト
    マスクを用いた写真製版により複合メタル膜パターン形
    成する工程と、上記レジストをアッシングする工程と、
    有機酸またはその塩と、水とを含有し、ｐHが８未満で
    ある薬液によりレジスト残渣を除去する工程とを含むこ
    とを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 基板上において下地層の上に複合メタ
    ル膜を形成する工程と、上記複合メタル膜からレジスト
    マスクを用いた写真製版により複合メタル膜パターンを
    形成する工程と、上記複合メタル膜パターンの上に他の
    レジストマスクを形成し上記下地層にイオン注入をする
    工程と、上記イオン注入をする工程に続いて、有機酸ま
    たはその塩と、水とを含有し、ｐHが８未満である薬液
    により上記レジストを除去する工程とを含むことを特徴
    とする半導体装置の製造方法。
  16. 【請求項１６】 基板上において下地層の上に複合メタ
    ル膜を形成する工程と、上記複合メタル膜からレジスト
    マスクを用いた写真製版により複合メタル膜パターンを
    形成する工程と、上記複合メタル膜パターンの上に他の
    レジストマスクを形成し上記下地層にイオン注入をする
    工程と、上記他のレジストをアッシングする工程と、有
    機酸またはその塩と、水とを含有し、ｐHが８未満であ
    る薬液によりレジスト残渣を除去する工程とを含むこと
    を特徴とする半導体装置の製造方法。
  17. 【請求項１７】 上記複合メタル膜として、Ｗ、ＷＮ、
    Ｔｉ、ＴｉＮを含む金属材料とｐｏｌｙ-Ｓｉを含む導
    電材料と、ＳｉＮ、ＳｉＯ2を含む誘電体材料のいずれ
    かを積層することを特徴とする請求項１３〜１６のいず
    れかに記載の半導体装置の製造方法。
  18. 【請求項１８】 上記薬液にさらに有機溶媒を含有させ
    たことを特徴とする請求項１〜１７のいずれかに記載の
    半導体装置の製造方法。
  19. 【請求項１９】 上記有機酸が多価カルボン酸であるこ
    とを特徴とする請求項１〜１８のいずれかに記載の半導
    体装置の製造方法。
JP2000224529A 2000-06-15 2000-07-25 半導体装置の製造方法 Pending JP2002075993A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000224529A JP2002075993A (ja) 2000-06-15 2000-07-25 半導体装置の製造方法
US09/727,542 US6713232B2 (en) 2000-06-15 2000-12-04 Method of manufacturing semiconductor device with improved removal of resist residues
DE10064198A DE10064198A1 (de) 2000-06-15 2000-12-22 Verfahren zum Herstellen von Halbleitervorrichtungen mit verbesserter Entfernung von Resistfilmresten
CNB011034882A CN1263113C (zh) 2000-06-15 2001-02-07 半导体装置的制造方法
TW090102666A TWI295750B (ja) 2000-06-15 2001-02-07
KR10-2001-0005855A KR100398996B1 (ko) 2000-06-15 2001-02-07 반도체 장치의 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000180198 2000-06-15
JP2000-180198 2000-06-15
JP2000224529A JP2002075993A (ja) 2000-06-15 2000-07-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002075993A true JP2002075993A (ja) 2002-03-15

Family

ID=26594007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000224529A Pending JP2002075993A (ja) 2000-06-15 2000-07-25 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US6713232B2 (ja)
JP (1) JP2002075993A (ja)
KR (1) KR100398996B1 (ja)
CN (1) CN1263113C (ja)
DE (1) DE10064198A1 (ja)
TW (1) TWI295750B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012029938A1 (ja) 2010-09-03 2012-03-08 関東化学株式会社 フォトレジスト残渣およびポリマー残渣除去液組成物
WO2020262448A1 (ja) * 2019-06-27 2020-12-30 花王株式会社 洗浄方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646793B1 (ko) * 2001-11-13 2006-11-17 삼성전자주식회사 씬너 조성물
KR100869112B1 (ko) * 2002-01-14 2008-11-17 삼성전자주식회사 반사형 액정표시장치 및 그 제조 방법
US6864193B2 (en) * 2003-03-05 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Aqueous cleaning composition containing copper-specific corrosion inhibitor
KR100634401B1 (ko) * 2004-08-03 2006-10-16 삼성전자주식회사 반도체 제조공정의 기판 처리 방법
US20070184666A1 (en) * 2006-02-08 2007-08-09 Texas Instruments Inc. Method for removing residue containing an embedded metal
KR102427699B1 (ko) 2015-04-27 2022-08-01 삼성전자주식회사 포토레지스트 제거용 조성물 및 이를 이용한 반도체 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09197681A (ja) * 1995-11-13 1997-07-31 Tokyo Ohka Kogyo Co Ltd レジスト用剥離液組成物
JPH10303197A (ja) * 1997-04-24 1998-11-13 Matsushita Electron Corp 半導体装置の製造方法
WO1999015609A1 (en) * 1997-09-23 1999-04-01 Arch Specialty Chemicals, Inc. Aqueous rinsing composition
JP2000206709A (ja) * 1998-11-13 2000-07-28 Kao Corp 剥離剤組成物

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4491530A (en) 1983-05-20 1985-01-01 Allied Corporation Brown stain suppressing phenol free and chlorinated hydrocarbons free photoresist stripper
JPH04361265A (ja) 1991-06-07 1992-12-14 Kansai Paint Co Ltd 剥離液
JPH06181191A (ja) 1992-12-15 1994-06-28 Kawasaki Steel Corp 半導体装置の洗浄方法
JPH0737846A (ja) 1993-07-22 1995-02-07 Texas Instr Japan Ltd レジスト剥離後に用いるリンス液、半導体装置およびその製造方法
JPH07219240A (ja) 1994-01-28 1995-08-18 Tokyo Ohka Kogyo Co Ltd ポジ型レジスト用剥離液
JPH07230975A (ja) 1994-02-18 1995-08-29 Fujitsu Ltd 半導体基板の洗浄方法
JP2911792B2 (ja) * 1995-09-29 1999-06-23 東京応化工業株式会社 レジスト用剥離液組成物
JPH09246222A (ja) 1996-03-07 1997-09-19 Kawasaki Steel Corp 半導体装置の洗浄剤および半導体装置の製造方法
JPH09264222A (ja) * 1996-03-29 1997-10-07 Sanshin Ind Co Ltd 船舶推進機用燃料供給装置
US5714412A (en) * 1996-12-02 1998-02-03 Taiwan Semiconductor Manufacturing Company, Ltd Multi-level, split-gate, flash memory cell and method of manufacture thereof
US6268323B1 (en) * 1997-05-05 2001-07-31 Arch Specialty Chemicals, Inc. Non-corrosive stripping and cleaning composition
US6159666A (en) * 1998-01-14 2000-12-12 Fijitsu Limited Environmentally friendly removal of photoresists used in wet etchable polyimide processes
JP4120714B2 (ja) * 1998-02-10 2008-07-16 三菱瓦斯化学株式会社 半導体素子の製造方法
US6231677B1 (en) * 1998-02-27 2001-05-15 Kanto Kagaku Kabushiki Kaisha Photoresist stripping liquid composition
KR100262506B1 (ko) * 1998-03-04 2000-09-01 김규현 반도체 소자의 제조 방법
JP2000200744A (ja) * 1999-01-07 2000-07-18 Mitsubishi Electric Corp レジスト残渣除去装置及び除去方法
US6423628B1 (en) * 1999-10-22 2002-07-23 Lsi Logic Corporation Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09197681A (ja) * 1995-11-13 1997-07-31 Tokyo Ohka Kogyo Co Ltd レジスト用剥離液組成物
JPH10303197A (ja) * 1997-04-24 1998-11-13 Matsushita Electron Corp 半導体装置の製造方法
WO1999015609A1 (en) * 1997-09-23 1999-04-01 Arch Specialty Chemicals, Inc. Aqueous rinsing composition
JP2000206709A (ja) * 1998-11-13 2000-07-28 Kao Corp 剥離剤組成物

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012029938A1 (ja) 2010-09-03 2012-03-08 関東化学株式会社 フォトレジスト残渣およびポリマー残渣除去液組成物
WO2020262448A1 (ja) * 2019-06-27 2020-12-30 花王株式会社 洗浄方法

Also Published As

Publication number Publication date
CN1263113C (zh) 2006-07-05
DE10064198A1 (de) 2002-01-03
US20020012882A1 (en) 2002-01-31
US6713232B2 (en) 2004-03-30
TWI295750B (ja) 2008-04-11
KR20010113000A (ko) 2001-12-24
KR100398996B1 (ko) 2003-09-22
CN1330402A (zh) 2002-01-09

Similar Documents

Publication Publication Date Title
US6890391B2 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
US7232768B2 (en) Hydrogen plasma photoresist strip and polymeric residue cleanup process for low dielectric constant materials
US7998873B2 (en) Method for fabricating low-k dielectric and Cu interconnect
KR101827756B1 (ko) 반도체소자용 세정액 및 이를 이용한 세정방법
TW202002113A (zh) 半導體裝置的製造方法
US20070000523A1 (en) Cleaning composition and related methods
TW200811935A (en) Method for fabricating a semiconductor device comprising surface cleaning
JP2000114368A (ja) 半導体装置の製造方法
US7943562B2 (en) Semiconductor substrate cleaning methods, and methods of manufacture using same
JP2004133384A (ja) レジスト用剥離剤組成物及び半導体装置の製造方法
US6967173B2 (en) Hydrogen plasma photoresist strip and polymeric residue cleanup processs for low dielectric constant materials
US20020146911A1 (en) Semiconductor device and method of manufacturing the same
JP2002075993A (ja) 半導体装置の製造方法
KR100332517B1 (ko) 에칭 방법 및 에칭 마스크
KR100641506B1 (ko) 반도체 소자 세정 방법
WO2008103705A2 (en) Methods of forming transistor contacts and via openings
US6727185B1 (en) Dry process for post oxide etch residue removal
US20060175297A1 (en) Metallization method for a semiconductor device and post-CMP cleaning solution for the same
US6730239B1 (en) Cleaning agent for semiconductor device & method of fabricating semiconductor device
KR100359298B1 (ko) 반도체 장치의 금속 배선 형성방법
US20180019162A1 (en) Amorphous carbon layer for cobalt etch protection in dual damascene back end of the line integrated circuit metallization integration
KR100640965B1 (ko) 반도체 소자의 형성방법
KR20020047894A (ko) 반도체 소자의 금속 배선 형성 방법
CN114695252A (zh) 一种金属层的形成方法
KR100369339B1 (ko) 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301