KR20010113000A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20010113000A
KR20010113000A KR1020010005855A KR20010005855A KR20010113000A KR 20010113000 A KR20010113000 A KR 20010113000A KR 1020010005855 A KR1020010005855 A KR 1020010005855A KR 20010005855 A KR20010005855 A KR 20010005855A KR 20010113000 A KR20010113000 A KR 20010113000A
Authority
KR
South Korea
Prior art keywords
film
resist
wiring
forming
manufacturing
Prior art date
Application number
KR1020010005855A
Other languages
English (en)
Other versions
KR100398996B1 (ko
Inventor
무라나까세이지
간노이따루
시로따마미
곤도준지
Original Assignee
가오가부시끼가이샤
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가오가부시끼가이샤, 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 가오가부시끼가이샤
Publication of KR20010113000A publication Critical patent/KR20010113000A/ko
Application granted granted Critical
Publication of KR100398996B1 publication Critical patent/KR100398996B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/426—Stripping or agents therefor using liquids only containing organic halogen compounds; containing organic sulfonic acids or salts thereof; containing sulfoxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

Al 배선 공정 등에 있어서의 레지스트 잔사 제거를 전부 단일의 화학 약품으로 행할 수 있도록 한다.
레지스트 제거 또는 레지스트 잔사 제거의 처리액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용한다.

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 집적 회로에 사용되는 Al 배선, W 배선, Cu 배선, 메탈 게이트 등의 형성 공정에 있어서의 레지스트 제거 공정에 이용하기 위한 레지스트 제거액 및 본 화학 약품을 사용한 반도체 장치의 제조 방법에 관한 것이다.
레지스트 잔사 제거에 요구되는 특성으로서는, 충분한 잔사 제거를 갖는 것과, 배선 재료나 층간 절연막 재료를 에칭하지 않는 것, 이 2가지 점이다.
현상의 Al 배선을 사용하는 디바이스에 있어서는 잔사의 제거성이나 에칭 스펙(specification)의 요구가 공정에 따라서 다르기 때문에, Al 배선 가공 후나 홀 에칭 후 등의 공정에 대응하여 다른 화학 약품을 사용하고 있다.
이상과 같은 상황 때문에, 레지스트 잔사의 제거에는 다종의 박리액이 필요해 비용 상승의 원인이 되고 있어 Al 배선 공정에 있어서의 레지스트 잔사 제거를 전부 단일의 화학 약품으로 행할 수 있는 것이 기대되고 있다.
또한, 최근의 미세화된 디바이스의 Al 배선 가공 후의 레지스트 잔사 제거 공정에 있어서는, W 플러그 소실의 방지나 AlCu를 에칭함으로써 생기는 배선 저항의 상승이나 배선의 신뢰성 열화의 억제 등이 큰 문제가 되고 있다. 그 때문에, 상기의 요구되는 스펙을 만족시킨 후에, Al 배선에 있어서의 Al 배선 에칭 후 및 홀 에칭 후의 쌍방에 사용할 수 있고, 비용을 삭감할 수 있는 레지스트 잔사 제거액의 개발이 요구되고 있다.
상술한 Al 배선 외에, 종래부터 사용되고 있는 W 배선이나 금후 디바이스 적용에의 응용이 진행되고 있다고 생각되는 Cu 배선이나, 종래의 poly-Si나 WSi 이외의 금속 재료를 사용하는 메탈 게이트 등의 가공 후에도 레지스트 잔사 공정이 필수적이다. 이들 공정에 있어서도, 충분한 잔사 제거성을 갖는 것과, 배선 재료나 층간 절연막 재료를 에칭하지 않는 요건을 만족시키는 레지스트 잔사 제거액의 개발이 요구되고 있다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판 상에 있어서 하지층 상에 알루미늄막을 형성하는 공정과, 상기 알루미늄막으로부터 레지스트를 이용한 사진제판에 의해 알루미늄막 패턴을 형성하는 공정과, 상기 알루미늄막 패턴 형성에 이어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품에 의해 상기 레지스트를 제거하는 공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판 상에 있어서 하지층 상에 알루미늄막을 형성하는 공정과, 상기 알루미늄막으로부터 레지스트를 이용한 사진 제판에 의해 알루미늄막 패턴을 형성하는 공정과, 상기 레지스트를 애싱하는 공정과, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품에 의해 레지스트 잔사를 제거하는 공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은 기판 상에 있어서 하지층 상에 알루미늄막을 형성하는 공정과, 상기 알루미늄막으로부터 레지스트 마스크를 이용한 사진 제판에 의해 알루미늄막 패턴을 형성하는 공정과, 상기 알루미늄막 패턴 상에 층간 절연막을 형성하는 공정과, 다른 레지스트 마스크를 이용한 사진 제판에 의해 상기 층간 절연막 중에 상기 알루미늄막 패턴에 도달하는 홀 패턴을 형성하는 공정과, 상기 홀 패턴의 형성에 이어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품에 의해 레지스트를 제거하는 처리 공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판상에 있어서 하지층 상에 알루미늄막을 형성하는 공정과, 상기 알루미늄막으로부터 레지스트 마스크를 이용한 사진 제판에 의해 알루미늄막 패턴을 형성하는 공정과, 상기 알루미늄막 패턴 상에 층간절연막을 형성하는 공정과, 다른 레지스트 마스크를 이용한 사진 제판에의해 상기 층간절연막 중에 상기 알루미늄막 패턴에 도달하는 홀 패턴을 형성하는 공정과, 상기 다른 레지스트를 애싱하는 공정과, 유기산 또는 그 염과, 물을 함유하고, pH가 8미만인 화학 약품에 의해 레지스트 잔사를 제거하는 공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기에 기재된 제조 방법 중 하나에 있어서, 상기 알루미늄막 형성에 앞서서, 혹은 상기 알루미늄막 형성 후에, 상기 알루미늄막의 적어도 한편의 표면에 부착하는 배리어 메탈(barrier metal)층을 형성하는 공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기 기재된 제조 방법 중 하나에 있어서, 상기 알루미늄막의 형성에 앞서서, 상기 하지층 중에 도전부를 형성하는 공정을 포함하고, 상기 알루미늄막 패턴을 상기 도전부에 전기적으로 접속하도록 형성하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판상에 있어서 하지층 상에 텅스텐막 또는 구리막을 형성하는 공정과, 상기 텅스텐막 또는 구리막으로부터 레지스트를 이용한 사진 제판에 의해 텅스텐막 패턴 또는 구리막 패턴을 형성하는 공정과, 상기 텅스텐막 또는 구리막 패턴의 형성에 이어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8미만인 화학 약품에 의해 상기 레지스트를 제거하는 처리공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판상에 있어서 하지층 상에 텅스텐막 또는 구리막을 형성하는 공정과, 상기 텅스텐막 또는 구리막으로부터 레지스트를 이용한 사진 제판에 의해 텅스텐막 패턴 또는 구리막 패턴을 형성하는 공정과, 상기 레지스트를 애싱하는 공정과, 유기산 또는 그 염과, 물을 함유하고, pH가 8미만인 화학 약품에 의해 상기 레지스트 잔사를 제거하는 처리공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판상에 있어서 하지층 상에 텅스텐막 또는 구리막을 형성하는 공정과, 상기 텅스텐막 또는 구리막으로부터 레지스트를 이용한 사진 제판에 의해 텅스텐막 패턴 또는 구리막 패턴을 형성하는 공정과, 상기 텅스텐막 패턴 또는 구리막 패턴 상에 층간절연막을 형성하는 공정과, 다른 레지스트 마스크를 이용한 사진 제판에 의해 상기 층간절연막 중에 상기 텅스텐막 패턴 또는 구리막 패턴에 도달하는 홀 패턴을 형성하는 공정과, 상기 홀 패턴의 형성에 이어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8미만인 화학 약품에 의해 상기 레지스트를 제거하는 처리공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판상에 있어서 하지층 상에 텅스텐막 또는 구리막을 형성하는 공정과, 상기 텅스텐막 또는 구리막으로부터 레지스트 마스크를 이용한 사진 제판에 의해 텅스텐막 패턴 또는 구리막 패턴을 형성하는 공정과, 상기 텅스텐막 패턴 또는 구리막 패턴 상에 층간절연막을 형성하는 공정과, 다른 레지스트 마스크를 이용한 사진 제판에 의해 상기 층간절연막 중에 상기 텅스텐막 패턴 또는 구리막 패턴에 도달하는 홀 패턴을 형성하는 공정과, 상기 다른 레지스트를 애싱하는 공정과, 유기산 또는 그 염과, 물을 함유하고, pH가8미만인 화학 약품에 의해 상기 레지스트 잔사를 제거하는 처리공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기에 기재된 제조 방법 중 하나에 있어서, 상기 텅스텐막 또는 구리막 형성에 앞서서, 혹은 상기 텅스텐막 또는 구리막 형성 후에, 상기 텅스텐막 또는 구리막의 적어도 한편의 표면에 부착하는 배리어 메탈(barrier metal)층을 형성하는 공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기 기재된 제조 방법 중 하나에 있어서, 상기 텅스텐막 또는 구리막의 형성에 앞서서, 상기 하지층 중에 도전부를 형성하는 공정을 포함하고, 상기 상기 텅스텐막 패턴 또는 구리막 패턴을 상기 도전부에 전기적으로 접속하도록 형성하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판상에 있어서 하지층 상에 복합 메탈막을 형성하는 공정과, 상기 복합 메탈막으로부터 레지스트 마스크를 이용한 사진 제판에 의해 복합 메탈막 패턴을 형성하는 공정과, 상기 복합 메탈막 패턴의 형성에 이어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8미만인 화학 약품에 의해 상기 레지스트를 제거하는 공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판상에 있어서 하지층 상에 복합 메탈막을 형성하는 공정과, 상기 복합 메탈막으로부터 레지스트 마스크를 이용한 사진 제판에 의해 복합 메탈막 패턴을 형성하는 공정과, 상기 레지스트를 애싱하는 공정과, 유기산 또는 그 염과, 물을 함유하고, pH가 8미만인 화학 약품에의해 레지스트 잔사를 제거하는 공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판상에 있어서 하지층 상에 복합 메탈막을 형성하는 공정과, 상기 복합 메탈막으로부터 레지스트 마스크를 이용한 사진 제판에 의해 복합 메탈막 패턴을 형성하는 공정과, 상기 복합 메탈막 패턴 상에 다른 레지스트 마스크를 형성하고 상기 하지층에 이온 주입을 하는 공정과, 상기 이온 주입을 하는 공정에 이어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8미만인 화학 약품에 의해 상기 레지스트를 제거하는 공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판상에 있어서 하지층 상에 복합 메탈막을 형성하는 공정과, 상기 복합 메탈막으로부터 레지스트 마스크를 이용한 사진 제판에 의해 복합 메탈막 패턴을 형성하는 공정과, 상기 복합 메탈막 패턴 상에 다른 레지스트 마스크를 형성하고 상기 하지층에 이온 주입을 하는 공정과, 상기 다른 레지스트를 애싱하는 공정과, 유기산 또는 그 염과, 물을 함유하고, pH가 8미만인 화학 약품에 의해 레지스트 잔사를 제거하는 공정을 포함하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기에 기재된 제조 방법 중 하나에 있어서, 상기 복합 메탈막으로서, W, WN, Ti, TiN을 포함하는 금속재료와 poly-Si를 포함하는 도전재료와, SiN, SiO2를 포함하는 유전체 재료 중 어느 하나를 적층하는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기에 기재된 제조 방법 중 하나에 있어서, 상기 화학 약품에 또한 유기 용매를 함유시키는 것을 특징으로 하는 것이다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기에 기재된 제조 방법 중 하나에 있어서, 상기 유기산이 다가(多價) 카본산인 것을 특징으로 하는 것이다.
도 1은 실시 형태 1에 있어서의 Al 배선 가공 후의 레지스트 잔사 제거 후의 단면을 나타내는 설명도.
도 2는 실시 형태 1에 있어서의 Al 배선 형성 플로우를 나타내는 설명도.
도 3은 실시 형태 2에 있어서의 Al 배선 홀 에칭 후의 레지스트 잔사 제거 후의 단면을 나타내는 설명도.
도 4는 실시 형태 2에 있어서의 Al 배선 홀 형성 플로우를 나타내는 설명도.
도 5는 실시 형태 3에 있어서의 Cu 배선 홀 에칭 후의 레지스트 잔사 제거 후의 단면을 나타내는 설명도.
도 6은 실시 형태 3에 있어서의 Cu 배선 형성 플로우를 나타내는 설명도.
도 7은 실시 형태 4에 있어서의 메탈 게이트에 있어서의 게이트 에칭 후의 레지스트 잔사 제거 후의 단면을 나타내는 설명도.
도 8은 실시 형태 4에 있어서의 메탈 게이트 형성 플로우를 나타내는 설명도.
도 9는 실시 형태 5에 있어서의 메탈 게이트에 있어서의 이온 주입 전후의 플로우를 나타내는 설명도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 기판
2, 8, 11, 16 : 층간 절연막
3, 12 : 홈
4 : W 플러그
5, 7, 13 : 배리어 메탈(barrier metal)
6 : Al막
9, 17 : 홀 패턴
10, 15 : Cu 보호막
14 : Cu막
18 : 게이트 산화막
19 : 복합 메탈막
실시 형태 1.
본 발명의 실시 형태 1에서는, Al 배선의 Al 배선 에칭 후에, 웨이퍼 표면에 Al, W, Ti, TiN, SiO2등이 노출되어 있는 공정에 있어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 박리액을 이용하여 레지스트 혹은 레지스트 잔사를 제거하는 방법에 관해서 설명한다.
도 1은, 본 발명의 실시 형태 1에 의한 반도체 장치의 제조 방법에 있어서 Al 배선의 가공 후에 레지스트 잔사를 제거한 후의 웨이퍼의 상태를 나타내는 단면도이다. 또한, 도 2는, 실시 형태 1에 의한 반도체 장치의 제조 방법에 있어서 Al 배선 형성 공정의 예를 나타내는 플로우도이다.
실시 형태 1의 일국면에 의한 반도체 장치의 제조 방법은, 도 1, 도 2를 참조하여, 우선 반도체 기판(1) 상의 층간 절연막(2)의 홈(3 : 접합 구멍)에 W(텅스텐)를 피착한다(도 2의 스텝 S11). 다음에, W를 에칭하거나, 또는 화학 기계 연마(CMP)를 하여 층간 절연막(2) 상의 W를 제거하고, 홈(3) 중에 W 플러그(4)를형성한다(스텝 S12).
다음에, 배리어 메탈(5), Al막(6) 및 배리어 메탈(7)을 형성한다(스텝 S13). 다음에, 사진 제판에 의해 원하는 레지스트 마스크(도시하지 않음)를 형성하고(스텝 S14), Al막(6)을 에칭하여 원하는 Al막 패턴(6)을 형성한다(스텝 S16). 다음에, 애싱에 의해 레지스트 마스크(도시하지 않음)를 제거한다(스텝 S16). 다음에, 레지스트 잔사 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용하여 레지스트 잔사를 제거한다(스텝 S17).
또한, 실시 형태 1의 다른 일국면에 의한 반도체 장치의 제조 방법에 있어서는, 원하는 Al막 패턴(6)을 형성하는 공정(스텝 S15)까지는 상기한 제조 방법과 마찬가지이지만, 다음의 애싱에 의해 레지스트 마스크를 제거하는 공정(스텝 S16)을 행하지 않고, 알루미늄막 패턴 형성(스텝 S15)에 이어서, 레지스트 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용하여 레지스트 마스크를 제거한다(스텝 S17).
실시 형태 1 및 후술하는 다른 실시 형태도 포함하여 본 발명의 화학 약품에 이용되는 유기산 또는 그 염으로서는, 예를 들면, 카르본산, 과산, 탄산에스테르, 티오카르본산, 메르캅탄, 술폰산, 술핀산, 술펜산, 황산 에스테르, 포스폰산, 패스퍼티딕(phosphatidic)산, 인산 에스테르, 포스핀, 붕산 에스테르의 착화합물을 들 수 있다.
게다가, 포름산, 아세트산, 프로피온산 등의 탄소수가 1∼6의 직쇄 포화 모노카르본산; 옥살산, 말론산, 메틸 말론산, 숙신산 등의 포화 다가카르본산(polycarboxylic acid); 젖산, 글루코닉산, 타르타르산, 말산, 시트르산 등의 히드록시카르본산; 글리신, DL-알라닌, 4-아미노부티르산, DL-3-아미노산, 사르코신 등의 아미노카르본산; 메톡시 아세트산, 에톡시 아세트산 등의 알콕시카르본산을 들 수 있다.
이러한 유기산의 염으로서는 유기산과 염기성 유기 화합물 또는 염기성 무기 화합물과의 염 등을 들 수 있다. 염기성 유기물로서는 일급 아민, 이급 아민, 삼급 아민, 이민, 알카놀아민, 아미드, 염기성의 복소환식 화합물 및 제4급 암모늄 히드록시드 등을 들 수 있다. 염기성 화합물로서는 암모니아, 수산화나트륨, 수산화칼륨, 수산화칼슘 등을 들 수 있다. 이들 중에서는, 금속 이온의 혼입을 피하는 관점으로부터 유기산의 암모늄염 및 유기산과 염기성 유기 화합물과의 염이 바람직하다. 유기산의 염은 단독으로 또는 2종 이상을 혼합하여 사용하여도 좋다.
이 중 특히 다가(多價) 카르본산은 레지스트에 대한 박리성의 점에서 우수하다.
이러한 유기산 또는 그 염의 본 발명에 관계되는 화학 약품 중에 있어서의 함유량은 우수한 레지스트 박리성을 얻는 관점으로부터 0.01∼90중량%이 필요로 되고, 레지스트 박리성 및 금속 재료에 대한 부식 방지의 관점으로부터 0.05∼70중량%이 바람직하고, 0.1∼50중량%이 보다 바람직하다.
본 발명에 관계되는 화학 약품에 있어서 이용되는 물은 화학 약품이 반도체 소자나 LCD의 제조 분야에서 사용되는 것을 고려하여 이온 교환수, 순수(純水)나 초순수 등의 이온성 물질이나 파티클 등을 극력 저감시킨 것이 바람직하다.
물의 화학 약품 중에 있어서의 함유량은 레지스트 박리성을 향상시키는 관점으로부터 2∼74중량%이 필요로 된다. 본 발명에 있어서, 물의 함유량이 2∼74중량%인 것에 하나의 큰 특징이 있고, 이러한 범위로 물의 함유량을 조절함으로써 우수한 레지스트 박리성 및 금속 재료에 대한 부식 방지 효과를 갖는 박리제 조성물을 얻을 수 있다. 또한, 물의 함유량은 레지스트 박리성 및 금속 재료에 대한 부식 방지의 관점으로부터 바람직하게는 5∼70중량%, 보다 바람직하게는 10∼60중량%, 더욱 바람직하게는 15∼50중량%이다.
다음에, 본 발명의 화학 약품으로서는 pH가 8 미만인 것을 이용한다. 이것은 pH가 8 이상에서는 우수한 레지스트 박리성이 또는 폴리머 박리성이 얻어지지 않기 때문이다. pH를 8 미만으로 조절함으로써 레지스트 박리성이 충분하고, 게다가 금속 재료에 대한 부식을 억제할 수 있다.
다음에, 본 발명의 필요성과 그 배경에 관해서 설명한다.
최근의 미세화된 디바이스의 배선 형성 공정에 있어서는, 배선[도 1에 있어서의 Al 배선(6)에 상당함]은 접합 구멍[도 1에 있어서의 홈(3)에 상당함]과 동등한 치수로까지 축소화되고, 접합 구멍이 완전하게 배선으로 피복되어 있지 않는 현상이 생긴다. 이러한 접합 구멍이 배선과 어긋나서, 도 1에 도시한 바와 같이 배선 형성 후에도 접합 구멍 표면이 노출되어 있는 배선은 보더리스(borderless) 배선(혹은 Miss Alignment 배선)으로 불리고 있다. 보더리스 배선에 있어서는, 에칭이나 애싱 등의 드라이 프로세스 사이에 배선이 대전하고, 레지스트 잔사 제거액 처리에 의해 W 플러그가 소실되게 되는 문제가 생기는 경우가 있다. W 플러그의소실 외에, 국부 전지 효과에 의한 플러그 상의 Al 배선의 에칭, Al 배선의 가늘어짐이나 Al 배선에 포함되어 있는 Cu 주변의 Al이 에칭되는 것에 의한 Cu의 석출이 원인이 되는 배선 수율의 저하나 배선 저항의 증가, 배선의 신뢰성 저하 등의 특성 열화가 생긴다.
또한, 미세화와 함께 배선간의 간격이 좁아짐으로써, 배선간의 단락을 억제하고, 배선간 용량을 저감하기 위해, 보다 수직에서 테이퍼각을 갖지 않는 Al 배선의 에칭 형상이 요구되고 있다. 수직으로 Al을 선택 에칭하기 위해서는, 이미 에칭을 종료한 배선 상층 부분의 측벽에 대해 에칭되기 어려운 피착 물질을 부착시키기 위한 가스를 고의로 에칭 가스에 도입하는 경우가 있다. 이에 따라, 에칭 종료 후에는 제거가 곤란한 잔사가 Al 측벽에 부착되게 된다.
통상의 다층 배선 구조에 있어서는, 트랜지스터의 전달 신호를 전송하는 비교적 저전류를 흐르게 하는 층을 막 두께가 얇은 Al막을 사용하여 하층부에, 대량의 전류를 흐르게 하는 전원 회로용 등의 배선을 저항을 내리기 위해 막 두께가 두꺼운 Al막을 사용하여 상층부에 위치시키는 것이 일반적이다. Al의 막 두께가 두꺼워지면, 보다 강한 선택 에칭이 요구되고, 결과적으로 제거가 곤란한 레지스트 잔사가 에칭 후에 형성되게 된다. 일반적으로 레지스트 잔사 제거성은 AlCu의 에칭과 트레이드 오프의 관계에 있는 것이 많다. 즉, 레지스트 잔사 제거성을 향상시킨 레지스트 제거액은 AlCu의 에칭량이 커지게 된다. 그 때문에, 잔사물이 비교적 제거 용이한 하층의 박막 Al에 대해서는 Al 배선의 가늘어짐을 경감할 수 있는 레지스트 박리액을 이용하고, 잔사물이 비교적 제거 곤란한 상층의 후막 Al에 대해서는 Al 배선이 가늘어지더라도 제거성이 높은 레지스트 박리액을 구분하여 사용해야만 하는 상황에 있다.
이상의 문제를 해결하기 위해서, 본 발명에서는 레지스트 잔사 제거액 혹은 레지스트 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용한다. 본 발명의 화학 약품은 모든 Al 배선에 대해서도 충분한 잔사 제거성을 가짐과 함께, 상기한 Al 배선 가공 후에 생길 가능성이 있는 불량에 대해 억제 효과가 인정되고 있다.
실시 형태 2.
본 발명의 실시 형태 2에서는, Al 배선의 홀 에칭 후에 웨이퍼 표면에 Al, W, Ti, TiN, SiO2등이 노출되어 있는 공정에 있어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 박리액을 이용하여 레지스트 혹은 레지스트 잔사를 제거하는 방법에 관해서 설명한다.
도 3은, 본 발명의 실시 형태 2에 의한 반도체 장치의 제조 방법에 있어서 Al 배선에의 홀 에칭 후의 레지스트 잔사 제거 후에 있어서의 웨이퍼의 상태를 나타내는 단면도이다. 또한, 도 4는, 실시 형태 2에 의한 반도체 장치의 제조 방법에 있어서 Al 배선 홀 형성 플로우의 예를 나타내는 플로우도이다.
실시 형태 2의 일국면에 의한 반도체 장치의 제조 방법은, 도 3, 도 4를 참조하여, 우선 반도체 기판(1) 상의 층간 절연막(2) 상에 배리어 메탈(5), Al막(6) 및 배리어 메탈(7)을 형성하고, 레지스트 마스크(도시하지 않음)를 이용한 사진 제판에 의해 Al막(6)을 패터닝한다. 다음에, 알루미늄막 패턴(6) 상에 층간 절연막(8)을 형성한다(도 4의 스텝 S21). 다음에, 다른 레지스트 마스크(도시하지 않음)를 이용한 사진 제판에 의해(스텝 S22) 층간 절연막(8) 중에 알루미늄막 패턴(6)에 도달하는 홀 패턴(9)을 형성한다(스텝 S23). 다음에, 애싱에 의해 상기한 다른 레지스트 마스크를 제거한다(스텝 S24). 다음에, 레지스트 잔사 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용하여 레지스트 잔사를 제거한다(스텝 S25).
또한, 실시 형태 2의 다른 일국면에 의한 반도체 장치의 제조 방법에 있어서는, 레지스트 마스크를 통해 층간 절연막(6) 중에 알루미늄막 패턴(4)에 도달하는 홀 패턴(9)을 형성하는 공정(스텝 S23)까지는 상기한 제조 방법과 마찬가지이지만, 다음의 애싱에 의해 레지스트 마스크를 제거하는 공정(스텝 S24)을 행하지 않고, 상기 홀 패턴의 형성(스텝 S23)에 이어서, 레지스트 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용하여 레지스트 마스크를 제거한다(스텝 S25).
다음에, 본 발명의 필요성과 그 배경에 관해서 설명한다.
최근의 미세화된 디바이스의 홀 형성 공정에 있어서는, 홀[도 3에 있어서의 홀(9)에 상당함]의 종횡비인 어스펙트비(홀 직경에 대한 층간 절연막 두께의 비)가 커지는 경향에 있다. 어스펙트비가 큰 홀을 세정하는 경우, 통상에 비해 홀 내의 화학 약품의 치환 효율이 낮기 때문에 잔사 제거성이 낮아지거나, 일단 홀 내에 들어간 화학 약품이 잔류하고, 이상한 AlCu나 배리어 메탈 등의 에칭을 발생시키는것, 화학 약품 성분의 잔류에 의한 계면 저항의 상승이 원인이 되는 배선의 신뢰성 열화 등의 문제가 생길 가능성이 있다.
또한, 배선의 에칭의 경우에는 AlCu와 배리어 메탈, 홀 에칭의 경우에는 층간 절연막과, 각각 에칭의 대상이 되는 물질이 다른 것이나, 재료가 다르기 때문에 에칭 가스의 종류나 처리 조건도 다른 처리가 되고, 에칭 후에 이질인 잔사물이 형성되어 있다고 생각된다.
통상, 층간 절연막은 이종의 절연막의 적층 구조로 하는 경우가 많다. 그 때문에, Al 배선의 아래에 한종류의 절연막이 노출되어 있는 Al 배선 에칭 후의 잔사 제거와는 달리, 홀 직경을 넓게 하지 않는다고 하는 관점으로부터도 화학 약품 특성으로서 층간 절연막을 에칭하지 않는다고 하는 요구가 강하게 요구된다. 레지스트 제거액의 처리 후의 에칭량이 층간 절연막에 사용되고 있는 이종의 절연막에 따라서 다른 경우, 홀 형상으로 단차가 생기게 된다. 이 단차는 스퍼터법으로 형성하는 다음 층의 배리어 메탈의 성막 불량에 의한 보이드의 발생 등의 원인이 되고, 현저하게 배선의 신뢰성을 열화시키는 원인이 된다.
상기한 이유로부터, 배선의 에칭 후의 잔사 제거와 홀 에칭 후의 잔사 제거에 적합한 화학 약품은 서로 다른 화학 약품을 적절하게 구분하여 이용해야 하는 상황이 있다.
이상의 문제를 해결하기 위해서, 본 발명에서는 레지스트 잔사 제거액 혹은 레지스트 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용한다. 본 발명의 화학 약품은 Al 배선과 함께 홀 에칭 후의 잔사 제거에도 사용할 수 있기 때문에, 디바이스 특성의 안정화 및 제조 비용 삭감의 효과를 기대할 수 있다.
실시 형태 3.
본 발명의 실시 형태 3에서는 Cu 배선의 드라이 에칭 후나 Cu 배선 상의 층간 절연막의 에칭에 의한 홀 개구 후 등, Cu가 웨이퍼 표면에 노출되어 있는 공정에 있어서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 박리액을 이용하여 레지스트 혹은 레지스트 잔사를 제거하는 방법에 관해서 설명한다.
또한, 본 발명의 실시 형태 3에서는 W 배선의 드라이 에칭 후나 W 배선 상의 층간 절연막의 에칭에 의한 홀 개구 후 등, W가 웨이퍼 표면에 노출되어 있는 공정에 있어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 박리액을 이용하여 레지스트 혹은 레지스트 잔사를 제거하는 방법에 관해서 설명한다.
도 5는, 본 발명의 실시 형태 3에 의한 반도체 장치의 제조 방법에 있어서 Cu 배선 홀의 에칭 후에 레지스트 잔사 제거를 한 후의 웨이퍼의 상태를 나타내는 단면도이다. 또한, 도 6은, 실시 형태 3에 의한 반도체 장치의 제조 방법에 있어서 Cu 배선 형성 공정의 예를 나타내는 플로우도이다.
실시 형태 3의 일국면에 의한 반도체 장치의 제조 방법에서는, 도 5, 도 6을 참조하여, 우선 반도체 기판(1) 상의 층간 절연막(2) 상에 Cu 보호막(10)을 형성한다. 그 위에 층간 절연막(11)을 형성한다. 이 층간 절연막(11) 중에 홈(12)을 형성한다. 홈(12) 중에 배리어 메탈(13)로 측면 보호된 Cu막(14)을 형성하고, 화학 기계 연마(CMP)를 하여 평탄화한다(도 6의 스텝 S31).
그 위에 Cu 보호막(15)(예를 들면 SiN막)을 피착하고(스텝 S32), 또한 층간 절연막(16)을 피착한다(스텝 S33). 다음에, 다른 레지스트 마스크(도시하지 않음)를 이용한 사진 제판에 의해(스텝 S34) 층간 절연막(16) 중에 구리막 패턴(14)에 도달하는 홀 패턴(17)을 형성한다(스텝 S35).
다음에, 애싱에 의해 상기한 다른 레지스트 마스크(도시하지 않음)를 제거한다(스텝 S36). 다음에, 레지스트 잔사 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용하여 레지스트 잔사를 제거한다(스텝 S37).
실시 형태 3의 다른 일국면에 의한 반도체 장치의 제조 방법에 있어서는, 층간 절연막(16) 중에 구리막 패턴(14)에 도달하는 홀 패턴(17)을 형성하는 공정(스텝S35)까지는 상기한 제조 방법과 마찬가지이지만, 다음의 애싱에 의해 레지스트 마스크를 제거하는 공정(스텝 S36)을 행하지 않고, 상기 홀 패턴의 형성(스텝 S35)에 이어서, 레지스트 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용하여 상기한 다른 레지스트를 제거한다(스텝 S37).
다음에, 본 발명의 필요성과 그 배경에 관해서 설명한다.
Cu 배선의 구조로서는 여러 가지 구조가 제안되고 있지만, 본 발명에서는 이중 상감 구조를 예로서 들었다. Cu 배선에 있어서는 이하의 2개의 이유에 의해 애싱리스의 프로세스가 이용될 가능성이 높기 때문에, 벌크 레지스트의 용해력을 갖는 레지스트 박리액의 개발이 요구되고 있다.
Cu는 산화되기 쉬운 금속이기 때문에, 통상의 산소 플라즈마에 의한 레지스트 애싱을 행하면 표면이 산화되게 된다. 많은 박리액은 Cu 산화물을 용해하기 때문에, 애싱과 잔사 제거 처리를 수회 행하는 이중 상감 구조 등에 있어서는 결과적으로 Cu가 박리액 처리마다 에칭되게 되고, 배선의 신뢰성 열화의 원인이 될 수 있다.
금후, 배선 지연 억제를 위해 Cu와 함께 도입이 진행되는 저유전률 절연막 재료 중에서 유기계의 절연막은 산소 플라즈마에 의해 에칭되기 때문에, 통상의 레지스트 애싱을 행할 수 없는 재료도 존재한다. 그와 같은 특성을 갖는 절연막을 사용하는 경우에는 애싱리스의 프로세스가 필수가 된다.
이상의 문제를 해결하기 위해서, 본 발명에서는 레지스트 잔사 제거액 혹은 레지스트 제거액으로서, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용한다. 본 발명의 화학 약품은 Cu 배선의 홀 에칭 후의 잔사 제거에 사용할 수 있고, 또한 레지스트 용해력을 갖기 때문에 애싱이 없는 프로세스가 실현 가능하다.
이상의 예에서는, Cu 배선의 홀 에칭 후의 잔사 제거에 관해서 설명했지만 이것은 Cu 배선이 W 배선이더라도 마찬가지로 적용할 수 있다. 상세한 설명은 생략한다.
다음에, 도시하지 않지만, 본 실시 형태 3에 있어서도 도 1과 마찬가지의 구조로 구리 배선의 형성을 행할 수 있다. 이하의 설명에서는, 도 1의 Al 배선(6)을 구리 배선(6)으로 치환한 것으로 가정한다.
실시 형태 3의 일국면에 의한 반도체 장치의 제조 방법은, 도 1, 도 2를 참조하여, 반도체 기판(1) 상의 층간 절연막(2 : 하지층) 중에 도전부(4)를 형성한다. 다음에, 이 층간 절연막(2) 상에 구리막(6)을 형성한다. 다음에, 레지스트를 이용한 사진 제판에 의해 상기한 구리막(6)으로부터 상기 도전부(4)에 전기적으로 접속하는 구리막 패턴(6)을 형성한다. 다음에, 상기 레지스트를 애싱한다. 다음에, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품에 의해 레지스트 잔사를 제거한다.
또한, 실시 형태 3의 다른 일국면에 의한 반도체 장치의 제조 방법에 있어서는 구리막 패턴(6)을 형성하는 공정까지는 상기한 제조 방법과 마찬가지이지만, 다음의 애싱에 의해 레지스트 마스크를 제거하는 공정을 행하지 않고, 구리막 패턴 형성에 이어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품에 의해 레지스트 마스크를 제거한다.
이상은 Cu 배선의 드라이 에칭 후나, Cu 배선 상의 층간 절연막의 에칭에 의한 홀 개구 후 등, Cu가 웨이퍼 표면에 노출되어 있는 공정에 있어서의 레지스트 잔사 제거에 관해서 설명하였다.
상기한 설명은 W 배선의 드라이 에칭 후나, W 배선 상의 층간 절연막의 에칭에 의한 홀 개구 후 등, W가 웨이퍼 표면에 노출되어 있는 공정에 있어서의 레지스트 잔사 제거에 관해서도 마찬가지로 적합하다. 상기한 설명에 있어서의 Cu 배선을 W 배선으로 치환하면 좋다. 따라서, 중복된 설명은 생략한다.
실시 형태 4.
본 발명의 실시 형태 4에서는 W, WN, Ti, TiN 등의 금속 재료나 poly-Si,SiN, SiO2등이 노출되어 있는 메탈 게이트의 에칭 후의 공정에 있어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 박리액을 이용하여 레지스트 혹은 레지스트 잔사를 제거하는 방법에 관해서 설명한다.
도 7은, 본 발명의 실시 형태 4에 의한 반도체 장치의 제조 방법에 있어서 메탈 게이트 구조에 있어서의 게이트 에칭 후의 레지스트 잔사 제거를 한 후의 웨이퍼의 상태를 나타내는 단면도이다. 또한, 도 8은, 실시 형태 4에 의한 반도체 장치의 제조 방법에 있어서 메탈 게이트 형성 공정의 예를 나타내는 플로우도이다.
실시 형태 4의 일국면에 의한 반도체 장치의 제조 방법에서는, 도 7, 도 8을 참조하여, 기판(1) 상에 있어서 게이트 산화막(18 : 하지층)을 형성한다(도 8의 스텝 S41). 그 위에 복합 메탈막(19)을 형성한다. 이 복합 메탈막(19)의 형성은 폴리실리콘막(20)의 피착(스텝 S42), WN막(21)의 피착(스텝 S43), W막(22)의 피착(스텝 S44), SiN막(23)의 피착(스텝 S45), TEOS막(24)의 피착(스텝 S46)을 순차 행한다.
다음에, 복합 메탈막(19)으로부터 레지스트 마스크(도시하지 않음)를 이용한 사진 제판에 의해(스텝 S47), 복합 메탈막 패턴(19)을 형성한다(스텝 S48). 다음에, 상기 레지스트 마스크를 애싱한다(스텝 S49). 그 후, 레지스트 잔사 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용하여 레지스트 잔사를 제거한다. 또, 기판(1)에는 그 후에 소스 SC, 드레인 DR을 형성한다.
또한, 실시 형태 4의 다른 일국면에 의한 반도체 장치의 제조 방법에 있어서는, 사진 제판에 의해 복합 메탈막 패턴(19)을 형성하는 공정(스텝 S48)까지는 상기한 실시 형태와 마찬가지이지만, 다음의 애싱에 의해 레지스트 마스크를 제거하는 공정(스텝 S49)을 행하지 않고, 복합 메탈막 패턴(19)의 형성에 이어서, 레지스트 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용하여 레지스트를 제거한다.
또한, 실시 형태 4의 또 다른 일국면에 의한 반도체 장치의 제조 방법에 있어서는, 복합 메탈막(19)으로서 W, WN, Ti, TiN을 포함하는 금속 재료와 poly-Si를 포함하는 도전 재료와, SiN, SiO2를 포함하는 유전체 재료 중 어느 하나를 적층한다.
다음에, 본 발명의 필요성과 그 배경에 관해서 설명한다.
금후의 디바이스에 있어서는 게이트 지연을 보다 단축시키기 위해, 종래의 poly-Si나 WSi 이외의 W, WN, Ti, TiN 등의 금속 재료를 사용하는 메탈 게이트가 이용되게 된다고 생각된다. W가 사용되고 있는 경우, W는 과산화수소에 에칭되기 때문에, 종래 널리 일반적으로 사용되고 있던 RCA 세정은 사용할 수 없다. HF계 화학 약품 처리를 위해, 유기 박리액에 의한 에칭 후의 레지스트 잔사 제거 프로세스 개발이 기대되고 있다.
또한, 레지스트 제거에 널리 이용되고 있는 산소 애싱 처리는 Si 기판 혹은 게이트 산화막에 손상을 제공하고, 트랜지스터 특성을 열화시킬 가능성이 있기 때문에 애싱리스의 프로세스 개발이 요구되고 있다.
이상의 문제를 해결하기 위해, 본 발명에서는 레지스트 잔사 제거액 혹은 레지스트 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용한다. 본 발명의 화학 약품은 메탈 게이트 구조에 있어서의 게이트 에칭 후의 레지스트 잔사 제거력을 가짐과 함께, 메탈 게이트의 에칭에 의한 손상이 없는 화학 약품으로서 사용 가능하다.
실시 형태 5.
본 발명의 실시 형태 5에서는, W, WN, Ti, TiN 등의 금속 재료나 poly-Si, SiN, SiO2등이 노출되어 있는 메탈 게이트의 에칭 후의 이온 주입한 후의 공정에 있어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 박리액을 이용하여 레지스트 혹은 레지스트 잔사를 제거하는 방법에 관해서 설명한다.
도 9는, 실시 형태 5에 의한 반도체 장치의 제조 방법에 있어서 메탈 게이트 구조에 있어서의 이온 주입 전후의 공정 예를 나타내는 플로우도이다. 실시 형태 5에 있어서, 메탈 게이트 구조에 있어서의 이온 주입 후의 레지스트 제거를 행한 후의 웨이퍼의 상태는 도 7과 동일 상태이다.
실시 형태 5의 일국면에 의한 반도체 장치의 제조 방법에서는, 도 7∼도 9를 참조하여, 기판(1) 상에 있어서 게이트 산화막(18 : 하지층)을 형성한다(도 8의 스텝 S41). 그 위에 복합 메탈막(19)을 형성한다(도 8의 스텝 S42∼46). 그리고 복합 메탈막(19)으로부터 레지스트 마스크를 이용한 사진 제판에 의해(스텝 S47) 복합 메탈막 패턴(19)을 형성한다(스텝 S48).
다음에, 복합 메탈막 패턴(19) 상에 사진 제판에 의해(도 9의 스텝 S51) 다른 레지스트 마크 패턴을 형성하고, 게이트 산화막(18)을 통해 기판(1)에 이온 주입을 행한다(스텝 S52). 다음에, 상기한 다른 레지스트를 애싱한다(스텝 S53). 그 후, 레지스트 잔사 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용하여 레지스트 잔사를 제거한다(스텝 S54).
또한, 실시 형태 5의 다른 일국면에 의한 반도체 장치의 제조 방법에 있어서는, 기판(1)에 이온 주입을 행할 때(스텝 S52)까지는 상기한 실시 형태와 마찬가지이지만, 다음의 애싱에 의해 레지스트 마스크를 제거하는 공정(스텝 S53)을 행하지 않고, 이온 주입(스텝 S52)에 이어서, 레지스트 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용하여 레지스트를 제거한다(스텝 S54).
또한, 실시 형태 4의 또 다른 일국면에 의한 반도체 장치의 제조 방법에 있어서는, 복합 메탈막(19)으로서 W, WN, Ti, TiN을 포함하는 금속 재료와 poly-Si를 포함하는 도전 재료와, SiN, SiO2를 포함하는 유전체 재료 중 어느 하나를 적층한다.
또한, 실시 형태 1∼5의 또 다른 일국면에 의한 반도체 장치의 제조 방법에 있어서는, 레지스트 제거액 혹은 레지스트 잔사 제거액으로서의 본 발명의 화학 약품에 유기 용매를 함유시키는 것이 적합하다. 유기 용매는 레지스트 또는 폴리머에의 유기산, 및/또는, 그 염 혹은 물의 침투를 촉진하고, 그 결과로서 레지스트 박리성을 향상시키는 효과가 있다.
또한, 실시 형태 1∼5의 또 다른 일국면에 의한 반도체 장치의 제조 방법에 있어서는, 레지스트 제거액 혹은 레지스트 잔사 제거액으로서의 본 발명의 화학 약품에 있어서의 유기산으로서 다가 카르본산이 적합하게 이용된다. 다가 카르본산은 레지스트 박리성의 점에서 우수하기 때문이다.
다음에, 본 발명의 필요성과 그 배경에 관해서 설명한다.
금후의 디바이스에 있어서는, 트랜지스터 특성의 성능 향상을 위해, 보다 얕고, 보다 고농도의 소스나 드레인, 채널의 불순물 주입 프로파일이 요구되고 있다. 그 때문에, 트랜지스터의 극성 등에 따라서 주입 원소를 변경하기 위해 이용되는 레지스트 마스크가 고농도 주입에 의해 변질되고, 레지스트 제거가 보다 곤란하게 되어 있다. 또한, 실시 형태 4에 도시한 바와 같이 메탈 게이트 공정에 있어서는 W, WN, Ti, TiN, poly-Si, SiN, SiO2등이 노출되어 있기 때문에, RCA 세정이나 과도의 HF계 화학 약품 처리는 행할 수 없다. 게이트 에칭 후의 레지스트 잔사 제거와 마찬가지로, 유기 박리액에 의한 이온 주입 후의 레지스트 제거 프로세스 개발이 기대되고 있다.
또한, 실시 형태 4와 마찬가지로, 산소 애싱 처리가 없는 프로세스 개발이 요구되고 있다.
또, 주입 원소나 주입 에너지나 주입량 등의 각종 주입 조건이 필요하기 때문에, 본 레지스트 제거 처리는 4∼10회 정도 행해진다. 처리 횟수가 많은 것이나, 배선 공정에 비하면 게이트 공정에 사용되는 재료의 치수가 더 작은 것을 고려하면, 에칭량의 허용량은 아주 작아지고, 1회당 처리 에칭량을 1㎚ 이하로 억제하는 것이 요구된다.
이상의 문제를 해결하기 위해서, 본 발명에서는 레지스트 잔사 제거액 혹은 레지스트 제거액으로서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품을 이용한다. 본 발명의 화학 약품은 레지스트 용해력을 갖는다고 하는 우위성을 활용하여 이온 주입 후의 레지스트 제거력을 가짐과 함께, 메탈 게이트의 에칭에 의한 손상이 없는 화학 약품으로서 사용 가능하다.
<실시예>
실시 형태 1의 도 1에서 예시했던 바와 같은 접합 구멍[홈(3)]과 배선[Al막(6)]의 위치가 어긋나고, 배선 형성 후에도 접합 구멍 표면이 노출되어 있는 것 같은 보더리스 배선의 구조에 대해, 처리 화학 약품의 종류를 바꾼 경우의 레지스트 잔사 제거의 성능에 관해서 실험하였다.
표 1은 실시예 1∼8의 화학 약품의 조성과 pH 및 그 실험 결과의 평가를 나타낸다. 또한, 표 2는 동시에 행한 비교예 1∼3의 화학 약품의 조성과 pH 및 그 실험 결과의 평가를 나타낸다.
실시예 1 2 3 4 5 6 7 8
화학 약품의 조성중량% (a) 포름산 10
옥살산 3 3 3 3
말론산 10 10
타르타르산 60
(b) 물 50 70 40 69.9 40 35 69.9 69.9
(c) 디메틸포름아미드 40
N-메탈-2-피롤리돈 50 49.95
디메틸술폭사이드
디에틸렌글리콜모노부틸에테르 27 27 4.9 27 27
(d) 비닐트리메톡시실란 0.1 0.05 0.1
헥사메틸디실란 0.1
아미노프로필트리메톡시실란 0.1
화학 약품의 pH 2.5 1.4 1.5 1.4 1.5 0.2 1.4 1.4
평가 레지스트 잔사 제거성 양호 양호 양호 양호 양호 양호 양호 양호
Al 배선의 가늘어짐㎚ A C A B A B B A
W 플러그의 소실 유무 무 무 무 무 무 무 무 무
비교예 1 2 3
화학 약품의 조성중량% 모노에탄올아민 70
히드록시아민 17.5
에틸아미노에탄올 89
아미모에폭시에탄올 60
(a) 프탈산 3
(b) 물 5 17.5
(c) 디메틸술폭사이드 27
벤조트리아졸 1
피로카테콜 5 5
화학 약품의 pH 13.5 13.9 12
평가 레지스트 잔사 제거성 불량 불량 불량
Al 배선의 가늘어짐㎚ A C A
W 플러그의 소실 유무 무 유 유
실험에 있어서는 미리 표 1 및 표 2에 도시한 화학 약품을 50℃로 가온하여 놓고, 그것에 실시 형태 1의 도 1과 같이 제작한 보더리스(borderless) 배선 기판을 침지하였다. 15분간 침지 후 추출하여 이소프로필 알콜로 헹군 후, 순수로 헹군다. 건조 후에 주사형 전자 현미경으로 약 3만배로 확대하여 그 레지스트 잔사 제거성, 알루미늄 배선의 가늘어짐 및 W 플러그의 소실 유무를 다음에 설명하는 방법으로 평가하였다. 그 결과를 표 1 및 표 2의 평가란에 나타낸다.
평가 방법으로서, 우선 레지스트 잔사 제거성에 대해서는 웨이퍼 표면을 약 3만배로 SEM 관찰을 행하였다. 사진으로 레지스트 잔사 제거성을 다음과 같이 평가하였다.
양호 : 레지스트 잔사가 없는 경우
불량: 레지스트 잔가가 있는 경우
또, 알루미늄 배선의 가늘어짐에 관해서는, 도 1에 있어서의 Al막(6)의 배선 가늘어짐을 측정하고, 다음의 기준에 의해 평가하였다. 여기서 배선 가늘어짐이란 「원래의 배선 폭-화학 약품 처리 후의 배선 폭」을 가리키고, 수치가 작은 쪽이 좋고, 등급 A가 최량이다.
3㎚ 미만 : A
10㎚ 미만 : B
10㎚ 이상 20㎚: C
20㎚ 이상 : D
또, W 플러그의 소실 유무에 관해서는, 도 1에 있어서의 W 플러그(4)를 약 3만배로 SEM 관찰을 행하고, 하기 기준에 의해 평가하였다.
소실하지 않음 : 무
소실 : 유
표 1 및 표 2에 도시한 바와 같이, 실시예 1∼8에서 얻어진 반도체 장치는 어느 것이나 비교예 1∼3에서 얻어진 반도체 장치보다 레지스트가 충분하게 제거되고, 또한, 알루미늄 배선의 가늘어짐이 낮고, 또한, W 플러그의 소실이 없고, 양호한 반도체 장치가 얻어지는 것을 알았다.
본 발명에 따르면, Al 배선의 Al 배선 에칭 후에 및 홀 에칭 후 등에, 웨이퍼 표면에 Al, W, Ti, TiN, SiO2등이 노출되어 있는 공정에 있어서 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 박리액을 이용하여 레지스트 혹은 레지스트 잔사를 제거한다.
이것에 따르면, Al 배선에 대해 충분한 레지스트 제거성 혹은 레지스트 잔사 제거성을 가짐과 함께, 다른 배선 재료나 층간 절연막 재료에 대해서는 에칭의 억제를 도모할 수 있다.
본 발명에 따르면, Cu 배선(혹은 W 배선)의 드라이 에칭 후나 Cu 배선(혹은 W 배선) 상의 층간 절연막의 에칭에 의한 홀 개구 후 등, Cu(혹은 W)가 웨이퍼 표면에 노출되어 있는 공정에 있어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 박리액을 이용하여 레지스트 혹은 레지스트 잔사를 제거한다.
이것에 따르면, Cu 배선 혹은 W 배선에 대해 충분한 레지스트 제거성 혹은 레지스트 잔사 제거성을 가짐과 함께, 다른 배선 재료나 층간 절연막 재료에 대해서는 에칭의 억제를 도모할 수 있다.
본 발명에 따르면, W, WN, Ti, TiN 등의 금속 재료나 poly-Si, Si, N, SiO2등이 노출되어 있는 메탈 게이트 에칭 후의 공정에 있어서, 혹은, 메탈 게이트의 에칭 후의 이온 주입한 후의 공정에 있어서, 유기산 또는 그 염과, 물을 포함하고, pH가 8 미만인 박리액을 이용하여 레지스트 혹은 레지스트 잔사를 제거한다.
이것에 따르면, 다층 메탈막에 대해 충분한 레지스트 제거성 혹은 레지스트 잔사 제거성을 가짐과 함께, 다른 배선 재료나 층간 절연막 재료에 대해서는 에칭의 억제를 도모할 수 있다.

Claims (3)

  1. 기판 상에 있어서 하지층 상에 알루미늄막, 텅스텐막 또는 구리막을 형성하는 공정과, 상기 알루미늄막, 텅스텐막 또는 구리막으로부터 레지스트를 이용한 사진 제판에 의해 알루미늄막, 텅스텐막 또는 구리막의 패턴을 형성하는 공정과, 상기 알루미늄막, 텅스텐막 또는 구리막의 패턴 형성에 이어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품에 의해 상기 레지스트, 및/또는, 애싱 후의 레지스트 잔사를 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 기판 상에 있어서 하지층 상에 알루미늄막, 텅스텐막 또는 구리막을 형성하는 공정과, 상기 알루미늄막, 텅스텐막 또는 구리막으로부터 레지스트 마스크를 이용한 사진 제판에 의해 알루미늄막, 텅스텐막 또는 구리막의 패턴을 형성하는 공정과, 상기 알루미늄막, 텅스텐막 또는 구리막의 패턴 상에 층간 절연막을 형성하는 공정과, 다른 레지스트 마스크를 이용한 사진 제판에 의해 상기 층간 절연막 중에 상기 알루미늄막, 텅스텐막 또는 구리막의 패턴에 도달하는 홀 패턴을 형성하는 공정과, 상기 홀 패턴의 형성에 이어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품에 의해 레지스트, 및/또는, 애싱 후의 레지스트 잔사를 제거하는 처리 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 기판 상에 있어서 하지층 상에 복합 메탈막을 형성하는 공정과, 상기 복합 메탈막으로부터 레지스트 마스크를 이용한 사진 제판에 의해 복합 메탈막 패턴을 형성하는 공정과, 상기 복합 메탈막 패턴 형성에 이어서, 유기산 또는 그 염과, 물을 함유하고, pH가 8 미만인 화학 약품에 의해 상기 레지스트, 및/또는, 애싱 후의 레지스트 잔사를 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2001-0005855A 2000-06-15 2001-02-07 반도체 장치의 제조 방법 KR100398996B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-180198 2000-06-15
JP2000180198 2000-06-15
JP2000-224529 2000-07-25
JP2000224529A JP2002075993A (ja) 2000-06-15 2000-07-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20010113000A true KR20010113000A (ko) 2001-12-24
KR100398996B1 KR100398996B1 (ko) 2003-09-22

Family

ID=26594007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0005855A KR100398996B1 (ko) 2000-06-15 2001-02-07 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US6713232B2 (ko)
JP (1) JP2002075993A (ko)
KR (1) KR100398996B1 (ko)
CN (1) CN1263113C (ko)
DE (1) DE10064198A1 (ko)
TW (1) TWI295750B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646793B1 (ko) * 2001-11-13 2006-11-17 삼성전자주식회사 씬너 조성물
KR100869112B1 (ko) * 2002-01-14 2008-11-17 삼성전자주식회사 반사형 액정표시장치 및 그 제조 방법
US6864193B2 (en) * 2003-03-05 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Aqueous cleaning composition containing copper-specific corrosion inhibitor
KR100634401B1 (ko) * 2004-08-03 2006-10-16 삼성전자주식회사 반도체 제조공정의 기판 처리 방법
US20070184666A1 (en) * 2006-02-08 2007-08-09 Texas Instruments Inc. Method for removing residue containing an embedded metal
JP2012058273A (ja) 2010-09-03 2012-03-22 Kanto Chem Co Inc フォトレジスト残渣およびポリマー残渣除去液組成物
KR102427699B1 (ko) 2015-04-27 2022-08-01 삼성전자주식회사 포토레지스트 제거용 조성물 및 이를 이용한 반도체 장치의 제조 방법
CN114008539A (zh) * 2019-06-27 2022-02-01 花王株式会社 清洗方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4491530A (en) 1983-05-20 1985-01-01 Allied Corporation Brown stain suppressing phenol free and chlorinated hydrocarbons free photoresist stripper
JPH04361265A (ja) 1991-06-07 1992-12-14 Kansai Paint Co Ltd 剥離液
JPH06181191A (ja) 1992-12-15 1994-06-28 Kawasaki Steel Corp 半導体装置の洗浄方法
JPH0737846A (ja) 1993-07-22 1995-02-07 Texas Instr Japan Ltd レジスト剥離後に用いるリンス液、半導体装置およびその製造方法
JPH07219240A (ja) 1994-01-28 1995-08-18 Tokyo Ohka Kogyo Co Ltd ポジ型レジスト用剥離液
JPH07230975A (ja) 1994-02-18 1995-08-29 Fujitsu Ltd 半導体基板の洗浄方法
JP2911792B2 (ja) * 1995-09-29 1999-06-23 東京応化工業株式会社 レジスト用剥離液組成物
JP3236220B2 (ja) * 1995-11-13 2001-12-10 東京応化工業株式会社 レジスト用剥離液組成物
JPH09246222A (ja) 1996-03-07 1997-09-19 Kawasaki Steel Corp 半導体装置の洗浄剤および半導体装置の製造方法
JPH09264222A (ja) * 1996-03-29 1997-10-07 Sanshin Ind Co Ltd 船舶推進機用燃料供給装置
US5714412A (en) * 1996-12-02 1998-02-03 Taiwan Semiconductor Manufacturing Company, Ltd Multi-level, split-gate, flash memory cell and method of manufacture thereof
JPH10303197A (ja) * 1997-04-24 1998-11-13 Matsushita Electron Corp 半導体装置の製造方法
US6268323B1 (en) * 1997-05-05 2001-07-31 Arch Specialty Chemicals, Inc. Non-corrosive stripping and cleaning composition
US5977041A (en) * 1997-09-23 1999-11-02 Olin Microelectronic Chemicals Aqueous rinsing composition
US6159666A (en) * 1998-01-14 2000-12-12 Fijitsu Limited Environmentally friendly removal of photoresists used in wet etchable polyimide processes
JP4120714B2 (ja) * 1998-02-10 2008-07-16 三菱瓦斯化学株式会社 半導体素子の製造方法
US6231677B1 (en) * 1998-02-27 2001-05-15 Kanto Kagaku Kabushiki Kaisha Photoresist stripping liquid composition
KR100262506B1 (ko) * 1998-03-04 2000-09-01 김규현 반도체 소자의 제조 방법
JP3474127B2 (ja) * 1998-11-13 2003-12-08 花王株式会社 剥離剤組成物
JP2000200744A (ja) * 1999-01-07 2000-07-18 Mitsubishi Electric Corp レジスト残渣除去装置及び除去方法
US6423628B1 (en) * 1999-10-22 2002-07-23 Lsi Logic Corporation Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines

Also Published As

Publication number Publication date
US20020012882A1 (en) 2002-01-31
DE10064198A1 (de) 2002-01-03
CN1263113C (zh) 2006-07-05
TWI295750B (ko) 2008-04-11
US6713232B2 (en) 2004-03-30
CN1330402A (zh) 2002-01-09
KR100398996B1 (ko) 2003-09-22
JP2002075993A (ja) 2002-03-15

Similar Documents

Publication Publication Date Title
US20080076260A1 (en) Separation-material composition for photo-resist and manufacturing method of semiconductor device
US7452806B2 (en) Method of forming inductor in semiconductor device
US20040045588A1 (en) Methods and compositions for etch cleaning microelectronic substrates in carbon dioxide
US6787293B2 (en) Photoresist residue remover composition
US20060063308A1 (en) Method for cleaning semiconductor device having dual damascene structure
JPH11340329A (ja) 半導体装置の製造方法
KR100398996B1 (ko) 반도체 장치의 제조 방법
US20020146911A1 (en) Semiconductor device and method of manufacturing the same
KR20010063765A (ko) 반도체소자의 제조방법
KR100287173B1 (ko) 포토레지스트제거방법및이들을이용한반도체장치의제조방법
US6727185B1 (en) Dry process for post oxide etch residue removal
US20060175297A1 (en) Metallization method for a semiconductor device and post-CMP cleaning solution for the same
JP4086567B2 (ja) 半導体装置の製造方法
KR100393362B1 (ko) 반도체 장치용 세정제 및 반도체 장치의 제조 방법
KR100359298B1 (ko) 반도체 장치의 금속 배선 형성방법
JP3298628B2 (ja) 半導体装置の製造方法
KR100504548B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6495472B2 (en) Method for avoiding erosion of conductor structure during removing etching residues
KR20000031019A (ko) 반도체 소자의 제조공정에서의 비아 콘택홀 형성방법
KR101168884B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100833425B1 (ko) 반도체 소자의 제조방법
KR100277868B1 (ko) 반도체소자의폴리머발생억제방법
KR20030018469A (ko) 반도체 소자의 세정 방법
KR20000003613A (ko) 반도체소자의 캐패시터 제조방법
JP2009031791A (ja) レジスト用剥離剤組成物及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee