JP2002057246A - 半導体パッケージング工程の移植性導電パターンをもつテープ及びその製造方法 - Google Patents

半導体パッケージング工程の移植性導電パターンをもつテープ及びその製造方法

Info

Publication number
JP2002057246A
JP2002057246A JP2000331169A JP2000331169A JP2002057246A JP 2002057246 A JP2002057246 A JP 2002057246A JP 2000331169 A JP2000331169 A JP 2000331169A JP 2000331169 A JP2000331169 A JP 2000331169A JP 2002057246 A JP2002057246 A JP 2002057246A
Authority
JP
Japan
Prior art keywords
conductive pattern
tape
implantable conductive
implantable
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000331169A
Other languages
English (en)
Inventor
Heung-Su Gang
ヒュン−ス，ガン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kostat Semiconductor Co Ltd
Original Assignee
Kostat Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kostat Semiconductor Co Ltd filed Critical Kostat Semiconductor Co Ltd
Publication of JP2002057246A publication Critical patent/JP2002057246A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 固形の基板が半導体パッケージの内部に残ら
ない新しい構造の半導体パッケージング工程の移植性導
電パターンをもつテープ及びそのテープの製造方法を提
供する。 【解決手段】 移植性導電パターンをもつテープは、封
合工程後には半導体パッケージから取り外しでき、封合
工程までは一般的な固形の基板の役目をするテープフィ
ルム１１０と、その上部に取り付けられた移植性導電パ
ターン１１２Ａとよりなる。また、テープフィルム１１
０上において、金属薄板をラミネートさせてフォトリソ
グラフィ工程を用いてパターニングする方法、移植性導
電パターン１１２Ａをプリンティングする方法、完成さ
れた移植性導電パターン１１２Ａを各々取り付けてラミ
ネートする方法、移植性導電パターン１１２Ａのための
物質膜を蒸着させてパターニングする方法、またはシー
ド層を形成し、かつ電気メッキする方法により製造でき
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
の組立てに係り、より詳細には、ＢＧＡなどの半導体パ
ッケージを製造する工程中に、固形の基板の代わりに使
用する移植性導電パターンをもつテープ及びその製造方
法に関するものである。
【０００２】
【従来の技術】近年、パソコン、セルラーフォン、カム
コーダなどの電子製品群は、製品のサイズは小型化に向
けられる一方、内部で行う処理容量は大容量化に向けら
れている。これに伴い、半導体パッケージにおいても、
コンパクトでありながらも大容量であり、しかも、速い
処理速度に適した半導体パッケージが切望される。この
理由から、半導体パッケージの開発方向は、従来のＤＩ
Ｐ（Ｄｕａｌ Ｉｎ−Ｌｉｎｅ）パッケージなどの挿入
実装型から、表面実装型であるＴＳＯＰ（Ｔｈｉｎ Ｓ
ｍａｌｌ Ｏｕｔ−ｌｉｎｅ Ｐａｃｋａｇｅ）、ＴＱ
ＦＰ（ＴｈｉｎＱｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）へと
急に変わりつつある。
【０００３】この表面実装型パッケージの中でも、ＢＧ
Ａは、最近発表されているチップスケールパッケージ
（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ：ＣＳＰ）の
うち半導体パッケージの大幅なコンパクト化及び軽量化
を果たすことができ、しかも、高い品質及び信頼度が得
られるといって最も注目されている。
【０００４】近年、ＣＳＰの開発はほとんどの半導体メ
ーカで個別的になされており、その名づけもやはり独特
になされて発表されている。しかし、これらのパッケー
ジの構造を調べてみると、極めて類似していることが分
かる。ＢＧＡパッケージもやはりＣＳＰの一種であっ
て、今まで知られているすべてのＢＧＡパッケージはほ
とんどが半導体パッケージの本体となるリードフレーム
に代えて、ポリイミドまたはＢＴ（Ｂｉｓｍａｌｅｉｍ
ｉｄｅ Ｔｒｉａｚｉｎｅ）樹脂またはＦＲ−４などの
固形の基板を使用している。ここで、ＦＲ−４は、メラ
ミン合成時中間体として生成されるジシアンジアミド
（ｄｉｃｙａｎｄｉａｍｉｄｅ）というポリマーを硬化
させて得られる樹脂をいう。
【０００５】このような固形の基板は、ポリイミドなど
の絶縁性基板に回路パターンが前面及び背面に互いに有
機的にパターニングされており、前記絶縁性基板と回路
パターンとは、接着力に優れたフェノール系の両面接着
剤、あるいはポリイミド系の片面接着剤を用い、極めて
堅固に貼り合わせられている。また、固形の基板は前記
回路パターンの有機的な連結のために絶縁性基板を打ち
抜いて形成した貫通ホールを持っており、ワイヤーボン
ディング及び外部連結端子の取り付けを容易ならしめる
ために絶縁物質よりなるソルダマスクを含んでいる。一
般的なＢＧＡパッケージの場合には、外部連結端子とし
てリードの代わりにソルダボールあるいはソルダバンプ
を用いる。
【０００６】前述した固形の基板は、半導体パッケージ
の組立て後にも半導体パッケージの一部として残存する
ため、半導体パッケージのコンパクト化を妨げる。ま
た、ＣＳＰパッケージのうち、より進歩した形の半導体
パッケージの場合には、固形の基板を排除して半導体パ
ッケージを組立てる場合もまれにあったが、この場合に
は、ワイヤーボンディング、封合、外部連結端子の取り
付け工程において多くの難しさが発生していた。
【０００７】図１は、固形の基板をリードフレームの代
わりに使用する典型的なＢＧＡパッケージの断面図であ
る。従来の技術におけるＢＧＡパッケージの構造を、そ
の製造工程に重点をおいて説明する。
【０００８】図１を参照すれば、ウェーハから個別チッ
プを切り取ってＢＧＡパッケージに組み込まれるチップ
２を用意する。次に、固形の基板１０にエポキシ４を用
い、前記チップ２を貼り付ける。前記チップ２のボンド
パッドと固形の基板１０にあるボンドフィンガーとを金
線６を使ってつなぐワイヤーボンディング工程を行う。
【０００９】ここで、前記固形の基板１０には回路パタ
ーン１２が有機的に形成されており、固形の基板１０の
前面に形成された回路パターン１２は貫通ホール１６を
通じて固形の基板１０の背面に形成された回路パター
ン、例えばソルダボールパッド２０と互いにつながって
いる。また回路パターン１２を保護すると共に、外部連
結端子のソルダボールを容易に貼り付けるためのソルダ
マスク１４、１４’が固形の基板１０の前面及び背面に
各々形成されている。前記固形の基板１０の内部を構成
する絶縁性基板１８は、ＢＴ樹脂あるいはポリイミドな
どのプラスチック樹脂を使って形成する。
【００１０】次に、前記固形の基板１０の前面に貼り付
けたチップ２及び金線６を外部の環境及び外部の衝撃か
ら保護するための封合工程をエポキシモールドコンパウ
ンド８を使って行う。続いて、前記固形の基板１０の下
部にあるソルダボールパッド２０に外部連結端子である
ソルダボール２２を取り付ける。最後に、切断工程を行
い、単位ＢＧＡパッケージがストリップ状になっている
ものをバラバラにする。
【００１１】
【発明が解決しようとする課題】しかし、前述した従来
の技術による半導体パッケージング工程の固形の基板は
次の問題をもっていた。
【００１２】第一に、固形の基板１０の上下に形成され
る回路パターン１２、ソルダボールパッド２０及び貫通
ホール１６のように、チップ２と外部連結端子２２との
間に存在する中間連結端子はＢＧＡパッケージの電気的
な性能を低下させていた。
【００１３】第二に、固形の基板を構成する絶縁性基板
１８がＢＧＡパッケージの組立て工程を終えた後にもＢ
ＧＡパッケージの内部に残存するため、半導体パッケー
ジのコンパクト化に限界があった。つまり、半導体パッ
ケージの厚さを縮めるのに限界があった。
【００１４】第三に、前記回路パターン１２の絶縁を確
保するためのソルダマスク１４・１４’の形成工程を行
わなければならないため工程が複雑になる問題があっ
た。
【００１５】第四に、固形の基板１０は極めて巧みな構
造となっており、製造工程が極めて難しく、しかも、高
価なため、ＢＧＡパッケージの組立てにあたって、製造
コストが上がる問題があった。
【００１６】本発明は上記事情に鑑みて成されたもので
あり、その目的は、固形の基板の代わりに使用でき、し
かも、半導体パッケージの組立てが終わった後には半導
体パッケージの内部に残留することのない半導体パッケ
ージング工程の移植性導電パターンをもつテープを提供
することである。
【００１７】本発明の他の目的は、前記半導体パッケー
ジング工程の移植性導電パターンをもつテープの製造方
法を提供することである。
【００１８】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、半導体パッケージの製造工程において、
封合工程後に半導体パッケージから取り外しでき、封合
工程まではリードフレームや基板の役目をするテープフ
ィルムと、前記テープフィルム上に取り付けられ、前記
テープフィルムと取り付けられる第１面には半導体パッ
ケージの外部連結端子が接続され、前記第１面と対応す
る第２面は半導体チップのボンドパッドと電気的に接続
されると同時に、前記テープフィルムが取り外されてか
らはエポキシモールドコンパウンドの表面に取り付けら
れる構造の前記第１面及び第２面をもつ移植性導電パタ
ーンとを具備することを特徴とする半導体パッケージン
グ工程の移植性導電パターンをもつテープを提供する。
【００１９】本発明の望ましい実施形態によれば、前記
テープフィルムは、下部にあるテープ本体と、前記テー
プ本体の上部にある接着層とよりなり、かつ、前記移植
性導電パターンの上面である第２面に表面処理層がさら
に形成されている。
【００２０】好ましくは、前記テープフィルムは、半導
体パッケージの製造過程において、熱、圧力及び化学物
質によって反応したり、あるいは変形されない材質より
なり、また、好ましくは、ポリマー、紙、金属よりなる
一群から選ばれたいずれか一種の物質、あるいは前記ポ
リマー、紙、金属のうち少なくともいずれか一種を含む
混合物質よりなる。
【００２１】好ましくは、前記接着層は、テープフィル
ムから移植性導電パターンの取り外しを容易にする接着
剤であって、シリコーン樹脂系の接着剤である。
【００２２】好ましくは、前記移植性導電パターンは、
銅またはこれを含む合金よりなり、また、好ましくは、
前記表面処理層はワイヤーボンディングできる物質層で
ある。
【００２３】前記他の目的を達成するために、本発明
は、半導体パッケージの内部には含まれずに、封合工程
までにリードフレームや基板の役目をするテープフィル
ムを用意する工程と、前記テープフィルム上に移植性導
電パターンを形成する工程とを具備することを特徴とす
る半導体パッケージング工程の移植性導電パターンをも
つテープの製造方法を提供する。
【００２４】好ましくは、前記テープフィルムは、テー
プ本体と、接着物質の取り外しが容易な接着層とよりな
り、また、好ましくは、前記接着層は、シリコーン樹脂
系の接着物質である。
【００２５】本発明の望ましい実施形態によれば、前記
移植性導電パターンを形成する工程は、前記テープフィ
ルムに銅薄板をラミネートする段階と、前記銅薄板上に
第１フォトマスクパターンを形成する段階と、前記第１
フォトマスクパターンにより開口された領域にワイヤー
ボンディングのための表面処理を施す段階と、前記第１
フォトマスクパターンを除去してから第２フォトマスク
パターンを形成する段階と、前記第２フォトマスクパタ
ーンを用い、移植性導電パターンのみを前記テープフィ
ルム上に残留せしめるエッチングを行う段階とを具備す
る。
【００２６】また、本発明の望ましい実施形態によれ
ば、前記移植性導電パターンを形成する工程は、前記テ
ープフィルム上に移植性導電パターンをプリンティング
する段階と、前記プリンティングされた移植性導電パタ
ーン上にワイヤーボンディングのための表面処理を施す
段階とを具備する。
【００２７】また、本発明の望ましい実施形態によれ
ば、前記移植性導電パターンを形成する工程は、前記テ
ープフィルム上に、既製の移植性導電パターンを摘み入
れる段階と、前記テープフィルムに前記移植性導電パタ
ーンをラミネートする段階とを具備する。
【００２８】また、本発明の望ましい実施形態によれ
ば、前記移植性導電パターンを形成する工程は、前記テ
ープフィルム上に移植性導電パターンのための物質膜を
蒸着する段階と、前記物質膜をパターニングする段階と
を具備する。
【００２９】また、本発明の望ましい実施形態によれ
ば、前記移植性導電パターンを形成する工程は、前記テ
ープフィルム上に移植性導電パターンの形成のためのシ
ード層を形成する段階と、前記シード層を用いて電気メ
ッキを行う段階とを具備する。
【００３０】本発明によれば、固形の基板の代わりに移
植性導電パターンをもつテープを使用することにより、
半導体パッケージの電気的な性能を向上でき、しかも、
半導体パッケージの厚さを薄くできる。また、値段の高
い固形の基板を使用しないので、製造コストを下げるこ
とができ、しかも、工程の容易化及び単純化を両立でき
る。さらに、熱放出通路を短くすることにより熱放出特
性を改善できる。なおかつ、電気回路を短くできるので
電気的特性を改善でき、しかも、半導体パッケージの内
部の固形の基板で熱膨張係数の差によって発生していた
ストレスの問題を抑止できる。
【００３１】
【発明の実施の形態】以下、添付した図面に基づき、本
発明の望ましい実施形態について詳細に説明する。
【００３２】この明細書でいう半導体パッケージは最も
広い意味で使われており、ＢＧＡなどの特定パッケージ
に限定することはない。また、移植性導電パターンをも
つテープもやはり特定の形状のみに限定されることはな
い。
【００３３】本発明はその精神及び必須の特徴を逸脱し
ない範囲で、他の方式により実施できる。例えば、後述
する望ましい実施形態においては、接着層の材質がシリ
コーン系であるとなっているが、これは半導体パッケー
ジ組立て工程中に熱及び化学的反応によって変形せず、
しかも、テープ本体から移植性導電パターンを取り外し
易いものなら、いかなる材質でも構わない。また、テー
プ本体としてポリイミドを使用しているが、テープ本体
もやはり半導体パッケージ組立て工程中に熱及び化学的
に変形しない材質なら、他の材質に置き換えできる。そ
して、移植性導電パターンの第２面には表面処理層が形
成されているが、移植性導電パターンに表面処理層を形
成しなくてもワイヤーボンディングが可能であれば、表
面処理層を形成しなくても良い。したがって、後述する
望ましい実施形態での記載内容は単なる例示的なものに
すぎず、本発明を限定する意味ではない。
【００３４】〔本発明による半導体パッケージング工程
の移植性導電パターンをもつテープの適用方法〕本発明
による半導体パッケージング工程の移植性導電パターン
をもつテープは、その半導体パッケージ組立て工程への
適用方法が、既存の固形の基板の適用方法とは全く異な
っている。このため、まずは図２及び図３を参照し、そ
の適用方法について説明する。
【００３５】図２は、本発明に従い固形の基板の代わり
に移植性導電パターンをもつテープを使用するＢＧＡパ
ッケージの断面図であり、図３は、本発明による移植性
導電パターンをもつテープを使用する半導体パッケージ
の工程流れ図である。
【００３６】半導体パッケージの組立工程を中心として
本発明による半導体パッケージ、例えば、ＢＧＡパッケ
ージの構造について説明すれば、その上部に移植性導電
パターンが形成されているテープフィルム１１０にエポ
キシ１０２を使ってチップ１００を取り付けるダイアタ
ッチ工程を行う。前記移植性導電パターンは熱放出板の
役目をする移植性導電パターン１１４と、外部連結端子
の接続のための移植性導電パターン１１２とよりなる。
【００３７】次に、前記チップ１００のボンドパッド
（図示せず）と前記移植性導電パターン１１２・１１４
とを金線１０６を使ってつなぎ合うワイヤーボンディン
グ工程を行う。このとき、移植性導電パターン１１２・
１１４の第２面、すなわち、テープフィルム１１０に取
り付けられる第１面と対向する第２面には、ワイヤーボ
ンディングのための表面処理が施されていることが好ま
しい。ここで、表面処理とは、金、銀、パラジウムの単
一層あるいはこれを含む混合物質を使って表面処理層を
形成することであって、ワイヤーボンディングを容易な
らしめるための処理を意味する。
【００３８】次に、このワイヤーボンディング済みの結
果物をエポキシモールドコンパウンド１０４を使って封
合する。このとき、移植性導電パターン１１２・１１４
の第２面はエポキシモールドコンパウンド１０４に貼り
付けられる。しかし、テープフィルム１１０には取り外
しが容易な接着層（図８の１３２）が形成されているた
め、封合工程後にはテープフィルム１１０を矢印方向に
沿って剥ぎ、半導体パッケージから取り外すことができ
る。
【００３９】これにより、前記島状の移植性導電パター
ン１１２・１１４の第１面が外部に露出される。この第
１面には外部連結端子であるソルダボールを取り付けで
きる。一般的に、半導体パッケージの組立てはバラバラ
ではなくストリップ単位になされるため、最後に、スト
リップに形成されているＢＧＡパッケージをバラバラに
するシンギュレーション工程を行う。
【００４０】本発明による半導体パッケージング工程の
移植性導電パターンをもつテープは、封合工程までは固
形の基板の役目をするが、それ以降には取り外しが可能
なので、既存に使用されていた固形の基板とは全く異な
る概念で半導体パッケージの組立て工程に適用される。
【００４１】〔本発明による半導体パッケージング工程
の移植性導電パターンをもつテープの構造〕図４及び図
５は、本発明による移植性導電パターンをもつテープの
平面図である。
【００４２】図４を参照すれば、本発明による半導体パ
ッケージング工程の移植性導電パターンをもつテープ
は、テープフィルム１１０と、移植性導電パターン１１
２Ａとよりなる。前記テープフィルム１１０の特徴は、
ダイアタッチ工程、ワイヤーボンディング工程及び封合
工程では既存に使用されていた固形の基板の役目をし、
それ以降には半導体パッケージから取り外されることに
ある。このために、テープフィルム１１０の表面には取
り外しが容易な接着層（図８の１３２）が形成される。
このような接着層１３２は、既存の固形の基板に使用さ
れていたフェノールやポリイミド系の接着剤とは全く異
なる概念の接着層である。すなわち、既存のものは回路
パターンが絶縁性基板から外されることを防止すべく、
強い接着力を持たせて作られているが、本発明によるも
のは取り外しが容易にでき、しかも、残留物が残らない
シリコーン系のものを使って作られる。
【００４３】また、円形の移植性導電パターン１１２Ａ
は前記テープフィルム１１０と貼り合わせられる第１面
に外部連結端子が取り付けでき、第２面ではワイヤーボ
ンディングがなされる一般的な役目をする。
【００４４】また、本発明の移植性導電パターンをもつ
テープは、既存の固形の基板に存在していた回路パター
ンを持たずに島状の移植性導電パターン１１２Ａのみを
持ち、チップのボンドパッドと外部連結端子との間で中
間連結端子の役目をしていた貫通ホールなどの構造を必
要としない。
【００４５】図中、参照符号１２６はチップが取り付け
られる領域である。このとき、熱放出通路として用いら
れる移植性導電パターンは外部連結端子の接続のための
円形の移植性導電パターン１１２Ａと同一の構造を持
つ。
【００４６】図５を参照すれば、前記図４では、熱放出
通路として用いられる移植性導電パターンを外部連結端
子の接続のための円形の移植性導電パターン１１２Ａの
構造と同一に形成したが、この実施形態では、熱放出用
移植性導電パターン１１４を単一化させ、かつ、熱放出
用移植性導電パターン１１４を大きくして外部連結端子
の接続のための移植性導電パターン１１２Ａとその構造
を異ならしめることにより、熱放出特性の改善を図って
いる。したがって、チップが取り付けられる領域１２６
において、チップの背面と熱放出用移植性導電パターン
１１４との接触面積が大きくなり、その結果、チップか
ら放出される熱を効率よく半導体パッケージの外部に放
出可能になる。
【００４７】図６及び図７は、本発明による移植性導電
パターンをもつテープにおいて、移植性導電パターンの
形態に変化を与えたものの平面図である。
【００４８】図６及び図７を参照すれば、図４及び図５
では外部連結端子の接続のための移植性導電パターンを
円形に形成したが、図６及び図７では、外部連結端子の
接続のための移植性導電パターン１１２Ｂを四角形に変
形させている。つまり、本発明の移植性導電パターン
は、ワイヤーボンディング及び外部連結端子の接続に邪
魔とならない範囲内でいかなる形状に変形できる。ま
た、図４ないし図７では、一つの半導体パッケージを組
立てるための移植性導電パターンをもつテープを示した
が、実際の工程に用いられる移植性導電パターンをもつ
テープの形状は、複数個の半導体パッケージの組立てが
やさしいように、複数の列及び／または行をもつストリ
ップの形となっている。このようなストリップの形は、
前記ストリップを使用する半導体パッケージの製造会社
の装備に合わせて各種の形態に変更可能なのは言うまで
もない。
【００４９】図８は、本発明による半導体パッケージ製
造工程に用いられる移植性導電パターンをもつテープの
部分断面図である。
【００５０】図８を参照すれば、本発明による半導体パ
ッケージング工程の移植性導電パターンをもつテープ
は、テープフィルム１１０と、移植性導電パターン１１
２あるいは１１４とよりなる。また、前記テープフィル
ム１１０は、テープ本体１３０及び接着層１３２よりな
る。
【００５１】前記テープ本体１３０は半導体パッケージ
の組立て工程中に熱及び化学的に変形することなく、し
かも、封合工程までに既存のリードフレームや固形の基
板の役目を行える物質ならば、いかなる材質であっても
良い。このような材質としてはポリマー、紙、金属など
の単一物質があり、必要ならば、これらのうちいずれか
一種を含む混合物質を使用できる。その代表例として、
ポリマーのうちポリイミドフィルムは、−２９６℃〜４
００℃の温度範囲で物理的、電気的、及び機械的な特性
を保つだけでなく、耐化学的特性に優れているので、前
記テープ本体１３０として使用可能である。しかし、ポ
リイミドフィルムでなくても、半導体パッケージの組立
て工程中に変形されない物質であれば、いかなるもので
あっても良い。
【００５２】前記接着層１３２は、封合工程後の組立て
工程中に、エポキシモールドコンパウンドにより封合さ
れた半導体パッケージから取り外され易くなければなら
ないため、接着力に優れた材質よりは、半導体パッケー
ジの組立て工程中に容易に変形されず、しかも、取り外
され易い特性をもった接着層であれば、いかなる物質で
あっても良い。このような接着層１３２の材質としては
各種のものがあるが、その代表例としては、シリコーン
系の接着物質を挙げることができる。
【００５３】前記移植性導電パターン１１２の導電パタ
ーン本体１４０は、銅または銅を含む合金よりなる。
【００５４】また、前記移植性導電パターン１１２にお
いて、テープフィルム１１０と貼り合わせられる第１面
と対向する導電パターン本体１４０の第２面には、表面
処理層１４２が形成されている。この表面処理層１４２
は、導電パターン本体１４０の表面にワイヤーボンディ
ングを可能ならしめる役目をする。したがって、表面処
理層１４２を形成する材質として、金、ニッケル、銀及
びパラジウムよりなる一群から選ばれるいずれか一種を
使用でき、あるいは、これらのうち少なくともいずれか
一種を含む混合物質を使用できる。しかし、表面処理層
１４２を形成しなくてもワイヤーボンディングできるの
であれば、前記表面処理層は形成しなくても良い。
【００５５】〔本発明による半導体パッケージング工程
の移植性導電パターンをもつテープの製造方法〕図９な
いし図１３は、本発明による半導体パッケージング工程
の移植性導電パターンをもつテープの製造方法を説明す
るための工程流れ図である。
【００５６】〔第１実施形態〕図９は、本発明の第１実
施形態に係る前記半導体パッケージング工程の移植性導
電パターンをもつテープの製造方法を説明するための工
程流れ図である。
【００５７】図９を参照すれば、封合工程後にエポキシ
モールドコンパウンドにより封合された半導体パッケー
ジから容易に取り外し可能な接着層を含むテープフィル
ムを用意する。次に、前記テープフィルムに移植性導電
パターン本体として用いられる銅薄板をラミネートす
る。前記銅薄板上に、移植性導電パターンの形状と同一
の形状の領域が露出される第１フォトマスクパターンを
形成する。前記露出された領域に表面処理を施し、ワイ
ヤーボンディングを可能ならしめる表面処理層を形成す
る。次に、前記第１フォトマスクパターンを除去する。
次に、前記銅薄板で移植性導電パターンの形状を除いた
残りの部分を露出させる第２フォトマスクパターンを形
成する。前記第２フォトマスクパターンをエッチングマ
スクとしてエッチングを行い、島状の移植性導電パター
ンを形成する。
【００５８】〔第２実施形態〕図１０は、本発明の実施
の形態２に係る半導体パッケージング工程の移植性導電
パターンをもつテープの製造方法を説明するための工程
流れ図である。
【００５９】図１０を参照すれば、封合工程後にエポキ
シモールドコンパウンドにより封合された半導体パッケ
ージから容易に取り外し可能な接着層を含むテープフィ
ルムを用意する。次に、前記テープフィルムに導電性金
属を含む接着物質により移植性導電パターンをプリンテ
ィングする。前記導電性金属を含む接着物質内に含まれ
た揮発性溶剤を、キュアリングを通じて除去する。最後
に、前記プリンティングされた移植性導電パターン上に
ワイヤーボンディングのための表面処理を施す。
【００６０】〔第３実施形態〕図１１は、本発明の第３
実施形態に係る前記半導体パッケージング工程の移植性
導電パターンをもつテープの製造方法を説明するための
工程流れ図である。
【００６１】図１１を参照すれば、封合工程後にエポキ
シモールドコンパウンドにより封合された半導体パッケ
ージから容易に取り外し可能な接着層を含むテープフィ
ルムを用意する。この実施形態では、他の実施形態とは
異なって、移植性導電パターンを前記テープフィルム上
で作らず、外部で作る。例えば、先ず、プレス機械を用
い、打ち抜き（スタンピング）方式により個々の移植性
導電パターンを用意しておく。次に、前記移植性導電パ
ターンを摘み入れる方式の機械（ｐｉｃｋ ａｎｄ ｐ
ｌａｃｅ ｍａｃｈｉｎｅ）を用い、前記テープフィル
ム上に載置する。前記移植性導電パターンを摘み入れる
作業が完了すると、前記テープフィルムに前記置かれた
移植性導電パターンをラミネートする。次に、前記ラミ
ネート済みの移植性導電パターンの第２面に表面処理を
施す。ここで、もし、予め作られた移植性導電パターン
の第２面に既に表面処理が施されているのであれば、前
記表面処理工程を省略しても良い。
【００６２】〔第４実施形態〕図１２は、本発明の第４
実施形態に係る前記半導体パッケージング工程の移植性
導電パターンをもつテープの製造方法を説明するための
工程流れ図である。
【００６３】図１２を参照すれば、封合工程後にエポキ
シモールドコンパウンドにより封合された半導体パッケ
ージから容易に取り外し可能な接着層を含むテープフィ
ルムを用意する。次に、半導体チップの製造に当たって
一般的に利用される化学気相蒸着法（ＣＶＤ）あるいは
物理的気相蒸着法（ＰＶＤ）を利用して前記テープフィ
ルム上に導電パターン本体として用いられる薄膜を蒸着
し、かつ、これをパターニングする。このとき、薄膜を
蒸着し、かつパターニングする方法は各種の形態に変形
可能である。最後に、蒸着及びパターニングされて形成
された移植性導電パターン上に表面処理を施す。
【００６４】〔第５実施形態〕図１３は、本発明の第５
実施形態に係る前記半導体パッケージング工程の移植性
導電パターンをもつテープの製造方法を説明するための
工程流れ図である。
【００６５】図１３を参照すれば、封合工程後にエポキ
シモールドコンパウンドにより封合された半導体パッケ
ージから容易に取り外し可能な接着層を含むテープフィ
ルムを用意する。次に、先ず、チップの製造に当たって
一般的に利用されるフォトリソグラフィ工程を利用して
前記テープフィルム上に移植性導電パターンの形成のた
めのシード層を形成する。次に、前記シード層の形成さ
れたテープフィルムに電気メッキ工程を行い、前記シー
ド層を成長させて移植性導電パターンを形成する。最後
に、前記電気メッキ方式により形成された移植性導電パ
ターンにワイヤーボンディングのための表面処理を施
す。
【００６６】〔ストリップ状の移植性導電パターンをも
つテープの構造〕図１４ないし図１６は、ストリップ状
の移植性導電パターンをもつテープの構造を説明するた
めの平面図である。
【００６７】前述したように、本発明による移植性導電
パターンをもつテープはストリップ状で、半導体パッケ
ージの組立て工程に使用され、生産者の装備状態に合わ
せて各種の形態のストリップ状に具現できる。以下、添
付した図１４ないし図１６を参照し、その一例について
説明する。
【００６８】図１４は、本発明による移植性導電パター
ンをもつテープのストリップ状を概略的に説明するため
の平面図である。図１４を参照すれば、金属やプラスチ
ックポリマーよりなり、かつ、ＣＳＰ半導体パッケージ
の製造工程中に移動のための手段として用いられるキャ
リア１５４に本発明による移植性導電パターンをもつテ
ープストリップ１５０が４ヶ所に形成されている。ここ
で、参照符号１１０はテープフィルムを示し、１５２は
移植性導電パターンがストリップ状に形成される位置を
示す。また、参照符号１５６はキャリア１５４の移動の
ための穴を各々示す。
【００６９】図１５は、図１４に示した４ヶ所のテープ
ストリップ１５０のうちいずれか一枚の形状を示した平
面図である。図１５から明らかなように、一枚のテープ
ストリップ１５０には横方向及び縦方向に各々５個ず
つ、合計で２５個の半導体パッケージが形成できる移植
性導電パターン１１２が形成されている。図中、参照符
号１６０は、シンギュレーション工程中に切断刃が通る
位置である。
【００７０】図１６は、前記図１５のＥ部分に対する拡
大平面図である。図１６を参照すれば、一つの半導体パ
ッケージのための移植性導電パターン１１２が複数個形
成されており、このような移植性導電パターンの形状は
前述した実施形態のように各種の形状に変形可能であ
る。また、４つの導電パターンを拡大して示した上部図
面（Ｇ）から明らかなように、表面処理層１４２は移植
性導電パターン１１２の全面に形成せず、ワイヤーボン
ディングできる程度の面積にだけ形成できる。
【００７１】
【発明の効果】前述した本発明によれば、固形の基板の
代わりに移植性導電パターンをもつテープを使用するこ
とにより、下記のような効果を得ることができる。
【００７２】第一に、半導体パッケージの内部で貫通ホ
ールや回路パターンなどの中間連結端子を使用しなくて
も良いので、半導体パッケージの電気的な性能を改善で
きる。
【００７３】第二に、本発明による移植性導電パターン
をもつテープは組立て工程終に半導体パッケージの内部
に残らないので、半導体パッケージの厚さを薄くでき
る。
【００７４】第三に、既存に使用されていた高価の固形
の基板を使用しないので、半導体パッケージ組立て工程
の製造コストを下げることができる。
【００７５】第四に、貫通ホールやソルダマスクを形成
する工程を行わなくても良いので、テープの製造工程を
単純化できる。
【００７６】第五に、熱放出用移植性導電パターンを用
いて熱放出通路を短くしたので、半導体パッケージの熱
放出特性を改善できる。
【００７７】第六に、半導体パッケージの内部に固形の
基板が含まれないので、周辺に存在していた他の物質と
の熱膨張係数の差によって半導体パッケージの内部に発
生していた多くのストレスを抑制できる。
【００７８】第七に、従来には、シンギュレーション工
程において、固形の基板が多層である場合、半導体パッ
ケージをバラバラにするためにソーイングをするとき、
クラックまたはリフティングなどの工程不良が引き起こ
されていた。しかし、本発明による移植性導電パターン
をもつテープを用いると、ソーイングがなされる領域に
はエポキシモールドコンパウンドのみがあるので、前述
した工程不良の発生を抑制できる。また、切断が容易に
できるので、生産性を向上できる。これにより、シンギ
ュレーション工程に用いられる切断刃の消耗量を低減で
きる。
【００７９】第八に、モールドの構造によって切断やシ
ンギュレーション工程を省略できる。
【００８０】本発明は前述した実施形態に限定されるこ
となく、本発明の属する技術的な思想内であれば、当分
野における通常の知識を有した者にとって各種の変形が
可能なのは言うまでもない。
【図面の簡単な説明】
【図１】固形の基板をリードフレームの代わりに使用す
る典型的なＢＧＡパッケージの断面図である。
【図２】本発明に係る、固形の基板の代わりに移植性導
電パターンをもつテープを使用するＢＧＡパッケージの
断面図である。
【図３】本発明に係る、移植性導電パターンをもつテー
プを使用する半導体パッケージの工程流れ図である。
【図４】本発明に係る、移植性導電パターンをもつテー
プの平面図である。
【図５】本発明に係る、移植性導電パターンをもつテー
プの平面図である。
【図６】本発明に係る、移植性導電パターンをもつテー
プ中の移植性導電パターンを変形させたものの平面図で
ある。
【図７】本発明に係る、移植性導電パターンをもつテー
プ中の移植性導電パターンを変形させたものの平面図で
ある。
【図８】本発明に係る、移植性導電パターンをもつテー
プの部分断面図である。
【図９】本発明に係る、半導体パッケージング工程の移
植性導電パターンをもつテープの製造方法を説明するた
めの工程流れ図である。
【図１０】本発明に係る、半導体パッケージング工程の
移植性導電パターンをもつテープの製造方法を説明する
ための工程流れ図である。
【図１１】本発明に係る、半導体パッケージング工程の
移植性導電パターンをもつテープの製造方法を説明する
ための工程流れ図である。
【図１２】本発明に係る、半導体パッケージング工程の
移植性導電パターンをもつテープの製造方法を説明する
ための工程流れ図である。
【図１３】本発明に係る、半導体パッケージング工程の
移植性導電パターンをもつテープの製造方法を説明する
ための工程流れ図である。
【図１４】ストリップ状の移植性導電パターンをもつテ
ープの構造を説明するための平面図である。
【図１５】ストリップ状の移植性導電パターンをもつテ
ープの構造を説明するための平面図である。
【図１６】ストリップ状の移植性導電パターンをもつテ
ープの構造を説明するための平面図である。
【符号の説明】
１００ チップ １０２ エポキシ １０４ エポキシモールドコンパウンド １０６ 金線 １１０ テープフィルム １１２ 移植性導電パターン １１４ 放熱板用移植性導電パターン １３０ テープ本体 １３２ 接着層 １４０ 導電パターン本体 １４２ 表面処理層 １５０ テープストリップ １５２ 移植性導電パターンがストリップ状に形成
される位置 １５４ キャリア １５６ キャリアの移動のための穴

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】半導体パッケージの製造工程において、封
    合工程後に半導体パッケージから取り外しでき、封合工
    程まではリードフレームや基板の役目をするテープフィ
    ルムと、 前記テープフィルム上に取り付けられ、前記テープフィ
    ルムと取り付けられる第１面には半導体パッケージの外
    部連結端子が接続され、前記第１面と対応する第２面は
    半導体チップのボンドパッドと電気的に接続されると同
    時に、前記テープフィルムが取り外されてからはエポキ
    シモールドコンパウンドの表面に取り付けられる構造の
    前記第１面及び第２面をもつ移植性導電パターンとを具
    備することを特徴とする半導体パッケージング工程の移
    植性導電パターンをもつテープ。
  2. 【請求項２】前記テープフィルムは、下部にあるテープ
    本体と、前記テープ本体の上部にある接着層とよりなる
    ことを特徴とする請求項１に記載の半導体パッケージン
    グ工程の移植性導電パターンをもつテープ。
  3. 【請求項３】前記テープフィルムは、半導体パッケージ
    の製造過程において、熱、圧力及び化学物質によって反
    応したり、あるいは変形されない材質よりなることを特
    徴とする請求項１に記載の半導体パッケージング工程の
    移植性導電パターンをもつテープ。
  4. 【請求項４】前記テープ本体は、ポリマー、紙、金属よ
    りなる一群から選ばれたいずれか一種の物質、あるいは
    前記ポリマー、紙、金属のうち少なくともいずれか一種
    を含む混合物質よりなることを特徴とする請求項２に記
    載の半導体パッケージング工程の移植性導電パターンを
    もつテープ。
  5. 【請求項５】前記ポリマーは、ポリイミドであることを
    特徴とする請求項４に記載の半導体パッケージング工程
    の移植性導電パターンをもつテープ。
  6. 【請求項６】前記接着層は、前記テープフィルムから移
    植性導電パターンの取り外しを容易にする接着剤であっ
    て、シリコーン樹脂系の接着剤であることを特徴とする
    請求項２に記載の半導体パッケージング工程の移植性導
    電パターンをもつテープ。
  7. 【請求項７】前記移植性導電パターンは、銅またはこれ
    を含む合金よりなることを特徴とする請求項１に記載の
    半導体パッケージング工程の移植性導電パターンをもつ
    テープ。
  8. 【請求項８】前記移植性導電パターンの第２面には、ワ
    イヤーボンディングできる表面処理が施されたことを特
    徴とする請求項１に記載の半導体パッケージング工程の
    移植性導電パターンをもつテープ。
  9. 【請求項９】前記ワイヤーボンディングできる表面処理
    は、金、銀、ニッケル、パラジウムよりなる一群から選
    ばれたいずれか物質、あるいはこれらのうちいずれか一
    種の物質を含む物質で膜を形成して施されたことを特徴
    とする請求項８に記載の半導体パッケージング工程の移
    植性導電パターンをもつテープ。
  10. 【請求項１０】前記移植性導電パターンは、チップの下
    部との接続部分において熱放出板の役目をする移植性導
    電パターンと、外部連結端子との接続のための移植性導
    電パターンとを含むことを特徴とする請求項１に記載の
    半導体パッケージング工程の移植性導電パターンをもつ
    テープ。
  11. 【請求項１１】半導体パッケージの内部には含まれず
    に、封合工程まではリードフレームや基板の役目をする
    テープフィルムを用意する工程と、 前記テープフィルム上に移植性導電パターンを形成する
    工程とを具備することを特徴とする半導体パッケージン
    グ工程の移植性導電パターンをもつテープの製造方法。
  12. 【請求項１２】前記テープフィルムは、テープ本体と、
    接着物質の取り外しが容易な接着層とよりなることを特
    徴とする請求項１１に記載の半導体パッケージング工程
    の移植性導電パターンをもつテープの製造方法。
  13. 【請求項１３】前記接着層は、シリコーン樹脂系の接着
    物質であることを特徴とする請求項１２に記載の半導体
    パッケージング工程の移植性導電パターンをもつテープ
    の製造方法。
  14. 【請求項１４】前記移植性導電パターンを形成する工程
    は、 前記テープフィルムに銅薄板をラミネートする段階と、 前記銅薄板上に第１フォトマスクパターンを形成する段
    階と、 前記第１フォトマスクパターンにより開口された領域に
    ワイヤーボンディングのための表面処理を施す段階と、 前記第１フォトマスクパターンを除去してから第２フォ
    トマスクパターンを形成する段階と、 前記第２フォトマスクパターンを用い、移植性導電パタ
    ーンのみを前記テープフィルム上に残留せしめるエッチ
    ングを行う段階とを具備することを特徴とする請求項１
    １に記載の半導体パッケージング工程の移植性導電パタ
    ーンをもつテープの製造方法。
  15. 【請求項１５】前記移植性導電パターンを形成する工程
    は、 前記テープフィルム上に移植性導電パターンをプリンテ
    ィングする段階と、 前記プリンティングされた移植性導電パターン上にワイ
    ヤーボンディングのための表面処理を施す段階とを具備
    することを特徴とする請求項１１に記載の半導体パッケ
    ージング工程の移植性導電パターンをもつテープの製造
    方法。
  16. 【請求項１６】前記プリンティングのための移植性導電
    パターンは、導電性金属を含む接着物質よりなることを
    特徴とする請求項１５に記載の半導体パッケージング工
    程の移植性導電パターンをもつテープの製造方法。
  17. 【請求項１７】前記移植性導電パターンを形成する工程
    は、 前記テープフィルム上に、既製の移植性導電パターンを
    摘み入れる段階と、 前記テープフィルムに前記移植性導電パターンをラミネ
    ートする段階とを具備することを特徴とする請求項１１
    に記載の半導体パッケージング工程の移植性導電パター
    ンをもつテープの製造方法。
  18. 【請求項１８】前記移植性導電パターンは、前記テープ
    フィルムとの接着面と対応する他方の面にワイヤーボン
    ディングのための表面処理が施されたことを特徴とする
    請求項１７に記載の半導体パッケージング工程の移植性
    導電パターンをもつテープの製造方法。
  19. 【請求項１９】前記テープフィルムに移植性導電パター
    ンをラミネートした後、前記移植性導電パターンの表面
    にワイヤーボンディングのための表面処理を施す段階を
    さらに具備することを特徴とする請求項１７に記載の半
    導体パッケージング工程の移植性導電パターンをもつテ
    ープの製造方法。
  20. 【請求項２０】前記移植性導電パターンを形成する工程
    は、 前記テープフィルム上に移植性導電パターンのための物
    質膜を蒸着する段階と、 前記物質膜をパターニングする段階とを具備することを
    特徴とする請求項１１に記載の半導体パッケージング工
    程の移植性導電パターンをもつテープの製造方法。
  21. 【請求項２１】前記蒸着は、化学気相蒸着あるいは物理
    的気相蒸着方式により行われることを特徴とする請求項
    ２０に記載の半導体パッケージング工程の移植性導電パ
    ターンをもつテープの製造方法。
  22. 【請求項２２】前記移植性導電パターンを形成した後、
    前記移植性導電パターンの表面にワイヤーボンディング
    のための表面処理を施す段階をさらに具備することを特
    徴とする請求項２０に記載の半導体パッケージング工程
    の移植性導電パターンをもつテープの製造方法。
  23. 【請求項２３】前記移植性導電パターンを形成する工程
    は、 前記テープフィルム上に移植性導電パターンの形成のた
    めのシード層を形成する段階と、 前記シード層を用いて電気メッキを行う段階とを具備す
    ることを特徴とする請求項１１に記載の半導体パッケー
    ジング工程の移植性導電パターンをもつテープの製造方
    法。
JP2000331169A 2000-08-09 2000-10-30 半導体パッケージング工程の移植性導電パターンをもつテープ及びその製造方法 Pending JP2002057246A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2000-0046165A KR100414479B1 (ko) 2000-08-09 2000-08-09 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
KR2000-46165 2000-08-09

Publications (1)

Publication Number Publication Date
JP2002057246A true JP2002057246A (ja) 2002-02-22

Family

ID=19682483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000331169A Pending JP2002057246A (ja) 2000-08-09 2000-10-30 半導体パッケージング工程の移植性導電パターンをもつテープ及びその製造方法

Country Status (6)

Country Link
US (2) US6534849B1 (ja)
EP (1) EP1180792A1 (ja)
JP (1) JP2002057246A (ja)
KR (1) KR100414479B1 (ja)
CN (1) CN1337738A (ja)
SG (1) SG91302A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011523213A (ja) * 2008-06-04 2011-08-04 ナショナル セミコンダクタ コーポレイション 薄箔を基礎とした半導体パッケージ

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6700185B1 (en) * 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7799611B2 (en) * 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20040058478A1 (en) * 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US7015075B2 (en) * 2004-02-09 2006-03-21 Freescale Semiconuctor, Inc. Die encapsulation using a porous carrier
WO2005091353A1 (en) * 2004-02-26 2005-09-29 Infineon Technologies Ag A non-leaded semiconductor package and a method to assemble the same
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
CN101601133B (zh) * 2006-10-27 2011-08-10 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
EP2104471B1 (de) * 2006-12-22 2017-01-25 Thommen Medical Ag Dentalimplantat und verfahren zu dessen herstellung
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US7821112B2 (en) * 2008-03-09 2010-10-26 Powertech Technology Inc Semiconductor device with wire-bonding on multi-zigzag fingers
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US20100084748A1 (en) * 2008-06-04 2010-04-08 National Semiconductor Corporation Thin foil for use in packaging integrated circuits
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7836586B2 (en) * 2008-08-21 2010-11-23 National Semiconductor Corporation Thin foil semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8810015B2 (en) * 2009-06-14 2014-08-19 STAT ChipPAC Ltd. Integrated circuit packaging system with high lead count and method of manufacture thereof
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8377267B2 (en) * 2009-09-30 2013-02-19 National Semiconductor Corporation Foil plating for semiconductor packaging
US8101470B2 (en) 2009-09-30 2012-01-24 National Semiconductor Corporation Foil based semiconductor package
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US8698291B2 (en) 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US8803302B2 (en) 2012-05-31 2014-08-12 Freescale Semiconductor, Inc. System, method and apparatus for leadless surface mounted semiconductor package
CN104756239B (zh) * 2012-08-08 2018-01-26 马维尔国际贸易有限公司 使用由载体铜箔支撑的薄铜箔制作封装体的方法
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
CN103474406A (zh) * 2013-09-27 2013-12-25 华天科技（西安）有限公司 一种aaqfn框架产品无铜扁平封装件及其制作工艺
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
KR102668526B1 (ko) 2015-10-07 2024-05-24 에이엠에스-오스람 아시아 퍼시픽 피티이. 리미티드 몰드 회로 기판
CN107293523A (zh) * 2016-03-30 2017-10-24 苏州保尔迪瓦电子科技有限公司 一种智能功率模块及其制造方法
CN114678279A (zh) * 2021-01-27 2022-06-28 北京新能源汽车股份有限公司 半导体器件及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057461A (en) * 1987-03-19 1991-10-15 Texas Instruments Incorporated Method of mounting integrated circuit interconnect leads releasably on film
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH0729927A (ja) * 1993-07-07 1995-01-31 Hitachi Ltd 半導体集積回路装置の製造方法
US5976912A (en) 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5830800A (en) * 1997-04-11 1998-11-03 Compeq Manufacturing Company Ltd. Packaging method for a ball grid array integrated circuit without utilizing a base plate
US6293456B1 (en) * 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US6245594B1 (en) * 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
JP3461720B2 (ja) * 1998-04-20 2003-10-27 松下電器産業株式会社 樹脂封止型半導体装置
DE19846662A1 (de) 1998-10-09 2000-04-20 Siemens Ag Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
KR20010009350A (ko) * 1999-07-09 2001-02-05 윤종용 기판이 없는 칩 스케일 패키지 및 그 제조방법
US6247229B1 (en) * 1999-08-25 2001-06-19 Ankor Technology, Inc. Method of forming an integrated circuit device package using a plastic tape as a base
KR100347706B1 (ko) * 2000-08-09 2002-08-09 주식회사 코스타트반도체 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011523213A (ja) * 2008-06-04 2011-08-04 ナショナル セミコンダクタ コーポレイション 薄箔を基礎とした半導体パッケージ

Also Published As

Publication number Publication date
KR20020012902A (ko) 2002-02-20
KR100414479B1 (ko) 2004-01-07
CN1337738A (zh) 2002-02-27
US6507096B2 (en) 2003-01-14
US20020048948A1 (en) 2002-04-25
EP1180792A1 (en) 2002-02-20
SG91302A1 (en) 2002-09-17
US6534849B1 (en) 2003-03-18

Similar Documents

Publication Publication Date Title
JP2002057246A (ja) 半導体パッケージング工程の移植性導電パターンをもつテープ及びその製造方法
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
US7863757B2 (en) Methods and systems for packaging integrated circuits
US7679172B2 (en) Semiconductor package without chip carrier and fabrication method thereof
TW201041105A (en) Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
JP2006501677A (ja) ブロック成形集成体用の耐熱強化パッケージ
WO1999018609A1 (en) Chip scale ball grid array for integrated circuit package
JP2007158150A (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
EP0948814A1 (en) Chip scale ball grid array for integrated circuit package
JP2008153708A (ja) 半導体パッケージの製造方法
US9929072B2 (en) Packaged semiconductor devices
US20030006501A1 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
US20090184413A1 (en) Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board
US20080105960A1 (en) Integrated Circuit Package and Method for Manufacturing an Integrated Circuit Package
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP3915226B2 (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
EP2330618A1 (en) Rebuilt wafer assembly
JP2011040640A (ja) 半導体装置の製造方法
JP4663172B2 (ja) 半導体装置の製造方法
JP2002270711A (ja) 半導体装置用配線基板およびその製造方法
JP3719863B2 (ja) 半導体パッケージおよび製造方法
JP4705614B2 (ja) 樹脂封止型半導体装置
JPS58134450A (ja) 半導体装置およびその製造方法
KR20090060675A (ko) 리드 프레임 및 이를 이용한 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030318