CN104756239B - 使用由载体铜箔支撑的薄铜箔制作封装体的方法 - Google Patents

使用由载体铜箔支撑的薄铜箔制作封装体的方法 Download PDF

Info

Publication number
CN104756239B
CN104756239B CN201380052312.0A CN201380052312A CN104756239B CN 104756239 B CN104756239 B CN 104756239B CN 201380052312 A CN201380052312 A CN 201380052312A CN 104756239 B CN104756239 B CN 104756239B
Authority
CN
China
Prior art keywords
paper tinsel
chip
copper
release layer
multiple copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380052312.0A
Other languages
English (en)
Other versions
CN104756239A (zh
Inventor
S·苏塔德加
A·吴
申铉宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mawier International Trade Co Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN104756239A publication Critical patent/CN104756239A/zh
Application granted granted Critical
Publication of CN104756239B publication Critical patent/CN104756239B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

在一个实施例中，提供一种创建封装体的方法，该方法包括：提供初始基底，其中初始基底包括载体箔、功能性铜箔以及在载体箔与功能性铜箔之间的界面释放层；在功能性铜箔上构建铜部分；将芯片附接到第一铜部分；将芯片耦合到第二铜部分；利用模制体密封至少芯片和铜部分；以及去除载体箔和界面释放层。

Description

使用由载体铜箔支撑的薄铜箔制作封装体的方法
相关申请的交叉引用
本公开要求2012年8月8日提交的美国临时专利申请No.61/680,943、2012年8月8日提交的美国临时专利申请No.61/680,932和2013年8月8日提交的美国专利申请No.13/962,731的优先权，这些申请的公开内容通过引用并入本文。
技术领域
本公开的实施例涉及集成电路领域，并且更具体地涉及用于半导体芯片封装的技术、结构和配置。
背景技术
这里提供的背景技术描述用于一般性地呈现本公开的上下文的目的。当前所称的发明人的工作在本背景技术章节中描述该工作的程度上，以及在提交时可能不会被另外认定为现有技术的本描述的方面，既不明确地也不隐含地被承认为相对于本公开的现有技术。
微电子器件利用持续变得越来越小的封装布置。随着这种封装布置变得更小，与这种封装体相关联的稳定性和物理强度会受到损害。例如，利用可剥离载体箔创建封装体，在完成封装体后该可剥离载体箔被去除，这会使封装体的底部相当易损坏。因而，可以提供包围该封装体的模制体(mold)，以由此为封装体提供附加强度。然而，当在完成封装体后去除可剥离载体箔时，各种组件可能随着可剥离载体箔的去除而从模制体中脱出或“弹出”。
发明内容
在一个实施例中，提供了一种创建封装体的方法，该方法包括：提供初始基底，其中初始基底包括载体箔、功能性铜箔以及在载体箔与功能性铜箔之间的界面释放层；在功能性铜箔上构建铜部分；将芯片附接到第一铜部分；将芯片耦合到第二铜部分；利用模制体密封至少芯片和铜部分；以及去除载体箔和界面释放层。
在一个实施例中，提供了一种封装体，该封装体包括：功能性铜箔；附接到功能性铜箔的铜部分；附接到第一铜部分的芯片，其中芯片被耦合到第二铜部分；模制体，密封至少芯片和铜部分，其中功能性铜箔的在铜部分之间的部分被去除使得露出每个铜部分的底表面，并且其中模制体密封在露出的铜部分的底表面与功能性铜箔之间的铜部分。
附图说明
通过下面结合附图的详细描述，将容易地理解实施例。在附图的图中通过示例的方式而不是通过限制的方式来图示实施例。
图1A至图1H示意性地图示了根据各种实施例的用于创建单层封装体的各种步骤。
图1I至图1K和图4图示了根据各种实施例的可以被执行以创建另一单层封装体的附加步骤。
图2A至图2H示意性地图示了根据各种实施例的用于创建另一单层封装体的各种步骤。
图3是图示根据各种实施例的用于创建单层封装体的方法的示例的流程图。
图5A至图5G示意性地图示了根据各种实施例的用于创建单层封装体的各种步骤。
图6是图示根据各种实施例的用于创建单层封装体的方法的示例的流程图。
具体实施方式
图1A至图1H图示了根据各种实施例的用于创建单层封装体100的各种步骤。关于图1A，图示了初始基底，在单层封装体的制造过程中初始基底利用由载体箔支撑的薄铜箔。初始基底包括可剥离的载体铜箔102。在其它实施例中，载体铜箔102可以由不同的金属制成。界面释放层104将载体铜箔102耦合到薄的功能性铜箔106。界面释放层104通常由铬或类似材料制成。界面释放层104防止薄的功能性铜箔106粘贴到可剥离的载体铜箔102，并且因此允许载体铜箔102从薄的功能性铜箔106的剥离和更容易的释放。通常，薄的功能性铜箔106具有仅几微米的厚度，而载体铜箔102具有几十微米的厚度。
图1B图示了光刻步骤，其中对光致抗蚀剂层(未示出)进行显影，由此产生光致抗蚀剂部分108的图案。图1C图示了在薄的功能性铜箔106上进行铜镀覆的步骤，由此产生位于光致抗蚀剂部分108之间的铜部分110a、110b、110c。图1B和图1C中所示的光致抗蚀剂部分108和铜部分110a、110b、110c的布置仅是一个示例，并不旨在进行限制。如果期望，可以包括更多或更少的光致抗蚀剂部分108和铜部分110a、110b、110c。
图1D图示了光致抗蚀剂部分108的剥离和刻蚀的步骤，这导致光致抗蚀剂部分108的去除。可见，该剥离和刻蚀产生位于镀覆的铜部分110a、110b、110c下方的薄的功能性铜箔106内的凹槽或凹陷112，从而镀覆的铜部分110a、110b、110c的底表面113的部分通过凹槽112露出。该剥离和刻蚀工艺也创建来自薄的功能性铜箔106的部分106a、106b、106c。界面释放层104帮助提供内在的刻蚀停止机制，以帮助防止过刻蚀。
图1E图示了将芯片114附接到铜部分110a的步骤。芯片114可以经由适当的环氧树脂或胶(未示出)被附接到铜部分110a。备选地，芯片114可以经由芯片倒装附接工艺被附接到铜部分110a，并因而将经由焊料(未示出)具有与铜部分110a的直接电连接。芯片114包括键合焊盘116。导线键合工艺使得导线118从键合焊盘116路由到铜部分110b、110c。
图1F图示了产生模制体120的模制步骤，该模制体120密封并保护封装体100。模制体120可以由塑料或其它合适材料制成。可见，模制体120覆盖芯片114和键合焊盘116以及导线118。模制体120也沿着各种组件的侧部填充并且填充在铜部分110a、110b、110c和薄的功能性铜箔106a、106b、106c的部分之间。
图1G图示了去除载体铜箔102以完成封装体100的步骤。载体铜箔102的去除通过界面释放层104的去除而被促成，并且载体铜箔102的去除带来界面释放层104的去除。载体铜箔102的去除可以通过在中等温度下加热封装体100以释放界面释放层104来实现。载体铜箔102然后可以被从功能性铜部分106a、106b、106c和模制体120剥离。
如前面论述的，有时在从传统封装去除载体铜箔时，类似于例如铜部分110b、110c和对应的薄功能性铜部分106b、106c的各种组件被从模制体拉出或“弹出”。然而，在本公开的实施例中，在凹槽112上方延伸的铜部分110b、110c的露出的底表面113帮助抑制铜部分110b、110c和对应的薄功能性铜部分106b、106c的去除或“弹出”。铜部分110a也具有抑制铜部分110a“弹出”的露出的底表面113。
关于图1H，焊料球122被附接到薄的功能性铜部分106a、106b、106c，以促进得到的单层封装体100至基底的附接，基底诸如印刷电路板(PCB)、另一封装体等(未示出)。焊料球122也提供薄的功能性铜部分106a、106b、106c与基底(未示出)之间的直接电连接。
图1I图示了可以在关于图1C图示的铜镀覆步骤之后执行的任选步骤。可以执行硬金属层叠置以将金属部分124添加在铜部分110a、110b、110c上。然而，在一个实施例中，例如这样的金属部分124是可任选的，并且在铜部分110a、110b、110c中的一个或多个上不存在这样的金属部分124(例如，在铜部分110a上不存在，但在图1I中未示出)。可以刻蚀这些硬金属部分124，以便提供图1I所示的细长形状。可见，硬金属部分124比铜部分110a、110b、110c更宽。然后执行关于图1D至图1H所述的其余步骤。这产生图1J所示的封装体100a。硬金属层部分124在关于图1G所述的可剥离的载体铜箔102的去除过程中对于防止铜部分110a、110b、110c和对应的薄功能性铜部分106a、106b、106c弹出提供进一步的机械辅助。
图1B至图1C图示了光致抗蚀剂部分108的矩形形状，图1B至图1J图示了铜部分110a、110b、110c的壁垂直于载体铜箔102。然而，在其它实施例中，光致抗蚀剂部分108可以具有任意其它适当形状，并且因此铜部分110a、110b、110c的壁可以不垂直于载体铜箔102。例如，图4图示了其中光致抗蚀剂部分108’(除了形状之外，光致抗蚀剂部分108’可以类似于图1C的光致抗蚀剂部分108)可以具有梯形形状的实施例。图4类似于图1C，除了这两个图中各个组件的形状不同之外。在图4中，由于光致抗蚀剂部分108’的壁不垂直于载体铜箔106’，所以铜部分110a’、110b’、110c’的壁也不垂直于载体铜箔106’。然后对图4的封装体100’执行关于图1D至图1J所述的其余步骤。
在图1A至图1J中，载体铜箔102用作载体层并且包括铜，并且薄的功能性铜箔106包括铜。在另一实施例中，薄的功能性铜箔106例如由薄铝箔替代(例如，箔106变为薄铝层)。在这样的实施例中，可以对铝层106的部分进行氧化(例如使用阳极化)以形成氧化铝。例如，参照图1B，保留光致抗蚀剂部分108下方的铝层106的部分，而氧化未被任何光致抗蚀剂部分108所覆盖的铝层106的其余部分以形成氧化铝部分。因此，铝层106的保留部分夹在氧化铝部分之间。氧化铝部分然后创建用于后续铜镀覆的自然掩膜(但在一个实施例中，在这样的氧化和/或铜镀覆之前制备铝层)。然后去除光致抗蚀剂部分108，并且然后在先前由光致抗蚀剂部分108占据的空间中沉积铜部分110。铜部分110然后由氧化铝部分隔离。应注意到，在其中代替薄的功能性铜箔而使用铝层的实施例中，光致抗蚀剂部分被用来创建用于铜部分的空间。因而，这些光致抗蚀剂部分可以大于关于图1B所述工艺所使用的光致抗蚀剂部分。在这样的实施例中，一旦封装体被组装(例如在图1F中沉积模制体120之后)，载体铜箔102就被去除(例如类似于图1G)。在铜部分110a、110b、110c下方留下的铝层106(例如图1G和图1H是图示为层106a、106b、106c)然后通过化学反应被刻蚀掉，使得铜部分110a、110b、110c的底表面露出。例如，如图1K所示，载体铜箔102和层106a、106b、106c被去除，使得铜部分110a、110b、110c的底表面露出。如图1K所示，焊料球122被附接到铜部分110a、110b、110c的露出的底表面。在另一实施例中，代替将焊料球122附接到铜部分110a、110b、110c的露出的底表面，将焊料薄层涂覆到铜部分110a、110b、110c的露出的底表面。
在图1A至图1K的实施例中，载体铜箔102包括铜。然而，在另一实施例中，载体铜箔102由载体铝箔替代(即，使用铝代替铜来形成载体箔102)，这例如可以使得降低半导体封装体的成本。在这样的实施例中，不使用薄的功能性铜箔106；而使用单一铝层或载体铝箔。类似地，使用铝层创建氧化铝部分以在铜部分之间提供隔离。在载体铝/铝层和铜部分之间使用适当的界面释放层104，以便于促进剥离/分离。
图2A至图2H图示了在制造期间用于使用由载体箔支撑的薄铜箔创建单层封装体200的另一实施例的各种步骤。关于图2A，初始基底包括可剥离的载体铜箔202，该载体铜箔202经由界面释放层204耦合到薄的功能性铜箔206。载体铜箔可以是一些其它类型的金属。界面释放层204通常包括铬或类似材料。
图2B图示了光刻步骤，其中沉积并显影光致抗蚀剂层(未图示)，由此产生光致抗蚀剂部分208。图2C图示了在薄的功能性铜箔206上进行铜镀覆的步骤，由此产生位于光致抗蚀剂部分208之间的铜部分210a、210b、210c。在一个实施例中，铜部分210a、210b、210c的至少部分在光致抗蚀剂部分208的至少部分之上，如图2C所示。图2B和图2C所示的光致抗蚀剂部分208和铜部分210a、210b、210c的布置仅为示例，并不旨在限制。如果期望，可以包括更多或更少的光致抗蚀剂部分208和铜部分210a、210b、210c。
图2D图示了光致抗蚀剂剥离和刻蚀的步骤，其导致光致抗蚀剂部分208的去除。可见，铜部分210a、210b、210c在完成时通常具有蘑菇形。因而，铜部分210a、210b、210c的顶部部分宽于底部部分，从而创建类似插塞的特征。可见，剥离和刻蚀导致位于铜部分210a、210b、210c之下的薄功能性铜箔206内的凹槽或凹陷212，从而通过凹槽212露出铜部分210a、210b、210c的底表面213的部分。界面释放层204帮助提供内在的刻蚀停止机制，以帮助防止过刻蚀。
图2E图示了将芯片214附接到铜部分210a的步骤。芯片214可以经由适当的环氧树脂或胶(未示出)被附接到铜部分210a。备选地，芯片214可以经由芯片倒装附接工艺被附接到铜部分210a，并且因而将经由焊料(未示出)具有与铜部分210a的直接电连接。芯片214包括键合焊盘216。导线键合工艺使得导线218从键合焊盘216路由到铜部分210b、210c。
图2F图示了提供模制体220的模制操作，该模制体220密封并保护封装体200。模制体220可以由塑料或其它合适材料制成。可见，模制体220覆盖芯片214和键合焊盘216以及导线218。模制体220也沿着各种组件的侧部填充并且填充在铜部分210a、210b、210c与薄功能性铜箔206a、206b、206c的部分之间。
图2G图示了将载体铜箔202去除以完成封装体200的步骤。载体铜箔202的去除通过界面释放层204的去除而促成，并且载体铜箔202的去除带来界面释放层204的去除。载体铜箔202的去除可以通过在中等温度下加热封装体100以释放界面释放层104来实现。载体铜箔102然后可以被从功能性铜部分106a、106b、106c以及模制体120剥离。
如前所述，有时在从传统封装去除载体铜箔时，类似于例如铜部分210b、210c和对应的薄功能性铜部分206b、206c的各种组件从模制体被拉出或“弹出”。然而，在本公开的实施例中，在凹槽212之上延伸的铜部分210b、210c的露出的底表面213帮助抑制铜部分210b、210c和对应的薄功能性铜部分206b、206c的去除或“弹出”。附加地，铜部分210b、210c的蘑菇形导致铜部分210b、210c的类似插塞的特征，该特征对于铜部分210b、210c的“弹出”提供附加机械抵抗性，因为铜部分210b、210c的顶部部分宽于底部部分。铜部分210a在至少一侧也具有基本蘑菇形，并且也具有抑制铜部分210a“弹出”的露出的底表面213。
关于图2H，焊料球222被附接到薄功能性铜部分206a、206b、206c，以促进得到的单层封装体200至基底的附接，该基底例如印刷电路板(PCB)、另一封装体等(未示出)。焊料球222也提供在薄的功能性铜部分206a、206b、206c与基底(未示出)之间的直接电连接。
封装体100、100a和200通常为单层球栅阵列(BGA)封装体。封装体100、100a和200也称为方形扁平无引线(QFN)封装体。
图3图示了用于创建例如封装体100、100a和200的封装体的方法300的示例。在302，提供初始基底。初始基底包括载体箔、功能性铜箔和在载体箔与功能性铜箔之间的界面释放层。在304，在功能性铜箔上构建铜部分。在306，将芯片附接到第一铜部分。在308，将芯片耦合到第二铜部分。在310，利用模制体密封至少芯片和铜部分。在312，去除载体箔和界面释放层。
图5A至图5G图示了用于创建根据各种实施例的单层封装体500的各种步骤。关于图5A，图示了初始基底，在单层封装体500的制造期间该初始基底利用载体箔。初始基底包括可剥离的载体铜箔502。如果期望，载体铜箔502可以包括不同的金属。界面释放层504耦合到载体铜箔502，并且通常包括铬或类似材料。界面释放层504防止载体铜箔502粘贴到封装体500的其它组件(在图5A中未示出)。更具体而言，界面层504允许在封装体500的完成时载体铜箔502从封装体500的剥离和更容易的释放，如这里将进一步描述的那样。通常，载体铜箔502具有几十微米的厚度。
图5B图示了在载体铜箔502上提供铜部分506a、506b、506c的步骤。铜部分506a、506b、506c是通过在界面释放层504上以用于封装体500的期望图案沉积液态铜纳米颗粒而提供的，类似于打印操作。然后使铜部分506a、506b、506c固化或干化，以便将铜部分506a、506b、506c固态化。图5B所示的铜部分506a、506b、506c的布置仅为示例，并不旨在限制。如果期望，根据封装体500的设计，可以包括更多或更少的铜部分506a、506b、506c。
图5C图示了在每个铜部分506a、506b、506c上提供导电顶部508的任选步骤。导电顶部508可以通过诸如铜、金、银等的导电材料的部分的枝状晶体(dendrite)形成而提供。因而，导电顶部508通常生长在铜部分506a、506b、506c上。可见，导电顶部508宽于铜部分506a、506b、506c。导电顶部508对于防止铜部分506a、506b、506c在可剥离载体铜箔502的去除期间弹出提供机械辅助，如这里将描述的那样。
图5D图示了将芯片514附接到铜部分506a的步骤。芯片514可以经由适当的环氧树脂或胶(未示出)被附接到铜部分506a。备选地，芯片514可以经由芯片倒装附接工艺被附接到铜部分506a，并且因而将经由焊料(未示出)具有与铜部分506a的直接电连接。芯片514包括键合焊盘516。导线键合工艺使得导线518从键合焊盘516路由到铜部分506b、506c。
图5E图示了产生模制体520的模制步骤，模制体520密封并保护封装体500。模制体520可以由塑料或其它合适材料制成。可见，模制体520覆盖芯片514和键合焊盘516以及导线518。模制体520也填充在包括铜部分506a、506b、506c的各种组件之间和之上。
图5F图示了去除载体铜箔502以完成封装体500的步骤。载体铜箔502的去除通过界面释放层504的去除而促成，并且载体铜箔502的去除带来界面释放层504的去除。载体铜箔502的去除可以通过在中等温度下加热封装体500以释放界面释放层504而实现。载体铜箔502然后可以被从铜部分506a、506b、506c和模制体520剥离。
如前所述，有时在从传统封装去除载体铜箔时，类似于例如铜部分506a、506b、506c的各种组件被从模制体拉出或“弹出”。然而，在其中包括导电顶部508的本公开的实施例中，铜部分506a、506b、506c上的导电顶部508帮助抑制铜部分506a、506b、506c的去除或“弹出”。这部分地是由于导电顶部508的宽度以及模制体520密封并“抓住”与铜部分506a、506b、506c接合的导电顶部508所带来的。根据图中未示出的各种实施例，铜部分506a不包括导电顶部508，因为芯片514与铜部分506a结合的存在抑制芯片514和对应的铜部分506a的“弹出”。
关于图5G，焊料球522被附接到铜部分506a、506b、506c，以促进得到的单层封装体500至基底的附接，该基底例如印刷电路板(PCB)、另一封装体等(未示出)。如果焊料球522未完全覆盖对应铜部分506a、506b、506c的表面，则可以提供掩膜(未示出)来覆盖对应铜部分506a、506b、506c的表面的露出部分，以便保护对应铜部分506a、506b、506c的表面的露出部分。焊料球522也提供在铜部分506a、506b、506c与基底(未示出)之间的直接电连接。
封装体500通常为单层球栅阵列(BGA)封装体。封装体500也称为方形扁平无引线(QFN)封装体。
图6图示了用于创建诸如封装体500之类的封装体的方法600的示例。在602，提供初始基底。初始基底包括载体箔和耦合到载体箔的界面释放层。在604，在界面释放层上沉积铜部分。沉积包括(i)以预定图案在界面释放层上沉积液态铜纳米颗粒以及(ii)固化该液体铜纳米颗粒。在606，将芯片附接到第一铜部分。在608，将芯片耦合到第二铜部分。在610，利用模制体密封至少芯片和铜部分。在612，去除载体箔和界面释放层。
上述公开内容可以用于构建用于多行QFN(方形扁平无引线)或单层BGA(球栅阵列)的引线框架。通过刻蚀用户期望的图案，将引线框架本身构建在铜层上。然后在仍附接有载体箔的情况下，将芯片安装在引线框架上。可以使用导线键合或芯片倒装焊接来提供芯片与引线框架之间的连接。然后使用塑料模制或密封来包封整个封装体。接下来，剥离或去除载体箔并且可以根据需要添加焊料连接。
已经以最有助于理解所请求保护的主题的方式，将各种操作又描述为多个分立动作或操作。然而，描述的顺序不应被认为是暗示这些操作一定是顺序依赖的。具体而言，这些操作可以不以呈现的顺序执行。所述的操作可以以与所述实施例不同的顺序执行。在附加的实施例中可以执行各种附加操作和/或可以省略描述的操作。
描述可以使用术语“一个实施例”或“多个实施例”，这均可以指代相同或不同实施例中的一个或多个。此外，关于实施例所使用的术语“包括”、“包含”、“具有”等是同义的。
尽管这里已经图示和描述了特定实施例，但本领域普通技术人员将认识到的是，打算实现相同目的的各种不同的替换和/或等同实施例或实现方式可以替代所图示和描述的实施例，而不脱离范围。本领域技术人员将容易地认识到，可以以非常广泛的方式实现实施例。本申请旨在涵盖这里论述的实施例的任何修改或变型。因此，显然旨在仅通过权利要求及其等同方案来限制实施例。

Claims (19)

1.一种创建封装体的方法，所述方法包括：
提供初始基底，其中所述初始基底包括
第一箔，
第二箔，以及
在所述第一箔与所述第二箔之间的界面释放层，其中所述界面释放层被配置用于允许后续从所述第二箔剥离和释放所述第一箔；
在所述第二箔上构建多个铜部分；
将芯片附接到所述多个铜部分中的第一铜部分；
将所述芯片耦合到所述多个铜部分中的第二铜部分；
利用模制体密封至少所述芯片和所述多个铜部分；以及
在利用所述模制体密封至少所述芯片和所述多个铜部分之后，从所述封装体去除所述第一箔和所述界面释放层，
其中所述第一箔为载体箔，并且所述第二箔为功能性箔。
2.根据权利要求1所述的方法，其中构建所述多个铜部分包括：
执行光刻操作，以创建光致抗蚀剂材料的部分；
在所述光致抗蚀剂材料的部分之间镀覆铜；以及
去除所述光致抗蚀剂材料的部分，以创建所述多个铜部分。
3.根据权利要求2所述的方法，其中去除所述光致抗蚀剂材料的部分包括：去除所述第二箔的在所述多个铜部分之间的部分。
4.根据权利要求3所述的方法，其中去除所述第二箔的在所述多个铜部分之间的部分包括：去除所述第二箔的在所述多个铜部分之间的部分，使得所述第二箔的在所述多个铜部分之下的部分被去除以由此露出每个铜部分的底表面。
5.根据权利要求4所述的方法，其中利用模制体密封至少所述芯片和所述多个铜部分包括：利用所述模制体密封至少所述芯片和所述多个铜部分，使得所述模制体的部分位于所述第二箔与所述多个铜部分的露出的底表面之间。
6.根据权利要求1所述的方法，还包括在所述第二铜部分上形成金属部分，其中所述金属部分比所述第二铜部分宽。
7.根据权利要求1所述的方法，其中所述界面释放层包括铬。
8.根据权利要求1所述的方法，其中将所述芯片耦合到所述第二铜部分包括：经由导线键合工艺将所述芯片耦合到所述第二铜部分。
9.根据权利要求1所述的方法，其中将所述芯片附接到所述第一铜部分包括：经由芯片倒装附接工艺将所述芯片附接到所述第一铜部分。
10.根据权利要求1所述的方法，其中将所述芯片附接到所述第一铜部分包括：经由环氧树脂或胶将所述芯片附接到所述第一铜部分。
11.根据权利要求1所述的方法，还包括将焊料球附接到所述多个铜部分下方的所述第二箔。
12.根据权利要求1所述的方法，其中在所述第二箔上构建多个铜部分包括：形成所述多个铜部分，使得至少所述第二铜部分的第一部分比所述第二铜部分的第二部分宽，其中所述第二部分与所述第二箔邻近。
13.根据权利要求1所述的方法，其中所述第一箔包括载体铝箔。
14.根据权利要求1所述的方法，其中所述第二箔包括功能性铜箔。
15.根据权利要求1所述的方法，其中所述第二箔包括功能性铝箔。
16.根据权利要求1所述的方法，其中去除所述第一箔和所述界面释放层包括：
从所述第二箔剥离所述第一箔以去除所述第一箔和所述界面释放层。
17.根据权利要求1所述的方法，其中去除所述第一箔和所述界面释放层包括：
加热所述界面释放层；以及
基于加热所述界面释放层，从所述第二箔剥离所述第一箔以去除所述第一箔和所述界面释放层。
18.一种创建封装体的方法，所述方法包括：
提供初始基底，其中所述初始基底包括
第一箔，
第二箔，以及
在所述第一箔与所述第二箔之间的界面释放层；
在所述第二箔上构建多个铜部分；
将芯片附接到第一铜部分；
将所述芯片耦合到第二铜部分；
利用模制体密封至少所述芯片和所述多个铜部分；以及
去除所述第一箔和所述界面释放层，其中去除所述第一箔和所述界面释放层包括：
加热所述封装体，以将所述界面释放层从所述第二箔释放，由此释放所述第一箔，
其中所述第一箔为载体箔，并且所述第二箔为功能性箔。
19.一种创建封装体的方法，所述方法包括：
提供初始基底，其中所述初始基底包括
第一箔，其中所述第一箔为载体箔，并且其中所述第一箔包括载体铜箔，
第二箔，其中所述第二箔为功能性箔，以及
在所述第一箔与所述第二箔之间的界面释放层；
在所述第二箔上构建多个铜部分；
将芯片附接到第一铜部分；
将所述芯片耦合到第二铜部分；
利用模制体密封至少所述芯片和所述多个铜部分；以及
去除所述第一箔和所述界面释放层。
CN201380052312.0A 2012-08-08 2013-08-08 使用由载体铜箔支撑的薄铜箔制作封装体的方法 Expired - Fee Related CN104756239B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261680932P 2012-08-08 2012-08-08
US201261680943P 2012-08-08 2012-08-08
US61/680,932 2012-08-08
US61/680,943 2012-08-08
US13/962,731 2013-08-08
US13/962,731 US9565770B2 (en) 2012-08-08 2013-08-08 Methods of making packages using thin Cu foil supported by carrier Cu foil
PCT/US2013/054192 WO2014026034A1 (en) 2012-08-08 2013-08-08 Methods of making packages using thin cu foil supported by carrier cu foil

Publications (2)

Publication Number Publication Date
CN104756239A CN104756239A (zh) 2015-07-01
CN104756239B true CN104756239B (zh) 2018-01-26

Family

ID=50065329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380052312.0A Expired - Fee Related CN104756239B (zh) 2012-08-08 2013-08-08 使用由载体铜箔支撑的薄铜箔制作封装体的方法

Country Status (4)

Country Link
US (1) US9565770B2 (zh)
KR (1) KR20150040898A (zh)
CN (1) CN104756239B (zh)
WO (1) WO2014026034A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US7270867B1 (en) 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier
US6358847B1 (en) * 1999-03-31 2002-03-19 Lam Research Corporation Method for enabling conventional wire bonding to copper-based bond pad features
US6333252B1 (en) 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6342730B1 (en) * 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
KR100414479B1 (ko) * 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
JP2004063615A (ja) * 2002-07-26 2004-02-26 Nitto Denko Corp 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法

Also Published As

Publication number Publication date
US9565770B2 (en) 2017-02-07
CN104756239A (zh) 2015-07-01
KR20150040898A (ko) 2015-04-15
US20140041916A1 (en) 2014-02-13
WO2014026034A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
CN103325779B (zh) 制造微电子封装的方法
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
CN102770957B (zh) 模穿孔聚合物块封装
US8686556B2 (en) Wafer level applied thermal heat sink
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
CN103871998B (zh) 单层无芯基板
TW201041103A (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
CN104835746B (zh) 具有被结合到金属箔的半导体管芯的半导体模块
CN106158815B (zh) 半导体衬底结构、半导体封装及其制造方法
US8338924B2 (en) Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof
CN100444342C (zh) 电路装置的制造方法
CN205609512U (zh) 半导体封装体
KR20100129784A (ko) 칩 사이즈 양면 접속 패키지 및 그의 제조 방법
TW201013889A (en) Electronic component used for wiring and method for manufacturing the same
US8872314B2 (en) Method for producing a component and device comprising a component
CN104299919B (zh) 无芯层封装结构及其制造方法
JP5447928B2 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP2008182240A (ja) インターロック構造を備えたチップキャリア
KR20120096024A (ko) 배선용 전자 부품 및 그 제조 방법
JP2005244033A (ja) 電極パッケージ及び半導体装置
CN104465575A (zh) 半导体封装及其制造方法
CN106158786A (zh) 半导体封装体及其制作方法
CN102664170B (zh) 半导体封装结构及其制造方法
CN104756239B (zh) 使用由载体铜箔支撑的薄铜箔制作封装体的方法
CN106298692B (zh) 芯片封装结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180126

Termination date: 20180808

CF01 Termination of patent right due to non-payment of annual fee