KR20150040898A - 캐리어 구리 포일에 의해 지지되는 얇은 구리 포일을 이용한 패키지 제조 방법 - Google Patents

캐리어 구리 포일에 의해 지지되는 얇은 구리 포일을 이용한 패키지 제조 방법 Download PDF

Info

Publication number
KR20150040898A
KR20150040898A KR1020157002847A KR20157002847A KR20150040898A KR 20150040898 A KR20150040898 A KR 20150040898A KR 1020157002847 A KR1020157002847 A KR 1020157002847A KR 20157002847 A KR20157002847 A KR 20157002847A KR 20150040898 A KR20150040898 A KR 20150040898A
Authority
KR
South Korea
Prior art keywords
copper
package
foil
chip
functional
Prior art date
Application number
KR1020157002847A
Other languages
English (en)
Inventor
세하트 수타르드자
앨버트 우
현 제이. 신
Original Assignee
마벨 월드 트레이드 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마벨 월드 트레이드 리미티드 filed Critical 마벨 월드 트레이드 리미티드
Publication of KR20150040898A publication Critical patent/KR20150040898A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

일 실시예에서, 패키지 생성 방법이 제공되며, 상기 방법은, 캐리어 포일과, 기능성 구리 포일과, 캐리어 포일 및 기능성 구리 포일 사이의 인터페이스 릴리스층을 포함하는 초기 기판을 제공하는 단계와, 상기 기능성 구리 포일 상에 구리부를 축적하는 단계와, 제 1 구리부에 칩을 부착하는 단계와, 제 2 구리부에 상기 칩을 연결하는 단계와, 적어도 상기 칩 및 상기 구리부를 몰드로 캡슐화하는 단계와, 상기 캐리어 포일 및 인터페이스 릴리스층을 제거하는 단계를 포함한다.

Description

캐리어 구리 포일에 의해 지지되는 얇은 구리 포일을 이용한 패키지 제조 방법 {METHODS OF MAKING PACKAGES USING THIN CU FOIL SUPPORTED BY CARRIER CU FOIL}
관련 출원의 상호 참조
본 발명은 2012년 8월 8일 출원된 미국특허가출원 제61/680,943호, 2012년 8월 8일 출원된 미국특허가출원 제61/680,932호, 및 2013년 8월 8일 출원된 미국특허출원 제13/962,731호에 기초한 우선권을 주장한다.
기술분야
본 발명의 실시예는 집적 회로 분야에 관한 것이고, 특히, 반도체 칩 패키징용 기술, 구조, 및 구성에 관한 것이다.
여기서 제공되는 배경 기술은 발명의 범주를 제시하기 위한 용도다. 현재 거명되는 발명자의 작업은, 본 배경 기술 단락에서 설명되는 정도에 한하여, 그리고 출원 시점에서 종래 기술로 인정되지 않을 수 있는 설명의 형태들은, 본 발명에 대한 종래 기술로 명시적으로도 또는 암시적으로도 인정되지 않는다.
마이크로일렉트로닉 소자들은 계속해서 점점 작아지고 있는 패키징 배열을 이용한다. 이러한 패키징 배열이 점점 소형화됨에 따라, 이러한 패키지와 연관된 안정성 및 물리적 강도가 절충될 수 있다. 예를 들어, 패키지의 완성시 제거되는 박리가능한 캐리어 포일을 갖는 패키지의 생성은, 패키지의 저부를 상당히방지남길 수 있다. 따라서, 패키지를 에워싸는 몰드가 제공되어, 패키지에 추가적인 강도를 제공할 수 있다. 그러나, 패키지 완성시 박리가능한 캐리어 포일이 제거될 때, 박리가능한 캐리어 포일의 제거와 함께 다양한 구성요소들이 몰드로부터 당겨지거나 "떨어져나올" 수 있다(pullled or popped).
일 실시예에서, 패키지 생성 방법이 제공되며, 상기 방법은, 캐리어 포일과, 기능성 구리 포일과, 캐리어 포일 및 기능성 구리 포일 사이의 인터페이스 릴리스층을 포함하는 초기 기판을 제공하는 단계와, 상기 기능성 구리 포일 상에 구리부를 축적하는 단계와, 제 1 구리부에 칩을 부착하는 단계와, 제 2 구리부에 상기 칩을 연결하는 단계와, 적어도 상기 칩 및 상기 구리부를 몰드로 캡슐화하는 단계와, 상기 캐리어 포일 및 인터페이스 릴리스층을 제거하는 단계를 포함한다.
일 실시예에서, 패키지가 제공되며, 상기 패키지는 기능성 구리 포일과, 상기 기능성 구리 포일에 부착되는 구리부와, 상기 제 1 구리부에 부착되는 칩 - 상기 칩은 제 2 구리부에 연결됨 - 과, 적어도 상기 칩 및 상기 구리부를 캡슐화시키는 몰드를 포함하며, 상기 구리부 사이의 상기 기능성 구리 포일 부분은 각각의 구리부의 하부 표면이 노출되도록 제거되고, 상기 몰드는 상기 기능성 구리 포일과 상기 구리부의 노출된 하부 표면 사이에서 상기 구리부를 캡슐화한다.
실시예들이 첨부 도면과 연계하여 다음의 상세한 설명으로부터 쉽게 이해될 것이다. 실시예들은 예를 이용하여 예시되며, 첨부 도면의 그림에서 제한되고자 함이 아니다.
도 1a-1h는 다양한 실시예에 따라, 단일층 패키지를 생성하기 위한 다양한 단계들을 개략적으로 예시한다.
도 1i-1k 및 도 4는 다양한 실시예에 따라, 다른 단일층 패키지를 생성하기 위한 추가 단계를 예시한다.
도 2a-2h는 다양한 실시예에 따라, 다른 단일층 패키지를 생성하기 위한 다양한 단계들을 개략적으로 예시한다.
도 3은 다양한 실시예에 따라, 단일층 패키지를 생성하기 위한 방법의 일례를 예시하는 흐름도다.
도 5A-5G는 다양한 실시예에 따라, 단일층 패키지를 생성하기 위한 다양한 단계들을 개략적으로 예시한다.
도 6은 다양한 실시예에 따라, 단일층 패키지를 생성하기 위한 방법의 일례를 예시하는 흐름도다.
도 1a-1h는 다양한 실시예에 따라 단일층 패키지(100)를 생성하기 위한 다양한 단계들을 예시한다. 도 1a를 참조하면, 단일층 패키지 제작 중 캐리어 포일에 의해 지지되는 얇은 구리 포일을 이용하는 초기 기판이 예시된다. 초기 기판은 박리가능한 캐리어 구리 포일(102)을 포함한다. 캐리어 구리 포일(102)은 다른 실시예에서 다른 금속으로 제조될 수 있다. 인터페이스 릴리스층(104)은 캐리어 구리 포일(102)을 얇은 기능성 구리 포일(106)에 연결한다. 인터페이스 릴리스층(104)은 일반적으로 크롬 또는 유사 물질로 제조된다. 인터페이스 릴리스층(104)은 박리가능한 캐리어 구리 포일(102)에 얇은 기능성 구리 포일(106)이 들러붙는 것을 방지하고, 따라서, 얇은 기능성 구리 포일(106)로부터 구리 캐리어 포일(102)의 박리 및 용이한 분리를 가능하게 한다. 일반적으로, 얇은 기능성 구리 포일(106)은 수 마이크로미터에 불과한 두께를 갖고, 캐리어 구리 포일(102)은 수십 마이크로미터의 두께를 가진다.
도 1b는 포토레지스트층이 현상되는 포토리소그래피 단계를 예시하며, 따라서, 포토레지스트부(108)의 패턴이 나타난다. 도 1c는 얇은 기능성 구리부(106) 상의 구리 도금 단계를 예시하며, 따라서, 구리부(110a, 110b, 110c)가 포토레지스트부(108) 사이에 위치한다. 도 1b 및 1c에 예시되는 포토레지스트부(108) 및 구리부(110a, 110b, 110c)의 배열은 단지 예에 불과하고, 제한적인 것이 아니다. 필요에 따라 더 많거나 더 적은 수의 포토레지스트부(108) 및 구리부(110a, 110b, 110c)가 포함될 수 있다.
도 1d는 포토레지스트부(108)의 박리 및 에칭 단계를 예시하며, 따라서 포토레지스트부(108)가 제거된다. 도시되는 바와 같이, 박리 및 에칭에 따라, 도금된 구리부(110a, 110b, 110c)의 하부 표면(113)의 부분들이 그루브(112)에 걸쳐 노출되도록, 도금 구리부(110a, 110b, 110c) 아래에서 얇은 기능성 구리 포일(106) 내에 위치하는 그루브 또는 밸리(112)가 나타난다. 박리 및 에칭 프로세스는 얇은 기능성 구리 포일(106)로부터 부분(106a, 106b, 106c)들을 또한 생성한다. 인터페이스 릴리스층(104)은 오버에칭 방지를 돕기 위해 내재적 에칭 중지 메커니즘 제공을 돕는다.
도 1e는 구리부(110a)에 칩(114)을 부착하는 단계를 예시한다. 칩(114)은 적절한 에폭시 또는 글루(도시되지 않음)를 통해 구리부(110a)에 부착될 수 있다. 대안으로서, 칩(114)은 플립 칩 부착 프로세스를 통해 구리부(110a)에 부착될 수 있고, 따라서, 납땜을 통해 구리부(110a)와 직접 전기 연결을 가질 것이다. 칩(114)은 본드 패드(116)를 포함한다. 와이어 본딩 프로세스는 본드 패드(116)로부터 구리부(110b, 110c)까지 이어지는 와이어(118)를 도출한다.
도 1f는 패키지(100)를 캡슐화 및 보호하는 몰드(120)를 생성하는 몰딩 단계를 예시한다. 몰드(120)는 플라스틱 또는 기타 적절한 물질로 제조될 수 있다. 도시되는 바와 같이, 몰드(120)는 칩(114) 및 본드 패드(116) 그리고 와이어(118)를 덮는다. 몰드(120)는 얇은 기능성 구리 포일(106a, 106b, 106c)의 일부분과 구리부(110a, 110b, 110c) 사이에서 다양한 구성요소들의 측부를 따라 또한 충전된다.
도 1g는 패키지(100)를 완성하기 위해 캐리어 구리 포일(102)을 제거하는 단계를 예시한다. 캐리어 구리 포일(102) 제거는 인터페이스 릴리스층(104)의 제거에 의해 촉진되며, 인터페이스 릴리스층(104) 제거로 나타난다. 캐리어 구리 포일(102) 제거는 인터페이스 릴리스층(104)을 릴리스시키기 위해 중간 온도에서 패키지(100)를 가열함으로써 실현될 수 있다. 캐리어 구리 포일(102)은 그 후 기능성 구리부(106a, 106b, 106c)와 몰드(120)로부터 박리될 수 있다.
앞서 논의한 바와 같이, 가끔 기존 패키징으로부터 캐리어 구리 포일 제거시, 가령, 구리부(110b, 110c) 및 대응하는 얇은 기능성 구리부(106b, 106c)와 유사한 다양한 구성요소들이 몰드로부터 당겨지거나 "떨어져나올" 수 있다(pulled or popped). 그러나, 본 발명의 실시예에서, 그루브(112)에 걸쳐 연장되는 구리부(110b, 110c)의 노출된 하부 표면(113)은 구리부(110b, 110c) 및 대응하는 얇은 기능성 구리부(106b, 106c)로부터 제거 또는 "떨어져나옴"을 방지하는 것을 돕는다. 구리부(110a)는 구리부(110a)로부터 떨어져나오는 것을 방지하는 노출된 하부 표면(113)을 또한 가진다.
도 1h를 참조하면, 솔더 볼(122)은 얇은 기능성 구리부(106a, 106b, 106c)에 부착되어, 예를 들어, 인쇄 회로 보드(PCB), 다른 패키지, 등(도시되지 않음)과 같은 기판에 결과적인 단일층 패키지(100)의 부착을 돕는다. 솔더 볼(122)은 얇은 기능성 구리부(106a, 106b, 106c) 및 기판(도시되지 않음) 사이에 직접적 전기 연결을 또한 제공한다.
도 1i는 도 1c를 참조하여 예시되는 구리 도금 단계 후 수행될 수 있는 선택적 단계를 예시한다. 경질 금속층 스택이 수행되어 구리부(110a, 110b, 110c) 상에 금속부(124)를 추가한다. 그러나, 일 실시예에서, 예를 들어, 이러한 금속부(124)는 선택적이고, 구리부(110a, 110b, 110c)들 중 하나 이상 상에서 빠져있다(가령, 도 1에 도시되지 않지만 구리부(110a) 상에서 빠져있다). 이러한 경질 금속부(124)는 도 1i에 예시되는 기다란 형상을 제공하기 위해 에칭될 수 있다. 도시되는 바와 같이, 경질 금속부(124)는 구리부(110a, 110b, 110c)보다 폭이 넓다. 도 1d-1h를 참조하여 설명되는 나머지 단계들은 그 후 수행된다. 이에 따라 도 1j에 예시되는 패키지(100a)가 도출된다. 경질 금속층부(124)는 구리부(110a, 110b, 110c) 및 대응하는 얇은 기능성 구리부(106a, 106b, 106c)가, 도 1g를 참조하여 설명한 바와 같이, 박리가능 캐리어 포일(102)의 제거 중 떨어져나가는 것을 방지함에 있어 추가적인 기계적 도움을 제공한다.
도 1b-1c는 포토레지스트부(108)에 대한 장방형 형상을 예시하고, 도 1b-1j는 캐리어 구리 포일(102)에 수직인 구리부(110a, 110b, 110c)의 벽체를 예시한다. 그러나, 다른 실시예에서, 포토레지스트부(108)는 임의의 다른 적절한 형상을 가질 수 있고, 따라서, 구리부(110a, 110b, 110c)의 벽체는 캐리어 구리 포일(102)에 수직이지 않을 수 있다. 예를 들어, 도 4는 (형상 외에 도 1c의 포토레지스트부(108)와 유사할 수 있는) 포토레지스트부(108')가 사다리꼴 형상을 가질 수 있는 실시예를 예시한다. 도 4는 도 1c와 유사하지만, 이 두 도면에서 다양한 구성요소들의 형상에 차이가 있을 뿐이다. 도 4에서, 포토레지스트부(108')의 벽체가 캐리어 구리 포일(106')에 수직이지 않기 때문에, 구리부(110a', 110b', 110c')의 벽체 역시 캐리어 구리 포일(106')에 수직이 아니다. 그 후, 도 1d-1j를 참조하여 설명되는 나머지 단계들이 도 4의 패키지(100')에 대해 수행된다.
도 1a-1j에서, 캐리어 구리 포일(102)은 캐리어층으로 작용하고, 구리를 포함하며, 얇은 기능성 구리 포일(106)은 구리를 포함한다. 다른 실시예에서, 얇은 기능성 구리 포일(106)은 예를 들어, 얇은 알루미늄 포일(가령, 포일(106)이 얇은 알루미늄층이 됨)로 대체된다. 이러한 실시예에서, 알루미늄층(106)의 일부분은 산화되어(가령, 양극 산화 이용) 알루미늄 옥사이드를 형성할 수 있다. 예를 들어, 도 1b를 참조하면, 포토레지스트부(108) 아래의 알루미늄층(106)의 일부분이 보존되고, 포토레지스트부(108)에 의해 덮이지 않은 알루미늄층(106)의 나머지 부분은 산화되어 알루미늄 옥사이드부를 형성한다. 결과적으로, 알루미늄층(106)의 보존부가 알루미늄 옥사이드부 사이에 샌드위치 형태로 삽입된다. 알루미늄 옥사이드부는 그 후 후속 구리 도금을 위한 천연 마스크를 생성한다(하지만, 일 실시예에서, 알루미늄층이 이러한 산화 및/또는 구리 도금 이전에 준비된다). 포토레지스트부(108)는 그 후 제거되고 구리부(110)가 그 후 포토레지스트부(108)에 의해 앞서 점유된 공간에 증착된다. 따라서 구리부(110)는 알루미늄 옥사이드부에 의해 절연된다. 알루미늄층이 얇은 기능성 구리 포일 대신에 사용되는 실시예에서, 포토레지스트부를 이용하여 구리부를 위한 공간을 생성할 수 있다. 따라서, 이러한 포토레지스트부는 도 1b에 설명된 프로세스와 연계하여 사용되는 포토레지스트부보다 클 수 있다. 이러한 실시예에서, (가령, 도 1f의 몰드(120)의 증착에 후속하여) 패키지가 조립되면, (가령, 도 1g와 유사하게) 캐리어 구리 포일(102)이 제거된다. 구리부(110a, 110b, 110c) 아래에 (가령, 도 1g 및 1h에 층(106a, 106b, 106c)으로 예시되는) 남아있는 알루미늄층(106)은 화학적 반응에 의해 에칭되어, 구리부(110a, 110b, 110c)의 하부 표면을 노출된 채로 남긴다. 예를 들어, 도 1k에 예시되는 바와 같이, 캐리어 구리 포일(102) 및 층(106a, 106b, 106c)이 제거되어, 구리부(110a, 110b, 110c)의 하부 표면을 노출된 채로 남긴다. 그 후 솔더 볼(122)이 도 1k에 예시되는 바와 같이, 구리부(110a, 110b, 110c)의 노출된 하부 표면에 부착된다. 다른 실시예에서, 구리부(110a, 110b, 110c)의 노출된 하부 표면에 솔더 볼(122)를 부착하는 대신에, 얇은 솔더 볼 층이 구리부(110a, 110b, 110c)의 노출된 하부 표면에 도포된다.
도 1a-1k의 실시예에서, 캐리어 구리 포일(102)은 구리를 포함한다. 그러나, 다른 실시예에서, 캐리어 구리 포일(102)은 캐리어 알루미늄 포일로 대체되어(즉, 알루미늄이 캐리어 포일(102) 형성을 위해 구리 대신에 사용됨), 예를 들어, 반도체 패키지의 비용 절감을 유도할 수 있다. 이러한 실시예에서, 얇은 기능성 구리 포일(106)이 사용되지 않고, 대신에, 단일 알루미늄층 또는 캐리어 알루미늄 포일이 사용된다. 마찬가지로, 알루미늄 옥사이드부가 알루미늄층을 이용하여 생성되어, 구리부 간에 절연을 제공한다. 박리/분리를 촉진시키기 위해 적절한 인터페이스 릴리스층(104)이 캐리어 알루미늄/알루미늄층과 구리부 사이에 사용된다.
도 2a-2h는 제작 중 캐리어 포일에 의해 지지되는 얇은 구리 포일을 이용하여 단일층 패키지(200)의 다른 실시예를 생성하기 위한 다양한 단계들을 예시한다. 도 2a를 참조하면, 초기 기판은 캐리어 구리 포일(202)을 포함하고, 이러한 포일은 얇은 기능성 구리 포일(206)에 인터페이스 릴리스층(204)을 통해 연결되고, 박리가능하다. 캐리어 구리 포일은 조금 다른 타입의 금속일 수 있다. 인터페이스 릴리스층(204)은 일반적으로 크롬 또는 유사 물질을 포함한다.
도 2b는 (도시되지 않는) 포토레지스트층이 증착 및 현상되는 포토리소그래피 단계를 예시하며, 따라서, 포토레지스트부(208)가 나타난다. 도 2c는 얇은 기능성 구리 포일(206) 상에 구리를 도금하는 단계를 예시하며, 따라서, 포토레지스트부(208) 사이에 구리부(210a, 210b, 210c)가 위치한다. 일 실시예에서, 구리부(210a, 210b, 210c) 중 적어도 일부분이 도 2c에 예시되는 바와 같이 포토레지스트부(208)의 적어도 일부분 위에 놓인다. 도 2b 및 2c에 예시되는 포토레지스트부(208) 및 구리부(210a, 210b, 210c)의 배열은 단지 예에 불과하고 제한적인 것이 아니다. 더 많거나 더 적은 수의 포토레지스트부(208) 및 구리부(210a, 210b, 210c)가 필요에 따라 포함될 수 있다.
도 2d는 포토레지스트 박리 및 에칭 단계를 예시하며, 따라서, 포토레지스트부(208)가 제거된다. 도시되는 바와 같이, 구리부(210a, 210b, 210c)는 일반적으로 완성시 버섯 형상을 가진다. 따라서, 구리부(210a, 210b, 210c)의 상부는 하부보다 폭이 넓어서 플러그-형 특징부를 생성한다. 도시되는 바와 같이, 박리 및 에칭에 따라, 구리부(210a, 210b, 210c)의 하부 표면(213)의 일부분이 그루브(212)에 걸쳐 노출되도록, 구리부(210a, 210b, 210c) 아래 얇은 기능성 구리 포일(206) 내에 위치하는 그루브 또는 밸리(212)가 나타난다. 인터페이스 릴리스층(204)은 오버에칭 방지를 돕기 위해 내재적 에칭 정지 메커니즘의 제공을 돕는다.
도 2e는 구리부(210a)에 칩(214)을 부착하는 단계를 예시한다. 칩(214)은 적절한 에폭시 또는 글루(도시되지 않음)를 통해 구리부(210a)에 부착될 수 있다. 대안으로서, 칩(214)은 플립 칩 에치 프로세스를 통해 구리부(210a)에 부착될 수 있고, 따라서, 납땜을 통해(도시되지 않음) 구리부(210a)와의 직접적 전기 연결을 가질 것이다. 칩(214)은 본드 패드(216)를 포함한다. 와이어 본딩 프로세스에 따라, 와이어(218)가 본드 패드(216)로부터 구리부(210b, 210c)까지 이어진다.
도 2f는 패키지(200)를 캡슐화 및 보호하는 몰드(220)를 생성하는 몰딩 작동을 예시한다. 몰드(220)는 플라스틱 또는 기타 적절한 물질로 제조될 수 있다. 도시되는 바와 같이, 몰드(220)는 칩(214) 및 본드 패드(216) 그리고 와이어(218)를 덮는다. 몰드(220)는 얇은 기능성 구리 포일(206a, 206b, 206c)의 일부분과 구리부(210a, 210b, 210c) 사이에서 다양한 구성요소들의 측부를 따라 또한 충전된다.
도 2g는 패키지(200)를 완성하기 위해 캐리어 구리 포일(202)을 제거하는 단계를 예시한다. 캐리어 구리 포일(202) 제거는 인터페이스 릴리스층(204)의 제거에 의해 촉진되며, 인터페이스 릴리스층(204) 제거로 나타난다. 캐리어 구리 포일(102) 제거는 인터페이스 릴리스층(104)을 릴리스시키기 위해 중간 온도에서 패키지(100)를 가열함으로써 실현될 수 있다. 캐리어 구리 포일(102)은 그 후 기능성 구리부(106a, 106b, 106c)와 몰드(120)로부터 박리될 수 있다.
앞서 논의한 바와 같이, 가끔 기존 패키징으로부터 캐리어 구리 포일 제거시, 가령, 구리부(210b, 210c) 및 대응하는 얇은 기능성 구리부(206b, 206c)와 유사한 다양한 구성요소들이 몰드로부터 당겨지거나 "떨어져나올" 수 있다(pulled or popped). 그러나, 본 발명의 실시예에서, 그루브(212)에 걸쳐 연장되는 구리부(210b, 210c)의 노출된 하부 표면(213)은 구리부(210b, 210c) 및 대응하는 얇은 기능성 구리부(206b, 206c)로부터 제거 또는 "떨어져나옴"을 방지하는 것을 돕는다. 추가적으로, 구리부(210b, 210c)의 버섯 형상은 구리부(210b, 210c)의 플러그-형 특징부로 나타나고, 이는 구리부(210b, 210c)의 상부가 하부보다 폭이 넓기 때문에 구리부(210b, 210c)로부터 떨어져나감에 대한 추가적인 기계적 내성을 제공한다. 구리부(210a)는 구리부(210a)로부터 떨어져나오는 것을 방지하는 노출된 하부 표면(213) 및 적어도 하나의 측부 상에 실질적으로 버섯 형상을 또한 가진다.
도 2h를 참조하면, 솔더 볼(222)은 얇은 기능성 구리부(206a, 206b, 206c)에 부착되어, 예를 들어, 인쇄 회로 보드(PCB), 다른 패키지, 등(도시되지 않음)과 같은 기판에 결과적인 단일층 패키지(200)의 부착을 돕는다. 솔더 볼(222)은 얇은 기능성 구리부(206a, 206b, 206c) 및 기판(도시되지 않음) 사이에 직접적 전기 연결을 또한 제공한다.
패키지(100, 100a, 200)는 일반적으로 단일층 볼 그리드 어레이(BGA) 패키지다. 패키지(100, 100a, 200)는 콰드-플랫 노-리드(QFN) 패키지로 또한 불린다.
도 3은 예를 들어, 패키지(100, 100a, 200)와 같은 패키지를 생성하기 위한 방법(300)의 일례를 예시한다. 단계(302)에서, 초기 기판이 제공된다. 초기 기판은 캐리어 포일과, 기능성 구리 포일과, 캐리어 포일과 기능성 구리 포일 사이의 인터페이스 릴리스층을 포함한다. 단계(304)에서, 구리부가 기능성 구리 포일 상에 축적된다. 단계(306)에서, 칩이 제 1 구리부에 부착된다. 단계(308)에서, 칩이 제 2 구리부에 연결된다. 단계(310)에서, 적어도 칩 및 구리부가 몰드로 캡슐화된다. 단계(312)에서, 캐리어 포일 및 인터페이스 릴리스층이 제거된다.
도 5a-5g는 다양한 실시예에 따라 단일층 패키지(500)를 생성하기 위한 다양한 단계를 예시한다. 도 5a를 참조하면, 단일층 패키지(500)의 제작 중 캐리어 포일을 이용하는 초기 기판이 예시된다. 초기 기판은 박리가능한 캐리어 구리 포일(502)을 포함한다. 캐리어 구리 포일(502)은 필요할 경우 서로 다른 금속을 포함할 수 있다. 인터페이스 릴리스층(504)이 캐리어 구리 포일(502)에 연결되고, 크롬 또는 유사 물질을 일반적으로 포함한다. 인터페이스 릴리스층(504)은 캐리어 구리 포일(502)이 패키지(500)의 다른 구성요소(도 5a에 도시되지 않음)에 들러붙는 것을 방지한다. 특히, 인터페이스층(504)은 여기서 더 설명되는 바와 같이, 패키지(500) 완성시 패키지(500)로부터 구리 캐리어 포일(502)을 박리하고 용이하게 분리시킬 수 있게 한다. 일반적으로, 캐리어 구리 포일(502)은 수십 마이크로미터의 두께를 가진다.
도 5b는 캐리어 구리 포일(502) 상에 구리부(506a, 506b, 506c)를 제공하는 단계를 예시한다. 구리부(506a, 506b, 506c)는 인쇄 작동과 유사하게, 패키지(500)에 대한 요망 패턴으로 인터페이스 릴리스층(504)에 액체 구리 나노 입자를 증착시킴으로써 제공된다. 그 후, 구리부(506a, 506b, 506c)를 고형화시키기 위해 구리부(506a, 506b, 506c)가 경화 또는 건조된다. 도 5b에 예시되는 구리부(506a, 506b, 506c)의 배열은 단지 예에 불과하고, 제한적인 것이 아니다. 패키지(500)의 설계에 따라, 요망될 경우, 더 많거나 더 적은 수의 구리부(506a, 506b, 506c)가 포함될 수 있다.
도 5c는 각각의 구리부(506a, 506b, 506c) 상에 전도 탑(508)을 제공하는 선택적 단계를 예시한다. 전도 탑(508)은 예를 들어, 구리, 금, 은, 등과 같은 전도 물질의 일부분의 덴드라이트(dendrite) 형성에 의해 제공될 수 있다. 따라서, 전도 탑(508)은 일반적으로 구리부(506a, 506b, 506c) 상에서 성장한다. 도시되는 바와 같이, 전도 탑(508)은 구리부(506a, 506b, 506c)보다 폭이 넓다. 전도 탑(508)은 여기서 설명되듯이, 박리가능한 캐리어 구리 포일(502)의 제거 중 구리부(506a, 506b, 506c)가 떨어져 나오는 것을 방지함에 있어서 기계적 도움을 제공한다.
도 5d는 구리부(506a)에 칩(514)을 부착하는 단계를 예시한다. 칩(514)은 적절한 에폭시 또는 글루(도시되지 않음)를 통해 구리부(506a)에 부착될 수 있다. 대안으로서, 칩(514)은 플립 칩 에치 프로세스를 통해 구리부(506a)에 부착될 수 있고, 따라서, 납땜을 통해(도시되지 않음) 구리부(506a)와의 직접적 전기 연결을 가질 것이다. 칩(514)은 본드 패드(516)를 포함한다. 와이어 본딩 프로세스에 따라, 와이어(518)가 본드 패드(516)로부터 구리부(506b, 506c)까지 이어진다.
도 5e는 패키지(500)를 캡슐화 및 보호하는 몰드(520)를 생성하는 몰딩 단계를 예시한다. 몰드(520)는 플라스틱 또는 기타 적절한 물질로 제조될 수 있다. 도시되는 바와 같이, 몰드(520)는 칩(514) 및 본드 패드(516) 그리고 와이어(518)를 덮는다. 몰드(520)는 구리부(506a, 506b, 506c)를 포함한, 다양한 구성요소에 걸쳐 또한 충전된다.
도 5f는 패키지(500)를 완성하기 위해 캐리어 구리 포일(502)을 제거하는 단계를 예시한다. 캐리어 구리 포일(502) 제거는 인터페이스 릴리스층(504)의 제거에 의해 촉진되며, 인터페이스 릴리스층(504) 제거로 나타난다. 캐리어 구리 포일(502) 제거는 인터페이스 릴리스층(504)을 릴리스시키기 위해 중간 온도에서 패키지(500)를 가열함으로써 실현될 수 있다. 캐리어 구리 포일(502)은 그 후 구리부(506a, 506b, 506c)와 몰드(520)로부터 박리될 수 있다.
앞서 논의한 바와 같이, 가끔 기존 패키징으로부터 캐리어 구리 포일 제거시, 가령, 구리부(506a, 506b, 506c)와 유사한 다양한 구성요소들이 몰드로부터 당겨지거나 "떨어져나올" 수 있다(pulled or popped). 그러나, 전도 탑(508)이 포함되는 본 발명의 실시예에서, 구리부(506a, 506b, 506c) 상의 전도 탑(508)은 구리부(506a, 506b, 506c)로부터 제거되거나 떨어져나오는 것을 방지하는 것을 돕는다. 이는 구리부(506a, 506b, 506c)와 연계하여 전도 탑(508)을 캡슐화 및 붙잡는 몰드(520) 및 전도 탑(508)의 폭에 부분적으로 기인한다. 도면에 도시되지 않는 다양한 실시예에 따르면, 구리부(506a)는, 구리부(506a)와 조합된 칩(514)의 존재가 칩(514) 및 대응하는 구리부(506a)로부터 떨어져나오는 것을 방지하기 때문에, 전도 탑(508)을 포함하지 않는다.
도 5g를 참조하면, 솔더 볼(522)은 구리부(506a, 506b, 506c)에 부착되어, 예를 들어, 인쇄 회로 보드(PCB), 다른 패키지, 등(도시되지 않음)과 같은 기판에 결과적인 단일층 패키지(500)의 부착을 돕는다. 솔더 볼(522)이 대응하는 구리부(506a, 506b, 506c)의 표면을 완전히 덮지 않을 경우, 대응하는 구리부(506a, 506b, 506c)의 표면의 노출부를 보호하기 위해 대응하는 구리부(506a, 506b, 506c)의 표면의 노출부를 커버하도록 마스크(도시되지 않음)가 제공될 수 있다. 솔더 볼(522) 구리부(506a, 506b, 506c) 및 기판(도시되지 않음) 사이에 직접적 전기 연결을 또한 제공한다.
패키지(500)는 일반적으로 단일층 볼 그리드 어레이(BGA) 패키지다. 패키지(500)는 콰드-플랫 노-리드(QFN) 패키지로 또한 불린다.
도 6은 예를 들어, 패키지(500)와 같은 패키지를 생성하기 위한 방법(600)의 일례를 예시한다. 단계(602)에서, 초기 기판이 제공된다. 초기 기판은 캐리어 포일과, 캐리어 포일에 연결된 인터페이스 릴리스층을 포함한다. 단계(604)에서, 구리부가 인터페이스 릴리스층 상에 증착된다. 증착 단계는 (i) 지정된 패턴으로 인터페이스 릴리스층 상에 액체 구리 나노 입자를 증착하는 단계와, (ii) 액체 구리 나노 입자를 경화시키는 단계를 포함한다. 단계(606)에서, 칩이 제 1 구리부에 부착된다. 단계(608)에서, 칩이 제 2 구리부에 연결된다. 단계(610)에서, 적어도 칩 및 구리부가 몰드로 캡슐화된다. 단계(612)에서, 캐리어 포일 및 인터페이스 릴리스층이 제거된다.
앞서 설명된 발명은 멀티-로우 QFN(콰드-플랫 노-리드) 또는 단일층 BGA(볼 그리드 어레이)를 위한 리드프레임을 구축하는데 사용될 수 있다. 리드프레임 자체는 사용자가 요망하는 패턴을 에칭함으로써 구리층 상에 구축된다. 그 후 칩이 리드프레임에 장착되고, 캐리어 포일은 여전히 부착된 상태다. 와이어본딩 또는 플립 칩 솔더링을 이용하여, 칩과 리드프레임 간에 연결을 제공할 수 있다. 그 후 플라스틱 몰딩 또는 캡슐화를 이용하여 전체 패키지를 밀봉한다. 이어서, 캐리어 포일이 박리 또는 제거되고, 납땜 연결이 필요에 따라 추가될 수 있다.
다양한 작동들이 청구되는 발명을 이해하는데 가장 도움이 되는 방식으로 복수의 개별 작용 또는 작동들로 설명되었을 수 있다. 그러나, 설명 순서는 이러한 작동들이 반드시 순서 의존적임을 의미하는 것으로 간주되어서는 안된다. 특히, 이러한 작동들은 제시 순서로 수행되지 않을 수 있다. 다양한 추가적인 작동들이 수행될 수 있고 및/또는 설명되는 작동들이 추가 실시예에서 생략될 수 있다.
설명은 "실시예" 또는 "실시예들"이라는 용어를 이용할 수 있고, 각각은 동일한 또는 서로 다른 실시예 중 하나 이상을 의미한다. 더욱이, 실시예와 관련하여 사용되는 "포함하는", "구비한", "가진", 등의 용어는 동의어다.
소정의 실시예들이 여기서 예시 및 설명되었으나, 동일한 목적을 실현하기 위해 연산된, 폭넓고 다양한 대안의 및/또는 동등한 실시예 또는 구현예가, 범위로부터 벗어나지 않으면서 예시 및 설명되는 실시예로 대체될 수 있음을 당 업자는 이해할 것이다. 당 업자는 실시예들이 매우 폭넓고 다양한 방식으로 구현될 수 있음을 쉽게 이해할 것이다. 본 출원은 여기서 논의되는 실시예들의 임의의 적응예 또는 변형예를 커버하도록 구성된다. 따라서, 실시예는 청구범위 및 그 등가물에 의해서만 제한된다.

Claims (20)

  1. 캐리어 포일과, 기능성 구리 포일과, 캐리어 포일 및 기능성 구리 포일 사이의 인터페이스 릴리스층을 포함하는 초기 기판을 제공하는 단계와,
    상기 기능성 구리 포일 상에 구리부를 축적하는 단계와,
    제 1 구리부에 칩을 부착하는 단계와,
    제 2 구리부에 상기 칩을 연결하는 단계와,
    적어도 상기 칩 및 상기 구리부를 몰드로 캡슐화하는 단계와,
    상기 캐리어 포일 및 인터페이스 릴리스층을 제거하는 단계를 포함하는
    패키지 생성 방법.
  2. 제 1 항에 있어서,
    구리부 축적 단계는
    포토레지스트 물질 부분을 생성하도록 포토리소그래피 작동을 수행하는 단계와,
    포토레지스트 물질 부분 사이에 구리를 도금하는 단계와,
    상기 구리부를 생성하도록 상기 포토레지스트 물질 부분을 제거하는 단계를 포함하는
    패키지 생성 방법.
  3. 제 2 항에 있어서,
    포토레지스트 물질 부분 제거 단계는 상기 구리부 사이의 기능성 구리 포일 부분을 제거하는 단계를 포함하는
    패키지 생성 방법.
  4. 제 3 항에 있어서,
    상기 구리부 사이의 기능성 구리 포일 부분 제거 단계는, 상기 구리부 아래의 기능성 구리 포일 부분이 제거되어 각각의 구리부의 하부 표면을 노출시키도록, 상기 구리부 사이의 기능성 구리 포일 부분을 제거하는 단계를 포함하는
    패키지 생성 방법.
  5. 제 4 항에 있어서,
    적어도 상기 칩 및 상기 구리부를 몰드로 캡슐화하는 단계는, 몰드 부분이 상기 구리부의 노출된 하부 표면과 기능성 구리 포일 사이에 위치하도록, 적어도 상기 칩 및 상기 구리부를 몰드로 캡슐화하는 단계를 포함하는
    패키지 생성 방법.
  6. 제 1 항에 있어서,
    상기 제 2 구리부 상에 금속부를 형성하는 단계를 더 포함하며,
    상기 금속부는 상기 제 2 구리부보다 폭이 더 넓은
    패키지 생성 방법.
  7. 제 1 항에 있어서,
    상기 캐리어 포일 및 인터페이스 릴리스층을 제거하는 단계는,
    상기 기능성 구리 포일로부터 상기 인터페이스 릴리스층을 릴리스하도록 패키지를 가열하여 상기 캐리어 포일을 릴리스시키는 단계를 포함하는
    패키지 생성 방법.
  8. 제 1 항에 있어서,
    상기 캐리어 포일은 캐리어 구리 포일을 포함하는
    패키지 생성 방법.
  9. 제 1 항에 있어서,
    상기 인터페이스 릴리스층은 크롬을 포함하는
    패키지 생성 방법.
  10. 제 1 항에 있어서,
    제 2 구리부에 상기 칩을 연결하는 단계는, 와이어본딩 프로세스를 통해 상기 제 2 구리부에 상기 칩을 연결하는 단계를 포함하는
    패키지 생성 방법.
  11. 제 1 항에 있어서,
    제 1 구리부에 칩을 부착하는 단계는 플립 칩 부착 프로세스를 통해 상기 제 1 구리부에 상기 칩을 부착하는 단계를 포함하는
    패키지 생성 방법.
  12. 제 1 항에 있어서,
    제 1 구리부에 칩을 부착하는 단계는 에폭시 또는 글루(glue)를 이용하여 상기 제 1 구리부에 상기 칩을 부착하는 단계를 포함하는
    패키지 생성 방법.
  13. 제 1 항에 있어서,
    상기 구리부 아래의 상기 기능성 구리 포일에 솔더 볼을 부착하는 단계를 더 포함하는
    패키지 생성 방법.
  14. 제 1 항에 있어서,
    상기 기능성 구리 포일 상에 구리부를 축적하는 단계는 적어도 상기 제 2 구리부의 제 1 부분이 상기 제 2 구리부의 제 2 부분보다 폭이 넓도록 상기 구리부를 형성하는 단계를 포함하고, 상기 제 2 부분은 상기 기능성 구리 포일에 인접하여 위치하는
    패키지 생성 방법.
  15. 기능성 구리 포일과,
    상기 기능성 구리 포일에 부착되는 구리부와,
    상기 제 1 구리부에 부착되는 칩 - 상기 칩은 제 2 구리부에 연결됨 - 과,
    적어도 상기 칩 및 상기 구리부를 캡슐화시키는 몰드를 포함하며,
    상기 구리부 사이의 상기 기능성 구리 포일 부분은 각각의 구리부의 하부 표면이 노출되도록 제거되고,
    상기 몰드는 상기 기능성 구리 포일과 상기 구리부의 노출된 하부 표면 사이에서 상기 구리부를 캡슐화하는
    패키지.
  16. 제 15 항에 있어서,
    상기 제 2 구리부는 제 2 부분보다 폭이 넓은 제 1 부분을 포함하고, 상기 제 2 부분은 상기 기능성 구리 포일에 인접하여 위치하는
    패키지.
  17. 제 15 항에 있어서,
    상기 제 2 구리부 상에 금속부가 형성되고, 상기 금속부는 상기 제 2 구리부보다 폭이 넓은
    패키지.
  18. 제 15 항에 있어서,
    상기 구리부 아래에 상기 기능성 구리 포일에 부착되는 솔더 볼을 더 포함하는
    패키지.
  19. 제 15 항에 있어서,
    상기 칩은 와이어본딩 프로세스를 통해 상기 제 2 부분에 연결되는
    패키지.
  20. 제 15 항에 있어서,
    상기 칩은 플립 칩 부착 프로세스를 통해 상기 제 1 구리부에 부착되는
    패키지.
KR1020157002847A 2012-08-08 2013-08-08 캐리어 구리 포일에 의해 지지되는 얇은 구리 포일을 이용한 패키지 제조 방법 KR20150040898A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261680932P 2012-08-08 2012-08-08
US201261680943P 2012-08-08 2012-08-08
US61/680,932 2012-08-08
US61/680,943 2012-08-08
US13/962,731 2013-08-08
PCT/US2013/054192 WO2014026034A1 (en) 2012-08-08 2013-08-08 Methods of making packages using thin cu foil supported by carrier cu foil
US13/962,731 US9565770B2 (en) 2012-08-08 2013-08-08 Methods of making packages using thin Cu foil supported by carrier Cu foil

Publications (1)

Publication Number Publication Date
KR20150040898A true KR20150040898A (ko) 2015-04-15

Family

ID=50065329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157002847A KR20150040898A (ko) 2012-08-08 2013-08-08 캐리어 구리 포일에 의해 지지되는 얇은 구리 포일을 이용한 패키지 제조 방법

Country Status (4)

Country Link
US (1) US9565770B2 (ko)
KR (1) KR20150040898A (ko)
CN (1) CN104756239B (ko)
WO (1) WO2014026034A1 (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US7270867B1 (en) * 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier
US6358847B1 (en) * 1999-03-31 2002-03-19 Lam Research Corporation Method for enabling conventional wire bonding to copper-based bond pad features
US6333252B1 (en) * 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6342730B1 (en) 2000-01-28 2002-01-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
KR100414479B1 (ko) * 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
JP2004063615A (ja) * 2002-07-26 2004-02-26 Nitto Denko Corp 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置
JP2004119726A (ja) 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法

Also Published As

Publication number Publication date
CN104756239B (zh) 2018-01-26
US20140041916A1 (en) 2014-02-13
US9565770B2 (en) 2017-02-07
WO2014026034A1 (en) 2014-02-13
CN104756239A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US6635957B2 (en) Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US8551820B1 (en) Routable single layer substrate and semiconductor package including same
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
US6872661B1 (en) Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
KR100680666B1 (ko) 회로 장치 및 그 제조 방법과 판상체
KR101195786B1 (ko) 칩 사이즈 양면 접속 패키지의 제조 방법
US7977161B2 (en) Method of manufacturing a semiconductor package using a carrier
CN114005799A (zh) 半导体封装及用于制造半导体封装的方法
US8531017B2 (en) Semiconductor packages having increased input/output capacity and related methods
CN114361125A (zh) 半导体装置和制造半导体装置的方法
KR20060046532A (ko) 회로 장치의 제조 방법
JP2007019394A (ja) 半導体パッケージの製造方法及びこの製造方法により形成された半導体パッケージ
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
KR20140060390A (ko) 반도체 패키지의 랜드 및 그 제조 방법과 이를 이용한 반도체 패키지 및 그 제조 방법
US7745260B2 (en) Method of forming semiconductor package
US20140203418A1 (en) Lead frame and a method of manufacturing thereof
US9698027B2 (en) Method of fabricating integrated circuits having a recessed molding package and corresponding package
US20160056094A1 (en) Ball grid array package with more signal routing structures
CN101325191B (zh) 芯片上具有图案的四方扁平无引脚封装方法
CN112670252A (zh) 具有分离的衬底区段的封装体
US9379087B2 (en) Method of making a QFN package
CN116646259A (zh) 封装结构及封装方法
KR20150040898A (ko) 캐리어 구리 포일에 의해 지지되는 얇은 구리 포일을 이용한 패키지 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination