JP2002031603A

JP2002031603A - 半導体装置の製造方法

Info

Publication number: JP2002031603A
Application number: JP2000214992A
Authority: JP
Inventors: Toshihiro Watabe; 智弘渡部; Kozo Iso; 晃造磯
Original assignee: Hitachi Ltd; Hitachi Yonezawa Electronics Co Ltd
Current assignee: Hitachi Ltd; Renesas Semiconductor Package and Test Solutions Co Ltd
Priority date: 2000-07-14
Filing date: 2000-07-14
Publication date: 2002-01-31
Anticipated expiration: 2020-07-14
Also published as: JP4025490B2

Abstract

(57)【要約】【課題】半導体装置における外観検査の時間短縮化お
よび不良品の救済を実現する。【解決手段】ＱＦＮ７が収納されたトレイを載置する
トレイローダと、空になった前記トレイを収納する空ト
レイストッカと、ＱＦＮ７の封止部３の表面３ａを外観
検査するとともに、裏面３ｂに付着した異物を除去する
表面検査部と、封止部３の裏面３ｂを外観検査する裏面
検査部と、表面検査および裏面検査によって良品と判定
されたＱＦＮ７をトレイに収納して載置する良品アンロ
ーダと、表面検査および裏面検査によって不良品と判定
されたＱＦＮ７をトレイに収納して載置する不良品アン
ローダと、前記良品アンローダおよび前記不良品アンロ
ーダに空のトレイを供給する空トレイストッカとからな
り、ＱＦＮ７の外観検査の時間短縮化を図る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、ペリフェラル形の半導体装置の外観検査の
時間短縮化および不良品救済に適用して有効な技術に関
する。

【０００２】

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。

【０００３】小形化が図られた半導体装置の一例とし
て、ＱＦＮ（Quad Flat Non-leaded Package) とよばれ
る半導体パッケージが開発されている。

【０００４】ＱＦＮは、半導体チップがモールドによっ
て樹脂封止された樹脂封止形のものであり、モールドに
よって形成された封止部の裏面（実装側の面）の周縁部
に外部端子となる複数のリードが配置されており、した
がって、表面実装形の半導体装置であるとともに、ペリ
フェラル形の半導体装置と呼ばれている。

【０００５】なお、小形のペリフェラル形の半導体装置
については、例えば、特開平１０−１８９８３０号公報
にその構造と製造方法とが記載されている。

【０００６】

【発明が解決しようとする課題】ところが、前記した技
術のペリフェラル形の半導体装置において、封止部の表
裏面の外観検査は、作業者が目視によって行っており、
したがって、検査に手間がかかることが問題となる。

【０００７】また、ペリフェラル形の半導体装置の外観
検査におけるリード長さやリード幅の測定についても、
作業者が実際の良品サンプルや不良品限界サンプルなど
を用いて目視比較によって測定を行っている。

【０００８】したがって、作業者によって測定にばらつ
きが発生し、測定精度が低下することが問題となる。

【０００９】また、ペリフェラル形以外の半導体装置の
外観検査装置には、良品・不良品を選別する機能を備え
ているものはあるが、不良品を救済する機能を備えてい
るものはない。

【００１０】本発明の目的は、外観検査の時間短縮化お
よび不良品の救済を実現する半導体装置の製造方法を提
供することにある。

【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１３】本発明の半導体装置の製造方法は、外観検
査装置を用いたものであり、前記外観検査装置によって
前記半導体装置を外観検査する工程と、前記外観検査装
置によって前記半導体装置の封止部の複数の外部端子が
配置された実装側の面に付着した異物を除去する工程と
を有し、同一の前記外観検査装置によって前記半導体装
置の外観検査と、前記半導体装置の前記封止部の前記実
装側の面の異物除去とを行うものである。

【００１４】また、本発明の半導体装置の製造方法は、
外観検査装置を用いたものであり、前記外観検査装置に
よって前記半導体装置の封止部の複数の外部端子が配置
された実装側の面と反対側の面を外観検査しながら、前
記外観検査装置によって前記半導体装置の前記封止部の
前記実装側の面に付着した異物を除去する工程を有し、
同一の前記外観検査装置によって前記半導体装置の外観
検査と、前記半導体装置の前記封止部の前記実装側の面
の異物除去とを行うものである。

【００１５】本発明によれば、同一の外観検査装置によ
って半導体装置の良品・不良品の選別とともに不良品の
救済を行うことができ、その結果、外観検査工程の中
で、良品・不良品の選別と不良品の救済とを効率良く行
うことができる。

【００１６】さらに、本発明の半導体装置の製造方法
は、外観検査装置を用いたものであり、前記外観検査装
置によって前記半導体装置の封止部の複数の外部端子が
配置された実装側の面と反対側の面を外観検査しなが
ら、前記外観検査装置によって前記半導体装置の前記封
止部の前記実装側の面に付着した異物を除去する工程
と、前記異物を除去した後、前記外観検査装置によって
前記半導体装置の前記封止部の前記実装側の面を外観検
査する工程とを有し、同一の前記外観検査装置によって
前記半導体装置の外観検査と前記半導体装置の前記封止
部の前記実装側の面の異物除去とを行って、前記半導体
装置の良品・不良品の選別および前記不良品の救済を行
うものである。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。

【００１８】また、以下の実施の形態において、要素の
数など（個数、数値、量、範囲などを含む）に言及する
場合、特に明示した場合および原理的に明らかに特定の
数に限定される場合などを除き、その特定の数に限定さ
れるものではなく、特定の数以上でも以下でも良いもの
とする。

【００１９】図１は本発明の実施の形態の半導体装置の
製造方法で用いられる外観検査装置の構造の一例を示す
構成ブロック図、図２は図１に示す外観検査装置によっ
て外観検査される半導体装置の一例であるＱＦＮの構造
を示す図であり、（ａ）は平面図、（ｂ）は側面図、
（ｃ）は底面図である。図３は図２に示す半導体装置の
断面の構造を示す拡大断面図、図４は図２に示すＱＦＮ
の外観検査を行う際の図１に示す外観検査装置の動作手
順の一例を示す動作フロー図、図５は図１に示す外観検
査装置によるＱＦＮの表面検査時の裏面異物除去方法の
一例を示す概念図、図６は図１に示す外観検査装置によ
るＱＦＮの裏面検査時の検査状態の一例を示す概念図、
図７は図１に示す外観検査装置によってＱＦＮの裏面検
査を行う際のリードの測定箇所の一例を示す図であり、
（ａ）は拡大部分底面図、（ｂ）は（ａ）のＡ部を拡大
して示す拡大部分底面図、図８は図１に示す外観検査装
置によってＱＦＮの裏面検査を行う際の検査箇所の一例
を示す図であり、（ａ）は拡大部分底面図、（ｂ）は拡
大部分側面図、（ｃ）は拡大部分底面図、図９は図１に
示す外観検査装置によってＱＦＮの裏面検査を行う際の
検査箇所の一例を示す図であり、（ａ）は拡大部分底面
図、（ｂ）は（ａ）のＢ部を拡大して示す拡大部分底面
図、図１０は図１に示す外観検査装置によってＱＦＮの
裏面検査を行う際の検査箇所の一例を示す拡大部分底面
図である。

【００２０】図１に示す本実施の形態の半導体装置の製
造方法で用いられる外観検査装置は、図２に示す小形の
ペリフェラル形の半導体装置の一例であるＱＦＮ７の外
観を検査するとともに、その封止部３の裏面（実装側の
面）３ｂの異物除去を行うものである。

【００２１】図１に示す外観検査装置１５の構成につい
て説明すると、ＱＦＮ７が収納された複数のトレイを載
置するトレイローダ８と、前記トレイに収納されたＱＦ
Ｎ７を表面検査部１０に供給するとともに、空になった
前記トレイを収納する空トレイストッカ９と、ＱＦＮ７
の封止部３の表面（裏面３ｂと反対側の面）３ａを外観
検査するとともに、裏面３ｂに付着した図９に示す異物
１６（例えば、レジン屑やめっき屑）を除去する表面検
査部１０と、封止部３の裏面３ｂを外観検査する裏面検
査部１１と、表面検査および裏面検査によって良品と判
定（選別）されたＱＦＮ７をトレイに収納して載置する
良品アンローダ１２と、表面検査および裏面検査によっ
て不良品と判定（選別）されたＱＦＮ７をトレイに収納
して載置する不良品アンローダ１３と、良品アンローダ
１２および不良品アンローダ１３に空のトレイを供給す
る空トレイストッカ１４とからなる。

【００２２】本実施の形態の外観検査装置１５では、図
１に示す表面検査部１０で、図２に示すＱＦＮ７の封止
部３の表面３ａの検査と、封止部３の裏面３ｂの異物除
去とを行う。その際、表面検査部１０で表面検査と裏面
３ｂの異物除去とを同時に行ってもよいし、両者をタイ
ミングをずらして行っても良い。

【００２３】つまり、表面検査部１０において、封止部
３の表面検査を行いながら裏面３ｂの異物除去を行って
もよいし、あるいは、いずれか一方を先に行って、他方
をその後に行ってもよいが、外観検査の時間短縮化を図
るためには、表面検査を行いながら、同時に裏面３ｂの
異物除去を行うことが好ましい。

【００２４】なお、表面検査部１０におけるＱＦＮ７の
表面３ａの外観検査は、封止部３の表面３ａに付された
製品情報に関する図２（ａ）に示すマーク１７の認識と
確認である。

【００２５】すなわち、表面検査では、図５に示すよう
に、専用治具１９のポケット１９ａなどに収納されたＱ
ＦＮ７の封止部３の表面３ａをカメラ１８によって撮像
し、これにより、取り込んだ像を画像処理して表面３ａ
に付されたマーク１７を認識して、この認識したマーク
１７が、予め登録されたものと一致しているか否かを判
定（確認）する。

【００２６】さらに、表面検査部１０においては、これ
と同時に、ＱＦＮ７の封止部３の裏面３ｂを異物除去手
段である集塵機２０によって吸引して裏面３ｂに付着し
た図９に示す異物１６を除去する。

【００２７】一方、裏面検査では、図６に示すように、
ＱＦＮ７の封止部３の表面３ａをコレット２１などによ
って吸着保持し、この状態で封止部３の裏面３ｂをカメ
ラ２３によってミラー２２に反射させて撮像し、取り込
んだ像を画像処理する。

【００２８】さらに、前記画像処理に基づいて、封止部
３の裏面３ｂにおけるリード長さおよびリード幅の測定
とそれらの合否判定、さらに、リード欠損、リード表面
異物およびリード間異物の有無の判定などを行ってＱＦ
Ｎ７の良品・不良品を判定する。

【００２９】なお、リード長さおよびリード幅の測定と
その合否判定については、図７（ａ）に示すように、有
効リード長さ（ＬＡ）と有効リード幅（ＬＢ）とを画像
処理によって検出し、これらが許容範囲内であれば、合
格判定となる。例えば、図７（ａ),（ｂ）に示すよう
に、リード（外部端子）１の被実装面１ｂの一部にレジ
ンフラッシュバリ２４が形成されている場合に、ＬＡが
ＬＡ±0.１の範囲を超えると不合格となる。

【００３０】また、リード欠損については、図８（ａ),
（ｂ),（ｃ）に示すように、封止部３の裏面３ｂや側面
３ｃにおいて、リード１あるいはタブ吊りリード１ｃが
欠損している場合に不合格となる。

【００３１】さらに、リード表面異物の有無について
は、図９（ａ),（ｂ）に示すように、有効リード面積
（ＬＡ×ＬＢ）に対する異物１６の面積を算出し、例え
ば、前記有効リードの面積の５％以上の異物１６が存在
する場合に不合格となる。

【００３２】また、リード間異物の有無については、図
１０に示すように、異物１６の長さをｍとし、リード間
長さをＭとすると、例えば、ｍ≧Ｍ／２の場合に不合格
となる。

【００３３】次に、本実施の形態の半導体装置の製造方
法において図１に示す外観検査装置１５によって外観検
査される図２および図３に示すＱＦＮ７の構造について
説明する。

【００３４】図２、図３に示すＱＦＮ７（半導体装置）
は、樹脂モールドによって形成された封止部３の裏面３
ｂの周縁部に、実装基板などの基板端子と接続する複数
のリード１の被実装面１ｂが露出して配置されたペリフ
ェラル形で、小形、かつ樹脂封止形の面実装タイプのも
のである。

【００３５】ＱＦＮ７の詳細構成は、図３に示す主面２
ｂに半導体集積回路が形成された半導体チップ２を支持
するタブ１ａと、タブ１ａの周囲に配置され、かつタブ
１ａの周囲から外部に向かって延在する複数のリード１
と、半導体チップ２の表面電極２ａとこれに対応するリ
ード１とを接続するボンディング用のワイヤ４と、半導
体チップ２、ワイヤ４およびリード１の一部を樹脂封止
して形成された封止部３と、タブ１ａを支持するととも
に、封止部３の裏面３ｂの４つの角部に露出して配置さ
れたタブ吊りリード１ｃとからなる。

【００３６】なお、ＱＦＮ７は、図３に示すように、各
リード１の配置箇所よりタブ１ａの配置箇所を高くする
構造（これをタブ上げともいう）のものであり、したが
って、タブ１ａの裏面１ｄ側にも封止部３が形成された
タブ埋め込み構造のものである。

【００３７】さらに、ＱＦＮ７における各リード１は、
インナリードの機能とアウタリードの機能との両者を兼
ね備えている。すなわち、リード１のうち封止部３内に
埋め込まれた領域は、ワイヤ４と接続するインナリード
領域であり、一方、封止部３の裏面３ｂにおいてこの封
止部３から露出した被実装面１ｂを備える領域は、アウ
タリード領域である。

【００３８】また、ＱＦＮ７では、半導体チップ２は、
タブ１ａのチップ支持面１ｅ上にペ付け材５を介して固
定されている。

【００３９】ここで、タブ１ａ、タブ吊りリード１ｃお
よび各リード１は、例えば、Ｃｕ、ＦｅまたはＦｅ−Ｎ
ｉなどの薄板材によって形成され、その厚さは、例え
ば、０.1〜０.2ｍｍ程度である。

【００４０】また、各リード１の被実装面１ｂには、半
田めっきなどによるめっき層６が形成されている。

【００４１】さらに、ＱＦＮ７で用いられるボンディン
グ用のワイヤ４は、例えば、金線である。

【００４２】また、封止部３は、モールド方法による樹
脂封止によって形成され、その際用いられる封止用樹脂
（モールドレジン）は、例えば、熱硬化性のエポキシ樹
脂などである。

【００４３】次に、本実施の形態のＱＦＮ７の製造方法
を、その外観検査方法を含めて説明する。

【００４４】まず、主面２ｂに半導体集積回路が形成さ
れた半導体チップ２を準備し、その後、リードフレーム
のタブ１ａと半導体チップ２の裏面２ｃとを接合する。

【００４５】すなわち、図３に示すように、タブ１ａに
ペ付け材５を塗布し、主面２ｂを上方に向けて半導体チ
ップ２を固定するチップマウント（ダイボンディングま
たはペレットボンディングともいう）を行う。

【００４６】その後、半導体チップ２の表面電極２ａと
これに対応する各リード１とを金線であるボンディング
用のワイヤ４を用いてワイヤボンディングし、これによ
り、半導体チップ２の表面電極２ａと各リード１とをワ
イヤ４によって接続する。

【００４７】その後、モールドによる半導体チップ２の
樹脂封止を行う。

【００４８】ここでは、半導体チップ２およびその周辺
部をモールドによって樹脂封止する。その際、各リード
１の被実装面１ｂが、封止部３の裏面３ｂの周縁部に露
出するように樹脂モールドを行って封止部３を形成す
る。

【００４９】その後、封止部３の裏面３ｂに露出した各
リード１の被実装面１ｂに半田などのめっき層６を形成
する。

【００５０】続いて、各リード１およびタブ吊りリード
１ｃをリードフレームの枠部から切断によって切り離
す。

【００５１】すなわち、リードフレームの枠部から封止
部３が形成された各リード１およびタブ吊りリード１ｃ
を切断（ピンチカット）分離して図２（ａ),（ｂ),
（ｃ）に示す形状とする。

【００５２】その後、図１に示す外観検査装置１５を用
いたＱＦＮ７の外観検査を行う。

【００５３】外観検査工程では、まず、図４のステップ
Ｓ１に示すＱＦＮ供給を行う。

【００５４】すなわち、トレイローダ８からＱＦＮ７を
供給し、その後、空トレイを空トレイストッカ９に収納
する（ステップＳ２）とともに、ＱＦＮ７を専用治具１
９に移載して表面検査部１０で、ＱＦＮ７の封止部３の
表面検査すなわちマーク１７の読み取りと確認、および
裏面３ｂの異物除去を行う（ステップＳ３）。

【００５５】表面検査部１０では、図５に示すように、
専用治具１９のポケット１９ａなどに収納されたＱＦＮ
７の封止部３の表面３ａをカメラ１８によって撮像し、
これにより、取り込んだ像を画像処理して表面３ａに付
された図２（ａ）に示すマーク１７を認識し、この認識
したマーク１７が、予め登録されたものと一致している
か否かを判定する。

【００５６】本実施の形態では、外観検査装置１５によ
ってＱＦＮ７の表面３ａを外観検査しながら、同時に外
観検査装置１５によってＱＦＮ７の裏面３ｂに付着した
異物１６を除去する。

【００５７】ここでは、表面検査部１０において、図５
に示すように、ＱＦＮ７の封止部３の裏面３ｂを集塵機
２０によって吸引して裏面３ｂに付着した図９に示す異
物１６を除去する。

【００５８】その後、ＱＦＮ７を裏面検査部１１に移載
し、封止部３の裏面検査を行う（ステップＳ４）。

【００５９】ここでは、封止部３の裏面３ｂと側面３ｃ
とリード１とタブ吊りリード１ｃとを外観検査する。

【００６０】その際、裏面検査では、図６に示すよう
に、ＱＦＮ７の封止部３の表面３ａをコレット２１など
によって吸着保持し、この状態で封止部３の裏面３ｂま
たは側面３ｃをカメラ２３によって撮像し、取り込んだ
像を画像処理する。

【００６１】さらに、前記画像処理に基づいて、封止部
３の裏面３ｂにおけるリード長さおよびリード幅の測定
とその判定、さらに、リード欠損、リード表面異物およ
びリード間異物の有無の判定などを行ってＱＦＮ７の良
品・不良品を判定する。

【００６２】まず、リード長さおよびリード幅の測定と
その合否判定では、図７（ａ）に示すように、有効リー
ド長さ（ＬＡ）と有効リード幅（ＬＢ）とを画像処理に
よって検出し、これらが許容範囲内であれば、合格判定
とする。例えば、図７（ａ),（ｂ）に示すように、リー
ド（外部端子）１の被実装面１ｂの一部にレジンフラッ
シュバリ２４が形成されている場合に、ＬＡがＬＡ±0.
１の範囲を超えると不合格となり、範囲内の場合を合格
とする。

【００６３】また、リード欠損については、図８（ａ),
（ｂ),（ｃ）に示すように、封止部３の裏面３ｂや側面
３ｃにおいて、リード１あるいはタブ吊りリード１ｃが
欠損している場合を不合格とし、欠損していない場合を
合格とする。

【００６４】さらに、リード表面異物の有無について
は、図９（ａ),（ｂ）に示すように、有効リード面積
（ＬＡ×ＬＢ）に対する異物１６の面積を算出し、例え
ば、前記有効リードの面積の５％以上の異物１６が存在
する場合を不合格とし、それ以外を合格とする。

【００６５】また、リード間異物の有無については、図
１０に示すように、異物１６の長さをｍとし、かつリー
ド間長さをＭとすると、例えば、ｍ≧Ｍ／２となる場合
を不合格とし、それ以外を合格とする。

【００６６】これによって、ＱＦＮ７の外観検査を終了
する。

【００６７】その後、空トレイストッカ１４から良品ア
ンローダ１２および不良品アンローダ１３に対してそれ
ぞれに空のトレイを供給する空トレイ供給を行う（ステ
ップＳ５）。

【００６８】続いて、外観検査によって良品と判定され
たＱＦＮ７を良品アンローダ１２において空トレイに収
納し、一方、不良品と判定されたＱＦＮ７を不良品アン
ローダ１３において空トレイに収納するＱＦＮ収納を行
う（ステップＳ６）。

【００６９】なお、不良品アンローダ１３に収納された
ＱＦＮ７については、再度外観検査を行って、所望の処
理を施す。

【００７０】本実施の形態の半導体装置（ＱＦＮ７）の
製造方法によれば、以下のような作用効果が得られる。

【００７１】すなわち、同一の外観検査装置１５によっ
てＱＦＮ７の外観検査と、ＱＦＮ７の封止部３の裏面３
ｂの異物除去とを行うことにより、同一の外観検査装置
１５によってＱＦＮ７の良品・不良品の選別とともに不
良品の救済を行うことができる。

【００７２】その結果、ＱＦＮ７の外観検査工程の中
で、良品・不良品の選別と不良品の救済とを効率良く行
うことができる。

【００７３】すなわち、本実施の形態のＱＦＮ７の製造
方法によれば、同一の外観検査装置１５を用いた外観検
査の流れの中で、前記外観検査とともに異物付着による
不良品を効率良く良品に変えることを実現できる。

【００７４】さらに、同一の外観検査装置１５によって
ＱＦＮ７の良品・不良品の選別とともに異物付着による
不良品の救済を行うことにより、外観検査と異物除去と
を自動で行えるため、ＱＦＮ７の外観検査工程の時間短
縮化を図ることができる。

【００７５】また、外観検査装置１５によってＱＦＮ７
の封止部３の表面３ａを外観検査しながら、封止部３の
裏面３ｂに付着した異物１６を除去することにより、Ｑ
ＦＮ７の表面検査と同時にレジン屑やめっき屑などの封
止部３の裏面３ｂに付着した異物１６を除去することが
できる。

【００７６】したがって、ＱＦＮ７の外観検査工程にお
ける外観検査と異物除去とを効率良く行うことが可能に
なるとともに、外観検査工程において同じ場所（本実施
の形態では外観検査装置１５の表面検査部１０のこと）
でＱＦＮ７の外観検査と異物除去とを行うことができ、
その結果、無駄なスペースを使用することなくスペース
の有効活用を図ることができる。

【００７７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。

【００７８】例えば、前記実施の形態では、ＱＦＮ７の
封止部３の裏面３ｂの異物除去方法として異物１６を吸
引して封止部３から取り除く集塵機２０を用いる場合を
説明したが、前記異物除去方法としては、図１１や図１
２に示す変形例の異物除去方法を用いてもよい。

【００７９】ここで、図１１に示す変形例の異物除去方
法は、ガイド部材２５によって支持されたＱＦＮ７の封
止部３の裏面３ｂを粘着性を有したテープ部材２６と接
触させて、これにより、封止部３の裏面３ｂに付着され
た異物１６を除去するものである。その際、テープ部材
２６は、供給リール２７から巻き取りリール２８に巻き
取り可能な状態としておき、供給リール２７と巻き取り
リール２８との間の箇所で封止部３の表面検査および裏
面３ｂの異物除去を行う。

【００８０】また、図１２に示す変形例の異物除去方法
は、ガイド部材２５によって支持されたＱＦＮ７の封止
部３の裏面３ｂを、粘着性を有した粘土材２９と接触さ
せることにより、転写方式によって封止部３の裏面３ｂ
に付着した異物１６を除去するものである。

【００８１】これによっても、同じ場所で封止部３の表
面検査および裏面３ｂの異物除去を行うことができる。

【００８２】その結果、図１１および図１２に示す変形
例の異物除去方法を用いた場合であっても、前記実施の
形態と同様の作用効果を得ることができる。

【００８３】また、前記実施の形態では、表面検査部１
０において封止部３の表面検査と裏面３ｂの異物除去と
を行い、その後、裏面検査部１１において封止部３の裏
面検査を行う場合について説明したが、表面検査と裏面
検査の順序を入れ換えてもよい。

【００８４】すなわち、外観検査装置１５において、表
面検査部１０と裏面検査部１１の配置を交換し、ＱＦＮ
７の搬送方向の上流側に裏面検査部１１を配置して、そ
の下流側に表面検査部１０を配置してもよい。

【００８５】さらに、前記実施の形態では、外観検査装
置１５において、ＱＦＮ７の封止部３の裏面３ｂの異物
除去を表面検査部１０で行う場合を説明したが、封止部
３の裏面３ｂの異物除去については、外観検査装置１５
内であれば必ずしも表面検査部１０で行わなくても良
く、例えば、裏面検査部１１などにおいて裏面検査前も
しくは裏面検査後に行っても良いし、あるいは表面検査
部１０や裏面検査部１１以外の場所で行っても良い。

【００８６】また、前記実施の形態では、ＱＦＮ７がタ
ブ埋め込み構造の場合を説明したが、ＱＦＮ７は、タブ
露出構造であってもよい。

【００８７】さらに、前記実施の形態では、半導体装置
がペリフェラル形のＱＦＮ７の場合について説明した
が、前記半導体装置は、封止部の実装側の面に複数の外
部端子が配置される構造（外部端子がエリアアレイ配置
の構造）のものであれば、ペリフェラル形のＱＦＮ７に
限定されずに、例えば、ＢＧＡ（Ball Grid Array)やＣ
ＳＰ（Chip Size Package)あるいはＬＧＡ（Land Grid
Array)などの半導体装置であってもよい。

【００８８】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００８９】（１）．同一の外観検査装置によって半導
体装置の外観検査と、半導体装置の封止部の実装側の面
の異物除去とを行うことにより、外観検査工程の中で、
良品・不良品の選別と不良品の救済とを効率良く行うこ
とができる。すなわち、同一の外観検査装置を用いた外
観検査の流れの中で、外観検査とともに異物付着による
不良品を効率良く良品に変えることを実現できる。

【００９０】（２）．同一の外観検査装置によって半導
体装置の良品・不良品の選別とともに異物付着による不
良品の救済を行うことにより、外観検査と異物除去とを
自動で行えるため、外観検査工程の時間短縮化を図るこ
とができる。

【００９１】（３）．外観検査装置によって半導体装置
の封止部の表面を外観検査しながら、封止部の裏面に付
着した異物を除去することにより、外観検査工程におけ
る外観検査と異物除去とを効率良く行うことが可能にな
るとともに、外観検査工程において同じ場所で半導体装
置の外観検査と異物除去とを行える。その結果、無駄な
スペースを使用することなくスペースを有効活用でき
る。

【図面の簡単な説明】

【図１】本発明の実施の形態の半導体装置の製造方法で
用いられる外観検査装置の構造の一例を示す構成ブロッ
ク図である。

【図２】（ａ),（ｂ),（ｃ) は図１に示す外観検査装置
によって外観検査される半導体装置の一例であるＱＦＮ
の構造を示す図であり、（ａ）は平面図、（ｂ）は側面
図、（ｃ）は底面図である。

【図３】図２に示す半導体装置の断面の構造を示す拡大
断面図である。

【図４】図２に示すＱＦＮの外観検査を行う際の図１に
示す外観検査装置の動作手順の一例を示す動作フロー図
である。

【図５】図１に示す外観検査装置によるＱＦＮの表面検
査時の裏面異物除去方法の一例を示す概念図である。

【図６】図１に示す外観検査装置によるＱＦＮの裏面検
査時の検査状態の一例を示す概念図である。

【図７】（ａ),（ｂ) は図１に示す外観検査装置によっ
てＱＦＮの裏面検査を行う際のリードの測定箇所の一例
を示す図であり、（ａ）は拡大部分底面図、（ｂ）は
（ａ）のＡ部を拡大して示す拡大部分底面図である。

【図８】（ａ),（ｂ),（ｃ) は図１に示す外観検査装置
によってＱＦＮの裏面検査を行う際の検査箇所の一例を
示す図であり、（ａ）は拡大部分底面図、（ｂ）は拡大
部分側面図、（ｃ）は拡大部分底面図である。

【図９】（ａ),（ｂ) は図１に示す外観検査装置によっ
てＱＦＮの裏面検査を行う際の検査箇所の一例を示す図
であり、（ａ）は拡大部分底面図、（ｂ）は（ａ）のＢ
部を拡大して示す拡大部分底面図である。

【図１０】図１に示す外観検査装置によってＱＦＮの裏
面検査を行う際の検査箇所の一例を示す拡大部分底面図
である。

【図１１】図５に示すＱＦＮの裏面異物除去方法に対す
る変形例の裏面異物除去方法を示す概念図である。

【図１２】図５に示すＱＦＮの裏面異物除去方法に対す
る変形例の裏面異物除去方法を示す概念図である。

【符号の説明】

１リード（外部端子）１ａタブ１ｂ被実装面１ｃタブ吊りリード１ｄ裏面１ｅチップ支持面２半導体チップ２ａ表面電極２ｂ主面２ｃ裏面３封止部３ａ表面（反対側の面）３ｂ裏面（実装側の面）３ｃ側面４ワイヤ５ペ付け材６めっき層７ＱＦＮ（半導体装置）８トレイローダ９空トレイストッカ１０表面検査部１１裏面検査部１２良品アンローダ１３不良品アンローダ１４空トレイストッカ１５外観検査装置１６異物１７マーク１８カメラ１９専用治具１９ａポケット２０集塵機（異物除去手段）２１コレット２２ミラー２３カメラ２４レジンフラッシュバリ２５ガイド部材２６テープ部材２７供給リール２８巻き取りリール２９粘土材

───────────────────────────────────────────────────── フロントページの続き (72)発明者磯晃造山形県米沢市大字花沢字八木橋東３の3274 日立米沢電子株式会社内Ｆターム(参考） 2G051 AA61 AA62 AB01 AB14 CA04 DA06 DA13 DA17 EA12 EA14 5F061 AA01 BA01 CA21 GA03

Claims

【特許請求の範囲】

【請求項１】外観検査装置を用いた半導体装置の製造
方法であって、前記外観検査装置によって前記半導体装置を外観検査す
る工程と、前記外観検査装置によって前記半導体装置の封止部の複
数の外部端子が配置された実装側の面に付着した異物を
除去する工程とを有し、同一の前記外観検査装置によって前記半導体装置の外観
検査と、前記半導体装置の前記封止部の前記実装側の面
の異物除去とを行うことを特徴とする半導体装置の製造
方法。
【請求項２】外観検査装置を用いた半導体装置の製造
方法であって、前記外観検査装置によって前記半導体装
置の封止部の複数の外部端子が配置された実装側の面と
反対側の面を外観検査しながら、前記外観検査装置によ
って前記半導体装置の前記封止部の前記実装側の面に付
着した異物を除去する工程を有し、同一の前記外観検査
装置によって前記半導体装置の外観検査と、前記半導体
装置の前記封止部の前記実装側の面の異物除去とを行う
ことを特徴とする半導体装置の製造方法。
【請求項３】外観検査装置を用いた半導体装置の製造
方法であって、前記外観検査装置によって前記半導体装置の封止部の複
数の外部端子が配置された実装側の面と反対側の面を外
観検査しながら、前記外観検査装置によって前記半導体
装置の前記封止部の前記実装側の面に付着した異物を除
去する工程と、前記異物を除去した後、前記外観検査装置によって前記
半導体装置の前記封止部の前記実装側の面を外観検査す
る工程とを有し、同一の前記外観検査装置によって前記半導体装置の外観
検査と前記半導体装置の前記封止部の前記実装側の面の
異物除去とを行って、前記半導体装置の良品・不良品の
選別および前記不良品の救済を行うことを特徴とする半
導体装置の製造方法。
【請求項４】外観検査装置を用いた半導体装置の製造
方法であって、前記外観検査装置によって前記半導体装置の封止部の複
数の外部端子が配置された実装側の面と反対側の面を外
観検査しながら、前記外観検査装置に設けられた異物除
去手段によって前記半導体装置の前記封止部の前記実装
側の面に付着した異物を吸引して前記異物を除去する工
程と、前記異物を除去した後、前記外観検査装置によって前記
半導体装置の前記封止部の前記実装側の面を外観検査す
る工程とを有し、同一の前記外観検査装置によって前記半導体装置の外観
検査と、前記半導体装置の前記封止部の前記実装側の面
の異物除去とを行うことを特徴とする半導体装置の製造
方法。
【請求項５】外観検査装置を用いた半導体装置の製造
方法であって、前記半導体装置の封止部の実装側の面に複数の外部端子
であるリードが配置された前記半導体装置の前記封止部
の前記実装側の面と反対側の面を前記外観検査装置によ
って外観検査しながら、前記外観検査装置によって前記
半導体装置の前記封止部の前記実装側の面に付着した異
物を除去する工程と、前記異物を除去した後、前記外観検査装置によって前記
半導体装置の前記封止部の前記実装側の面と側面と前記
リードとを外観検査する工程とを有し、同一の前記外観検査装置によって前記半導体装置の外観
検査と、前記半導体装置の前記封止部の前記実装側の面
の異物除去とを行うことを特徴とする半導体装置の製造
方法。