JP2002010305A - 回線インタフェースカードテスター - Google Patents
回線インタフェースカードテスターInfo
- Publication number
- JP2002010305A JP2002010305A JP2000188255A JP2000188255A JP2002010305A JP 2002010305 A JP2002010305 A JP 2002010305A JP 2000188255 A JP2000188255 A JP 2000188255A JP 2000188255 A JP2000188255 A JP 2000188255A JP 2002010305 A JP2002010305 A JP 2002010305A
- Authority
- JP
- Japan
- Prior art keywords
- test
- control unit
- interface card
- line
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】
【課題】 制御装置側インタフェースが異なる多種の回
線インタフェースカードの試験を、共通の回線インタフ
ェースカード試験装置により実行する手段を提供する。 【解決手段】 回線インタフェースカードテスターは、
試験実行制御と試験信号や試験データの発生と照合を行
う制御ユニット１と、被試験回線インタフェースカード
の制御側インタフェースと論理的に整合を取る信号変換
部を内蔵するテストベッド２と、試験対象の回線インタ
フェースカードと電気的および機械的に整合を取るイン
タフェース変換アダプタ３と、試験条件の設定あるいは
試験の実行を指示するディスプレイ／キーボード５と、
回線側の試験制御を行う測定器６で構成される。試験対
象の回線インタフェースカード４は、テストベッド２を
ベースにしインタフェース変換アダプタ３に接続され
る。
線インタフェースカードの試験を、共通の回線インタフ
ェースカード試験装置により実行する手段を提供する。 【解決手段】 回線インタフェースカードテスターは、
試験実行制御と試験信号や試験データの発生と照合を行
う制御ユニット１と、被試験回線インタフェースカード
の制御側インタフェースと論理的に整合を取る信号変換
部を内蔵するテストベッド２と、試験対象の回線インタ
フェースカードと電気的および機械的に整合を取るイン
タフェース変換アダプタ３と、試験条件の設定あるいは
試験の実行を指示するディスプレイ／キーボード５と、
回線側の試験制御を行う測定器６で構成される。試験対
象の回線インタフェースカード４は、テストベッド２を
ベースにしインタフェース変換アダプタ３に接続され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、交換機に搭載され
るＳＤＨ（Synchronous Digital Hierarchy）／ＳＯＮ
ＥＴ（Synchronous Optical Network）などの回線イン
タフェースカードの試験方法に関する。
るＳＤＨ（Synchronous Digital Hierarchy）／ＳＯＮ
ＥＴ（Synchronous Optical Network）などの回線イン
タフェースカードの試験方法に関する。
【０００２】
【従来の技術】従来、交換機に搭載されるＳＤＨ／ＳＯ
ＮＥＴなどの回線インタフェースカードの試験は、例え
ば特開平１１−６８６９１号公報に記載されているよう
に、実際に装置に搭載して上位装置から試験制御を行う
ことにより実施されている。
ＮＥＴなどの回線インタフェースカードの試験は、例え
ば特開平１１−６８６９１号公報に記載されているよう
に、実際に装置に搭載して上位装置から試験制御を行う
ことにより実施されている。
【０００３】また一般に、搭載される装置対応に制御側
インタフェースが異なるため、増設等の単品受注時の試
験実施時には試験設備の回線インタフェースカード対応
搭載装置や上位装置を個別に用いて試験が行われる。
インタフェースが異なるため、増設等の単品受注時の試
験実施時には試験設備の回線インタフェースカード対応
搭載装置や上位装置を個別に用いて試験が行われる。
【０００４】
【発明が解決しようとする課題】このように、従来の回
線インタフェースカードの試験は、多種の回線インタフ
ェースカード試験ラインが個別であるため、試験のため
の広いフロアスペースが必要となり、また、搭載装置対
応に異なる手順で試験を実施しなければならないという
問題がある。
線インタフェースカードの試験は、多種の回線インタフ
ェースカード試験ラインが個別であるため、試験のため
の広いフロアスペースが必要となり、また、搭載装置対
応に異なる手順で試験を実施しなければならないという
問題がある。
【０００５】さらに、試験制御側に搭載装置を使用する
ため、制御側インタフェースに、任意に擬似障害発生を
生じさせることが出来ないという問題がある。
ため、制御側インタフェースに、任意に擬似障害発生を
生じさせることが出来ないという問題がある。
【０００６】本発明の目的は、上記問題点に鑑み、制御
装置側インタフェースが異なる多種の回線インタフェー
スカードの試験を、共通の回線インタフェースカード試
験装置により実行することが可能な手段を提供すること
にある。
装置側インタフェースが異なる多種の回線インタフェー
スカードの試験を、共通の回線インタフェースカード試
験装置により実行することが可能な手段を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明の回線インタフェ
ースカードテスターは、各回線インタフェースカード毎
に、制御装置側インタフェースと当該回線インタフェー
スカードとの間で電気的および機械的に整合をとるイン
タフェース変換アダプタを設け、制御装置側インタフェ
ースが異なる回線インタフェースカードの試験を、前記
インタフェース変換アダプタのみを交換することで実現
可能にしたことを特徴とする。
ースカードテスターは、各回線インタフェースカード毎
に、制御装置側インタフェースと当該回線インタフェー
スカードとの間で電気的および機械的に整合をとるイン
タフェース変換アダプタを設け、制御装置側インタフェ
ースが異なる回線インタフェースカードの試験を、前記
インタフェース変換アダプタのみを交換することで実現
可能にしたことを特徴とする。
【０００８】
【発明の実施の形態】図１は、本発明の実施形態を示す
回線インタフェースカードテスターの概略構成図であ
る。
回線インタフェースカードテスターの概略構成図であ
る。
【０００９】本発明の回線インタフェースカードテスタ
ーは、試験実行制御と試験信号や試験データの発生と照
合を行う制御ユニット（１）と、被試験回線インタフェ
ースカードの制御側インタフェースと論理的に整合を取
る信号変換部を内蔵するテストベッド（２）と、試験対
象の回線インタフェースカードと電気的および機械的に
整合を取るインタフェース変換アダプタ（３）と、試験
条件の設定あるいは試験の実行を指示するとともに試験
結果等を表示するディスプレイ／キーボード（５）と、
制御ユニットからの指示を受けて回線側の試験制御を行
う測定器（６）で構成されている。
ーは、試験実行制御と試験信号や試験データの発生と照
合を行う制御ユニット（１）と、被試験回線インタフェ
ースカードの制御側インタフェースと論理的に整合を取
る信号変換部を内蔵するテストベッド（２）と、試験対
象の回線インタフェースカードと電気的および機械的に
整合を取るインタフェース変換アダプタ（３）と、試験
条件の設定あるいは試験の実行を指示するとともに試験
結果等を表示するディスプレイ／キーボード（５）と、
制御ユニットからの指示を受けて回線側の試験制御を行
う測定器（６）で構成されている。
【００１０】試験対象の回線インタフェースカード
（４）は、テストベッド（２）をベースにしインタフェ
ース変換アダプタ（３）に接続される。このインタフェ
ース変換アダプタ（３）は交換可能に構成されており、
異なる試験対象の回線インタフェースカードを接続する
ときには、その回線インタフェースカード用のインタフ
ェース変換アダプタに交換される。
（４）は、テストベッド（２）をベースにしインタフェ
ース変換アダプタ（３）に接続される。このインタフェ
ース変換アダプタ（３）は交換可能に構成されており、
異なる試験対象の回線インタフェースカードを接続する
ときには、その回線インタフェースカード用のインタフ
ェース変換アダプタに交換される。
【００１１】図２は、本発明の実施の形態を示すブロッ
ク図である。以下、本発明の実施例の動作について図２
を参照して説明する。
ク図である。以下、本発明の実施例の動作について図２
を参照して説明する。
【００１２】図２において、ディスプレイ／キーボード
（５）からの試験条件設定入力により、プロセッサ（１
１）がローカルバス（１７）を介して被試験カード制御
信号対応のＦＰＧＡコンフィギュレーションを共通制御
部（１２）、回線情報制御部（１３）、バス制御部（１
４）、クロック制御部（１５）に対して行う。
（５）からの試験条件設定入力により、プロセッサ（１
１）がローカルバス（１７）を介して被試験カード制御
信号対応のＦＰＧＡコンフィギュレーションを共通制御
部（１２）、回線情報制御部（１３）、バス制御部（１
４）、クロック制御部（１５）に対して行う。
【００１３】その後、信号変換部（１６）のＦＰＧＡコ
ンフィギュレーションをＪＴＡＧライン（１８）を介し
て行い、ディスプレイ／キーボード（５）に完了表示し
てハードウェアの設定を完了する。
ンフィギュレーションをＪＴＡＧライン（１８）を介し
て行い、ディスプレイ／キーボード（５）に完了表示し
てハードウェアの設定を完了する。
【００１４】次に、ディスプレイ／キーボード（５）か
らの入力による試験実行指示により、プロセッサ（１
１）から共通制御部（１２）に試験条件や試験データが
設定されてグループ分けされた回線情報制御部（１
３）、バス制御部（１４）、クロック制御部（１５）を
介して信号変換部（１６）に試験制御信号と試験データ
が送出される。
らの入力による試験実行指示により、プロセッサ（１
１）から共通制御部（１２）に試験条件や試験データが
設定されてグループ分けされた回線情報制御部（１
３）、バス制御部（１４）、クロック制御部（１５）を
介して信号変換部（１６）に試験制御信号と試験データ
が送出される。
【００１５】さらに、信号変換部（１６）からインタフ
ェース変換部（２０）により被試験カード制御信号対応
に整合された信号が被試験カード（４）へ送出される。
ェース変換部（２０）により被試験カード制御信号対応
に整合された信号が被試験カード（４）へ送出される。
【００１６】被試験カード（４）からの応答信号は、前
述の逆のルートを辿り共通制御部（１２）へ返送され
る。同時に、回線側の試験制御は、プロセッサ（１１）
から制御された測定器（６）により行う。試験結果は共
通制御部（１２）からプロセッサ（１１）に通知され、
ディスプレイ／キーボード（５）に表示される。
述の逆のルートを辿り共通制御部（１２）へ返送され
る。同時に、回線側の試験制御は、プロセッサ（１１）
から制御された測定器（６）により行う。試験結果は共
通制御部（１２）からプロセッサ（１１）に通知され、
ディスプレイ／キーボード（５）に表示される。
【００１７】
【発明の効果】本発明によれば、共通の制御ユニットに
より制御装置側インタフェースが異なる回線インタフェ
ースカードの試験を実行することができるので、回線イ
ンタフェースカード試験用の個別対応装置が不要とな
る。
より制御装置側インタフェースが異なる回線インタフェ
ースカードの試験を実行することができるので、回線イ
ンタフェースカード試験用の個別対応装置が不要とな
る。
【００１８】また、専用の制御ユニットを用いて試験を
実行することができるので、制御側インタフェースを任
意に擬似障害設定することが可能となり、試験深度が向
上する。
実行することができるので、制御側インタフェースを任
意に擬似障害設定することが可能となり、試験深度が向
上する。
【図１】本発明の回線インタフェースカードテスタの概
略構成を示す図である。
略構成を示す図である。
【図２】本発明の実施の形態を示すブロック図である。
１ 制御ユニット ２ テストベッド ３ インタフェース変換アダプタ ４ 回線インタフェースカード（被試験カード） ５ ディスプレイ／キーボード ６ 測定器 １１ プロセッサ １２ 共通制御部 １３ 回線情報制御部 １４ バス制御部 １５ クロック制御部 １６ 信号変換部 １７ ローカルバス １８ ＪＴＡＧライン ２０ インタフェース変換部
Claims (4)
- 【請求項１】 制御装置側インタフェースと回線インタ
フェースカードとの間で電気的および機械的に整合をと
るインタフェース変換アダプタを設け、制御装置側イン
タフェースが異なる回線インタフェースカードの試験
を、前記インタフェース変換アダプタのみを交換するこ
とで実現可能にしたことを特徴とする交換機の回線イン
タフェースカード試験方法。 - 【請求項２】 回線インタフェースカードの試験実行制
御と試験信号や試験データの発生と照合を行う制御ユニ
ットと、被試験回線インタフェースカードの制御側イン
タフェースと論理的に整合を取る信号変換部を内蔵する
テストベッドと、該テストベッドをベースにして試験対
象の回線インタフェースカードと接続され、電気的およ
び機械的に整合を取るインタフェース変換アダプタと、
試験条件の設定及び試験実行指示を行うとともに試験結
果等を表示するディスプレイ／キーボードと、前記制御
ユニットにより制御されて回線側の試験制御を行う測定
器とを備えていることを特徴とする回線インタフェース
カード試験装置。 - 【請求項３】 前記インタフェース変換アダプタは、前
記制御ユニット側インタフェースが異なる回線インタフ
ェースカード毎に交換可能に構成されていることを特徴
とする請求項２記載の回線インタフェースカード試験装
置。 - 【請求項４】 前記制御ユニットは、プロセッサと、共
通制御部と、回線情報制御部と、バス制御部と、クロッ
ク制御部と、信号変換部とを備えており、前記プロセッ
サは、前記ディスプレイ／キーボードからの試験条件設
定入力により、前記共通制御部、回線情報制御部、バス
制御部、クロック制御部、および信号変換部に対して被
試験カード制御信号対応のＦＰＧＡコンフィギュレーシ
ョンを行うとともに、前記ディスプレイ／キーボードか
らの試験実行指示により、前記共通制御部に試験条件や
試験データを設定し、グループ分けされた前記回線情報
制御部、バス制御部、およびクロック制御部を介して前
記信号変換部に試験制御信号と試験データの送出制御を
行うことを特徴とする請求項２または３記載の回線イン
タフェースカード試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000188255A JP3570547B2 (ja) | 2000-06-22 | 2000-06-22 | 回線インタフェースカードテスター |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000188255A JP3570547B2 (ja) | 2000-06-22 | 2000-06-22 | 回線インタフェースカードテスター |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002010305A true JP2002010305A (ja) | 2002-01-11 |
| JP3570547B2 JP3570547B2 (ja) | 2004-09-29 |
Family
ID=18688076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000188255A Expired - Lifetime JP3570547B2 (ja) | 2000-06-22 | 2000-06-22 | 回線インタフェースカードテスター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3570547B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101013416B1 (ko) | 2009-08-10 | 2011-02-14 | 강원대학교산학협력단 | 로봇 하드웨어 모듈을 테스트 하기 위한 시스템 및 로봇 하드웨어 모듈을 테스트 하는 방법 |
| KR101269600B1 (ko) * | 2011-07-25 | 2013-06-05 | 최경택 | 차량용 스위치 및 전장모듈 종합 테스터 |
| CN108446197A (zh) * | 2018-03-13 | 2018-08-24 | 云南电网有限责任公司电力科学研究院 | 一种控制保护板卡自动检测系统和方法 |
| JP2019029893A (ja) * | 2017-08-01 | 2019-02-21 | 東日本電信電話株式会社 | 判定装置 |
-
2000
- 2000-06-22 JP JP2000188255A patent/JP3570547B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101013416B1 (ko) | 2009-08-10 | 2011-02-14 | 강원대학교산학협력단 | 로봇 하드웨어 모듈을 테스트 하기 위한 시스템 및 로봇 하드웨어 모듈을 테스트 하는 방법 |
| KR101269600B1 (ko) * | 2011-07-25 | 2013-06-05 | 최경택 | 차량용 스위치 및 전장모듈 종합 테스터 |
| JP2019029893A (ja) * | 2017-08-01 | 2019-02-21 | 東日本電信電話株式会社 | 判定装置 |
| CN108446197A (zh) * | 2018-03-13 | 2018-08-24 | 云南电网有限责任公司电力科学研究院 | 一种控制保护板卡自动检测系统和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3570547B2 (ja) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7609081B2 (en) | Testing system and method for testing an electronic device | |
| KR100684120B1 (ko) | 집적 다중 채널 아날로그 테스트 장치 아키텍쳐 | |
| CN103699017A (zh) | 核电站模拟机接口设备仿真测试系统及其仿真测试方法 | |
| RU2324967C1 (ru) | Программно-аппаратный стенд для диагностики цифровых и микропроцессорных блоков | |
| US4335425A (en) | Data processing apparatus having diagnosis function | |
| JP3570547B2 (ja) | 回線インタフェースカードテスター | |
| US10156606B2 (en) | Multi-chassis test device and test signal transmission apparatus of the same | |
| KR0164836B1 (ko) | 무선장비 자동 시험장치와 그 방법 | |
| JPS61155874A (ja) | 大規模集積回路の故障検出方法およびそのための装置 | |
| KR20100076641A (ko) | 플랜트 콘트롤 시스템 계통의 전자카드 검사장치 | |
| RU2400794C1 (ru) | Стенд для диагностики и изучения микропроцессорной системы управления электровозом | |
| JP2000065890A (ja) | Ｌｓｉテストシステム | |
| JP3066072U (ja) | 半導体試験装置 | |
| JPH10267980A (ja) | 多配線の布線検査装置 | |
| KR0181163B1 (ko) | 유선장비의 자동 및 수동시험방법과 그 장치 | |
| KR20000003702A (ko) | 가상 열차 시뮬레이터 장치 | |
| KR100674239B1 (ko) | Ｌｃｄ 모듈 검사 장치 | |
| JP4985287B2 (ja) | 信号測定装置 | |
| KR100362871B1 (ko) | 디지털 시험치구를 이용한 자동 시험장치 | |
| JPH10239392A (ja) | 試験装置 | |
| JP2815041B2 (ja) | Ｌｓｉ内部状態確認回路 | |
| KR0145634B1 (ko) | 전전자 교환기용 하이브리드 집적회로의 시험회로 | |
| KR100293559B1 (ko) | 자동시험장치에서부품에러자동탐지방법 | |
| JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
| JP3316228B2 (ja) | パラレルデータ用検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040603 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |