JP4985287B2 - 信号測定装置 - Google Patents

Description

本発明は、信号測定装置に関する。

従来、ＤＵＴ（Device Under Test：被試験デバイス）に電気信号を入力して試験する半導体試験装置が知られている。例えば、波形発生器及び波形測定器を備え、波形発生器で発生した入力信号をＤＵＴに入力し、また波形発生器から出力された入力信号を波形測定器で測定する半導体試験装置が知られている（例えば、特許文献１参照）。

先ず、図７を参照して、上記従来の半導体試験装置としての半導体試験装置２を説明する。図７に、従来の半導体試験装置２の構成を示す。半導体試験装置２は、ＤＵＴボード６０と、波形発生器１１０と、波形測定器１２０と、２本のケーブル７１と、を備えて構成される。半導体試験装置２は、ＤＵＴへの信号入力時の構成である。

ＤＵＴボード６０は、ボード上にＤＵＴ６１が設けられている。波形発生器１１０は、波形発生部１０を備える。波形測定器１２０は、波形測定部２０を備える。ＤＵＴ６１と波形発生部１０とが、一本のケーブル７１を介して接続され、ＤＵＴ６１と波形測定部２０とが、もう一本のケーブル７１を介して接続されている。

波形発生部１０は、ＤＵＴ６１へ入力する信号を発生して出力する。より具体的には、波形発生部１０は、試験用のデジタル信号をＤ／Ａ（Digital to Analog）変換し、電圧調整し、フィルタリングして試験用のアナログ信号を出力する。波形発生部１０から出力されたアナログ信号は、ケーブル７１を介してＤＵＴ６１に入力される。

波形測定部２０は、ＤＵＴ６１から出力された信号を測定する。ＤＵＴ６１から出力されたアナログ信号は、ケーブル７１を介して波形測定部２０に入力される。波形測定部２０は、ＤＵＴ６１から入力されたアナログ信号を電圧調整しフィルタリングしＡ／Ｄ（Analog to Digital）変換してＤＵＴ６１の測定信号としてのデジタル信号を得る。

次いで、図８を参照して、診断時の半導体試験装置２としての半導体試験装置２Ａを説明する。図８に、診断ボード８０を含む半導体試験装置２Ａの構成を示す。以下、同じ装置、部には、同じ符号を付し、その説明を省略する。

半導体試験装置２Ａは、診断ボード８０と、波形発生器１１０と、波形測定器１２０と、ケーブル７１と、を備えて構成される。診断ボード８０は、折り返し部８１を有する。折り返し部８１と波形発生部１０とが、一本のケーブル７１を介して接続され、折り返し部８１と波形測定部２０とが、もう一本のケーブル７１を介して接続されている。半導体試験装置２Ａは、半導体試験装置２において、ＤＵＴボード６０を診断ボード８０に代えたものである。半導体試験装置２Ａは、波形発生器１１０、波形測定器１２０の診断時の構成である。

波形発生器１１０、波形測定器１２０は、それぞれ、信号のフィルタリングを行うためのフィルタ部を備える。このため、波形発生器１１０、波形測定器１２０のカットオフ周波数等を診断するときに交流信号が必要である。このような診断を行う際、多くの場合は波形発生器と波形測定器との間に折り返し経路を設け、波形発生器からは交流信号を発生し、波形測定器で交流信号を測定する。このため、半導体試験装置２Ａにおいて、ＤＵＴボード６０とは別に用意された診断ボード８０が接続されて診断が行われる。波形発生器１１０と波形測定器１２０との間は、ケーブル７１及び折り返し部８１により、折り返し経路が形成されている。

次に、図９を参照して、従来の半導体試験装置３を説明する。図９に、従来の半導体試験装置３の構成を示す。半導体試験装置３は、ＤＵＴボード６０と、波形測定器１３０と、ケーブル７１と、を備えて構成される。

波形測定器１３０は、波形発生器１１０と、波形測定器１２０と、を備える。半導体試験装置３は、半導体試験装置２に比べて主流になりつつある構成であり、波形発生器１１０、波形測定器１２０の両方が同一モジュール上に搭載された構成である。半導体試験装置３は、ＤＵＴ６１と、波形発生部１０、波形測定部２０とが、ケーブル７１を介して接続される。半導体試験装置３では、半導体試験装置２と同様にしてＤＵＴ６１が試験される。

次に、図１０〜図１２を参照して、従来の半導体試験装置４を説明する。図１０に、従来の半導体試験装置４の構成を示す。半導体試験装置４は、ＤＵＴボード６０Ａと、波形測定器１３０と、ケーブル７１と、を備えて構成される。ＤＵＴボード６０Ａは、ＤＵＴ６１と、ユーザリレー部６２と、を備える。

ユーザリレー部６２は、ＤＵＴ６１に接続され、ＤＵＴ６１のＩ／Ｏ部として機能し、ユーザによる開閉設定が可能なリレー部である。半導体試験装置４において、ユーザリレー部６２と波形発生部１０とが一本のケーブル７１を介して接続され、ユーザリレー部６２と波形測定部２０とが、もう一本のケーブル７１を介して接続される。

昨今では、ＤＵＴのピン数が膨大となっている。このため、同一ピンで複数の機能をモードによって切り替えるＤＵＴが少なくない。このような場合、ＤＵＴボード上には波形発生部と波形測定部との接続を切り替えるリレーが必要である。このため、半導体試験装置４では、ユーザリレー部６２を設けている。

次いで、図１１を参照して、半導体試験装置４でユーザがＤＵＴ６１への入力波形をモニタする動作について説明する。図１１に、ユーザが入力波形をモニタする状態の半導体試験装置４を示す。

ユーザによる波形発生部１０の設定のデバッグ時に、図１１に示すように、ユーザリレー部６２が、ＤＵＴ６１と波形発生部１０及び波形測定部２０との接続側に切り替えられる。そして、波形発生部１０から出力された入力信号は、ケーブル７１を介してＤＵＴ６１に入力されるとともに、ケーブル７１を介して波形測定部２０に入力される。ユーザは、波形測定部２０により測定された信号の波形をコンピュータの表示部に表示させることでＤＵＴ６１への入力信号をモニタできる。

次いで、図１２を参照して、ユーザが入力波形をモニタする別の構成例としての半導体試験装置４Ａを説明する。図１２に、オシロスコープ９０を含む半導体試験装置４Ａの構成を示す。半導体試験装置４Ａは、ＤＵＴボード６０Ｂと、波形測定器１３０と、各一本のケーブル７３，７４と、オシロスコープ９０と、を備えて構成される。

ＤＵＴボード６０Ｂは、ＤＵＴ６１と、ユーザリレー部６２と、ユーザリレー部６３と、を備える。ユーザリレー部６３は、ユーザリレー部６２に追加されたリレー部であり、ユーザリレー部６２に接続される。オシロスコープ９０は、入力信号の波形を測定して表示する。ケーブル７３は、波形発生部１０とユーザリレー部６２とに接続される。ケーブル７４は、ユーザリレー部６３とオシロスコープ９０とに接続される。

半導体試験装置４と同様に、ユーザによる波形発生部１０の設定のデバッグ時に、ユーザリレー部６２が、ＤＵＴ６１と波形発生部１０との接続側に切り替えられ、ユーザリレー部６３が、ユーザリレー部６２（波形発生部１０）とオシロスコープ９０との接続側に切り替えられる。そして、波形発生部１０から出力された入力信号は、ケーブル７３を介してＤＵＴ６１に入力されるとともに、ケーブル７４を介してオシロスコープ９０に入力される。ユーザは、オシロスコープ９０により測定された信号の波形を表示させることでＤＵＴ６１への入力信号をモニタできる。
特開平６−２７３４８８号公報

しかし、従来の半導体試験装置２，２Ａ，３の構成では、診断時に、診断専用の診断ボード８０が必要であり、診断ボード８０分がコスト高になり、またユーザによる診断ボード８０の交換の作業負担が大きく、さらに、交換作業により半導体試験装置のダウンタイムが長くなるという問題があった。

また、従来の半導体試験装置４，４Ａの構成では、ＤＵＴボード６０Ａがユーザリレー部６２を有する。このため、ＤＵＴボード６０Ａの設計者が開発の事前にＤＵＴ６１のピン機能について十分検討をし、リレーをおくべきか否かを決定する必要があり、開発の作業負担が増大し開発期間が長くなっていた。また、ユーザリレー部６２のリレーの個数が増えると、ＤＵＴボード６０Ａ上の実装の自由度が低下するので、ＤＵＴボードの開発の作業負担が増大し開発期間が長くなっていた。これらを解決するために、ＤＵＴ６１の設計要員の増加やコスト増しによるＤＵＴボード作成期間の短縮を行えば、コスト高の原因となっていた。さらに、リレーは寿命による交換が必要である。このため、ユーザリレー部６２のリレーの個数が増えると、その交換の作業負担及びメンテナンス費が増大するという問題があった。

また、従来の半導体試験装置４は、通常とは別の経路に波形測定部２０を接続するため浮遊容量が発生する。このため、信号周波数が高くなると波形測定部２０でモニタした信号の波形とＤＵＴ６１端での実際の信号の波形とがずいぶん異なるおそれがあった。また、ケーブル７１の経路が長いため、外来ノイズの影響もあった。半導体試験装置４Ａは、通常とは別の経路にオシロスコープ９０を接続するため、浮遊容量が発生する。このため、信号周波数が高くなると、オシロスコープ９０でモニタした信号の波形とＤＵＴ６１端での実際の信号の波形とがずいぶん異なるおそれがあった。また、半導体試験装置２Ａにおいても、診断ボード８０を介するため、信号経路が長くなり、外来ノイズの影響があった。

本発明の課題は、被試験デバイスの試験及び診断における装置構成を簡単にし、メンテナンスを容易にしてメンテナンス費を削減し、被試験デバイスのボードの開発を容易にして開発コストを削減し開発期間を短縮し、被試験デバイス試験用及び診断用の信号を正確に測定し、ダウンタイムを低減することである。

上記課題を解決するため、請求項１に記載の発明の信号測定装置は、
被試験デバイスの試験用又は診断用の信号を発生して出力する信号発生部と、
入力される信号を測定する信号測定部と、
前記信号発生部及び前記信号測定部に接続可能な共通割り込み経路と、
前記共通割り込み経路上に設けられ、前記被試験デバイスと接続可能な１つのピンと、
前記信号発生部と前記共通割り込み経路の前記ピンとの間の第１のリレーと、前記信号測定部と前記共通割り込み経路の前記ピンとの間の第２のリレーと、を有し、当該第１のリレー及び第２のリレーの開閉を行うリレー部と、を備える。

請求項２に記載の発明は、請求項１に記載の信号測定装置において、
前記被試験デバイスの試験用又は前記診断用の信号は、交流信号である。

請求項１に記載の発明によれば、共通割り込み経路、ピン及びリレー部を備える。このため、被試験デバイスのボード上のリレーを低減でき、被試験デバイスの試験の装置構成を簡単にでき、被試験デバイスのボードの開発を容易にできて開発期間を短縮でき、メンテナンスを容易にできてメンテナンス費を削減できる。また、リレー部により共通割り込み経路を介して被試験デバイスとピンとを接続すれば、被試験デバイスのボードの開発時に、被試験デバイスのボードのピンの検討と、被試験デバイスのボードの作成とを並行でき、開発を容易にできて開発コストを削減でき開発期間を短縮できる。また、リレー部により共通割り込み経路を介して信号発生部と信号測定部とを接続すれば、外来ノイズ等の影響がなくなり、信号発生部から出力した信号を信号測定部で正確に測定でき、診断時に診断ボードが不要で診断の装置構成を簡単にでき、ボード交換によるダウンタイムを低減できる。

請求項２に記載の発明によれば、交流信号を測定できる。

以下、図面を参照して、本発明に係る実施の形態について説明する。但し、発明の範囲は図示例に限定されない。

先ず、図１を参照して、本実施の形態の装置構成を説明する。図１に、本実施の形態の半導体試験装置１の構成を示す。半導体試験装置１は、アナログ信号の電圧を測定する測定器や計測モジュールである。

半導体試験装置１は、ＤＵＴボード６０と、信号測定装置としての波形測定器１００と、ケーブル７１と、を備えて構成される。波形測定器１００は、信号発生部としての波形発生部１０と、信号測定部としての波形測定部２０と、共通割り込み経路（AC（Alternating Current）common rail）３０と、ピンとしての専用ピン（Pin for AC common rail）４０と、リレー部５０と、を備えて構成される。

図２及び図３を参照して、波形発生部１０及び波形測定部２０の内部構成を説明する。図２に、波形発生部１０の内部構成を示す。図３に、波形測定部２０の内部構成を示す。

図２に示すように、波形発生部１０は、コンピュータ１１と、デジタル部１２と、メモリ１３と、ＤＡＣ（Digital to Analog Converter）１４と、電圧調整部１５と、フィルタ部１６と、を備えて構成される。

コンピュータ１１は、制御部、表示部、操作部、記憶部、通信部等を備え、操作部を介してユーザに入力された指示情報等に基づいて、ＤＵＴ試験用又は診断用の信号のデータを通信部を介してデジタル部１２に出力する。デジタル部１２は、コンピュータ１１から入力された信号のデータからデジタル信号を生成してＤＡＣ１４に出力する。また、デジタル部１２は、信号のデータをメモリ１３へバッファリングを行う。メモリ１３は、バッファメモリである。

ＤＡＣ１４は、デジタル部１２から入力されたデジタル信号をアナログ信号に変換して電圧調整部１５に出力する。電圧調整部１５は、ＤＡＣ１４から入力されたアナログ信号を所望の電圧に調整してフィルタ部１６に出力する。フィルタ部１６は、ローパスフィルタであり、電圧調整部１５から入力されたアナログ信号をフィルタリングしてノイズを除去し、波形発生部１０の出力アナログ信号としてＤＵＴ６１又は波形測定部２０へ出力する。

図３に示すように、波形測定部２０は、電圧調整部２１と、フィルタ部２２と、ＡＤＣ（Analog to Digital Converter）２３と、デジタル部２４と、メモリ２５と、コンピュータ２６と、を備えて構成される。

電圧調整部２１は、ＤＵＴ６１又は波形発生部１０から波形測定部２０に入力されたアナログ信号を所望の電圧に調整してフィルタ部２２に出力する。フィルタ部２２は、ローパスフィルタであり、電圧調整部２１から入力されたアナログ信号をフィルタリングして必要な周波数帯域外の成分を除去し、ＡＤＣ２３に出力する。ＡＤＣ２３は、フィルタ部２２から入力されたアナログ信号をデジタル信号に変換してデジタル部２４に出力する。

デジタル部２４は、ＡＤＣ２３から入力されたデジタル信号から信号のデータを生成してコンピュータ２６に出力する。また、デジタル部２４は、信号のデータをメモリ２５へバッファリングを行う。メモリ２５は、バッファメモリである。コンピュータ２６は、制御部、表示部、操作部、記憶部、通信部等を備え、デジタル部２４から通信部を介して入力された信号のデータに基づいて、ＤＵＴ試験測定結果又は診断測定結果としての信号のデータを表示部に表示したり、記憶部に記憶する。ユーザは、コンピュータ２６の表示部を目視することによりＤＵＴ試験測定結果又は診断測定結果をモニタできる。

図１において、共通割り込み経路３０は、波形発生部１０及び波形測定部２０間を高品質の交流信号等が通ることができる経路である。専用ピン４０は、共通割り込み経路３０に接続して設けられ、ＤＵＴ６１との接続可能なピンである。リレー部５０は、共通割り込み経路３０上に設けられ、波形発生部１０及び専用ピン４０の間と、波形測定部２０及び専用ピン４０の間とにそれぞれ（切り替え）リレーを有し、そのリレーを開閉することで各経路を導通又は遮断する。

ＤＵＴボード６０は、ボード上に半導体デバイス等の被試験デバイスとしてのＤＵＴ６１を有する。波形発生器１１０は、波形発生部１０を備える。波形測定器１２０は、波形測定部２０を備える。ＤＵＴ６１と波形発生部１０とが、一本のケーブル７１を介して接続され、ＤＵＴ６１と波形測定部２０とが、もう一本のケーブル７１を介して接続されている。

次に、半導体試験装置１の動作を説明する。図１に示すように、半導体試験装置１は、従来の半導体試験装置と同様に、波形発生部１０から出力されたＤＵＴ入力用のアナログ信号がケーブル７１を介してＤＵＴ６１に入力される。また、ＤＵＴ６１から出力されたアナログ信号がケーブル７１を介して波形測定部２０に入力され、ＤＵＴ試験測定結果がコンピュータ２６に表示されてユーザにモニタされる。

図４に、ＤＵＴ６１が専用ピン４０に接続された半導体試験装置１Ａの構成を示す。図４に示すように、半導体試験装置１Ａは、半導体試験装置１において、ケーブル７１に代えて、一本のケーブル７２で波形測定器１００とＤＵＴ６１とを接続した構成である。半導体試験装置１Ａにおいて、ケーブル７２が専用ピン４０に接続されている。

半導体試験装置１Ａは、ＤＵＴ６１のピン（図示略）がＩ／Ｏ等の機能を有し、あるときはそのピンが波形発生部１０に接続され、またあるときはそのピンが波形測定部２０に接続される場合に有用な構成例である。つまり、半導体試験装置１Ａの状態において、リレー部５０の波形発生部１０側を閉じることによって、ＤＵＴ６１（のピン）と波形発生部１０とが接続され、また、リレー部５０の波形測定部２０側を閉じることによって、ＤＵＴ６１（のピン）と波形測定部２０とが接続される。

また、ＤＵＴボード６０の設計者は、ＤＵＴボード６０の設計に対し、事前にＤＵＴ６１のピン機能やテスト仕様を十分に検討しなくてもＤＵＴ６１のピンをとりあえず専用ピン４０にケーブル７２を介してつないでおくことで、後々ソフトウェアの制御でＤＵＴ６１（のピン）を波形発生部１０や波形測定部２０に接続させることが可能である。

図５に、ＤＵＴ６１が波形発生部１０に接続された半導体試験装置１Ｂの構成を示す。図５に示すように、半導体試験装置１Ｂは、半導体試験装置１において、２本のケーブル７１に代えて、一本のケーブル７１Ａで波形測定器１００とＤＵＴ６１とを接続した構成である。半導体試験装置１Ｂにおいて、ケーブル７１Ａが波形発生部１０に接続されている。また、リレー部５０において、波形発生部１０側及び波形測定部２０側の両方が閉じられている。

半導体試験装置１Ｂの構成は、ユーザによる波形発生部１０の設定のデバッグ時等、ＤＵＴ６１へ入力するアナログ信号の波形をモニタする場合の構成例である。半導体試験装置１Ｂにおいて、波形発生部１０からＤＵＴ入力用のアナログ信号が出力され、そのアナログ信号がケーブル７１Ａを介してＤＵＴ６１へ入力されるとともに、そのアナログ信号が共通割り込み経路３０を介して波形測定部２０へ入力される。波形測定部２０のコンピュータ２６において、ＤＵＴ入力用のアナログ信号の波形が表示され、ユーザがその波形をモニタする。

半導体試験装置１Ｂにおいて、共通割り込み経路３０が同一モジュールである波形測定器１００に設けられるので、モニタ用のアナログ信号の経路は、図１１及び図１２に示した従来の半導体試験装置４，４ＡのようにＤＵＴボード６０を経由するよりもずっと短い。

図６に、波形発生部１０及び波形測定部２０が接続された半導体試験装置１Ｃの構成を示す。図６に示すように、半導体試験装置１Ｃは、半導体試験装置１において、ケーブル７１が外され、リレー部５０において、波形発生部１０側及び波形測定部２０側の両方が閉じられている。

半導体試験装置１Ｃの構成は、波形発生部１０のフィルタ部１６の診断等、交流信号を使った診断の場合の構成である。波形測定器１００とＤＵＴ６１との経路は切れ、同一モジュールである波形測定器１００内で、波形発生部１０と波形測定部２０とが共通割り込み経路３０経由で接続される。半導体試験装置１Ｃは、波形発生部１０と波形測定部２０との間の経路が、図８に示した従来の半導体試験装置２Ａのように診断ボードを使って折り返す経路よりもずっと短く、且つ診断ボードも不要である。

以上、本実施の形態によれば、共通割り込み経路３０、専用ピン４０及びリレー部５０を設ける。ＤＵＴボード６０開発時には、半導体試験装置１Ａのような構成をとれば、とりあえずＤＵＴ６１のピンと専用ピン４０とを接続し、開発者がＤＵＴのピンの検討と、ＤＵＴボード６０の作成とを並行させることができる。このため、ＤＵＴボード６０の設計期間を含む開発期間を短縮でき、その開発作業負担を低減でき、その開発コストを削減できる。

また、ＤＵＴ６１のピンが波形発生部１０及び波形測定部２０のどちらにつながる場合でも、ＤＵＴボード６０上のリレーが不要となり、共通割り込み経路３０及びリレー部５０によりＤＵＴ６１のピンをどちらに接続することもできる。このため、ＤＵＴボード６０の実装面積が拡大し、設計自由度があがり、ＤＵＴボード６０の設計期間をさらに短縮できる。さらに、ＤＵＴボード６０上のリレーが減ることにより、半導体試験装置１Ａの構成を簡単にでき、寿命によるリレー交換からくるＤＵＴボード６０のメンテナンス作業の負担を低減でき、そのメンテナンス費を削減できる。

また、半導体試験装置１Ｂのような構成をとれば、波形発生部１０と波形測定部２０とが共通割り込み経路３０経由で接続され、モニタ用のアナログ信号の経路（スタブ：分岐パス）が短くなる。このため、外来ノイズ及び浮遊容量の影響によりＤＵＴ６１端での実際の入力信号の波形と波形測定部２０でモニタした信号の波形とが異なるということが解消され、波形発生部１０から出力されたＤＵＴ６１端での信号の波形が忠実に近い状態で正確に（高品位に）測定（モニタ）できる。また、ＤＵＴボード６０上のリレーが不要であるので、半導体試験装置１Ａと同様に、ＤＵＴボード６０の設計期間をさらに短縮でき、ＤＵＴボード６０のメンテナンス作業の負担を低減でき、そのメンテナンス費を削減できる。

また、半導体試験装置１Ｃのような構成をとれば、診断ボードが不要となる。このため、半導体試験装置１Ｃの構成を簡単にでき、診断用の専用ボード購入のコストを削減できる。また、診断ボード交換の作業がなくなり、測定作業負担が低減でき、診断ボード交換の工程による半導体試験装置のダウンタイムを低減できる。さらに、波形発生部１０と波形測定部２０とが共通割り込み経路３０経由で接続され、信号経路が短くなり、外来ノイズの影響がなくなるので、波形発生部１０から出力された交流信号を波形測定部２０で正確に測定できる。

なお、上記実施の形態における記述は、本発明に係る信号測定装置の一例であり、これに限定されるものではない。

上記実施の形態では、波形測定器１００内に波形発生部１０及び波形測定部２０を備える構成としたが、これに限定されるものではない。例えば、波形測定器内に複数の波形発生部と複数の波形測定部とを搭載する構成としてもよい。この構成では、共通割り込み経路が、任意の波形発生部と任意の波形測定部との間に割り込ませることができるように構成される。

また、波形測定器内に複数の波形発生部と複数の波形測定部とを搭載する構成において、共通割り込み経路が、任意の一つの波形発生部と任意の一つの波形測定部との一対、若しくはあるグループ化された複数の波形発生部及び波形測定部の対に割り込むことができるように構成されることとしてもよい。

また、波形発生部及び波形測定部に接続された共通割り込み経路及びその専用ピンに加えて、波形発生部や波形測定部以外のデジタルパターン発生器、電源供給モジュール等に、別の共通割り込み経路及びその専用ピンが設けられる構成としてもよい。この構成において、複数の専用ピン同士とＤＵＴのピンとを接続させることにより、ＤＵＴのピンが任意のモジュール（波形発生部及び波形測定部、デジタルパターン発生器等）に割り込むことができる。

また、上記実施の形態の半導体試験装置１，１Ａ，１Ｂ，１Ｃは、ＡＴＥ（Automatic Test Equipment）テスタ等の測定器や測定モジュールに応用できる。

その他、上記実施の形態における半導体試験装置の細部構成及び詳細動作に関しても、本発明の趣旨を逸脱しない範囲で適宜変更可能である。

本発明に係る実施の形態の半導体試験装置の構成を示す図である。 波形発生部の内部構成を示すブロック図である。 波形測定部の内部構成を示すブロック図である。 ＤＵＴが専用ピンに接続された半導体試験装置の構成を示す図である。 ＤＵＴが波形発生部に接続された半導体試験装置の構成を示す図である。 波形発生部及び波形測定部が接続された半導体試験装置の構成を示す。 従来の半導体試験装置の構成を示す図である。 診断ボードを含む半導体試験装置の構成を示す図である。 従来の半導体試験装置の構成を示す図である。 従来の半導体試験装置の構成を示す図である。 ユーザが入力波形をモニタする状態の半導体試験装置を示す図である。 オシロスコープを含む半導体試験装置の構成を示す図である。

符号の説明

１，１Ａ，１Ｂ，１Ｃ 半導体試験装置
６０ ＤＵＴボード
６１ ＤＵＴ
７１，７２，７１Ａ，７３，７４ ケーブル
１００ 波形測定器
１０ 波形発生部
１１ コンピュータ
１２ デジタル部
１３ メモリ
１４ ＤＡＣ
１５ 電圧調整部
１６ フィルタ部
２０ 波形測定部
２１ 電圧調整部
２２ フィルタ部
２３ ＡＤＣ
２４ デジタル部
２５ メモリ
２６ コンピュータ
３０ 共通割り込み経路
４０ 専用ピン
５０ リレー部
２，２Ａ，３，４，４Ａ 半導体試験装置
１１０ 波形発生器
１２０，１３０ 波形測定器
８０ 診断ボード
８１ 折り返し部
６０Ａ，６０Ｂ ＤＵＴボード
６２，６３ リレー部
９０ オシロスコープ

Claims (2)

1. 被試験デバイスの試験用又は診断用の信号を発生して出力する信号発生部と、
   入力される信号を測定する信号測定部と、
   前記信号発生部及び前記信号測定部に接続可能な共通割り込み経路と、
   前記共通割り込み経路上に設けられ、前記被試験デバイスと接続可能な１つのピンと、
   前記信号発生部と前記共通割り込み経路の前記ピンとの間の第１のリレーと、前記信号測定部と前記共通割り込み経路の前記ピンとの間の第２のリレーと、を有し、当該第１のリレー及び第２のリレーの開閉を行うリレー部と、を備える信号測定装置。
2. 前記被試験デバイスの試験用又は前記診断用の信号は、交流信号である請求項１に記載の信号測定装置。

Images