JPH06273488A - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JPH06273488A JPH06273488A JP5060325A JP6032593A JPH06273488A JP H06273488 A JPH06273488 A JP H06273488A JP 5060325 A JP5060325 A JP 5060325A JP 6032593 A JP6032593 A JP 6032593A JP H06273488 A JPH06273488 A JP H06273488A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- pin
- switch
- waveform
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 アナログ部１の発生器や測定器及びアナログ
インターフェース部（ＰＥＣ）の種類を減らして、設計
工数の縮減と、製造・管理の簡素化を図る。 【構成】 任意波形発生器（ＷＧ）２及び波形測定器
（ＷＭ）３は高精度用、汎用及び高速用のものがそれぞ
れ１つに統合化され、１：１に対応するアナログＰＥＣ
に接続される。ｎ個のアナログＰＥＣ７は１種類に共通
化されており、アナログ出力ピン２９と、同ピン２９を
ＷＧ２に接続するスイッチＳＷ1 と、アナログ入力ピン
３０と、同ピン３０をＷＭ３に接続するＳＷ2 と、アナ
ログＩ／Ｏピン３１と、同ピン３１をＲＦ信号発生器
４、時間測定器５及びＤＣ測定器６のいずれかにそれぞ
れ接続するＳＷ3 ，ＳＷ4 ，ＳＷ5 とが実装される。ま
たＰＥＣには必要に応じアナログＩ／Ｏピン３１をＷＧ
２及びＷＭ３の一方にそれぞれ接続するＳＷ6 ，ＳＷ7
や、較正用のＳＷ8 がそれぞれ実装される。
インターフェース部（ＰＥＣ）の種類を減らして、設計
工数の縮減と、製造・管理の簡素化を図る。 【構成】 任意波形発生器（ＷＧ）２及び波形測定器
（ＷＭ）３は高精度用、汎用及び高速用のものがそれぞ
れ１つに統合化され、１：１に対応するアナログＰＥＣ
に接続される。ｎ個のアナログＰＥＣ７は１種類に共通
化されており、アナログ出力ピン２９と、同ピン２９を
ＷＧ２に接続するスイッチＳＷ1 と、アナログ入力ピン
３０と、同ピン３０をＷＭ３に接続するＳＷ2 と、アナ
ログＩ／Ｏピン３１と、同ピン３１をＲＦ信号発生器
４、時間測定器５及びＤＣ測定器６のいずれかにそれぞ
れ接続するＳＷ3 ，ＳＷ4 ，ＳＷ5 とが実装される。ま
たＰＥＣには必要に応じアナログＩ／Ｏピン３１をＷＧ
２及びＷＭ３の一方にそれぞれ接続するＳＷ6 ，ＳＷ7
や、較正用のＳＷ8 がそれぞれ実装される。
Description
【０００１】
【産業上の利用分野】この発明はＩＣ試験装置に関し、
特にロジック（ディジタル）信号及びアナログ信号が混
成されているＩＣを試験することのできる所謂ミックス
ドシグナル・テストシステムのアナログ部及びアナログ
インターフェース部の構成に係わる。
特にロジック（ディジタル）信号及びアナログ信号が混
成されているＩＣを試験することのできる所謂ミックス
ドシグナル・テストシステムのアナログ部及びアナログ
インターフェース部の構成に係わる。
【０００２】
【従来の技術】従来のＩＣ試験装置のアナログ部１は、
図２に示すように、互に独立した３種の任意波形発生
器、即ち、高精度低周波用の任意波形発生器（以下ＷＧ
という場合もある）２ａ、汎用高周波用ＷＧ２ｂ及び高
速信号用ＷＧ２ｃより成る任意波形発生器２と、互に独
立した３種の波形測定器、即ち、高精度低周波用の波形
測定器（以下ＷＭという場合もある）３ａ、汎用高周波
用ＷＭ３ｂ及び高速信号用ＷＭ３ｃより成る波形測定器
３と、ＲＦ帯域信号発生器４、時間測定器５及びＤＣ測
定器６で構成されている。
図２に示すように、互に独立した３種の任意波形発生
器、即ち、高精度低周波用の任意波形発生器（以下ＷＧ
という場合もある）２ａ、汎用高周波用ＷＧ２ｂ及び高
速信号用ＷＧ２ｃより成る任意波形発生器２と、互に独
立した３種の波形測定器、即ち、高精度低周波用の波形
測定器（以下ＷＭという場合もある）３ａ、汎用高周波
用ＷＭ３ｂ及び高速信号用ＷＭ３ｃより成る波形測定器
３と、ＲＦ帯域信号発生器４、時間測定器５及びＤＣ測
定器６で構成されている。
【０００３】これらのＷＧ２ａ，２ｂ，２ｃや各ＷＭ３
ａ，３ｂ，３ｃ等はアナログインターフェース部７ａ〜
７ｉをそれぞれ介してＤＵＴ（ｄｅｖｉｃｅ ｕｎｄｅ
ｒｔｅｓｔ）ボード８に接続される。アナログインター
フェース部はアナログ・ピン・エレクトロニックス・カ
ード（ＰＥＣ）とも呼ばれ、インターフェース用のプリ
ント基板より成り、ＩＣ試験装置のテストヘッド９に実
装される。ＰＥＣ７ｎ（ｎ＝ａ，ｂ，ｃ…）にはＤＵＴ
ボードと接続するためのコンタクトピンやスイッチなど
が実装される他、ＷＧ２，ＷＭ３等のＤＵＴのできるだ
け近くに配したいごく一部の回路又は部品も実装され
る。
ａ，３ｂ，３ｃ等はアナログインターフェース部７ａ〜
７ｉをそれぞれ介してＤＵＴ（ｄｅｖｉｃｅ ｕｎｄｅ
ｒｔｅｓｔ）ボード８に接続される。アナログインター
フェース部はアナログ・ピン・エレクトロニックス・カ
ード（ＰＥＣ）とも呼ばれ、インターフェース用のプリ
ント基板より成り、ＩＣ試験装置のテストヘッド９に実
装される。ＰＥＣ７ｎ（ｎ＝ａ，ｂ，ｃ…）にはＤＵＴ
ボードと接続するためのコンタクトピンやスイッチなど
が実装される他、ＷＧ２，ＷＭ３等のＤＵＴのできるだ
け近くに配したいごく一部の回路又は部品も実装され
る。
【０００４】ＤＵＴボード８は一般にユーザ側で用意す
るもので、ＤＵＴとその周辺回路（例えばＩＣの外付用
のＬ，Ｃ，Ｒやバッファーや、スイッチなど）を実装し
たプリント基板で、テストヘッド９の上部に装着され
る。なお、前記アナログ部１のほとんどはロジック部１
０と共にＩＣ試験装置のメインフレーム１１に収容され
る。アナログ部１の発生器や測定器（符号２，３，４，
５，６）はそれぞれ必要に応じ複数個備えられ、それに
対応してＰＥＣ ７ｎも増加される。
るもので、ＤＵＴとその周辺回路（例えばＩＣの外付用
のＬ，Ｃ，Ｒやバッファーや、スイッチなど）を実装し
たプリント基板で、テストヘッド９の上部に装着され
る。なお、前記アナログ部１のほとんどはロジック部１
０と共にＩＣ試験装置のメインフレーム１１に収容され
る。アナログ部１の発生器や測定器（符号２，３，４，
５，６）はそれぞれ必要に応じ複数個備えられ、それに
対応してＰＥＣ ７ｎも増加される。
【０００５】
【発明が解決しようとする課題】従来のＩＣ試験装置の
アナログ部１を構成する発生器や測定器及びアナログイ
ンターフェース部（アナログＰＥＣ）７ｎは種類が多い
ため、設計工数が大きくなると共に製造及びその管理が
複雑となる欠点があった。この発明の目的は、従来の欠
点を解決して、アナログ部及びアナログインターフェー
ス部の種類を減らして、設計工数の縮減と、それらの製
造及びその管理の簡素化を図ろうとするものである。
アナログ部１を構成する発生器や測定器及びアナログイ
ンターフェース部（アナログＰＥＣ）７ｎは種類が多い
ため、設計工数が大きくなると共に製造及びその管理が
複雑となる欠点があった。この発明の目的は、従来の欠
点を解決して、アナログ部及びアナログインターフェー
ス部の種類を減らして、設計工数の縮減と、それらの製
造及びその管理の簡素化を図ろうとするものである。
【０００６】
（１）請求項１の発明は、任意波形発生器及び波形測定
器がそれぞれｎ（２以上の整数）個と、ＲＦ信号発生
器、時間測定器及びＤＣ測定器がそれぞれ少くとも１個
とより成るアナログ部と、各ｎ個の前記任意波形発生器
及び波形測定器とそれぞれ１：１に対応し、共通のＤＵ
Ｔ（ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ）ボードとイ
ンターフェースするｎ個のアナログインターフェース部
（ピン・エレクトロニックス・カード）と、前記アナロ
グ部及びアナログインターフェース部を制御する制御部
とを有するＩＣ試験装置である。
器がそれぞれｎ（２以上の整数）個と、ＲＦ信号発生
器、時間測定器及びＤＣ測定器がそれぞれ少くとも１個
とより成るアナログ部と、各ｎ個の前記任意波形発生器
及び波形測定器とそれぞれ１：１に対応し、共通のＤＵ
Ｔ（ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ）ボードとイ
ンターフェースするｎ個のアナログインターフェース部
（ピン・エレクトロニックス・カード）と、前記アナロ
グ部及びアナログインターフェース部を制御する制御部
とを有するＩＣ試験装置である。
【０００７】前記任意波形発生器及び波形測定器は、前
記制御部により制御されて、高精度試験、汎用試験及び
高速試験のいずれにも対応できるものである。また前記
アナログインターフェース部は、第１スイッチと、その
第１スイッチを介して対応する１個の前記任意波形発生
器に接続される出力ピンと、第２スイッチと、その第２
スイッチを介して対応する１個の前記波形測定器に接続
される入力ピンと、第３、第４及び第５スイッチと、そ
れら第３、第４及び第５スイッチをそれぞれ介して前記
ＲＦ信号発生器、時間測定器又はＤＣ測定器のいずれか
に接続される共通のアナログＩ／Ｏピンとを有するもの
である。
記制御部により制御されて、高精度試験、汎用試験及び
高速試験のいずれにも対応できるものである。また前記
アナログインターフェース部は、第１スイッチと、その
第１スイッチを介して対応する１個の前記任意波形発生
器に接続される出力ピンと、第２スイッチと、その第２
スイッチを介して対応する１個の前記波形測定器に接続
される入力ピンと、第３、第４及び第５スイッチと、そ
れら第３、第４及び第５スイッチをそれぞれ介して前記
ＲＦ信号発生器、時間測定器又はＤＣ測定器のいずれか
に接続される共通のアナログＩ／Ｏピンとを有するもの
である。
【０００８】（２）請求項２の発明では、前記（１）項
に記載のＩＣ試験装置において、前記アナログインター
フェース部が、前記アナログＩ／Ｏピンを対応する前記
任意波形発生器又は波形測定器にそれぞれ接続する第６
又は第７スイッチを具備するものとされる。 （３）請求項３の発明では、前記（１）又は（２）項に
記載のＩＣ試験装置において、前記インターフェース部
が、対応する前記任意波形発生器と波形測定器との間を
接続又はその接続を解放する較正用スイッチを具備する
ものとされる。
に記載のＩＣ試験装置において、前記アナログインター
フェース部が、前記アナログＩ／Ｏピンを対応する前記
任意波形発生器又は波形測定器にそれぞれ接続する第６
又は第７スイッチを具備するものとされる。 （３）請求項３の発明では、前記（１）又は（２）項に
記載のＩＣ試験装置において、前記インターフェース部
が、対応する前記任意波形発生器と波形測定器との間を
接続又はその接続を解放する較正用スイッチを具備する
ものとされる。
【０００９】
【実施例】この発明の実施例を図１に図２と対応する部
分に同じ符号を付して示す。この発明では、任意波形発
生器（ＷＧ）２及び波形測定器（ＷＭ）３はそれぞれ１
種類に統合される。その統合された各ｎ（２以上の整
数）個のＷＧ２及びＷＭ３に、少くとも各１個のＲＦ信
号発生器４、時間測定器５及びＤＣ測定器６とを加えて
アナログ部１が構成される。１組のＷＧ２及びＷＭ３に
１：１に対応して１個のアナログインターフェース部
（アナログＰＥＣ）７が設けられる。１枚のＤＵＴボー
ドには複数のアナログインターフェース部（１種類しか
ない）７が接続される。
分に同じ符号を付して示す。この発明では、任意波形発
生器（ＷＧ）２及び波形測定器（ＷＭ）３はそれぞれ１
種類に統合される。その統合された各ｎ（２以上の整
数）個のＷＧ２及びＷＭ３に、少くとも各１個のＲＦ信
号発生器４、時間測定器５及びＤＣ測定器６とを加えて
アナログ部１が構成される。１組のＷＧ２及びＷＭ３に
１：１に対応して１個のアナログインターフェース部
（アナログＰＥＣ）７が設けられる。１枚のＤＵＴボー
ドには複数のアナログインターフェース部（１種類しか
ない）７が接続される。
【００１０】任意波形発生器２では、予めメモリ２１に
記憶された波形のディジタルデータが高精度用ＤＡＣ
（Ｄ／Ａコンバータ）２２、汎用ＤＡＣ２３及び超高速
用ＤＡＣ２４にそれぞれ供給され、アナログ波形に変換
される。それらのアナログ波形は切替器２５で切替・接
続され、高精度用ＤＡＣ２２の出力は高精度用増幅器２
６へ、高速用ＤＡＣ２４の出力は高速用増幅器２７へ、
また汎用ＤＡＣ２３の出力は前記いずれか一方の増幅器
に入力される。高精度用増幅器２６及び高速用増幅器２
７の出力は切替器２８で一方が切替・選択されてＰＥＣ
７に入力され、スイッチＳＷ1 を介してアナログ出力ピ
ン２９に印加され、波形出力Ｗo として図示していない
ＤＵＴボードに供給される。切替器２５，２８はテスト
システム制御部５０により制御される。
記憶された波形のディジタルデータが高精度用ＤＡＣ
（Ｄ／Ａコンバータ）２２、汎用ＤＡＣ２３及び超高速
用ＤＡＣ２４にそれぞれ供給され、アナログ波形に変換
される。それらのアナログ波形は切替器２５で切替・接
続され、高精度用ＤＡＣ２２の出力は高精度用増幅器２
６へ、高速用ＤＡＣ２４の出力は高速用増幅器２７へ、
また汎用ＤＡＣ２３の出力は前記いずれか一方の増幅器
に入力される。高精度用増幅器２６及び高速用増幅器２
７の出力は切替器２８で一方が切替・選択されてＰＥＣ
７に入力され、スイッチＳＷ1 を介してアナログ出力ピ
ン２９に印加され、波形出力Ｗo として図示していない
ＤＵＴボードに供給される。切替器２５，２８はテスト
システム制御部５０により制御される。
【００１１】ＤＵＴボードからのアナログ波形入力Ｗi
はＰＥＣ７のアナログ入力ピン３０に入力され、スイッ
チＳＷ2 を介して波形測定器３に入力され、切替器３２
で切替えられ、高精度用増幅器３３又は高速用増幅器３
４のいずれかに供給される。それら増幅器３３，３４の
出力は切替器３５で切替・接続される。高精度用増幅器
３３の出力は高精度用ＡＤＣ（Ａ／Ｄコンバータ）３６
又は汎用ＡＤＣ３７へ、また高速用増幅器３４の出力は
高速用ＡＤＣ３６又は汎用ＡＤＣ３７へ入力され、ディ
ジタルデータに変換されて、それぞれメモリ３９に記憶
される。切替器３２，３５はテストシステム制御部５０
により制御される。
はＰＥＣ７のアナログ入力ピン３０に入力され、スイッ
チＳＷ2 を介して波形測定器３に入力され、切替器３２
で切替えられ、高精度用増幅器３３又は高速用増幅器３
４のいずれかに供給される。それら増幅器３３，３４の
出力は切替器３５で切替・接続される。高精度用増幅器
３３の出力は高精度用ＡＤＣ（Ａ／Ｄコンバータ）３６
又は汎用ＡＤＣ３７へ、また高速用増幅器３４の出力は
高速用ＡＤＣ３６又は汎用ＡＤＣ３７へ入力され、ディ
ジタルデータに変換されて、それぞれメモリ３９に記憶
される。切替器３２，３５はテストシステム制御部５０
により制御される。
【００１２】ＲＦ信号発生器４、時間測定器５及びＤＣ
測定器６はスイッチＳＷ3 ，ＳＷ4及びＳＷ5 をそれぞ
れ介して共通のアナログＩ／Ｏピン３１に接続される。
更にアナログＩ／Ｏピン３１は必要に応じスイッチＳＷ
6 又はＳＷ7 を介してＰＥＣ７のスイッチＳＷ1 の任意
波形発生器２側又はスイッチＳＷ2 の波形測定器３側に
接続される。またＰＥＣ７のスイッチＳＷ1 の任意波形
発生器側とスイッチＳＷ2 の波形測定器３側との間に必
要に応じ較正用のスイッチＳＷ8 が挿入される。これら
のスイッチＳＷ1 〜ＳＷ8 はテストシステム制御部５０
により制御される。
測定器６はスイッチＳＷ3 ，ＳＷ4及びＳＷ5 をそれぞ
れ介して共通のアナログＩ／Ｏピン３１に接続される。
更にアナログＩ／Ｏピン３１は必要に応じスイッチＳＷ
6 又はＳＷ7 を介してＰＥＣ７のスイッチＳＷ1 の任意
波形発生器２側又はスイッチＳＷ2 の波形測定器３側に
接続される。またＰＥＣ７のスイッチＳＷ1 の任意波形
発生器側とスイッチＳＷ2 の波形測定器３側との間に必
要に応じ較正用のスイッチＳＷ8 が挿入される。これら
のスイッチＳＷ1 〜ＳＷ8 はテストシステム制御部５０
により制御される。
【００１３】アナログＩ／Ｏピン３１は必要に応じスイ
ッチＳＷ3 〜ＳＷ7 の内の１つをオンにして、いずれか
の発生器又は測定器を選択することができる。任意波形
発生器２は、スイッチＳＷ1 又はＳＷ6 の一方をオンに
して、アナログ出力ピン２９又はアナログＩ／Ｏピン３
１のいずれかに接続される。同様に波形測定器３は、ス
イッチＳＷ2 又はＳＷ7 の一方をオンにして、アナログ
入力ピン３０又はアナログＩ／Ｏピン３１のいずれかに
接続される。これらアナログ出力ピン２９、アナログ入
力ピン３０及びアナログＩ／Ｏピン３１は１組とされ、
１枚のアナログＰＥＣ７に装着される。
ッチＳＷ3 〜ＳＷ7 の内の１つをオンにして、いずれか
の発生器又は測定器を選択することができる。任意波形
発生器２は、スイッチＳＷ1 又はＳＷ6 の一方をオンに
して、アナログ出力ピン２９又はアナログＩ／Ｏピン３
１のいずれかに接続される。同様に波形測定器３は、ス
イッチＳＷ2 又はＳＷ7 の一方をオンにして、アナログ
入力ピン３０又はアナログＩ／Ｏピン３１のいずれかに
接続される。これらアナログ出力ピン２９、アナログ入
力ピン３０及びアナログＩ／Ｏピン３１は１組とされ、
１枚のアナログＰＥＣ７に装着される。
【００１４】１台のＩＣ試験装置のテストヘッドにはｎ
個のアナログ用ＰＥＣ７が実装される。従って、同一Ｉ
Ｃの異なるピンに対して同時試験が行える。また１枚の
ＤＵＴボードに、ＤＵＴソケット及びＩＣ周辺回路の組
を複数組実装すれば、複数のＤＵＴに対して同時試験が
行える。較正用スイッチＳＷ8 を用いて任意波形発生器
２の出力を波形測定器３におり返して、相互に較正する
ことが可能である。
個のアナログ用ＰＥＣ７が実装される。従って、同一Ｉ
Ｃの異なるピンに対して同時試験が行える。また１枚の
ＤＵＴボードに、ＤＵＴソケット及びＩＣ周辺回路の組
を複数組実装すれば、複数のＤＵＴに対して同時試験が
行える。較正用スイッチＳＷ8 を用いて任意波形発生器
２の出力を波形測定器３におり返して、相互に較正する
ことが可能である。
【００１５】
【発明の効果】以上述べたように、この発明によれば、
従来それぞれ３種類あった任意波形発生器（ＷＧ）２及
び波形測定器（ＷＭ）３は各１種類に統合化され、これ
ら統合化されたＷＧ２及びＷＭ３各ｎ個に少くとも各１
個のＲＦ信号発生器４、時間測定器５及びＤＣ測定器６
を加えてアナログ部１が構成され、アナログ部のそれら
複数のＷＧ２及びＷＭ３と１：１に対応し、かつ前部符
号４，５及び６の１つを必要に応じて選択するようにし
て、同一種類のｎ個のアナログインターフェース部（ア
ナログＰＥＣ）７がテストヘッドに実装される。
従来それぞれ３種類あった任意波形発生器（ＷＧ）２及
び波形測定器（ＷＭ）３は各１種類に統合化され、これ
ら統合化されたＷＧ２及びＷＭ３各ｎ個に少くとも各１
個のＲＦ信号発生器４、時間測定器５及びＤＣ測定器６
を加えてアナログ部１が構成され、アナログ部のそれら
複数のＷＧ２及びＷＭ３と１：１に対応し、かつ前部符
号４，５及び６の１つを必要に応じて選択するようにし
て、同一種類のｎ個のアナログインターフェース部（ア
ナログＰＥＣ）７がテストヘッドに実装される。
【００１６】従って、アナログ部１を構成する発生器
及び測定器類の種類は５種類（従来は９種類）に、また
アナログインターフェース部７は１種類（従来は９種
類）にそれぞれ減少される。よって、それだけアナログ
部１及びインターフェース部７の設計工数が縮減できる
と共にこれらの製造及びその管理を簡素化できる。 またアナログ部の各ユニットやインターフェース部の
故障時においても、種類が少いので、交換などによるバ
ックアップが容易となる。
及び測定器類の種類は５種類（従来は９種類）に、また
アナログインターフェース部７は１種類（従来は９種
類）にそれぞれ減少される。よって、それだけアナログ
部１及びインターフェース部７の設計工数が縮減できる
と共にこれらの製造及びその管理を簡素化できる。 またアナログ部の各ユニットやインターフェース部の
故障時においても、種類が少いので、交換などによるバ
ックアップが容易となる。
【００１７】この発明によればアナログインターフェ
ース部は１種類であり、これらを単純に増やすだけで、
同時測定（試験）に容易に対応できる。 アナログインターフェース部に較正用スイッチを設け
れば、任意波形発生器２と波形測定器３の相互の較正が
容易に行える。 ユーザにおいても、アナログインターフェース部が１
種類であるのでＤＵＴボードの設計が容易となる効果も
ある。
ース部は１種類であり、これらを単純に増やすだけで、
同時測定（試験）に容易に対応できる。 アナログインターフェース部に較正用スイッチを設け
れば、任意波形発生器２と波形測定器３の相互の較正が
容易に行える。 ユーザにおいても、アナログインターフェース部が１
種類であるのでＤＵＴボードの設計が容易となる効果も
ある。
【図１】この発明の実施例を示すブロック図。
【図２】Ａは従来のＩＣ試験装置の要部のブロック図、
ＢはＡのテストヘッド９の概要を示す平面図。
ＢはＡのテストヘッド９の概要を示す平面図。
Claims (3)
- 【請求項１】 任意波形発生器及び波形測定器がそれぞ
れｎ（２以上の整数）個と、ＲＦ信号発生器、時間測定
器及びＤＣ測定器がそれぞれ少くとも１個とより成るア
ナログ部と、各ｎ個の前記任意波形発生器及び波形測定
器にそれぞれ１：１に対応し、共通のＤＵＴ（ｄｅｖｉ
ｃｅ ｕｎｄｅｒ ｔｅｓｔ）ボードとインターフェー
スするｎ個のアナログインターフェース部（ピン・エレ
クトロニックス・カード）と、前記アナログ部及びアナ
ログインターフェース部を制御する制御部とを有するＩ
Ｃ試験装置であって、 前記任意波形発生器及び波形測定器は、前記制御部によ
り制御されて、高精度試験、汎用試験及び高速試験のい
ずれにも対応できるものであり、 前記アナログインターフェース部は、第１スイッチと、
その第１スイッチを介して対応する１個の前記任意波形
発生器に接続される出力ピンと、第２スイッチと、その
第２スイッチを介して対応する１個の前記波形測定器に
接続される入力ピンと、第３、第４及び第５スイッチ
と、それら第３、第４及び第５スイッチをそれぞれ介し
て前記ＲＦ信号発生器、時間測定器又はＤＣ測定器のい
ずれかに接続される共通のアナログＩ／Ｏピンとを有す
るものであることを特徴とする、 ＩＣ試験装置。 - 【請求項２】 請求項１に記載のＩＣ試験装置におい
て、前記アナログインターフェース部が、前記アナログ
Ｉ／Ｏピンを対応する前記任意波形発生器又は波形測定
器にそれぞれ接続する第６又は第７スイッチを具備する
ことを特徴とする。 - 【請求項３】 請求項１又は２記載のＩＣ試験装置にお
いて、前記インターフェース部が、対応する前記任意波
形発生器と波形測定器との間を接続又はその接続を解放
する較正用スイッチを具備することを特徴とする。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5060325A JPH06273488A (ja) | 1993-03-19 | 1993-03-19 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5060325A JPH06273488A (ja) | 1993-03-19 | 1993-03-19 | Ｉｃ試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06273488A true JPH06273488A (ja) | 1994-09-30 |
Family
ID=13138911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5060325A Withdrawn JPH06273488A (ja) | 1993-03-19 | 1993-03-19 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06273488A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002511590A (ja) * | 1998-04-15 | 2002-04-16 | テラダイン・インコーポレーテッド | 自動試験装置のための高速リアルタイム状態相互接続 |
| JP2002207066A (ja) * | 2001-01-09 | 2002-07-26 | Advantest Corp | 自己診断回路及びシステムｌｓｉテスタ |
| JP2009085770A (ja) * | 2007-09-28 | 2009-04-23 | Yokogawa Electric Corp | 信号測定装置 |
| JP2009288064A (ja) * | 2008-05-29 | 2009-12-10 | Yokogawa Electric Corp | 半導体試験装置及び方法 |
| JP2010117349A (ja) * | 2008-10-16 | 2010-05-27 | Advantest Corp | 試験装置、パフォーマンスボード、および、キャリブレーション用ボード |
| JP2013543589A (ja) * | 2010-10-08 | 2013-12-05 | ウエスチングハウス・エレクトリック・カンパニー・エルエルシー | 較正検出システム及び方法 |
-
1993
- 1993-03-19 JP JP5060325A patent/JPH06273488A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002511590A (ja) * | 1998-04-15 | 2002-04-16 | テラダイン・インコーポレーテッド | 自動試験装置のための高速リアルタイム状態相互接続 |
| JP5025042B2 (ja) * | 1998-04-15 | 2012-09-12 | テラダイン・インコーポレーテッド | 自動試験装置のための高速リアルタイム状態相互接続 |
| JP2002207066A (ja) * | 2001-01-09 | 2002-07-26 | Advantest Corp | 自己診断回路及びシステムｌｓｉテスタ |
| JP2009085770A (ja) * | 2007-09-28 | 2009-04-23 | Yokogawa Electric Corp | 信号測定装置 |
| JP2009288064A (ja) * | 2008-05-29 | 2009-12-10 | Yokogawa Electric Corp | 半導体試験装置及び方法 |
| JP2010117349A (ja) * | 2008-10-16 | 2010-05-27 | Advantest Corp | 試験装置、パフォーマンスボード、および、キャリブレーション用ボード |
| JP2013543589A (ja) * | 2010-10-08 | 2013-12-05 | ウエスチングハウス・エレクトリック・カンパニー・エルエルシー | 較正検出システム及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4829236A (en) | Digital-to-analog calibration system | |
| EP0254017B1 (en) | Calibrated automatic test system | |
| US5861743A (en) | Hybrid scanner for use in an improved MDA tester | |
| US4544879A (en) | Stimulus/measuring unit for DC characteristics measuring | |
| US4922492A (en) | Architecture and device for testable mixed analog and digital VLSI circuits | |
| US20060195749A1 (en) | Calibration control for pin electronics | |
| US6714888B2 (en) | Apparatus for testing semiconductor integrated circuit | |
| JPS58158566A (ja) | 検査装置 | |
| EP1440328B1 (en) | Method and apparatus for calibration and validation of high performance dut power supplies | |
| KR100339835B1 (ko) | Ic시험장치의전압인가전류측정회로 | |
| US5563509A (en) | Adaptable load board assembly for testing ICs with different power/ground bond pad and/or pin configurations | |
| US6020752A (en) | IC testing device adapted to selectively use I/O common system and I/O split system functions | |
| JPH06273488A (ja) | Ｉｃ試験装置 | |
| KR20010023515A (ko) | 집적 회로 테스터용 부하 회로 | |
| US6892338B2 (en) | Analog/digital characteristics testing device and IC testing apparatus | |
| KR20010070252A (ko) | 반도체 시험장치의 기준전위 설정방법 및 장치 | |
| KR100219392B1 (ko) | 기능 검사가 가능한 범용 계측기 | |
| JPH01129432A (ja) | 集積回路 | |
| JPH04225180A (ja) | 半導体測定装置 | |
| JP3628492B2 (ja) | 半導体装置およびそのテスト方法 | |
| JPH06152412A (ja) | 半導体集積回路装置 | |
| JP2001296333A (ja) | Ｉｃテスタ | |
| JPH056375B2 (ja) | ||
| JP2537030Y2 (ja) | Ｌｓｉテスタ | |
| JPH05196699A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |