JP2001516141A - 層形成のためのマルチ−イメージレティクル - Google Patents

層形成のためのマルチ−イメージレティクル

Info

Publication number
JP2001516141A
JP2001516141A JP2000510062A JP2000510062A JP2001516141A JP 2001516141 A JP2001516141 A JP 2001516141A JP 2000510062 A JP2000510062 A JP 2000510062A JP 2000510062 A JP2000510062 A JP 2000510062A JP 2001516141 A JP2001516141 A JP 2001516141A
Authority
JP
Japan
Prior art keywords
reticle
wafer
image
images
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000510062A
Other languages
English (en)
Inventor
ピーアラト、クリストフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2001516141A publication Critical patent/JP2001516141A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70066—Size and form of the illuminated area in the mask plane, e.g. reticle masking blades or blinds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/58—Absorbers, e.g. of opaque materials having two or more different absorber layers, e.g. stacked multilayer absorbers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 集積回路形成に用いるマルチ−イメージレティクルが提供される。 【解決手段】 単一レティクル上のイメージの制御可能に離間された横列及び縦列のマトリックスに配置された離間されたイメージからなる２次元アレイを含む。半導体ウエハー上の回路要素の様々なレベルを露光するのにレティクルの回転は不要である。ウエハーはステッパー上に置かれ、このステッパーはウエハー上にあるレジストを露光するマスクの所望イメージの下にウエハーを制御可能に配置する。移動可能な開口により、レティクル上の選択されたイメージ又はマスクを介して露光が制御される。どのイメージを使用するかを制御し、かつ、ステッパーによってウエハーを正確に配置することによって、多数のイメージを正確に一致させ、これにより、ウエハー上に形成された回路要素及び他の構造体の寸法改善に結びつく。

Description

【発明の詳細な説明】
【０００１】 発明の技術分野 本発明は一般に、ウエハー上に集積回路及び構造体を形成するのに用いる光学
リソグラフィー技術に関する。本発明は、特に、多数の露光パターンを有するレ
ティクルとその使用に関する。
【０００２】 発明の背景 リソグラフィー法では、プロセッサー、ＡＳＩＣＳ及びダイナミック・ランダ
ム・アクセス・メモリー（ＤＲＡＭ）のような集積回路と構造体を形成するため
の半導体ウエハー上においてレジスト層のパターンを露光するための多数のイメ
ージ又はマスクが用いられる。製造においてはより小さな寸法のパターンの露光
が必要なので、フォトリソグラフィー・プロセスの最新の性能向上に対応できる
技術を使用することが必要となってくる。フォトリソグラフィー、フィルム成長
、堆積及び注入の複数の連続した工程によって、同じウエハー上に多数の同一複
製と共に完全な集積回路が作られる。各複製はダイとして知られる。
【０００３】 集積回路の寸法がより小さくなったので、フォトリソグラフィー・プロセスで
はより複雑な配列技術と解像度が求められる。現在、フォトリソグラフィー・プ
ロセスではステッパーといわれる機器が用いられており、ウエハー上の所望のパ
ターンがイメージに基づいて露光されるように、ステッパーはイメージ又はマス
クを含むレティクル上のマスク配列に基づいてウエハーを移動しかつ配列する。
レティクルはレベルといわれる１つ以上のイメージを含み、各イメージはウエハ
ー上にレベルを形成するのに用いられる。基板を露光するために、所望の波長を
有する光がレティクルからの選択されたイメージを介して投影されるか、或いは
、このイメージによって反射させられる。フェーズシフト法、電子ビーム、Ｘ線
及びイオンビームもまた、ウエハーをパターン化するのに用いられる。
【０００４】 まず、各レティクルは１つのレベルを形成するための唯一つのイメージを含む
。より小さなイメージ線を形成するために要求される厳しい条件に適合するため
に、レティクルは高価になってきた。これと同時に、複合化された集積回路では
より高いレベルが必要となり、これにより、これらを形成するのにより多くの数
のレティクルが必要となった。回路形成に要求されるレティクルのコストは増加
するようになった。チップ密度が増加し続けると共に、この傾向は続いている。
【０００５】 この問題に対する提案された１つの解決策は、マルチ−イメージレティクルと の名称の米国特許第4,758,863号に記載されている。多数のイメージがレティク ル上に形成され、次いでこのレティクルは、ウエハー上に形成される集積回路の
各レベルに対応する異なるイメージを用いてウエハーを露光するために回転する
。この提案された解決策ではレティクルの交換を維持する必要性が低減されるが
、イメージの配列プロセスにおいてまだ誤差が生じることになる。まず、各イメ
ージは、レティクル上において互いに異なる角度で正確に配置されなければなら
ない。これによって、回転による配列誤差が生じる。レティクルが中央に完全に
配置されていない場合にも誤差が生じる。マスクの回転により径方向の一致にお
ける誤差を生じる。さらに、マスクホルダーの回転角によって回転による配列誤
差が生じる。これらの誤差により、顕微鏡及び他の自動配列システムを用いた配
列イメージに基づいて各レティクルを正確に配列させることが困難となる。回転
誤差をなくすためには、Ｘ及びＹ方向における僅かな移動よりさらに大きな自由
度が必要となる。
【０００６】 この解決策についての他の１つの問題は、マスク上に多くの使用しない部分が
残ってしまうことである。４つまでのイメージがレティクル上に示される。無駄
な部分が生じるので、使用可能な約４つの四角のイメージが実際の限界である。
四角のイメージを４つより多く使用すると、これらを１枚のレティクル内に収め
るためにレティクルの中央から遠くに配置しなければならない。これによって、
レティクル上の部分をさらに無駄にすることになる。
【０００７】 レティクル上の多数のイメージを使用する際において本来生じる配列誤差を低
減する必要性があり、さらに、イメージの数を増加しレティクルのコストを低減
する必要性もある。
【０００８】 発明の概要 マルチ−イメージレティクルは、単一のレティクル上に制御可能に離間された
横列及び縦列のマトリックスに配置され、かつ離間されたイメージ又はマスクパ
ターンからなる２次元アレイを含む。ウエハー上のレベルを露光するのにレティ
クルの回転が不要なように、イメージは同じ方向に整列する。ウエハーはステッ
パー上に置かれ、ウエハー上にあるレジストを露光するマスクの所望イメージの
下にステッパーによって制御可能に配置される。一つの実施態様では、Ｘ及びＹ
方向に制御された不透明のブレード又はシャッターが、レティクル上の選択され
たイメージを介してのみ露光可能とするための移動可能な開口を画成するのに用
いられる。他の実施態様では、どのイメージを使用するかを制御するために集光
デバイスが移動する。どのイメージを使用するかを制御し、かつ、ステッパーに
よってウエハーを正確に配置することによって、多数のイメージを正確かつ繰り
返し一致させることができ、これにより、ウエハー上に形成された回路要素及び
他の構造体の寸法改善に結びつく。
【０００９】 一つの実施態様では、フェーズシフトの反射及び／又は屈折マスクで使用する
ためにイメージが設計される。この実施態様では、レジストの所望の露光を得る
ために制御される干渉パターンを利用した各多層イメージによって放射光が反射
する。レティクル上のイメージの周縁部に対応する露光したレジストの境界部分
付近では、露光を受けた部分がゼロに近くなる。これによって、望ましくない線
が“印刷”されることになる。このような望ましくない線が印刷されるのを防止
するために、第１のイメージに近接して、或いは、レティクル上の他のいずれか
に置かれたレティクル上の第２のイメージを、レジスト処理前にこのような線を
除去する第１の露光に重ねて第２のパターンを露光するために配置する。さらな
る配列誤差が生じないので、前の露光との優れた一致が得られる。さらに、もし
所望であれば、レジストを処理する前にイメージを配列し露光してもよい。
【００１０】 ９つ以上のイメージパターンが同一のレティクル上に配置されるので、レティ
クルのコストが低減される。レティクルの回転に伴う誤差を導入することなく、
或いは、新たなマスクを載せかつ正確に一致させる必要なく、包括的な自由度Ｘ
及びＹを用いる正確なイメージの下にターゲットを配置するステッパーの能力に
よってイメージの不一致が低減される。多数のサイズの方形状イメージが最適に
配置された方形状アレイを用いることによって、レティクルの数、すなわち、レ
ティクルを製造するのに必要なコスト及び時間を大幅に低減できるように、レテ
ィクル部分が最適に使用される。これによって、メモリーアレイ、ＡＳＩＣｓ、
プロセッサー及び他の集積回路のような複合デバイスの製造に関するかなりのコ
ストを節約できる。
【００１１】 本発明は、所望部分を除去すべくレジスト処理前に多数の露光が用いられる場
合において特に有用である。レベル間隔は厳格に制御され、新たなマスクを搭載
したりしなかったりする必要がないので、２つの露光が完全に一致する。反射又
は屈折フォトマスクのいずれかを用いるフォトリソグラフィー、電子ビームリソ
グラフィー、Ｘ線リソグラフィー及びイオンビームリソグラフィーといわれる多
くの異なるタイプのリソグラフィーが使用できる。
【００１２】 発明の詳細な説明 好適な実施態様についての以下の説明では、この態様の一部を形成する添付図
面であって本発明が実施される好適な特定の実施態様が図示されている図面につ
いて言及する。これらの実施態様は、当業者が本発明を実施できるように十分詳
細に説明されており、他の実施態様を使用してもよく、また、本発明の範囲から
逸脱することなく論理的、機械的及び電気的変更も可能であることが理解される
べきである。したがって、以下の詳細な説明は限定した意味に解釈すべきではな
く、本発明の範囲は添付の請求の範囲によって規定される。
【００１３】 フォトリソグラフィーを用いることによってパターンを形成するプロセスにお
いて、半導体ウエハー上に一つの集積回路をパターン化するのに用いられる部材
はレティクルと呼ばれ、ウエハー全体を露光するための部材はマスクと呼ばれ、
或いは、オリジナルシートに対応する部材はレティクルと呼ばれ、レティクルを
複製することによって得られる部材はマスクと呼ばれることは慣例である。本発
明では、このような様々な定義によって分類される多数のマスク及びレティクル
を保持するためのデバイスを便宜上レティクルとする。イメージパターン及びマ
スクパターンの用語は、所望の方法で半導体ウエハー上のレジストと呼ばれる放
射光に敏感な物質を修正するようにして放射光を修正するのに用いられるレティ
クル上の構造体について使用される。このような放射光の修正は、反射、屈折又
はこれらの組合せによって行なってもよい。放射光は、レジストを修正するのに
適した電磁スペクトルの範囲であってよい。放射光の修正は、好適な干渉パター
ンを得るためにフェーズシフト法を含む。
【００１４】 図１に言及すると、マルチ−イメージレティクル１０は、一般に平面で内部と
ともに表面に欠陥が本質的にない透明基板を備え、かつ、レジストの所望の露光
波長において高い光学伝達性と反射性を有する必要がある。ソーダ−ライムガラ
ス、ボロシリケートガラス及び石英を含む数種類のガラスが、レティクルを作製
するのに用いられていた。石英は、この実施態様において使用する種類である。
特に材料が好適な伝達特性を有する場合や露光源の波長が１８０ｎｍより小さい
場合には、レジストプロセスに適合する他の材料も使用可能である。
【００１５】 レティクル１０を研磨、洗浄及び検査して、集積回路のマルチマスクパターン
又はイメージであって方形のアレイに横列及び縦列に離間して配置される１１２
ａ、１１２ｂ、１１２ｃ、１１２ｄ、１１２ｅ、１１２ｆ、１１２ｇ、１１２ｈ
及び１１２ｉを形成するための反射材料を塗布する準備ができる。図１にはこの
ようなイメージを９つ示してある。これら９つのイメージは、各縦列における各
イメージが実質的に等間隔となり、かつ、各横列における各イメージが実質的に
等間隔となるように、３つの横列及び３つの縦列に配置される。レティクル上の
このようなイメージの数は、半導体の回路要素を形成するための装置及び設計の
規定によって要求される物理的制限に依存して、３０未満又は３０又は３０を超
えるイメージを含むように変更してもよいことに留意すべきである。このような
イメージの間隔もまた設計者によって変更されてもよいが、下記に説明するステ
ッパーの制御パラメータと一致する必要がある。反射材料は、与えられた反射能
及びフェーズシフトを決定する反射指数と吸収係数を有する。所望の面に高解像
度パターンを形成するために創造的な干渉と破壊的な干渉が好都合に生起するよ
うに、フェーズシフトする反射フォトマスクでは放射光がイメージによって反射
される。図２に示す屈折又は伝達フォトマスクでは、半導体ウエハー上において
所望のパターンでフォトレジストを露光するために放射光はレティクルを介して
伝達する。反射及び屈折フォトマスクのいずれかを用いるフォトリソグラフィー
、電子ビームリソグラフィー、Ｘ線リソグラフィー、ならびに、イオンビームリ
ソグラフィーを含む多くの種類のリソグラフィックプロセスに適したイメージを
含むレティクルもまた、本発明の範囲から逸脱することなく使用してもよい。
【００１６】 複数の整列イメージ１１４、１１６，１１８及び１２０を、レティクル１０の
周縁部に設けてもよい。投影されたイメージがウエハー上に前もって形成された
構造体と正確に一致するようにウエハー上に投影されたレティクル及びイメージ
が重なるように、上記イメージは公知の方法で用いられる。レティクルの正確な
配置とイメージの正確な重なりを確実に行なうために、これらのイメージを様々
な位置に配置してもよい。
【００１７】 レティクル２１１の各イメージは、図２において２１０で示される好適に作製
された半導体ウエハーの基板上に回路を形成するための好適なパターンを含み、
この回路形成には、所望のウエハーに従来方法によって塗布されたレジストを用
いた公知のリソグラフィー技術が使用される。レジストは、レティクル上の選択
されたイメージによって制御された放射光を用いて露光され、次いで、従来のフ
ィルム成長、堆積、注入方法及び他の技術を用いて露光部分が除去される。さら
に、残存するレジストが通常除去され、次ぎの露光サイクルの前に再びレジスト
が塗布される。
【００１８】 ランプのような従来の制御された放射光源２１２は、まずコンデンサ２１３を
通り、次いでレティクル２１１を通り、さらに従来の開口ブレード２１６、２１
８、２２０及び２２２によって形成される開口２１４を通って放射光を選択的に
投影する。開口ブレードは、レティクル２１１上の所望の単一イメージからの放
射光をいつでも通すために、要求に応じて移動可能である。分解したブロック図
として示してあるが、開口ブレードは図に示す状態よりレティクル２１１に更に
近接していることが認識される。開口を通る放射光は、ウエハー２１０上の光投
影部２２６によって焦点が合わせられる。ウエハー２１０は、制御された方法で
レジストを露光するために従来のステッパー２３０に結合される。ウエハー２１
０は、あらゆる寸法及び材料からなる従来の半導体ウエハーを含む。一つの実施
態様では、５と１２インチの間のシリコンウエハーが用いられる。
【００１９】 多くの同一の回路がウエハー２１０上に形成されるので、ダイと呼ばれる別個
の各回路を通る放射光パターンをステップさせるのにステッパー２３０が用いら
れる。これらが完全に形成されると、各ダイは切断され、集積回路チップを形成
するためにモールドされる。ステッパー２３０は、最初のイメージが正確に重な
ると、ダイからダイに繰り返しステップできる極めて精密な機器である。レティ
クルは多数のイメージを含むので、ウエハーに対して正確に配置されるために、
ステッパーのレティクルホルダー内において一度正確に配置される必要がある。
これは、回路の多層を形成する補助として用いられる。その後、移動可能な開口
２１４とステッパー２３０が、どのイメージを投影するのか、そして投影イメー
ジをどこに配置するのかを制御するのに用いられる。レティクルによってウエハ
ー上にイメージを最初に一致させることができれば、その後はこのような一致は
ステッパーによって確実に維持される。このような場合には、レティクル上のイ
メージの間隔を制御することは容易なことである。レティクルの回転に伴う誤差
を導入することなく、或いは、新たなマスクを載せかつ正確に一致させる必要な
く、包括的な自由度Ｘ及びＹを用いる正確なイメージの下にターゲットを配置す
るステッパーの能力によってイメージの不一致が低減される。同じ方向に整列さ
れた方形状のイメージを有する方形状アレイを用いることによって、レティクル
の数、すなわち、レティクルを製造するためのコスト及び時間を大幅に低減でき
るように、レティクル部分が最適に使用される。正確なイメージの上に光が投影
できるように開口を移動するために、ブレード２１４、２１６、２１８及び２２
０は前後に移動する必要がある。レティクルの回転は不要である。所望のレンズ
２２６特性を得るのにイメージを配置するために、レティクルがＸ及びＹ方向に
移動してもよい。単一のレティクル上にある多数のイメージを用いることによっ
て、メモリーアレイ、ＡＳＩＣｓ、プロセッサー及び他の集積回路のような複合
デバイスの製造に関するかなりのコストを節約できる。
【００２０】 他の実施態様では、図２のレティクル２１１に示すような異なる寸法及び形状
のイメージとしてもよい。これにより、イメージを所望の位置に配置できるので
レティクル上の面積の最適使用が可能になる。イメージは通常、方形状をなすの
で、僅かの間隔をもってイメージの周縁部を一列に揃えることができる。このこ
とは、異なるイメージを使用するのにレティクルの回転を必要とする従来方法と
著しい対照をなすものである。このような各イメージは、パイ形状の中に収まる
必要があり、このことによりレティクル面には使用できない部分が本質的に形成
される。大きなイメージは、パイ形状内に収められるためにレティクルの中央か
ら遠い位置に配置する必要がある。これらは更に、正確に回転する際に回路と一
列に揃う必要がある。
【００２１】 一つの実施態様では、本発明のレティクル上の各イメージは、回路要素又は構
造体の一つのレベル形成を補助するのに使用される。図１に示すレティクルを用
いて９つの異なるレベルを形成してもよい。レティクル上に更に多くのイメージ
を形成するには、もっと大きな数のレベルを形成してもよい。これにより、各レ
ティクルのコストが回路要素を製造するコストのかなりの部分を占めている場合
に、回路要素を形成するコストを大幅に節約できる。幾つかの回路要素では、２
０を超える形成すべき異なるレベルを必要とする。必要なレティクルの数を大幅
に低減することによって、かなりのコストが節約される。各レティクルを形成す
るのにかなりの時間を要するので、レティクル数の低減により、かなりの時間も
節約される。
【００２２】 本発明の更に他の利点は、レジストプロセスの前に多数の露光を行なうことが
できることである。このことは、リソグラフィーに基づくフェーズシフトを用い
る実施態様において非常に便利である。このような実施態様では、レジストの所
望の露光を得るために制御される干渉パターンを利用する各多層イメージによっ
て放射光が反射する。レティクル上のイメージの周縁部に対応する露光されたレ
ジストの境界付近では、受けた露光はゼロに近い。これによって、望ましくない
”印刷”線が発生する。このような望ましくない線の印刷を防止するために、第
１のイメージに近接するか又はレティクル上の他の場所に位置するレティクル上
の第２のイメージが、レジストプロセスの前にこのような線を除去すべく第１の
露光部分にわたる第２のパターンを露光するように配置される。さらなる配列エ
ラーが導入されないので、前の露光との優れた一致が得られる。必要であれば、
イメージをさらに配列してレジストプロセスの前に露光してもよい。図３は、６
つのレベルを形成するために９つのイメージレティクルを用いた多数露光の使用
を示す。第１のレベルは、レジストプロセスの前に第１及び第２の両方のイメー
ジを用いて露光されたものである。第２のレベルは、レジストプロセスの前に第
３及び第４のイメージを用いて露光されたものである。第３及び第４のレベルは
、レジストプロセスにおいて第５及び第６のイメージをそれぞれ用いて露光され
たものである。第５のレベルは、レジストプロセスの前に２つのイメージ７及び
８を用いて露光されたものであり、第６のレベルはイメージ９のみを用いて露光
されたものである。
【００２３】 特定の実施態様について本発明を説明したが、本発明では他の実施態様もまた
使用できることが当業者によって理解されるであろう。レティクル当たりのイメ
ージ数、それらの形状と間隔については、本発明の範囲から逸脱することなく変
更してもよい。さらに、適当なレジストに対して放射光の異なる波長を使用して
もよい。
【図面の簡単な説明】
【図１】 マルチ−イメージレティクルを示す平面図である。
【図２】 マルチ−イメージレティクルの使用を示すブロック正面図である。
【図３】 半導体ウエハーの各層を形成するために用いられる図１に示すレティクル上の
イメージの表である。
【符号の説明】
１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅ，１１２ｆ，１１２ｇ，
１１２ｈ，１１２ｉ，１１４，１１６，１１８，１２０・・イメージ、２１２・
・光源、２１１・・レティクル、２１４・・開口、２２６・・集光デバイス、２
１０・・ウエハー、２３０・・ステッパー。
【手続補正書】
【提出日】平成１２年３月２２日（２０００．３．２２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＷ

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 基板と、 前記基板上において実質的に同方向に整列するように形成され、各々が離間し
    た複数の独立イメージとを含み、 所望のパターンでウエハーを制御可能に露光するのに用いられるレティクル。
  2. 【請求項２】 前記離間した複数のイメージが、横列と縦列に配置された実
    質的に方形状のイメージを含む、請求項１に記載のレティクル。
  3. 【請求項３】 前記イメージが横列と縦列に配置された、請求項２に記載の
    レティクル。
  4. 【請求項４】 前記各イメージが、ウエハー上に形成される回路要素の異な
    るレベルに対応する、請求項２に記載のレティクル。
  5. 【請求項５】 少なくとも２つの前記イメージが、ウエハー上に形成される
    回路要素の１つのレベルに対応する、請求項２に記載のレティクル。
  6. 【請求項６】 マルチ−イメージレティクルを配列する段階と、 前記レティクルの第１のイメージ上に放射光を投影する段階と、 前記第１のイメージを通る前記放射光を修正する段階と、 選択されたイメージからの光を通すために、光源と前記ウエハーとの間の開口
    を位置合わせする段階と、 前記ウエハーの選択された部分に前記放射光の焦点を合わせる段階と、 前記マルチ−イメージレティクル上の他のイメージについて、レティクルを回
    転することなく、前記位置合わ段階、前記投影段階、前記修正段階及び前記焦点
    を合わせる段階を繰り返えす段階とを含む、半導体ウエハー上に回路要素のマル
    チレベルを形成する方法。
  7. 【請求項７】 前記ウエハーが放射光による露光前にレジストによってコー
    ティングされる、請求項６に記載の方法。
  8. 【請求項８】 前記レジストが各露光によって処理される、請求項７に記載
    の方法。
  9. 【請求項９】 前記レジスト処理の後に回路層が形成される、請求項８に記
    載の方法。
  10. 【請求項１０】 前記回路層の形成後に残存レジストを除去する、請求項９
    に記載の方法。
  11. 【請求項１１】 前記残存レジストの除去後に更なるレジスト層がウエハー
    上に形成される、請求項１０に記載の方法。
  12. 【請求項１２】 前記レジストが感光性レジストである、請求項１１に記載
    の方法。
  13. 【請求項１３】 感光性レジストでウエハーをコーティングする段階と、 マルチ−イメージレティクルを配列する段階と、 前記レティクルの第１のイメージ上に放射光を投影する段階と、 前記第１のイメージを通る前記放射光を修正する段階と、 前記ウエハーの選択された部分に前記放射光の焦点を合わせる段階と、 前記レティクルの第２のイメージ上に放射光を投影する段階と、 前記第２のイメージを通る前記放射光を修正する段階と、 前記選択された部分に少なくとも一部が重なるように前記ウエハーに前記放射
    光の焦点を合わせる段階と、 前記第１と第２のイメージの双方によって修正された放射光による前記ウエハ
    ーの露光後にレジストを処理する段階とを含む、半導体ウエハー上に回路要素を
    形成する方法。
  14. 【請求項１４】 集積回路の製造において半導体ウエハーに像を形成する方
    法であって、 多数の集積回路マスクパターンを含む単一のマルチ−レベルレティクルであっ
    て、前記マスクパターンが別個の領域に配置されているレティクルを提供する段
    階と、 前記マルチ−レベルレティクルを収容し、かつ前記パターンの選択された１つ
    に光を制御可能に投影するステッパーデバイスを提供する段階と、 前記ステッパーデバイス内に前記レティクルを挿入する段階と、 前記レティクルを配列する段階と、 第１のパターンでウエハーを露光するために、前記パターンの１つに光を投影
    する段階と、 前記ステッパーとレティクルとに結合した開口の少なくとも１つを、Ｘ及びＹ
    方向においてのみ移動させる段階と、 前記第１のパターンと一致する第２のパターンで前記ウエハーを露光するため
    に、前記レティクルと開口の相対位置によって制御されるようにパターンの異な
    る１つに光を投影する段階と、 前記ウエハー上に所望の集積回路を形成するために、少なくとも幾つかの露光
    の間に成長技術を用いる段階とを含む形成方法。
  15. 【請求項１５】 半導体ウエハーの基板上にマルチ−レベルイメージを形成
    するためにフォト・リソグラフィー・システムで使用するレティクルにおいて、
    当該レティクル上の別個の領域に配置された複数の別個のマスクパターンであっ
    て、前記基板上でイメージが重なるように同じ方向に整列したマスクパターンを
    含むレティクル。
  16. 【請求項１６】 前記複数の離間したマスクパターンが、横列及び縦列に配
    置された実質的に方形状のパターンを含む、請求項１５に記載のレティクル。
  17. 【請求項１７】 前記各横列の各マスクパターンが等間隔に配置され、かつ
    、前記各縦列の各マスクパターンが等間隔に配置されるように、前記マスクパタ
    ーンが横列及び縦列に配置された、請求項１６に記載のレティクル。
  18. 【請求項１８】 前記各マスクパターンが前記ウエハー上に形成される回路
    要素の異なるレベルに対応する、請求項１６に記載のレティクル。
  19. 【請求項１９】 少なくとも２つの前記マスクパターンが前記ウエハー上に
    形成される回路要素の１つのレベルに対応し、これらマスクパターンの各々が前
    記基板上に形成される回路要素の異なるレベルに対応する、請求項１６に記載の
    レティクル。
  20. 【請求項２０】 多数の集積回路マスクパターンを含むマルチ−レベルレテ
    ィクルであって、 前記パターンが前記レティクル上の別個の領域に配置され、 イメージを形成するための基板上に前記マスクパターンを投影するために、前
    記レティクル上のパターンの１つを通る光を投影するステッパー装置中に前記レ
    ティクルが収容され、 前記各マスクパターンが前記イメージと一致して基板上に投影可能なように、
    前記基板とレティクルの少なくとも１つがＸ及びＹ方向に相対移動し、 前記各パターンが実質的に同じ方向で横列及び縦列に配置される、マルチ−レ
    ベルレティクル。
  21. 【請求項２１】 多数の集積回路マスクパターンを含むマルチ−レベルレテ
    ィクルであって、 前記パターンが前記レティクル上の別個の領域に配置され、 イメージを形成するための基板上に集光デバイスを介して前記マスクパターン
    を投影するために、前記レティクル上のパターンの１つからの放射光を反射する
    ステッパー装置中に前記レティクルが収容され、 前記各マスクパターンが前記イメージと一致して基板上に投影可能なように、
    前記基板、集光デバイス及びレティクルの少なくとも１つが相対移動し、 前記各パターンが実質的に同じ方向で前記レティクル上に配置される、マルチ
    −レベルレティクル。
  22. 【請求項２２】 前記複数の離間したマスクパターンが、横列及び縦列に配
    置された実質的に方形状のパターンを含む、請求項２１に記載のレティクル。
  23. 【請求項２３】 前記マスクパターンが３つの横列と３つの縦列に配置され
    た９つのマスクパターンを含み、前記各横列の各マスクパターンが等間隔に配置
    され、かつ、前記各縦列の各マスクパターンが等間隔に配置された、請求項２１
    に記載のレティクル。
  24. 【請求項２４】 前記各マスクパターンが前記ウエハー上に形成される回路
    要素の異なるレベルに対応する、請求項２１に記載のレティクル。
  25. 【請求項２５】 少なくとも２つの前記マスクパターンが前記ウエハー上に
    形成される回路要素の１つのレベルに対応する、請求項２１に記載のレティクル
    。
JP2000510062A 1997-08-19 1998-08-19 層形成のためのマルチ−イメージレティクル Pending JP2001516141A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/914,417 1997-08-19
US08/914,417 US6040892A (en) 1997-08-19 1997-08-19 Multiple image reticle for forming layers
PCT/US1998/017160 WO1999009456A1 (en) 1997-08-19 1998-08-19 Multiple image reticle for forming layers

Publications (1)

Publication Number Publication Date
JP2001516141A true JP2001516141A (ja) 2001-09-25

Family

ID=25434336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000510062A Pending JP2001516141A (ja) 1997-08-19 1998-08-19 層形成のためのマルチ−イメージレティクル

Country Status (7)

Country Link
US (5) US6040892A (ja)
EP (1) EP1021748A1 (ja)
JP (1) JP2001516141A (ja)
KR (1) KR100453472B1 (ja)
AU (1) AU8914598A (ja)
TW (1) TW434678B (ja)
WO (1) WO1999009456A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503092A (ja) * 2004-06-14 2008-01-31 フォトロニクス・インコーポレイテッド 同じマスクパターンの、バイアスが異なる複数のバージョンを有するフォトマスクレティクルを用いて半導体層を形成する方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040892A (en) * 1997-08-19 2000-03-21 Micron Technology, Inc. Multiple image reticle for forming layers
JPH11329957A (ja) * 1998-03-18 1999-11-30 Nikon Corp 露光装置用のデ―タ作成方法
JP3159163B2 (ja) * 1998-04-06 2001-04-23 日本電気株式会社 走査露光方法及び走査露光装置
JP2000021702A (ja) * 1998-06-30 2000-01-21 Canon Inc 露光装置ならびにデバイス製造方法
JP2000147743A (ja) * 1998-11-13 2000-05-26 Nec Corp 半導体製造用のレチクルとこれを用いた半導体装置の製造方法
JP3751762B2 (ja) * 1998-12-08 2006-03-01 株式会社東芝 半導体装置の製造方法および原板
US6200709B1 (en) * 1999-01-15 2001-03-13 Custom One Design, Inc. Photolithographic mask and apparatus and method of use thereof
AU2869400A (en) 1999-02-05 2000-08-25 Rochester Institute Of Technology Masks for use in optical lithography below 180 nm
US6733929B2 (en) * 2000-07-05 2004-05-11 Numerical Technologies, Inc. Phase shift masking for complex patterns with proximity adjustments
US6777141B2 (en) * 2000-07-05 2004-08-17 Numerical Technologies, Inc. Phase shift mask including sub-resolution assist features for isolated spaces
US7083879B2 (en) * 2001-06-08 2006-08-01 Synopsys, Inc. Phase conflict resolution for photolithographic masks
US6787271B2 (en) * 2000-07-05 2004-09-07 Numerical Technologies, Inc. Design and layout of phase shifting photolithographic masks
EP1346513B1 (en) * 2000-08-30 2010-10-20 Tmt Coaxial Networks Inc. A home network system and method
DE10064223C1 (de) * 2000-12-22 2002-07-11 Infineon Technologies Ag Verfahren zum Überwachen der Herstellung integrierter Schaltkreise abhängig von einem Wafer zu Waferlayoutversatz
US6594817B2 (en) 2001-01-16 2003-07-15 International Business Machines Corporation Reticle exposure matrix
US6764867B1 (en) * 2001-01-19 2004-07-20 Vanguard International Semiconductor Corporation Reticle option layer detection method
US6949638B2 (en) * 2001-01-29 2005-09-27 Affymetrix, Inc. Photolithographic method and system for efficient mask usage in manufacturing DNA arrays
US6628372B2 (en) * 2001-02-16 2003-09-30 Mccullough Andrew W. Use of multiple reticles in lithographic printing tools
US6558883B2 (en) * 2001-03-08 2003-05-06 Infineon Technologies Ag Apparatus and method for patterning a semiconductor wafer
US6852471B2 (en) * 2001-06-08 2005-02-08 Numerical Technologies, Inc. Exposure control for phase shifting photolithographic masks
US6893806B2 (en) * 2001-08-15 2005-05-17 Agere Systems, Inc. Multiple purpose reticle layout for selective printing of test circuits
US6768538B2 (en) * 2001-11-02 2004-07-27 Taiwan Semiconductor Manufacturing Co., Ltd Photolithography system to increase overlay accuracy
US20030087205A1 (en) * 2001-11-06 2003-05-08 Dennis Warner System and method for forming features on a semiconductor substrate
KR100431991B1 (ko) * 2001-11-07 2004-05-22 주식회사 하이닉스반도체 레티클 및 이를 이용한 반도체소자의 제조방법
KR100431992B1 (ko) * 2001-11-08 2004-05-22 주식회사 하이닉스반도체 레티클을 이용한 반도체소자의 제조방법
US6710851B1 (en) * 2002-01-29 2004-03-23 Lsi Logic Corporation Multi pattern reticle
US6897164B2 (en) 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
US6821348B2 (en) 2002-02-14 2004-11-23 3M Innovative Properties Company In-line deposition processes for circuit fabrication
US7333178B2 (en) * 2002-03-18 2008-02-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7170587B2 (en) * 2002-03-18 2007-01-30 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP2004053807A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp マスクメーカ選定方法
US6872509B2 (en) * 2002-08-05 2005-03-29 Micron Technology, Inc. Apparatus and methods for photolithographic processing
WO2004077163A2 (en) * 2003-02-26 2004-09-10 Koninklijke Philips Electronics N.V. Method for creating a pattern on a wafer using a single photomask
DE10317893A1 (de) * 2003-04-17 2004-11-11 Infineon Technologies Ag Maskierungsanordnung und Verfahren zum Herstellen von integrierten Schaltungsanordnungen
US7423730B2 (en) * 2003-05-28 2008-09-09 Asml Netherlands B.V. Lithographic apparatus
US7016015B2 (en) * 2003-06-20 2006-03-21 Asml Netherlands B.V Lithographic apparatus and device manufacturing method
US7370659B2 (en) * 2003-08-06 2008-05-13 Micron Technology, Inc. Photolithographic stepper and/or scanner machines including cleaning devices and methods of cleaning photolithographic stepper and/or scanner machines
DE10344645B4 (de) * 2003-09-25 2008-08-07 Qimonda Ag Verfahren zur Durchführung einer Doppel- oder Mehrfachbelichtung
US20050074700A1 (en) * 2003-10-07 2005-04-07 Macronix International Co., Ltd. Method for imaging a semiconductor wafer
US7909396B2 (en) * 2004-01-08 2011-03-22 Audiovox Corporation Automobile entertainment system
US7396617B2 (en) 2004-06-14 2008-07-08 Photronics, Inc. Photomask reticle having multiple versions of the same mask pattern with different biases
JP2006072100A (ja) * 2004-09-03 2006-03-16 Adtec Engineeng Co Ltd 投影露光装置
US7378289B1 (en) 2005-04-05 2008-05-27 Integrated Device Technology, Inc. Method for forming photomask having test patterns in blading areas
US7583358B2 (en) * 2005-07-25 2009-09-01 Micron Technology, Inc. Systems and methods for retrieving residual liquid during immersion lens photolithography
US7456928B2 (en) * 2005-08-29 2008-11-25 Micron Technology, Inc. Systems and methods for controlling ambient pressure during processing of microfeature workpieces, including during immersion lithography
US8472004B2 (en) * 2006-01-18 2013-06-25 Micron Technology, Inc. Immersion photolithography scanner
CN101038435A (zh) * 2006-03-17 2007-09-19 蔡士成 晶圆光刻掩模和其制造方法与其晶圆光刻方法
US7519941B2 (en) * 2006-04-13 2009-04-14 International Business Machines Corporation Method of manufacturing integrated circuits using pre-made and pre-qualified exposure masks for selected blocks of circuitry
WO2008070188A1 (en) * 2006-12-08 2008-06-12 Applied Materials, Inc. Methods and apparatus for multi-exposure patterning
US20080239263A1 (en) * 2007-03-29 2008-10-02 Asml Netherlands B.V. Lithographic system and device manufacturing method
US8031209B2 (en) * 2007-12-11 2011-10-04 The Boeing Company Graphical display system and method
US8120767B2 (en) 2008-03-13 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Mask making decision for manufacturing (DFM) on mask quality control
US8215510B2 (en) * 2008-03-24 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Photomask storage apparatus
US7875406B2 (en) * 2008-03-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple technology node mask
US7867698B2 (en) * 2008-05-19 2011-01-11 Chartered Semiconductor Manufacturing Ltd. Reticle system for manufacturing integrated circuit systems
US7923180B2 (en) * 2008-05-19 2011-04-12 Chartered Semiconductor Manufacturing, Ltd. Cross technology reticles
US9005848B2 (en) * 2008-06-17 2015-04-14 Photronics, Inc. Photomask having a reduced field size and method of using the same
JP4591570B2 (ja) * 2008-07-28 2010-12-01 株式会社村田製作所 周波数調整装置
US8003281B2 (en) 2008-08-22 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd Hybrid multi-layer mask
US9005849B2 (en) * 2009-06-17 2015-04-14 Photronics, Inc. Photomask having a reduced field size and method of using the same
US10109612B2 (en) * 2013-12-13 2018-10-23 Taiwan Semiconductor Manufacturing Company Tools and systems for processing semiconductor devices, and methods of processing semiconductor devices
US9470987B1 (en) 2015-10-22 2016-10-18 United Microelectronics Corp. Overlay mask
US10290354B1 (en) 2017-10-31 2019-05-14 Sandisk Technologies Llc Partial memory die
US10776277B2 (en) 2017-10-31 2020-09-15 Sandisk Technologies Llc Partial memory die with inter-plane re-mapping
CN110691535B (zh) * 2018-09-18 2022-06-03 灵动科技（北京）有限公司 可移动箱体
US11110949B2 (en) * 2019-08-31 2021-09-07 Lingdong Technology (Beijing) Co. Ltd. Movable container

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3716296A (en) * 1970-05-06 1973-02-13 Molekularelektronik Method and electronic circuit arrangement for producing photomasks
JPS55165629A (en) 1979-06-11 1980-12-24 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
US4620785A (en) * 1982-12-01 1986-11-04 Canon Kabushiki Kaisha Sheet-like member having alignment marks and an alignment apparatus for the same
JPS60221757A (ja) * 1985-02-20 1985-11-06 Hitachi Ltd 露光用マスク
US4803524A (en) * 1985-08-03 1989-02-07 Nikon Corporation Method of and apparatus for detecting the accuracy of superposition exposure in an exposure apparatus
JP2593440B2 (ja) * 1985-12-19 1997-03-26 株式会社ニコン 投影型露光装置
GB8610655D0 (en) * 1986-05-01 1986-06-04 Smiths Industries Plc Integrated circuit substrates
GB2190215B (en) * 1986-05-01 1989-12-13 Smiths Industries Plc Integrated circuit substrates and masks
US4702592A (en) * 1986-06-30 1987-10-27 Itt Corporation Reticle assembly, system, and method for using the same
JP2647835B2 (ja) 1986-09-16 1997-08-27 日本電気株式会社 ウェハーの露光方法
US4758863A (en) * 1987-02-17 1988-07-19 Hewlett-Packard Company Multi-image reticle
JPH01234850A (ja) 1988-03-15 1989-09-20 Nec Corp 半導体集積回路用フォトマスク
US4849313A (en) * 1988-04-28 1989-07-18 Vlsi Technology, Inc. Method for making a reticle mask
DE68924122T2 (de) * 1988-10-20 1996-05-09 Fujitsu Ltd Herstellungsverfahren für Halbleitervorrichtungen und durchsichtige Maske für den geladenen Teilchenstrahl.
JP2702183B2 (ja) 1988-11-04 1998-01-21 富士通株式会社 半導体製造装置
US5422491A (en) 1988-11-04 1995-06-06 Fujitsu Limited Mask and charged particle beam exposure method using the mask
US5049925A (en) * 1990-04-20 1991-09-17 Micron Technology, Inc. Method and apparatus for focusing a wafer stepper
JPH04212957A (ja) 1990-10-19 1992-08-04 Fujitsu Ltd レチクル及び露光方法
JP2663063B2 (ja) * 1991-06-12 1997-10-15 富士通株式会社 荷電ビーム露光方法
US5298761A (en) * 1991-06-17 1994-03-29 Nikon Corporation Method and apparatus for exposure process
US5235626A (en) * 1991-10-22 1993-08-10 International Business Machines Corporation Segmented mask and exposure system for x-ray lithography
JPH05204131A (ja) 1992-01-29 1993-08-13 Oki Electric Ind Co Ltd ホトマスク及びこれを用いたパターン形成方法
US5308741A (en) * 1992-07-31 1994-05-03 Motorola, Inc. Lithographic method using double exposure techniques, mask position shifting and light phase shifting
US5705299A (en) * 1992-12-16 1998-01-06 Texas Instruments Incorporated Large die photolithography
JP3229118B2 (ja) * 1993-04-26 2001-11-12 三菱電機株式会社 積層型半導体装置のパターン形成方法
JP2894922B2 (ja) * 1993-05-14 1999-05-24 日本電気株式会社 投影露光方法および装置
KR960011461B1 (ko) * 1993-06-25 1996-08-22 현대전자산업 주식회사 회절빛 제어 마스크
US5439764A (en) * 1993-07-01 1995-08-08 Micrel, Incorporated Mask having multiple patterns
JPH07211619A (ja) 1994-01-25 1995-08-11 Hitachi Ltd 回路パターンの形成方法及びそれに用いられるレチクル
US5571643A (en) * 1994-07-22 1996-11-05 Martin; Mark T. Spectrophotometric quantitation of images in X-ray film and electrophoresis gel bands
US5699260A (en) * 1995-03-14 1997-12-16 Analog Devices, Incorporated Technique for optimizing the number of IC chips obtainable from a wafer
US6040892A (en) * 1997-08-19 2000-03-21 Micron Technology, Inc. Multiple image reticle for forming layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503092A (ja) * 2004-06-14 2008-01-31 フォトロニクス・インコーポレイテッド 同じマスクパターンの、バイアスが異なる複数のバージョンを有するフォトマスクレティクルを用いて半導体層を形成する方法

Also Published As

Publication number Publication date
US6646722B2 (en) 2003-11-11
US20020176065A1 (en) 2002-11-28
AU8914598A (en) 1999-03-08
US6421111B1 (en) 2002-07-16
US5995200A (en) 1999-11-30
US6563568B2 (en) 2003-05-13
US20020180947A1 (en) 2002-12-05
WO1999009456A1 (en) 1999-02-25
EP1021748A1 (en) 2000-07-26
US6040892A (en) 2000-03-21
TW434678B (en) 2001-05-16
KR20010023094A (ko) 2001-03-26
KR100453472B1 (ko) 2004-10-20

Similar Documents

Publication Publication Date Title
US5995200A (en) Multiple image reticle for forming layers
US5863712A (en) Pattern forming method, projection exposure system, and semiconductor device fabrication method
KR100464843B1 (ko) 트위스팅쌍극자및편광개구를사용한편축조사에의한패턴단락방지방법및장치
US6777143B2 (en) Multiple mask step and scan aligner
JP2752365B2 (ja) マルチレベル・レチクル
US6096458A (en) Methods for manufacturing photolithography masks utilizing interfering beams of radiation
US5725971A (en) Method of manufacturing phase shift masks and a method of manufacturing semiconductor integrated circuit devices
US6150058A (en) Method of making attenuating phase-shifting mask using different exposure doses
US20070148558A1 (en) Double metal collimated photo masks, diffraction gratings, optics system, and method related thereto
CN110911553A (zh) 半导体装置的制造方法
US7956983B2 (en) Exposure equipment having auxiliary photo mask and exposure method using the same
US6327023B1 (en) Optimization of reticle rotation for critical dimension and overlay improvement
US7396617B2 (en) Photomask reticle having multiple versions of the same mask pattern with different biases
US6440614B1 (en) Mask and method of manufacturing semiconductor device
JP3110801B2 (ja) フォトマスクの製造方法及びフォトマスク
US7462426B2 (en) Method for producing a phase mask
US6576376B1 (en) Tri-tone mask process for dense and isolated patterns
JPH0845810A (ja) レジストパターン形成方法
JPH07153659A (ja) 縮小投影露光装置
US20070097347A1 (en) Method for forming a circuit pattern by using two photo-masks
KR0135064B1 (ko) 편광층을 이용한 마스크 및 그를 이용한 반도체웨이퍼의 노광방법
JPH06181166A (ja) 投影露光装置
JPH0588349A (ja) レチクルマスク及び投影露光方法
JPH07253650A (ja) 露光用マスク及び投影露光装置
JPH07161626A (ja) 投影露光装置および投影露光方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050127