JP2001508950A - 炭化珪素ショットキーダイオードの接合止端 - Google Patents
炭化珪素ショットキーダイオードの接合止端Info
- Publication number
- JP2001508950A JP2001508950A JP53423398A JP53423398A JP2001508950A JP 2001508950 A JP2001508950 A JP 2001508950A JP 53423398 A JP53423398 A JP 53423398A JP 53423398 A JP53423398 A JP 53423398A JP 2001508950 A JP2001508950 A JP 2001508950A
- Authority
- JP
- Japan
- Prior art keywords
- jte
- layer
- region
- junction
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 47
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 47
- 230000007704 transition Effects 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 38
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 14
- 230000007423 decrease Effects 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 10
- 230000003247 decreasing effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 238000013461 design Methods 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 150000002500 ions Chemical class 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000002161 passivation Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 241001354791 Baliga Species 0.000 description 1
- UNPLRYRWJLTVAE-UHFFFAOYSA-N Cloperastine hydrochloride Chemical compound Cl.C1=CC(Cl)=CC=C1C(C=1C=CC=CC=1)OCCN1CCCCC1 UNPLRYRWJLTVAE-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
金属コンタクト(2)と接合部から延長する第１の半導体性状を有する炭化珪素半導体層(1)を有し、接合部のエッジが金属コンタクトに最も近い有効シートチャージか総電荷が漸増する遷移ベルト（TB）と遷移ベルトの外に位置する接合接点延長(JTE)の２つに分割されており、前記JTEは総電荷又は有効シートチャージ密度がJTEの中央部から放射方向に向かって初期値から段階的または連続的に端止の最外縁部でゼロ又はほとんどゼロになるよう減少する電荷特性を有する、ショットキー接続半導体ダイオード。遷移ベルトの目的はショットキーダイオードのエッジにおける電界の集中を緩和することであり、接合接点延長の目的はダイオード周辺部の電界を制御することである。
Description
【発明の詳細な説明】
炭化珪素ショットキーダイオードの接合止端
技術分野
本発明は、金属接合部を取り囲む半導体層中の電荷または電荷密度が接合部か
ら離れるにしたがって漸減するエッジ止端を有し、接合のエッジ部、つまり金属
と半導体の接合面で、強い電界によって絶縁破壊が発生する可能性を低減できる
、炭化珪素を母材としたショットキーダイオードと称する金属半導体接合に関す
る。
背景技術
炭化珪素を母材とする半導体ディバイスは、高温、高電圧、および高放射線下
での使用を目的として常に開発が続けられている。このような使用環境下では、
従来の半導体では満足すべき結果が得られていない。評価結果によれば、パワー
MOSFET型の炭化珪素半導体および炭化珪素を母材としたダイオード整流器は、大
電流で650℃ないし800℃の高温下で作動し、相当するシリコンディバイスの20分
の１の大きさであるにもかかわらず、低損失、高作動周波数等の優れたスイッチ
特性を有する。この優れた性能は、シリコンよりも優れた炭化珪素の材料特性、
すなわち、高い絶縁破壊電界強度(シリコンの10倍)、高い熱伝導率(シリコンの
３倍以上)、大きなエネルギーバンドギャップ（炭化珪素の結晶構造の一つであ
る6H-SiCの場合2.9eV）に起因する。
炭化珪素を使用した半導体技術は比較的新しく、未知の部分が多いため、実験
的に、さらには大量生産が行われるまでには炭化珪素半導体の生産技術に関して
多くの解決すべき諜題がある。高出力かつ高電圧用の装置に関しては特に課題が
多い。
電圧を消費するｐｎ接合を有する高電圧ダイオードまたは他の種類の半導体デ
ィバイスを製造する際の課題の１つは、接合部に適切な止端構造を設けることで
ある。接合部のエッジ近傍の電界は、接合部全体の電界に比較して高いのが通常
である。接合部の周辺部で他の部分よりも高くなっている電界は、表面への電荷
蓄積があればさらに高くなる。
ｐｎ接合部のエッジにおいて電界強度が高いことは絶縁破壊またはフラッシュ
オーバーの危険が高いこと、および、電圧ドリフトと称するブロック電圧の不安
定性が生じることを意味している。
上記の問題を解消するためには、接合部が表面に露出する位置での電界の集中
低減が非常に重要になる。部材の表面を不活性化するとともに、ｐｎ接合の表面
との接しかたを改善して表面の電界を平坦化する方法が採られている。例えば、
シリコン装置のエッジ表面をｐｎ接合に対して所定の角度をなすように削って（
研削、サンドブラスト、エッチング等）電界を平坦化するする方法が知られてい
る。他の従来方法は、接合部の高ドープ側のドープを、接合部の最も外側のエッ
ジに向かって少しづつ弱めていくこと（いわゆる接合止端延長JTE）である。シ
リコンコンポーネントのJTEを製作するためのシリコン技術は、炭化珪素がシリ
コンに比較して非常に硬く、ドーパントの拡散性が非常に弱いために、炭化珪素
に用いるのは非常に困難であるか、ほとんど不可能である。
炭化珪素のｐｎ接合に関しては、上記の問題は解決されていない。炭化珪素を
使用した半導体装置を開発する際に解決しなければならない課題の多くは、シリ
コン半導体装置を開発する際に経験したものと同種である。しかし、炭化珪素半
導体装置を製造する際にはシリコン技術を適用することができない間題も存在す
る。例えば、炭化珪素の場合は、2270°K以下では拡散係数が無視できるほど小
さいので、拡散によってドーピングを行うことは不可能である。さらに、炭化珪
素に対しては、シリコン装置を製造する際の一般的な技術であるドーピング材の
イオンインプランテーションを行うことも困難であり、炭化珪素のイオンプラン
テーション技術は十分に開発されていない。
JTEを有する炭化珪素のｐｎ接合を製造する技術が、参照することによって本
明細書にその記載を取り込む未公開の米国特許出願第08/520,689号に記載されて
いる。この特許出願には、接合止端延長を有するMESA構造ｐｎ接合が開示されて
いる。ショットキーダイオードの接合止端部が日本特許出願公開平成６年第268,
202号に開示されている。この公開公報では、アクティブショットキー層に開口
を有する絶縁層が設けられている。しかし、この方法も接合のエッジ部で発生す
る電界が高くなりすぎる問題を解決するには不十分である。
ｐｎ接合の周辺部の高ドープ密度側のドーピングを漸減した接合止端によって
、有効に高電圧半導体のブロック特性を確保することができる。MESA構造につい
て、SICｐｎ接合のJTE技術が前出の米国特許出願第08/520,689号に開示されてい
る。当該明細書で開示されている方法は、表面のドーピングと表面の電界を制御
するために、エッチダウン技術、エピタキシアル成長またはイオンインプランテ
ーションによってJTEの電荷をJTEのエッジに向けて段階的に減少させる技術であ
る。
高電圧ショットキーダイオードの接合止端（JT）に関しては、高ドープ密度ｐ
層、高ドープ密度ｎ層、およびその間に電圧ブロック目的の中間ドープ密度ｎ層
からなる通常のｐｎ接合を有するPINダイオードと比較して、より高い電圧での
使用を可能にしなければならないという新たな課題が存在する。第一に、絶縁破
壊電圧を決定する最大電界強さは、PINダイオードに比較して半導体表面にずっ
と近い位置（図1aにおける点A）で発生する。これは、ダイオードが電圧をブロ
ックする際に、SiC表面と不活性化表面との間の応力および不活性化絶縁内部の
応力が高くなることを意味する。第二の理由は、JTEを有するPINダイオード（図
１ｂ）と比較して、ポテンシャルラインと高い電界を排除しなければならない領
域がもう一つ余分に存在することである。この領域は、JTEによってショットキ
ー接続のエッジにおける最大電界を低減する努力がされ、最大電界を空間電荷領
域のＡ点に向けて外側に移動させているにもかかわらず、別の点Ｂが現れている
ショットキー（金属）接触と接合止端領域の間の領域である。
ショットキーダイオードの電界を制御する方法が最近の数年の間にいくつか発
表されている。最も良く知られている方法は、上述のＡ点における電界の上昇に
関するものである。この問題はすべてのバイボーラディバイスで生じる問題でも
ある。この課題は、
−バトネイガー、マクラーティーおよびバリガによってフィールドリングを使
用することで解決されたM．Bhatnager，P.K．McLarty and B.J．Baliga，IEEE E
lectron Device Letter，13，501(1992)。
−アロク、バリガ、コザンダラマンおよびマクラーティーによって有効な表面
電荷に対して損傷とドーピングを使用することで解決されたD．Alok，B.J．Bali
ga，M．Kothandaraman and P.K．McLarty，Proc．Of 6th Silicon Carbide
and Related Materials Conf.，Inst．Phys.，Ser．142，565(1995)，
−イトウ、キモトマツナミによって解決されたA．Itoh，T．Kimoto，H．Matsu
nami，Proc of 6th Silicon Carbide and Related Materials Conf.，Inst．Phy
s．Ser．142，689（1995）
−キモト、ウルシダニ、コバヤシおよびマツナミによって解決された，T.Kimo
to，T．Urushidani，S．Kobayashi and H．Matsunami，IEEEE lectron Device L
ett.，14，548，（1993）
−ステファニによってJTE止端技術を利用して解決されたD．Stephani，Abstra
cts of 1st European Conf．Silicon Carbide and Rel．Materials，92（1996）
LOCOS酸化技術を利用した唯一のものである、ウエノ、ウルシダニ、ハシモト
およびセキによるＫ．Ueno，T．Urushidani，K．Hashimoto and Y．Seki，Proc
．of 7th Int．Symp．Power Semicond．Devlces and Ics，107(1995)は、Ｂ点に
おける電界の集中を改善することを対象としており、酸化物フィールドプレート
やバリガによるフィールドリング、現代電力ディバイスJohn Wiley & Sons社刊4
37ページ（1985）等のシリコン技術とともにこの問題に関する唯一の先行技術と
して参照する。ショットキーダイオード接合の適切な止端部は、Ａ点とＢ点の電
界極大点が、何れも突出せずにいずれの一方によっても高電圧下でのダイオード
特性が支配されることが無いように両方同時に制御するものでなければならない
。
上記の米国特許出願第08/520,689号に記載されている、直接JTE法埋め込みフ
ィールドリングのような既知のJT法を使用した場合にもＢ点の電界が低くならな
いことが、バイポーラダイオードと比較したショットキーダイオードの一般的な
特徴である。これはショットキーダイオードのｐｎ接合の片側を置換する金属が
ポテンシャルと電界の一部を吸収する空間電荷を形成しない事実に原因がある。
このことに起因してショットキー接触領域での遷移が急峻になり、電界密度が高
くなる。
以下においては、装置に関する請求項を実現するための方法を数多く開示する
。
以下の説明においては、用語SiCは、６H、４H、２H、３Cあるいは15Rと称する
この材料の既知の結晶構造を意味するものとして用いる。
発明の開示
本発明の１つの態様は、金属コンタクトと第１の導体タイプであるシリコンカ
ーバイド半導体層が接合を形成し、接合のエッジが、総電荷または金属コンタク
トの最も近くに位置するシートチャージが漸増する遷移ベルト（TB）と接続止端
延長（JTE）に分割された接合止端部を有する半導体ダイオードである。このJTE
は、総電荷または有効シートチャージが、JTEの中心部から放射状に外縁部方向
に初期値から端子の最外縁部においてゼロまたはほとんどゼロの値になるよう階
段的にあるいは連続的に減少する電荷性状を有する。接合端子延長の目的がダイ
オード周縁部の電界を制御することであるのに対して、遷移ベルトの目的は、シ
ョットキーダイオードの金属コンタクトのエッジにおける電界の集中を緩和する
ことである。
本発明の他の側面には、方法の請求項として記載された、前記の遷移ベルトに
おける漸増する電荷特性と接続接触延長における漸減する電荷特性を有するSiC
半導体の製造方法が含まれる。
前述の特性を有するSiCショットキーダイオードを製造することで、接合部に
高電圧の逆バイアスが加わったときの電界集中が、延長エッジ端子にわたって平
坦化された電界によって除去される。水平方向の電界が低減される。したがって
、接合部の金属コンタクト領域の何処か別の場所で絶縁が破壊する前に接合部の
エッジで絶縁破壊が発生する可能性が減少する。本発明にしたがってSiC材料で
ショットキー接合のエッジを形成することによって、絶縁破壊が起きる際の接合
部にかかる逆電圧の値が顕著に（３倍またはそれ以上）増大する。
さらに、信頼性と長期安定性が向上する。これは、接合部周辺のSiC材料内の
電界が低減されたことに起因するものである。少なくともシリコン技術として既
知の不活性化手段を使用する限り、最大表面電界は少なくとも一桁低減される。
明細書に開示する手段を使用することにより、接合部の不活性化と絶縁によって
生じる応力が開放される。
Jt表面と不活性化層の間の水平方向の電界が小さいことは、JTが正しく機能
するためには不可欠である。不必要な電界のピークは装置の短期及び長期安定性
にとって致命的である。したがって、本発明の目的の１つは、JTの異なる電荷状
態の間の電界のピークを限界まで小さくした金属SiCショットキー接合を完成さ
せることである。
本発明に基づく以下の２つの方法のいずれかによって製造されるSiC半導体装
置は、いずれも共通の特徴として、接合部は、電荷集中が増大する第１の領域と
、それに続く外のエッジに向けて電荷集中が減少する領域とを有する。
本発明に基づく装置の第１の製造方法は、第１のタイプの弱くドープした層を
有する平坦な炭化珪素ウエハから出発する。ウエハの平坦な表面に、金属コンタ
クト層を製作する。この２つの層がショットキーバリアを形成する接合部となる
。
第１の方法によれば、接合接触延長を、ウエハ表面に第２のタイプのゾーンを
形成するためにイオン注入を行った複数のドープゾーンによって形成されたJTE
と、遷移ベルトからなるシリコン技術であるLOCOS技法との混合技術によって製
造する。LOCOS技法は、ショットキー接合の周りに第２のタイプの第１の傾斜し
たエピタキシアル領域を製作するために使用する。この遷移ベルトを取り囲むよ
うに、第２のタイプの材料によるJTEを設ける。このJTE領域は、総電荷および／
または第２のタイプの有効シートチャージ密度＿（下線を設けた表示は電荷のレ
ベルを表すものとして用いる）が接合部から水平方向に遠ざかるに連れて漸減す
る。電荷の減少は、階段的であってもなだらかであってもよい。LOCOS技法はシ
ョットキーバリアと第１のインプラント領域の間の電界を低減するために使用す
る。電界の低減は、接合から外に向かって第２の導電材料密度を次第に増加させ
る第２のタイプのLOCOSの次第に変化する性状によって実現される。ショットキ
ー材料は、第２のタイプの導電材料からなる厚さの変化する壁面と接触するかあ
るいはこれに近づく。接続の近傍で電界を適切に制御するために、追加のインプ
ラント領域が必要である。
本発明に基づくショットキーダイオードを製作するほかの方法を、第２の方法
として開示する。第１の導電材料からなる平坦なウエハに、ショットキー接触を
設ける。接触の周囲で半導体の表面に面した側に、遷移ベルトを作成する。この
遷移ベルトを取り囲んで、今度は、その層に面するようにJTEを設ける。遷移ベ
ルトは第２の導電材料がインプラントされた領域を複数有し、この領域では領域
の蓄電レベルは接合部から水平方向に遠ざかるに連れて減少する。遷移ベルトの
外側でこれを取り囲む領域には、第２のタイプの導電材料がインプラントされた
JTE領域があり、ここでは電荷の蓄積レベルは接合から水平方向に遠ざかるに連
れて減少する。
請求項に記載されたショットキー接合を得るためのさらに別の第３の方法によ
れば、第１の導電材料で弱くドープした第１層を有する炭化珪素の平坦なウエハ
から始めて、この第１層の上に第２のタイプの導体材料からなる第２層をエピタ
キシアルに成長させる。エッチングによって第２層に溝を形成し、第２層の壁面
と接触するか又はこれを覆うようにショットキー接続を後に形成する一方で、周
囲の第２層を厚さが段階的に薄くなるように単一のステップ又は複数のステップ
でエッチングし、接続から外に向かって蓄積電荷が減少するショットキー接続接
触延長JTEを形成する。エピタキシアル成長によって形成された第２層は、ショ
ットキー接続の周囲のガードリングとして機能する。領域の電荷蓄積特性がショ
ットキーバリア領域とJTE領域との間に形成された遷移ベルトと、JTEの周開の電
界を制御する。ショットキーバリア領域とJTE領域の間の遷移ベルトの電界は、
さらに第１のJTE領域の内側をショットキー接続のためにエッチングした角度α
によっても制御される。
図面の簡単な説明
図1aは、接続接触がない空間電荷蓄積領域のエッジ部での最大電界を示すため
のショットキー接続を模式的に表す断面図である。
図1bは、段階的に減少する接続接触を有する空間電荷蓄積領域のエッジ部での
最大電界を示すp-i-nダイオードを模式的に表す断面図である。
図1cは、２つの最大電界点を示す、抵抗を有する接合接触を有するショットキ
ー接合を模式的に示す断面図である。
図２は、本発明の第１の製造方法によって製造したショットキー接続の断面に
遷移ベルトと３つの領域からなるJTEを示した図である。
図３は、本発明の第２の製造方法によって製造したショットキー接続の断面に
４つの領域からなる遷移ベルトと４つの領域からなるJTEを示した図である。
図４は、本発明の第１の製造方法によって製造した溝のショットキー接続の断
面に、溝の壁厚が次第に変化する遷移ベルトと４つの領域からなるJTEを示した
図である。
実施例の説明
図面を参照しながら本発明の実施例を複数説明する。
図1aおよび1cに示した従来技術に属する接合止端部において、Ｍはショットキ
ー接合を構成する金属コンタクトである。図1bでは、Mはpinダイオードの接触層
である。例えばSiO2からなる不活性化層が、接合部のエッジの外側のシールドさ
れていない領域を覆っている。SCRは、接合部の空間電荷領域である。図1cにお
ける参照部号FRは、いわゆる電界リング接続接触と称する抵抗層を表す。Emaxと
表示した点は電界の集中点を表す。
図２は、本発明の１つの側面にしたがって遷移ベルトとJTEを有するSiC半導体
の例である。SiCに製造されたダイオードを例として半導体を示した。図２に示
したコンポーネントは、ダイオードのカソードを構成するドープの低い(n-)、ｎ
導電層１から構成されるSiC層によって構成される。このn-層の上にショットキ
ー金属コンタクト層２を設ける。この２つの層１、２がショットキーダイオード
の接合を構成する。基板表面に面して金属コンタクトの周りに接続接触を設ける
。この例に示したように、Ｐ型の接触は４つの領域JTE(4a，4b，4c，4d)を有す
る。金属コンタクト２とJTEの間に、同様にｐ型の材料からなる遷移ベルト３を
、シリコン技術として既知の、したがってここでは詳述しないLOCOS酸化手法に
よって形成する。LOCOS手法によって形成した遷移ベルト３領域は、チャージレ
ベルがQ1であり、ショットキー接続の方向に向かって遷移ベルトの厚さが増加す
ることによって遷移ベルトのｐ型表面集中を漸増させる。JTEの第１の領域4aは
、その外側と同様内側の領域でも、厚さが次第に減少しており遷移ベルト３を形
成する。４つの領域4a，4b，4c，4dのチャージレベルはQ1>Q2>Q3>Q4の関係を有
する。JTE領域は、ステップワイズマスキングを用いたイオン注入によって形成
されるが、このイオン注入方法は、前出の米国特許出願第08/683,059号に記載さ
れている。連続的なマスク除去プロセスまたはイオン
注入ビームの強度を変化させることで、JTEのチャージレベルを変化させること
が可能である。図1aに示したショットキーダイオードに比較して水平方向に空間
電荷領域を平滑化することは、図２に破線で示した欠乏領域が表している。さら
に、金属コンタクト２との境界近傍の密集したポテンシャル等高線が減少してい
るので、最大電界点Emaxが、ショットキー接触から遠くに移動している。図２に
は、SiO2からなる不活性化層10を示す。
好ましい実施例では、それぞれのJTE領域4a，4b，4c，4dにおける電荷密度は
以下の関係を有する。
Q1:Q2:Q3:Q4=100:(50-100):(25-75):(0-50)
ここにおいて、Q1はJTEの最内側領域4aのドーピングレベル、Q2はその次の領
域4bのドーピングレベル等である。値100は、４つのゾーン中でドーピングレベ
ルが最も高い領域の電荷密度である。値100は同時に、設計最高電圧で電荷密度
が完全に欠乏する領域のドーピングレベルに対応する。
２領域JTEの場合は、上記の関係式は、Q1:Q2=100:(25-75)最適値としてはQ1:Q
2=100:(50-60)であり、単一領域JTEの場合には、設計最高電圧を印加した上記ｐ
ｎ接合の空間電荷領域に含まれる電荷密度Q0の25％から75％の間である。
図３に示したほかの実施例は、本発明のさらに別の側面に基づく遷移ベルトと
JTEを有するSiC半導体の例である。半導体は、SiCに形成されたダイオードの例
を示した。図３に示したコンポーネントは、ダイオードのカソードを構成するSi
C基板に形成された低ドープ(ｎ-)、ｎ導電層１を有する。ｎ-層の上部に、この
ｎ-層１の表面と接触してショットキ一金属コンタクト層２を形成する。これら
２つの層がショットキーダイオードを構成する。基板の表面に面する金属コンタ
クトの周囲には接続止端を形成する。この例では、止端はｐ型の４領域JTE(4a，
4b，4c，4d)を有する。金属止端２とJTEとの間には、同様にｐ型であってイオン
注入によって形成された複数の領域3a，3b，3c，4aからなる遷移ベルト３が設け
られる。領域3a，3b，3c，4aに付与される電荷のレベルは、ショットキー接続か
ら遠ざかるにつれて増大し、このことによって遷移ベルトのｐ型表面密度は漸増
する。JTEの内側の領域4aは、遷移領域３を構成する最外部の
領域と同じである。４つの領域4a，4b，4c，4dのチャージレベルは、Q1>Q2>Q3>Q
4の関係を有する。対応する遷移領域3a，3b，3c，4aのチャージレベルはQ4<Q3<Q
2<Q1の関係を有する。JTE領域と遷移ベルト３を構成する領域はステップサイズ
マスキングと前出の米国特許出願第08/683,059号に記載したイオン注入プロセス
によって処理する。連続的マスク除去プロセスあるいはイオン注入ビームの強度
を変化させることによって、JTEのチャージレベルを連続的に減少させることが
できる。図1aに示したショットキーダイオードに比較して空間電荷領域が水平方
向に平滑化されていることが、図３に破線で示した欠乏層によって示されている
。さらに、金属コンタクト２との境界近傍のポテンシャル等高線が密集が減少し
ているために、最大電界を有する点が、ショットキー接触から離れた位置まで移
動している。
好ましい実施例では、且Ｅ領域4a，4b，4c，4dのチャージレベルと、遷移ベル
ト領域3a，3b，3c，3dのチャージレベルは以下の関係を有する。
Q1:Q2:Q3:Q4=100:(50-100):(25-75):(0-50)
ここにおいて、Q1はTBの最外部領域3aおよびJTEの最内部4bのチャージレベル、Q
2はTBの外から２番目の領域及びJTEの内側から２番目の領域のチャージレベルで
ある。値100は、JTEの最大ドーピング領域の電荷密度およびTBの最大ドーピング
領域の電荷密度であり、この例では領域4a（同様に領域3d）が相当する。値100
は、設計最大電圧で電荷密度（Q0）が完全に欠乏するドーピングにも対応する。
２領域JTEと２領域TBに関しては、関係式Q1:Q2=100:(25-75)が成立し、単一領
域JTEのドーピングレベルは、設計最大電圧下でのｐｎ接合部の空間電荷領域に
含まれる電荷密度の25％−75％であり、電荷密度Q0で表記する。
既に明らかなように、JTEの最外部の領域4aとTBの最内部の領域3aのチャージ
レベルは同じである。
図４を参照して本発明のさらに別の実施例を説明する。図４に示したコンポー
ネントはダイオードのカソードを形成する低ドープｎ導体層１からなるSiC基板
上に形成されている。この層１の上部に、低ドープｐ型の第２層４をエピタキシ
アル成長させる。次に、マスキングとエッチング工程によって、この第２層４を
蝕刻し、この例の場合には、ダイオードから外に向かって４段階に厚さが薄くな
る階段状部分s1ないしs4を形成して、連続ステップでチャージレベルが漸減する
ガードリングを形成する。JTE層の第２層４の厚さを連続的に減少させることに
よってチャージレベルを連続的に減少させてもよい。エッチングステップにおい
て、第２層４の中央領域はマスクせずにエッチング材料に露出させ、溝５を形成
する。この溝５は、角度αを成す傾斜した表面によって構成される。溝の内部に
は、ショットキー金属コンタクト層２が前記ｎ-層１と接触して層１と２との間
にシヨットキー接続を形成する。金属接続は、同時に第２層４に形成された傾斜
した壁面と接触するかあるいはこれを覆う。上記のガードリングは接続のJTEと
して機能する。溝の傾斜した領域は、遷移ベルトTBと構成し、溝の壁面が成す角
度αが接合とJTE領域の電界を制御する。角度αはプラズマエッチングのパラメ
ータを選択することで制御することができる。プラソン、ロカテリ、シャンテ、
レンツ、ペクーらの文献(D．Plason，M.L．Locatelli，J.P．Chante，G．Lentz
，L．Peccoud，Proc．Of the first Int．Power Electronics and Motion Contr
ol Conf.，IPEMC 94，142，(1994)を参照されたい。
４領域JTEの階段部s1ないしs4の相対的チャージレベルは以下の関係を有する
。
Q1:Q2:Q3:Q4=100:(50-100):(25-75):(0-50) (Q1=Q0)
２領域の場合にはQ1:Q2=100:(25-75)
３領域の場合にはQ1:Q2:Q3=100:(30-100):(0-60)
図４はまた、図に示した実施例の逆バイアス接続における欠乏領域の延長を示
している。最大電界強さEmaxの位置もあわせて示した。
これらの変更例について共通な点は、金属コンタクト２の外側表面を被覆する
不活性層10存在である。不活性層は例えば、SiO2であってもよい。
これらのすべての実施例を通じて、JTEとTBの領域の数は特定の数に制限され
ることはない。領域の数はいくつであってもよい。領域数の選択は例えばコスト
や製造プロセスの複雑さに関係する。
Claims (1)
- 【特許請求の範囲】 １． ショットキー接続を構成する炭化珪素（SiC）からなる第１の導体層（1） と金属コンタクト層（2）とを有する半導体装置において、接続のエッジ止端部 が接続止端延長（JTE）で囲まれた遷移ベルト（TB）を有し、この遷移ベルトは 接合部から外側に向かってチャージレベルが漸増し、JTEは外に向かってチャー ジレベルが段階的又は連続的に漸減することを特徴とする半導体装置。 ２． 前記遷移ベルト（TB）が第１の導体層（1）の上部で金属コンタクト層（2 ）の近傍にSiCからなる第２の導体層（4）を有し、この第２の導体層（4）は金 属コンタクト層（2）に面する厚さが変化し、当該金属コンタクト層（2）と接触 するかこれに覆われたことを特徴とする請求項１に記載の半導体装置。 ３． 前記遷移ベルト（TB）は、前記第１の導体層（1）に埋め込まれた第２の 導電型SiC材料からなる領域を有し、前記領域は第１の層（1）に面しかつ金属コ ンタクト層（2）を平行に取り囲み、前記TB領域のドーピング密度は遷移ベルト のチャージレベルが外に向かって水平方向に漸増するように定められることを特 徴とする請求項１に記載の半導体装置。 ４． 接合止端延長（JTE）は、前記第１の層（1）に埋め込まれた第２の導体型 のSiC材料からなるJTE領域を有し、JTE領域は第１層に面して遷移ベルト（TB） を取り囲み、JTE領域のドーピング密度は遷移ベルトのチャージレベルが水平方 向外に向かって漸減するように定められていることを特徴とする前記請求項２又 は３に記載の半導体装置。 ５． 前記接合止端延長（JTE）が、前記第１の層（１）の上部に形成され遷移 領域を横から取り囲み、半導体の表面と対向し第２の導電性SiC材料からなる層 を有し、JTEは外に向かって厚さが減少し、JTEのチャージレベルは水平方向外に 向かって減少することを特徴とする請求項２に記載の半導体装置。 ６． 前記接続止端延長（JTE）が、外側に向かって厚さが減少する少なくとも １つの階段状ステップ(s1-s4)を有し、JTEのチャージレベルが水平方向外側に向 かって階段状に減少することを特徴とする請求項５に記載の半導体装置。 ７． 階段状ステップあるいは領域の相対的なチャージレベルが、 a)４領域JTEの場合にはQ1:Q2:Q3:Q4=100:(50-100):(25-75):(0-50) b)３領域JTEの場合にはQ1:Q2:Q3=100:(30-100):(0-60) c)２領域JTEの場合にはQ1:Q2=100:(25-75) d)１領域且Ｅの場合にはQ1=(25-75)Q0 ここにおいて、Q0＝100は設計最大電圧が印加されたｐｎ接合の空間電荷領域に 対する相対電荷密度であり、Q1はTB領域の最外部の電荷密度である請求項４又は ６に記載の半導体装置。 ８． TBの領域の相対的チャージレベルが、 a)４領域JTEの場合にはQ1:Q2:Q3:Q4=100:(50-100):(25-75):(0-50) b)３領域JTEの場合にはQ1:Q2:Q3=100:(30-100):(0-60) c)２領域且Ｅの場合にはQ1:Q2=100:(25-75) d)１領域JTEの場合にはQ1=(25-75)Q0 ここにおいて、Q0＝100は設計最大電圧が印加されたｐｎ接合の空間電荷領域に 対する相対電荷密度であり、Q1はTB領域の最外部の電荷密度である請求項３に記 載の半導体装置。 ９． 炭化珪素からなる第１の導電層（1）と、金属コンタクト層（2）とを有し ショットキー接続を構成する半導体装置を製作する方法であって、前記第１の導 電層（1）の表面のショットキー接続の外側に： 外に向かってチャージレベルが漸増する遷移ベルト(TB)と、該遷移ベルトを囲み チャージレベルが段階的にあるいは連続的に漸減する接続止端延長(JTE)を形成 することでエッジ止端部を形成することを特徴とする半導体装置製造方法。 １０． 前記遷移ベルト（TB）がLOCOS技術によって内側に厚さが漸減する壁を 製造することで製作される請求項９に記載の方法。 １１． 金属層（2）が厚さが変化する壁を覆うかあるいはこれと接触するよう に製作されることを特徴とする請求項10に記載の方法。 １２． 前記JTEは第１のタイプの導電層にイオン注入によって第２の型の導電 層領域を形成することを特徴とする請求項９に記載の方法。 １３． 前記JTE領域は、接合部から外に向かってチャージレベルが減少するJTE を形成するための段階的マスキングと注入プロセスによって形成されることを特 徴とする請求項９に記載の方法。 １４． ｐ型JTE領域(4a-4d)を形成するためのイオンはアルミニウム、ボロンま たはガリウムであり、ｎ型のJTE領域(4a-4d)のイオンは窒素である請求項13に記 載の方法。 １５． 炭化珪素からなる第１の導電層（1）と、金属コンタクト層（2）とを有 しショットキー接続を構成する半導体装置を製作する方法であって、 −前記第１の導電層（1）の表面の上に第２層（4）をエピタキシアル成長させる ステップと −前記第２層（4）の中央部に前記第１層（1）に到達する溝（5）を蝕刻するス テップと、 −前記溝（5）にショットキー接触（2）を形成するステップと、 −前記第２層の厚さを外側に向かって漸減させる工程とを含むことを特徴とする 半導体装置の製造方法。 １６． 外に向かって厚さが減少する複数の階段状ステップ(s1-s4)を形成する ために第２層（4）をエッチングすることを特徴とする請求項15に記載の方法。 １７． 前記第２層（4）の厚さが、外に向かって漸減するように第２層を水平 方向に成長させる工程を含むことを特徴とする請求項15に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9700156A SE9700156D0 (sv) | 1997-01-21 | 1997-01-21 | Junction termination for Si C Schottky diode |
| SE9700156-4 | 1997-01-21 | ||
| PCT/SE1998/000082 WO1998032178A1 (en) | 1997-01-21 | 1998-01-21 | JUNCTION TERMINATION FOR SiC SCHOTTKY DIODE |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001508950A true JP2001508950A (ja) | 2001-07-03 |
| JP5067985B2 JP5067985B2 (ja) | 2012-11-07 |
Family
ID=20405472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53423398A Expired - Lifetime JP5067985B2 (ja) | 1997-01-21 | 1998-01-21 | 半導体装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5914500A (ja) |
| EP (1) | EP0965146B1 (ja) |
| JP (1) | JP5067985B2 (ja) |
| AT (1) | ATE396502T1 (ja) |
| DE (1) | DE69839511D1 (ja) |
| SE (1) | SE9700156D0 (ja) |
| WO (1) | WO1998032178A1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310791A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2008252143A (ja) * | 2008-07-17 | 2008-10-16 | Mitsubishi Electric Corp | 半導体装置 |
| WO2009116444A1 (ja) * | 2008-03-17 | 2009-09-24 | 三菱電機株式会社 | 半導体装置 |
| JP2011135094A (ja) * | 2011-02-25 | 2011-07-07 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2012178454A (ja) * | 2011-02-25 | 2012-09-13 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| WO2013179729A1 (ja) * | 2012-05-31 | 2013-12-05 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| CN103460386A (zh) * | 2011-04-05 | 2013-12-18 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| US9929232B2 (en) | 2016-03-16 | 2018-03-27 | Fuji Electric Co., Ltd. | Semiconductor device comprises two or more regions that have a same impurity concentration and differing carrier concentrations |
| JP6861914B1 (ja) * | 2020-07-08 | 2021-04-21 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001524756A (ja) * | 1997-11-24 | 2001-12-04 | フラウンホーファー−ゲゼルシャフト ツル フェルデング デル アンゲヴァンテン フォルシュング エー．ファー． | 半導体素子の最適化されたエッジ終端部 |
| US6242784B1 (en) * | 1999-06-28 | 2001-06-05 | Intersil Corporation | Edge termination for silicon power devices |
| US6373076B1 (en) | 1999-12-07 | 2002-04-16 | Philips Electronics North America Corporation | Passivated silicon carbide devices with low leakage current and method of fabricating |
| FR2803103B1 (fr) | 1999-12-24 | 2003-08-29 | St Microelectronics Sa | Diode schottky sur substrat de carbure de silicium |
| US6717229B2 (en) | 2000-01-19 | 2004-04-06 | Fabtech, Inc. | Distributed reverse surge guard |
| US6642558B1 (en) * | 2000-03-20 | 2003-11-04 | Koninklijke Philips Electronics N.V. | Method and apparatus of terminating a high voltage solid state device |
| SE0001860D0 (sv) * | 2000-05-22 | 2000-05-22 | Abb Ab | A semiconductor device |
| US6362112B1 (en) | 2000-11-08 | 2002-03-26 | Fabtech, Inc. | Single step etched moat |
| US6573128B1 (en) * | 2000-11-28 | 2003-06-03 | Cree, Inc. | Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same |
| US6462393B2 (en) | 2001-03-20 | 2002-10-08 | Fabtech, Inc. | Schottky device |
| JP4942255B2 (ja) * | 2001-05-08 | 2012-05-30 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| FR2832547A1 (fr) * | 2001-11-21 | 2003-05-23 | St Microelectronics Sa | Procede de realisation d'une diode schottky sur substrat de carbure de silicium |
| US6734462B1 (en) | 2001-12-07 | 2004-05-11 | The United States Of America As Represented By The Secretary Of The Army | Silicon carbide power devices having increased voltage blocking capabilities |
| CA2381128A1 (en) * | 2002-04-09 | 2003-10-09 | Quantiscript Inc. | Plasma polymerized electron beam resist |
| US9515135B2 (en) * | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
| US7026650B2 (en) * | 2003-01-15 | 2006-04-11 | Cree, Inc. | Multiple floating guard ring edge termination for silicon carbide devices |
| US20050259368A1 (en) * | 2003-11-12 | 2005-11-24 | Ted Letavic | Method and apparatus of terminating a high voltage solid state device |
| US7407837B2 (en) * | 2004-01-27 | 2008-08-05 | Fuji Electric Holdings Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
| WO2005119793A2 (en) * | 2004-05-28 | 2005-12-15 | Caracal, Inc. | Silicon carbide schottky diodes and fabrication method |
| US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
| US7394158B2 (en) * | 2004-10-21 | 2008-07-01 | Siliconix Technology C.V. | Solderable top metal for SiC device |
| US7304363B1 (en) | 2004-11-26 | 2007-12-04 | United States Of America As Represented By The Secretary Of The Army | Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device |
| JP4186919B2 (ja) * | 2004-12-07 | 2008-11-26 | 三菱電機株式会社 | 半導体装置 |
| US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
| US7834376B2 (en) * | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
| US8901699B2 (en) | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
| US7768092B2 (en) * | 2005-07-20 | 2010-08-03 | Cree Sweden Ab | Semiconductor device comprising a junction having a plurality of rings |
| US8026160B2 (en) * | 2005-09-08 | 2011-09-27 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor device manufacturing method |
| JP5068009B2 (ja) * | 2005-09-14 | 2012-11-07 | 三菱電機株式会社 | 炭化ケイ素半導体装置 |
| US8368165B2 (en) | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
| US7541660B2 (en) * | 2006-04-20 | 2009-06-02 | Infineon Technologies Austria Ag | Power semiconductor device |
| US8192905B2 (en) * | 2006-04-20 | 2012-06-05 | Ricoh Company, Ltd. | Electrophotographic photoconductor, image forming apparatus, and process cartridge |
| CN101506989B (zh) * | 2006-07-31 | 2014-02-19 | 威世-硅尼克斯 | 用于SiC肖特基二极管的钼势垒金属及制造工艺 |
| US7728402B2 (en) * | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US20080036048A1 (en) * | 2006-08-10 | 2008-02-14 | Vishay General Semiconductor Llc | Semiconductor junction device having reduced leakage current and method of forming same |
| KR101529331B1 (ko) | 2006-08-17 | 2015-06-16 | 크리 인코포레이티드 | 고전력 절연 게이트 바이폴라 트랜지스터 |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| WO2009061340A1 (en) * | 2007-11-09 | 2009-05-14 | Cree, Inc. | Power semiconductor devices with mesa structures and buffer layers including mesa steps |
| US9640609B2 (en) * | 2008-02-26 | 2017-05-02 | Cree, Inc. | Double guard ring edge termination for silicon carbide devices |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US8097919B2 (en) | 2008-08-11 | 2012-01-17 | Cree, Inc. | Mesa termination structures for power semiconductor devices including mesa step buffers |
| US8497552B2 (en) | 2008-12-01 | 2013-07-30 | Cree, Inc. | Semiconductor devices with current shifting regions and related methods |
| US8106487B2 (en) | 2008-12-23 | 2012-01-31 | Pratt & Whitney Rocketdyne, Inc. | Semiconductor device having an inorganic coating layer applied over a junction termination extension |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8637386B2 (en) * | 2009-05-12 | 2014-01-28 | Cree, Inc. | Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same |
| US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8541787B2 (en) * | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| US8803277B2 (en) | 2011-02-10 | 2014-08-12 | Cree, Inc. | Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same |
| US9318623B2 (en) | 2011-04-05 | 2016-04-19 | Cree, Inc. | Recessed termination structures and methods of fabricating electronic devices including recessed termination structures |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9337268B2 (en) | 2011-05-16 | 2016-05-10 | Cree, Inc. | SiC devices with high blocking voltage terminated by a negative bevel |
| US9349797B2 (en) | 2011-05-16 | 2016-05-24 | Cree, Inc. | SiC devices with high blocking voltage terminated by a negative bevel |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| WO2013036370A1 (en) | 2011-09-11 | 2013-03-14 | Cree, Inc. | High current density power module comprising transistors with improved layout |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| JPWO2014155565A1 (ja) * | 2013-03-27 | 2017-02-16 | トヨタ自動車株式会社 | 縦型半導体装置 |
| US9425265B2 (en) * | 2013-08-16 | 2016-08-23 | Cree, Inc. | Edge termination technique for high voltage power devices having a negative feature for an improved edge termination structure |
| US9960247B2 (en) * | 2016-01-19 | 2018-05-01 | Ruigang Li | Schottky barrier structure for silicon carbide (SiC) power devices |
| EP3555925B1 (en) * | 2016-12-15 | 2022-01-12 | Griffith University | Silicon carbide schottky diodes |
| CN107482050B (zh) * | 2017-08-18 | 2020-02-07 | 珠海格力电器股份有限公司 | 一种功率器件的终端结构及其制造方法 |
| US20220013626A1 (en) * | 2020-07-08 | 2022-01-13 | Nexgen Power Systems, Inc. | Method and system of junction termination extension in high voltage semiconductor devices |
| CN112038416B (zh) * | 2020-09-15 | 2021-09-03 | 西安电子科技大学 | 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法 |
| RU206535U1 (ru) * | 2021-03-10 | 2021-09-15 | Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Тестовая ячейка для контроля качества изготовления диодов шоттки на карбиде кремния |
| US11955567B2 (en) | 2022-02-16 | 2024-04-09 | Leap Semiconductor Corp. | Wide-band gap semiconductor device and method of manufacturing the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253659A (ja) * | 1989-03-28 | 1990-10-12 | Sanken Electric Co Ltd | 半導体装置 |
| JPH0575100A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | 半導体整流素子 |
| JPH06268198A (ja) * | 1993-03-10 | 1994-09-22 | Hitachi Ltd | 高耐圧プレーナ型半導体装置 |
| WO1996003774A1 (de) * | 1994-07-27 | 1996-02-08 | Siemens Aktiengesellschaft | Halbleiterbauelement mit hochsperrendem randabschluss |
| JPH0883918A (ja) * | 1994-09-09 | 1996-03-26 | Sanken Electric Co Ltd | 半導体装置 |
| JPH0897441A (ja) * | 1994-09-26 | 1996-04-12 | Fuji Electric Co Ltd | 炭化けい素ショットキーダイオードの製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2460040A1 (fr) * | 1979-06-22 | 1981-01-16 | Thomson Csf | Procede pour realiser une diode schottky a tenue en tension amelioree |
| IT1171402B (it) * | 1981-07-20 | 1987-06-10 | Selenia Ind Eletroniche Associ | Transistor ad effeto di campo a barriera metallo-semiconduttorre conzona svuotata modificata |
| IT1214805B (it) * | 1984-08-21 | 1990-01-18 | Ates Componenti Elettron | Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown |
| US4648174A (en) * | 1985-02-05 | 1987-03-10 | General Electric Company | Method of making high breakdown voltage semiconductor device |
| US4927772A (en) * | 1989-05-30 | 1990-05-22 | General Electric Company | Method of making high breakdown voltage semiconductor device |
| US5233215A (en) * | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
| US5399883A (en) * | 1994-05-04 | 1995-03-21 | North Carolina State University At Raleigh | High voltage silicon carbide MESFETs and methods of fabricating same |
| US5569937A (en) * | 1995-08-28 | 1996-10-29 | Motorola | High breakdown voltage silicon carbide transistor |
-
1997
- 1997-01-21 SE SE9700156A patent/SE9700156D0/xx unknown
- 1997-03-20 US US08/821,159 patent/US5914500A/en not_active Expired - Lifetime
-
1998
- 1998-01-21 AT AT98901638T patent/ATE396502T1/de not_active IP Right Cessation
- 1998-01-21 WO PCT/SE1998/000082 patent/WO1998032178A1/en active Application Filing
- 1998-01-21 JP JP53423398A patent/JP5067985B2/ja not_active Expired - Lifetime
- 1998-01-21 DE DE69839511T patent/DE69839511D1/de not_active Expired - Lifetime
- 1998-01-21 EP EP98901638A patent/EP0965146B1/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02253659A (ja) * | 1989-03-28 | 1990-10-12 | Sanken Electric Co Ltd | 半導体装置 |
| JPH0575100A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | 半導体整流素子 |
| JPH06268198A (ja) * | 1993-03-10 | 1994-09-22 | Hitachi Ltd | 高耐圧プレーナ型半導体装置 |
| WO1996003774A1 (de) * | 1994-07-27 | 1996-02-08 | Siemens Aktiengesellschaft | Halbleiterbauelement mit hochsperrendem randabschluss |
| JPH0883918A (ja) * | 1994-09-09 | 1996-03-26 | Sanken Electric Co Ltd | 半導体装置 |
| JPH0897441A (ja) * | 1994-09-26 | 1996-04-12 | Fuji Electric Co Ltd | 炭化けい素ショットキーダイオードの製造方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310791A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置 |
| WO2009116444A1 (ja) * | 2008-03-17 | 2009-09-24 | 三菱電機株式会社 | 半導体装置 |
| JPWO2009116444A1 (ja) * | 2008-03-17 | 2011-07-21 | 三菱電機株式会社 | 半導体装置 |
| US8304901B2 (en) | 2008-03-17 | 2012-11-06 | Mitsubishi Electric Corporation | Semiconductor device having a groove and a junction termination extension layer surrounding a guard ring layer |
| JP5361861B2 (ja) * | 2008-03-17 | 2013-12-04 | 三菱電機株式会社 | 半導体装置 |
| JP2008252143A (ja) * | 2008-07-17 | 2008-10-16 | Mitsubishi Electric Corp | 半導体装置 |
| JP2011135094A (ja) * | 2011-02-25 | 2011-07-07 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2012178454A (ja) * | 2011-02-25 | 2012-09-13 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| US9153443B2 (en) | 2011-04-05 | 2015-10-06 | Mitsubishi Electric Corporation | Semiconductor device and method of fabricating same |
| CN103460386A (zh) * | 2011-04-05 | 2013-12-18 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| WO2013179729A1 (ja) * | 2012-05-31 | 2013-12-05 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US9799732B2 (en) | 2012-05-31 | 2017-10-24 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and fabrication method of silicon carbide semiconductor device |
| US9929232B2 (en) | 2016-03-16 | 2018-03-27 | Fuji Electric Co., Ltd. | Semiconductor device comprises two or more regions that have a same impurity concentration and differing carrier concentrations |
| US10103220B2 (en) | 2016-03-16 | 2018-10-16 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
| JP6861914B1 (ja) * | 2020-07-08 | 2021-04-21 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2022009328A1 (ja) * | 2020-07-08 | 2022-01-13 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0965146A1 (en) | 1999-12-22 |
| ATE396502T1 (de) | 2008-06-15 |
| DE69839511D1 (de) | 2008-07-03 |
| SE9700156D0 (sv) | 1997-01-21 |
| EP0965146B1 (en) | 2008-05-21 |
| JP5067985B2 (ja) | 2012-11-07 |
| WO1998032178A1 (en) | 1998-07-23 |
| US5914500A (en) | 1999-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5067985B2 (ja) | 半導体装置 | |
| JP4350798B2 (ja) | 電圧吸収端部を有するｐｎ接合を含むＳｉＣ半導体デバイス | |
| JP5527958B2 (ja) | 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置 | |
| JP5439763B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8653534B2 (en) | Junction Barrier Schottky diodes with current surge capability | |
| KR100884077B1 (ko) | 트렌치 쇼트키 정류기 | |
| EP1016142B9 (en) | SiC SEMICONDUCTOR DEVICE COMPRISING A PN JUNCTION | |
| US7183575B2 (en) | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode | |
| JP5101985B2 (ja) | ジャンクションバリアショットキーダイオード | |
| US7622752B2 (en) | Schottky diode with a vertical barrier | |
| US20020017647A1 (en) | Junction termination for SiC schottky diode | |
| JP2000512075A (ja) | ショットキー障壁整流器およびその製造方法 | |
| WO2012150161A1 (en) | Bipolar junction transistor in silicon carbide with improved breakdown voltage | |
| US20240170583A1 (en) | Method of manufacturing wide-band gap semiconductor device | |
| EP3712962A1 (en) | Semiconductor mps diode with reduced current-crowding effect and manufacturing method thereof | |
| CN115602734A (zh) | 高正向电流密度的新型碳化硅功率二极管 | |
| CN111164759A (zh) | 具有高电流容量的馈线设计 | |
| KR890004960B1 (ko) | 반도체 장치 | |
| CN114141614A (zh) | 电子设备元件制造方法、相关元件、电子设备和电子装置 | |
| CN217405436U (zh) | 结势垒肖特基器件和结势垒肖特基装置 | |
| CN117316980A (zh) | 沟槽栅mosfet的元胞结构、制备方法以及沟槽栅mosfet | |
| JP2006147953A (ja) | チップ型半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20031219 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20080807 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090423 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090507 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111209 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120814 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |