JP2001502121A - 背面を金属化した半導体 - Google Patents

背面を金属化した半導体

Info

Publication number
JP2001502121A
JP2001502121A JP11511534A JP51153499A JP2001502121A JP 2001502121 A JP2001502121 A JP 2001502121A JP 11511534 A JP11511534 A JP 11511534A JP 51153499 A JP51153499 A JP 51153499A JP 2001502121 A JP2001502121 A JP 2001502121A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
titanium
depositing
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11511534A
Other languages
English (en)
Other versions
JP3787366B2 (ja
Inventor
ラスカ トーマス
モイク ゲルノート
シュテファナー ヴェルナー
メッツラー アンドレアス
マチチュ マーティン
マシャー ヘルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2001502121A publication Critical patent/JP2001502121A/ja
Application granted granted Critical
Publication of JP3787366B2 publication Critical patent/JP3787366B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 支持体材料に対する付着強度が劣化されることなく、半導体ウエーハのディスク湾曲を明らかに減少するため、ろう付前にシリコンから出発して支持板の方向へアルミニウム層および拡散阻止層を設けた新規の背面金属化系を提示する。チタン層に窒化チタン層を導入する。なぜならば、上記窒化チタン層は、現れるディスク湾曲の大半を補償できるということが判明しているからである。アルミニウム層とシリコン半導体との間のオーム接触の改善のために慣用の熱処理は、半導体の金属化の完了後ではなく、シリコン半導体上に薄い第１アルミニウム層を析出させた後に実施するのが好ましい。

Description

【発明の詳細な説明】 背面を金属化した半導体 本発明は、ろう付前にシリコンから出発して支持板の方向へアルミニウム層お よび拡散阻止層を有する一連の金属層を介して金属支持板にろう付け可能である 、シリコンからなる半導体に関する。 このような半導体は、多量に市販されている半導体コンポーネント、特に、電 力用半導体コンポーネントに組込まれる。一連の金属層は、一般に、シリコン半 導体上に載るアルミニウム層を含む。アルミニウム層は、シリコンに良好に付着 し、特に、ｐドープド・シリコンとともに申し分のないオーム接点を形成する。 先行技術の場合、アルミニウム層上には、概ね、チタンまたはクロムからなる拡 散阻止層が載り、この拡散阻止層は、付着媒体としてかつ拡散阻止層上にある他 の金属層（一般に、ニッケル層）とアルミニウム層との間の背面バリヤとして役 立つ。 一方の各金属層の熱膨張係数と他方のシリコン半導体の熱膨張係数とは異なる ので、強い機械的応力が誘起される。特に、薄い半導体の場合、即ち、厚さが２ ５０μｍ以下の半導体の場合、ウエーハの強い湾曲、即ち、１０００μｍよりも 大きい湾曲が生ずる。 かくして、ウエーハの“取扱い”が困難になり、カ セットの位置決め誤差が増大し、ウエーハ加工時の破壊の危険性が増大する。 従来、ろう付部がなお十分な付着強度を示すようニッケル層の厚さをできる限 り小さくすることによって、この問題に対処することが試みられている。しかし ながら、ニッケル層厚を減少したにも拘わらず、即ち、層厚がほぼ１μｍである にも拘わらず、製造作業時、更に、ディスクの７００〜２０００μｍの湾曲が現 れ、かくして、上述の問題が生ずる。 特に、ますます薄い半導体に対する、即ち、厚さが約１００μｍの半導体に対 する要望に鑑みて、上述の問題の対策をなす金属化プロセスに関する要求が生ず る。このような半導体は、特に、電力用電界効果トランジスタおよび垂直構造の ＩＧＢＴにおいて必要とされる。 従って、本発明の課題は、ディスク湾曲が明らかに減少され、しかも、支持体 材料に対する付着強度が劣化されないよう、シリコン半導体を金属化することに ある。 ドイツ特許出願公開第３８２３３４７号明細書には、半導体の接触層構造を有 する大電流用半導体コンポーネントが記載されている。この場合、金属化層は、 アルミニウムからなる第１層と、クロムまたはチタンからなる付着層およびアル ミニウム拡散バリヤとしての第２層と、ニッケルからなるろう付可能な第３層と 、金またはパラジウムからなり成端を行う保護層と、あるいは、それぞれニッケ ルおよび銅からなる部分層を含むろう付可能な層とからなる。この場合、銅は、 同時に、最外側層であるか、更に、金またはパラジウムで被着できる。 IEEE TRANSACTIONS ON ELECTRON DEVICES,1986,Vol．ED-33，No.3，p.402-408 には、段状電極構造と窒化チタン拡散バリヤとを有するシリコン・電力用トラン ジスタが記載されている。窒化チタン拡散阻止層は、金からなる電極接続とシリ コン基板との間に、チタン／窒化チタン／チタンの層系列として被着される。か くして、結合の高い信頼性および寿命が得られ、金／シリコン反応が阻止される 。 上記課題は、窒化チタン層を導入したチタン層を拡散阻止層として設けること によって、解決される。 驚くべきことには、拡散阻止層として役立つチタン層に窒化チタン層を組込む ことによって、現れるディスク湾曲の大半を補償できるということが判明した。 典型的には、このように処理した拡散阻止層上に、次いで、ニッケル層を被着 し、ニッケル層上に、付着媒体層を析出させるとともにまたは付着媒体層なしで 、酸化防止層（好ましくは、銀層）を被着する。 本発明の他の実施例の場合、好ましくは錫または鉛またはガリウムからなるろ う付材料層をチタン層上に直接に析出させる。この操作態様にもとづき、支持板 上で約２５０℃以上の温度に加熱することによって半導体を支持板に直接にろう 付けでき、しかも、別個のろう付材料層をニッケル層にろう付けする必要はない 。この場合、他のろう付剤および融剤の添加は、不要である。 かくして形成されたろう層は、ほぼ無応力状態であるので、基板縁部が湾曲す るに過ぎない。 本発明に係るシリコンからなる半導体は、典型的に、下記方法で製造される。 本発明に係る方法は、下記工程を含む： ａ）半導体上にアルミニウム層を析出させる工程； ｂ）アルミニウム層上にチタン層を析出させる工程； ｃ）チタン層上に窒化チタン層を析出させる工程； ｄ）窒化チタン層上に、再び、チタン層を析出させる工程。 半導体上に、まず、薄いアルミニウム層を被着し、次いで、このように処理し た半導体を、好ましくは、約３５０℃で熱処理すれば、特に良好な背面金属化を 達成できる。熱処理を行った後、第１アルミニウム層上に他のアルミニウム層を 析出させる。 アルミニウム被着プロセスおよびアルミニウム被着した半導体の“現場熱処理 ”の２つの部分によって、チタン層に組込まれた窒化チタン層の作用が、特に安 定化される。即ち、熱処理工程を金属化プロセスの終了時点からアルミニウム被 着プロセスにずらすことに よって、窒化チタン層の好適な性質が十分に得られるということが判明した。 金属化終了時に熱処理を実施すれば、窒化チタン層の好適な性質が、マイナス の影響を受け、即ち、最悪な場合には、窒化チタン層の応力補償性質のほぼ５０ ％が喪失される。 熱処理工程を金属化終了時点からアルミニウム被着プロセスにずらすことによ って、金属化プロセス全体が不利な影響を受けることはない。なぜならば、熱処 理工程は、アルミニウムとシリコンとを特に良好に接触させるのに役立つに過ぎ ないからである。 本発明に係る方法の場合、典型的に、すべての金属層を蒸着する。 操作工程ｄ）の実施後、所望の操作態様に応じて、チタン層上にニッケル層を 析出させ、次いで、酸化防止層を析出させることができる。酸化防止層の析出操 作とニッケル層の析出操作との間に、任意に、付着媒体層を析出させることがで きる。この場合、上記付着媒体層は、同じく、チタンから構成できる。 しかしながら、他の実施例にもとづき、操作工程ｄ）において直ちに、錫、鉛 またはガリウムからなるろう付材料層の被着を行う。 すべての金属層は、典型的に、蒸着される。 第１図に、ろう付前の一連の金属層を示した。一連の金属層は、シリコン半導 体１上に蒸着したアルミニ ウム層３を含む。アルミニウム層３は、シリコンに良好に付着し、特に、ｐドー プドシリコンと完璧なオーム接触を形成する。アルミニウム層３は、厚さ約３０ ｎｍの第１アルミニウム層３ａと、厚さ約７０ｎｍの第２アルミニウム層３ｂと からなる。アルミニウム層３ａの析出操作とアルミニウム層３ｂの析出操作との 間で、被着したシリコン半導体１をほぼ３５０℃の温度において１０〜９０分間 熱処理する。シリコン半導体１のこの“現場熱処理”によって、シリコン上のア ルミニウム層３ａの特に良好な付着が達成される。 アルミニウム層３上には、チタン層４が載り、このチタン層４は、チタン層４ 上に載るニッケル層５とアルミニウム層３との間の付着媒体および拡散バリヤと して役立つ。 チタン層４は、厚さがほぼ３０ｎｍの第１チタン層４ａと、厚さが同じくほぼ ３０ｎｍの第２チタン層４ｂとからなる。第１チタン層４ａと第２チタン層４ｂ との間には、厚さがほぼ４０ｎｍの窒化チタン層５がある。窒化チタン層５は、 異なる熱膨張係数によって現れるディスクの湾曲の大半を補償する。 チタン層４ｂ上には、ほぼ１０００ｎｍの厚さを有するニッケル層６が被着さ れている。このニッケル層６は、図示の実施例の場合、好ましくは銅からなる金 属支持板２とのろう付に役立つ。ニッケル層６上には、同じく、ほぼ４ｎｍの厚 さを有するチタンからなる 付着媒体層７が被着されている。しかしながら、付着媒体層７は、他の金属（特 に、クロム）から構成することもできる。この場合、付着媒体層７上には、貴金 属からなる酸化防止層８（図示の実施例の場合は、銀からなる酸化防止層８）が 被着されている。しかしながら、パラジウム、金または他の貴金属の使用も考え られる。付着媒体層７は、図示の銀層がニッケル層６から剥離するのを抑制する 。 ろう付操作時、酸化防止層８と金属支持板２との間にろう付材料９を設置する 。かくして、ろう付操作時、ニッケルと銅との間に金属結合が生ずる。 第２図に、他の金属化系を示した。この場合、しかしながら、アルミニウム層 ３およびチタン層の詳細は、図１の詳細に対応する。ここでは、アルミニウム層 ３およびチタン層５、特に、アルミニウム層３の“現場熱処理”および窒化チタ ン層６の組込および作用の検討は行わないので、上記の説明箇所を参照されたい 。 第２図の場合、第１図の金属化とは異なり、チタン層５ｂ上に、ニッケル層は 析出してなく、錫からなるろう付材料層１０が直接に被着してある。第２図に示 した錫層は、１０００〜３０００ｎｍの厚さを有することができる。約２７００ ｎｍの厚さが、特に合目的的であることが実証されている。 このように金属化したシリコン半導体１を、一般に 銅からなる金属支持板２に押圧し、保護ガス雰囲気下または真空条件下で約３０ ０℃において上記支持板に結合させる。この場合、チタン層５ｂとろう付材料層 １０と支持板２との間に、約４５０℃の温度まで安定な金属結合が生ずる。 本発明に係る方法および本発明に係る金属化によって、技術的に、シリコン半 導体基板の厚さ、特に、電力用トランジスタまたは垂直構造のＩＢＧＴのために 設けるシリコン半導体基板の厚さを更に減少する可能性が与えられ、かくして、 上記基板の導通性が改善される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンドレアス メッツラー オーストリア国 Ａ―9551 ボーデンスド ルフ ウンターベルガーヴェーク ２ (72)発明者 マーティン マチチュ オーストリア国 Ａ―9181 ファイシュト リッツ イー エル ジュートシャッハ 195 (72)発明者 ヘルベルト マシャー オーストリア国 Ａ―9640 ケチャッハ ミュンツヴェーク 221

Claims (1)

  1. 【特許請求の範囲】 １．ろう付前にシリコンから出発して支持板の方向へアルミニウム層（３）お よび拡散阻止層を有し、金属支持板（２）にろう付可能である、シリコンからな る半導体（１）において、窒化チタン層（５）を導入したチタン層（４）が、拡 散阻止層として設けてあることを特徴とする、背面を金属化した半導体。 ２．ニッケル層（６）が、チタン層（４）上に被着されている、請求項１記載 の半導体。 ３．酸化防止層（８）が、ニッケル層（６）上に被着されている、請求項２記 載の半導体。 ４．ニッケル層（６）と酸化防止層（８）との間には、付着媒体層（７）が被 着されている、請求項３記載の半導体。 ５．ろう付材料層（１０）が、チタン層（４）上に被着されている、請求項１ 記載の半導体。 ６．錫層または鉛層またはガリウム層が、ろう付材料層（１０）として設けて ある、請求項５に記載の半導体。 ７．請求項１に記載の、金属支持板（２）にろう付け可能である、シリコンか らなる半導体（１）を製造する方法において、 ａ）半導体上にアルミニウム層を析出させる工程と、 ｂ）アルミニウム層上にチタン層を析出させる工程と 、 ｃ）チタン層上に窒化チタン層を析出させる工程と、 ｄ）窒化チタン層上に、再び、チタン層を析出させる工程 からなること特徴とする、背面を金属化した半導体の製造方法。 ８．下記工程、 ｅ）チタン層（４ｂ）上にニッケル層（６）を析出させる工程と、 ｆ）ニッケル層（６）上に酸化防止層（８）を析出させる工程 からなる、請求項７記載の方法。 ９．下記工程、 ｇ）工程ｅ）と工程ｆ）との間で、ニッケル層（６）上に付着媒体層（７）を析 出させる工程 からなる、請求項８記載の方法。 １０．下記工程、 ｅ’）チタン層（４ｂ）上にろう付材料層（１０）を析出させる工程 からなる、請求項７記載の方法。 １１．下記工程、 ａ１）半導体（１）上に薄いアルミニウム層（３ａ）を被着する工程と、 ａ２）このように処理した半導体（１）を温調する工程と、 ａ３）次いで、アルミニウム層（３ａ）上に他のアルミニウム層（３ｂ）を被着 する工程 からなる、請求項７から１０までのいずれか１項記載の方法。
JP51153499A 1997-08-08 1998-07-31 背面を金属化した半導体及びその製造方法 Expired - Fee Related JP3787366B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19734434.8 1997-08-08
DE19734434A DE19734434C1 (de) 1997-08-08 1997-08-08 Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
PCT/DE1998/002199 WO1999008322A1 (de) 1997-08-08 1998-07-31 Halbleiterkörper mit rückseitenmetallisierung

Publications (2)

Publication Number Publication Date
JP2001502121A true JP2001502121A (ja) 2001-02-13
JP3787366B2 JP3787366B2 (ja) 2006-06-21

Family

ID=7838429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51153499A Expired - Fee Related JP3787366B2 (ja) 1997-08-08 1998-07-31 背面を金属化した半導体及びその製造方法

Country Status (6)

Country Link
US (2) US6147403A (ja)
EP (1) EP0950261B1 (ja)
JP (1) JP3787366B2 (ja)
KR (1) KR20000068717A (ja)
DE (2) DE19734434C1 (ja)
WO (1) WO1999008322A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110018838A (ko) * 2009-08-18 2011-02-24 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 칩 및 칩-기판 복합조립체

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19921475C2 (de) * 1999-05-08 2003-04-10 Abb Patent Gmbh Kontaktanordnung für Schalter, Schütze, ect.
DE19954319C1 (de) * 1999-11-11 2001-05-03 Vishay Semiconductor Gmbh Verfahren zum Herstellen von mehrschichtigen Kontaktelektroden für Verbindungshalbeiter und Anordnung
US6787435B2 (en) * 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
US6709971B2 (en) * 2002-01-30 2004-03-23 Intel Corporation Interconnect structures in a semiconductor device and processes of formation
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP4038485B2 (ja) 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
US20040191603A1 (en) * 2003-03-25 2004-09-30 Kaiser Joseph G. Clad metallic bipolar plates and electricity-producing systems and fuel cells using the same
JP4232605B2 (ja) 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
DE102004012819B4 (de) * 2004-03-16 2006-02-23 Infineon Technologies Ag Leistungshalbleiterbauelement mit erhöhter Robustheit
WO2006038305A1 (ja) * 2004-10-01 2006-04-13 Tadahiro Ohmi 半導体装置およびその製造方法
DE602005015103D1 (de) * 2005-07-28 2009-08-06 Infineon Technologies Ag Verbindungsstruktur zur Befestigung eines Halbleiterchips auf einem Metallsubstrat, Halbleiterchip und elektronisches Bauelement mit der Verbindungsstruktur, und Verfahren zur Herstellung der Verbindungsstruktur
JP2007194514A (ja) 2006-01-23 2007-08-02 Mitsubishi Electric Corp 半導体装置の製造方法
JP4221012B2 (ja) * 2006-06-12 2009-02-12 トヨタ自動車株式会社 半導体装置とその製造方法
KR100825264B1 (ko) * 2006-08-29 2008-04-28 아름다운약속(주) 보험과 연계된 상조서비스시스템 및 그 방법
WO2010109572A1 (ja) 2009-03-23 2010-09-30 トヨタ自動車株式会社 半導体装置
CN101950737A (zh) * 2009-11-23 2011-01-19 杭州士兰集成电路有限公司 P型硅衬底背面金属化的制作方法
US8927334B2 (en) 2012-09-25 2015-01-06 International Business Machines Corporation Overcoming chip warping to enhance wetting of solder bumps and flip chip attaches in a flip chip package
JP2015204301A (ja) * 2014-04-10 2015-11-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6455335B2 (ja) * 2015-06-23 2019-01-23 三菱電機株式会社 半導体装置
JP7180392B2 (ja) * 2019-01-11 2022-11-30 株式会社デンソー 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4408216A (en) * 1978-06-02 1983-10-04 International Rectifier Corporation Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier for low reverse leakage over wide temperature range
JPH0783034B2 (ja) * 1986-03-29 1995-09-06 株式会社東芝 半導体装置
US4753851A (en) * 1987-05-29 1988-06-28 Harris Multiple layer, tungsten/titanium/titanium nitride adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection
DE3823347A1 (de) * 1988-07-09 1990-01-11 Semikron Elektronik Gmbh Leistungs-halbleiterelement
US5075763A (en) * 1988-09-28 1991-12-24 Kopin Corporation High temperature metallization system for contacting semiconductor materials
US5182420A (en) * 1989-04-25 1993-01-26 Cray Research, Inc. Method of fabricating metallized chip carriers from wafer-shaped substrates
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
DE9212486U1 (ja) * 1992-09-16 1993-03-04 Siemens Ag, 8000 Muenchen, De
US5249728A (en) * 1993-03-10 1993-10-05 Atmel Corporation Bumpless bonding process having multilayer metallization
US5635763A (en) * 1993-03-22 1997-06-03 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer
US5561083A (en) * 1994-12-29 1996-10-01 Lucent Technologies Inc. Method of making multilayered Al-alloy structure for metal conductors
DE19603654C1 (de) * 1996-02-01 1997-07-03 Siemens Ag Verfahren zum Löten eines Halbleiterkörpers auf eine Trägerplatte und Halbleiterkörper zur Durchführung des Verfahrens

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110018838A (ko) * 2009-08-18 2011-02-24 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 칩 및 칩-기판 복합조립체
JP2011082497A (ja) * 2009-08-18 2011-04-21 Semikron Elektronik Gmbh & Co Kg チップ
KR101667427B1 (ko) * 2009-08-18 2016-10-18 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 칩 및 칩-기판 복합조립체

Also Published As

Publication number Publication date
DE59811673D1 (de) 2004-08-19
DE19734434C1 (de) 1998-12-10
US6147403A (en) 2000-11-14
EP0950261A1 (de) 1999-10-20
WO1999008322A1 (de) 1999-02-18
EP0950261B1 (de) 2004-07-14
US6309965B1 (en) 2001-10-30
KR20000068717A (ko) 2000-11-25
JP3787366B2 (ja) 2006-06-21

Similar Documents

Publication Publication Date Title
JP2001502121A (ja) 背面を金属化した半導体
JP2983486B2 (ja) ろう材料層を有する半導体基体
KR100310478B1 (ko) 열전소자및그제조방법
TWI243488B (en) Electrical contact-area for optoelectronic semiconductor-chip and its production method
JPH04245652A (ja) 半導体装置の製造方法
JPH0945757A (ja) 静電チャック
US5427983A (en) Process for corrosion free multi-layer metal conductors
JP4822155B2 (ja) サブマウント及びその製造方法
JP2001295040A (ja) スパッタリングターゲットおよびバッキングプレート材
JPH05175252A (ja) 半導体電極構造体
KR100616765B1 (ko) 확산 접합된 스퍼터 타켓 조립체 및 그 제조 방법
WO2004107438A1 (ja) サブマウントおよびそれを用いた半導体装置
EP0086520B1 (en) Method of depositing a metal
JP4436560B2 (ja) ウエハ支持部材
JP2001036084A (ja) 低応力及び熱抵抗を有するバックメタルドレイン端子
US3702787A (en) Method of forming ohmic contact for semiconducting devices
JP4055399B2 (ja) チップ型半導体素子及びその製造方法
JPH038346A (ja) ろう付け材料
JP2519402B2 (ja) パワ―半導体モジュ―ル基板の製造方法
JPH05160288A (ja) 半導体装置実装用基板の製造方法
JPH11111777A (ja) ボンディングツール
JP2001220661A (ja) セラミック基板の金属薄膜形成方法
JPH01147087A (ja) 銅タングステン合金のめっき前処理方法
JPH06283621A (ja) 半導体装置実装用基板および半導体装置の実装構造
JPH09134938A (ja) 耐酸化性に優れたボンディングツール

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140331

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees